DE2415290A1 - Maske zur bearbeitung einer halbleiteranordnung - Google Patents

Maske zur bearbeitung einer halbleiteranordnung

Info

Publication number
DE2415290A1
DE2415290A1 DE2415290A DE2415290A DE2415290A1 DE 2415290 A1 DE2415290 A1 DE 2415290A1 DE 2415290 A DE2415290 A DE 2415290A DE 2415290 A DE2415290 A DE 2415290A DE 2415290 A1 DE2415290 A1 DE 2415290A1
Authority
DE
Germany
Prior art keywords
mask
semiconductor
mesa
elevations
semiconductor arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2415290A
Other languages
English (en)
Inventor
Andreas Dipl Phys Csillag
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE2415290A priority Critical patent/DE2415290A1/de
Priority to US05/560,082 priority patent/US3951701A/en
Publication of DE2415290A1 publication Critical patent/DE2415290A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/944—Shadow
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)

Description

Licentia Patent-Verwaltungs-GmbH
6 Frankfurt/Main, Theodor-Stern-Kai 1
Heilbronn, den 25. 3. 19 74 PT-Ma/sr - HM 74/6
Maske zur Bearbeitung einer Halbleiteranordnung
Die Erfindung betrifft eine Maske zur Bearbeitung einer Halbleiteranordnung, insbesondere eine Aufdampfmaske für eine Halbleiterscheibe«
Zur Herstellung der Metallkontakte oder von Abdeckungen auf einer Halbleiterscheibe benötigt man Masken mit einer bestimmten Struktur. Auf einer Halbleiterscheibe befinden sich in der Regel eine Vielzahl gleichartiger Bauelemente, die alle gleichzeitig hergestellt werden und später voneinander getrennt werden. Als Aufdampfmasken verwendet man Lackmasken. Eine Lackschicht wird zunächst auf die Halbleiteroberfläche aufgebracht, mit einer Photomaske belichtet und entwickelt. Dadurch entsteht auf der Halbleiteroberfläche eine strukturierte Lackmaske, in deren öffnungen
509 841/0462
beispielsweise Metallkontakte durch Aufdampfen niedergeschlagen werden können. Die Lackmasken haben einige Nachteile. So bleiben Lackreste an der Oberfläche haften, beim Aufschleudern des Lacks besteht besonders bei dünnen Scheiben eine erhöhte Bruchgefahr, der Lackmaskenprozess ist teuer und erfordert ein aufwendiges Justierverfahren.
Andererseits sind Metallmasken bekannt, die gegenüber den Lackmasken bei einigen Verfahrensabläufen Vorteile haben aber auf die gleiche aufwendige Weise auf die Strukturen auf der Halbleiteroberfläche einjustiert werden müssen. Für die Justierprozesse wurden aufwendige Justiermaschinen entwickelt.
Der Erfindung liegt die Aufgabe zugrunde, eine Maske anzugeben, durch die der aufwendige und teure Justierschritt erheblich vereinfacht wird. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Maske auf der der Halbleiteranordnung zuzuwendenden Oberflächenseite mit Erhebungen versehen ist, die zur Selbstjustierung der Maske für den Eingriff in entsprechenden Vertiefungen in der zu bearbeitenden Oberfläche der Halbleiteranordnung vorgesehen sind.
509841 /0462
Hierbei handelt es sich in der Regel um Metallmasken. Die neuartigen Masken rasten beim Auflegen auf die Halbleiteroberfläche in die dort vorhandenen Vertiefungen ein, so daß die Öffnungen in der Maske mit den zugeordneten Stellen auf der Halbleiteroberfläche fluchten. Eine Dejustierung der Maske ist durch die Verzahnung zwischen den Erhebnungen der Maske und den Vertiefungen in der Halbleiteranordnung ausgeschlossen.
Die Erfindung wird im weiteren noch anhand von Ausführungsbeispielen näher erläutert.
In der igur 1 ist ein Teil einer Halbleiterscheibe 1 dargestellt, die an der Oberfläche mit Vertiefungen 2 versehen ist. Dadurch ist die Halbleiteroberfläche in Mesaberge'3 aufgeteilt, die in bekannter Weise Dioden oder Transistoren enthalten. Beispielsweise zur Herstellung eines aufzudampfenden Metallkontaktes wird auf die Halbleiteroberfläche eine Metallmaske 4 aufgelegt,, die mit Erhebungen 5 versehen ist. Die Erhebungen 5 rasten in die Vertiefungen. 2 ein, so daß die Aufdampföffnungen 6 in der Maske über den vorbestimmten Stellen auf den Mesabergen liegen. Durch diese Maskenöffnungen können nun die Metallkontakte aufgedampft werden.
5098A 1 /0462
Eine Maskenvariante ist in der Figur 2 dargestellt. Die Erhebungen auf der Maske 4 haben selbst die Form von Mesabergen 7. Diese Erhebungen greifen in sich nach unten verjüngende Einschnitte auf der Oberfläche der Kalbleiteranordnung ein. Eine derartige Halbleiteranordnung bekommt man beispielsweise dadurch, daß eine sehr dünne Halbleiterschicht auf einer Trägerplatte 8, beispielsweise aus Glas, befestigt wird. Diese Scheibe wird durch bis zur Trägerplatte reichende Schnitte, beispielsweise durch Sägen, zerteilt. So entstehen voneinander isolierte, mesaförmige Halbleiterbereiche 9, die für die Aufnahme von Halbleiterbauelementen, insbesondere von Dioden oder Transistoren, vorgesehen sind.
Bei der Anordnung nach der Figur 1 sind die Erhebungen auf der Maske beispielsweise 10—60 ,um dick, während die Vertiefungen in der Halbleiteranordnung 20-100 ,um dick sind. Die Erhebungen können halbkugelförmig, mesaförmig oder von anderer Struktur sein.
In der Figur 3 ist eine Halbleiteranordnung mit Diodenstruktur dargestellt. Der Halbleiterkörper besteht zu seinem größten Teil aus dem n+-leitenden Grundkörper 10, der an der Oberfläche mit einer dünne, epitaktisch abgeschiedenen, η-leitenden Schicht 11 versehen ist. In diese Schicht wurde
509841/0462
eine p-leitende Zone 12 eindiffundiert« Danach wurden in den Halbleiterkörper Mesagräben 2 eingeätzt, die über den pnübergang 13 hinausreichen. Die Grabenwände wurden mit einer Glaspassivierungsschicht 14 bedeckt. Auf die Rückseite des Halbleiterkörpers wurde der diese Halbleiteroberflächenseite vollständig bedeckende Anschlußkontakt 15 aus einer dünnen Metallschicht aufgebracht. Schließlich wird auf die mit den Gräben 2 versehene OberflächenSeite der Halbleiterscheibe die Maske 4 so aufgelegt, daß deren Erhebungen 5 in die Vertiefungen 2 einrasten. Danach wird durch, die Maskenöffnung der Metallanschlußkontakt 16 für die p-leitende Zone 12 aufgedampft.
In der Figur 4 ist noch eine Maske dargestellt, deren Erhebungen 5 höher als die Mesaberge sind. Die Maske 4 liegt dann nicht auf der Halbleiteroberfläche .auf, sondern weist einen Abstand a zu dieser Oberfläche auf. Durch die Maskenöffnurapn können nun relativ hohe Metallkontaktberge 17 abgeschieden werden, die beispielsweise 100 /um dick sind. Hierbei handelt es sich beispielsweise um die bekannten Silber-Kontaktberge an Mesa-Dioden.
Der wesentliche Gedanke der vorliegenden Erfindung besteht
509841/0462
darin, die für die Herstellung von Halbleiteranordnungen notwendigen Masken mit Justierprofilen zu versehen, die sich in vorhandene, durch die Struktur der Bauelemente vorgegebene oder in gesondert geschaffene Vertiefungen einfügen lassen. Hieraus ergibt sich ein Selbstjustiereffekt und die komplizierte Justierung mit Hilfe von Justiervorrichtungen unter gleichzeitiger Beobachung des Justier— Vorgangs entfällt.
Mit Hilfe der erfindungsgemäßen Maske können aber beispielsweise auch bestimmte Bereiche der Halbleiteroberfläche mit Isolierstoffschichten abgedeckt werden. Der Isolierstoff wird dann durch die Maskenöffnungen aufgedampft oder aufgedruckt.
509841/0462

Claims (5)

  1. Patentansprüche
    A) JMc
    Iaske zur Bearbeitung einer Halbleiteranordnung, insbesondere Aufdampfmasken für eine Halbleiterscheibe, dadurch gekennzeichnet, daß die Maske auf der der Halbleiteranordnung zuzuwendenden Oberflächenseite mit Erhebungen versehen ist, die zur Selbstjustierung der Maske für den Eingriff in entsprechenden Vertiefungen in der zu bearbeitenden Oberfläche der Halbleiteranordnung vorgesehen sind.
  2. 2) Maske nach Anspruch 1, dadurch gekennzeichnet, daß sie aus Metall besteht.
  3. 3) Maske nach Anspruch 1 oder 2, gekennzeichnet durch ihre Verwendung zum Herstellen von Anschlußkontakten durch Aufdampfen von Metall auf die Mesaberge von Mesa-Dioden oder Mesa-Transistoren.
  4. 4) Maske nach Anspruch 1 oder 2, gekennzeichnet durch ihre Verwendung zum Herstellen von aufgedampften oder aufgedruckten
    509841 /0462
    Abdeckungen für bestimmte Bereiche auf der zu bearbeitenden Oberfläche der Halbleiteranordnung.
  5. 5) Maske nach Anspruch 1 oder 2, gekennzeichnet durch ihre Verwendung zum Aufdampfen von dicken Metall-Kontaktbergen auf der Oberflächen von Messanordnungen, wobei die Erhebungen auf der Maske höher als die Mesaberge sind.
    509841 /0462
    Leers eite
DE2415290A 1974-03-29 1974-03-29 Maske zur bearbeitung einer halbleiteranordnung Ceased DE2415290A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2415290A DE2415290A1 (de) 1974-03-29 1974-03-29 Maske zur bearbeitung einer halbleiteranordnung
US05/560,082 US3951701A (en) 1974-03-29 1975-03-19 Mask for use in production of semiconductor arrangements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2415290A DE2415290A1 (de) 1974-03-29 1974-03-29 Maske zur bearbeitung einer halbleiteranordnung

Publications (1)

Publication Number Publication Date
DE2415290A1 true DE2415290A1 (de) 1975-10-09

Family

ID=5911605

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2415290A Ceased DE2415290A1 (de) 1974-03-29 1974-03-29 Maske zur bearbeitung einer halbleiteranordnung

Country Status (2)

Country Link
US (1) US3951701A (de)
DE (1) DE2415290A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4256532A (en) * 1977-07-05 1981-03-17 International Business Machines Corporation Method for making a silicon mask
US4364661A (en) * 1980-05-13 1982-12-21 Savin Corporation Process and apparatus for transferring developed electrostatic images to a carrier sheet, improved carrier sheet for use in the process and method of making the same
US4530861A (en) * 1983-12-19 1985-07-23 General Electric Company Method and apparatus for masking a surface of a blade member
JPS60137467A (ja) * 1983-12-26 1985-07-22 Nissan Motor Co Ltd 装飾用樹脂成形部品
US4537498A (en) * 1984-05-03 1985-08-27 At&T Technologies, Inc. Focal plane adjusted photomask and methods of projecting images onto photosensitized workpiece surfaces
US4529299A (en) * 1984-05-03 1985-07-16 At&T Technologies, Inc. Interposer element for photomasks in projection printer
SE9502258D0 (sv) * 1995-06-21 1995-06-21 Pharmacia Biotech Ab Method for the manufacture of a membrane-containing microstructure
US6188124B1 (en) 1999-07-14 2001-02-13 International Business Machines Corporation Semiconductor arrangement preventing damage during contact processing
JPWO2007055030A1 (ja) * 2005-11-14 2009-04-30 日立プラズマディスプレイ株式会社 Ｃｖｄ装置を用いる成膜方法およびマスキングのためのマスク
US9551058B2 (en) 2013-12-06 2017-01-24 General Electric Company Coating methods and a coated substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3133336A (en) * 1959-12-30 1964-05-19 Ibm Semiconductor device fabrication
BE621451A (de) * 1961-08-16
US3697318A (en) * 1967-05-23 1972-10-10 Ibm Monolithic integrated structure including fabrication thereof
US3783044A (en) * 1971-04-09 1974-01-01 Motorola Inc Photoresist keys and depth indicator
US3824014A (en) * 1973-07-26 1974-07-16 Us Navy Relief mask for high resolution photolithography

Also Published As

Publication number Publication date
US3951701A (en) 1976-04-20

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3134110C2 (de)
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE2324780C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1514818B2 (de)
DE2040180B2 (de) Verfahren zur verhinderung von mechanischen bruechen einer duennen, die oberflaeche eines halbleiterkoerpers ueberdeckende isolierschichten ueberziehenden elektrisch leitenden schicht
DE2153103B2 (de) Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE2755433A1 (de) Strahlungsemittierende halbleiterdiode
DE2357376C3 (de) Mesa-Thyristor und Verfahren zu seiner Herstellung
DE2415290A1 (de) Maske zur bearbeitung einer halbleiteranordnung
DE2149766A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1805826C3 (de) Verfahren zum Hersteilen von planaren Halbleiterbauelementen
DE2133976A1 (de) Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung
DE2059072B2 (de) Halbleiterbauelement
DE2147447C3 (de) Halbleiterbauelement
EP0095658A2 (de) Planares Halbleiterbauelement und Verfahren zur Herstellung
EP0164645A2 (de) Silizium-Halbleiterbauelement mit ätztechnisch hergestellter Randkontur und Verfahren zur Herstellung dieses Bauelementes
DE2755168A1 (de) Verfahren zur herstellung von halbleiterbauelementen
EP0220469A1 (de) Leistungsthyristor
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
DE2855972A1 (de) Halbleiteranordnung
EP0071915A2 (de) Epitaxialer Transistor
DE1769271B2 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE1292759B (de) Verfahren zum Herstellen einer Zuleitung zu einer diffundierten Halbleiterzone

Legal Events

Date Code Title Description
OF Willingness to grant licences before publication of examined application
OD Request for examination
8131 Rejection