DE1769271B2 - Verfahren zum Herstellen einer Festkörperschaltung - Google Patents

Verfahren zum Herstellen einer Festkörperschaltung

Info

Publication number
DE1769271B2
DE1769271B2 DE19681769271 DE1769271A DE1769271B2 DE 1769271 B2 DE1769271 B2 DE 1769271B2 DE 19681769271 DE19681769271 DE 19681769271 DE 1769271 A DE1769271 A DE 1769271A DE 1769271 B2 DE1769271 B2 DE 1769271B2
Authority
DE
Germany
Prior art keywords
semiconductor
zone
base body
diffusion
highly doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19681769271
Other languages
English (en)
Other versions
DE1769271C3 (de
DE1769271A1 (de
Inventor
Wolfgang 7800 Freiburg Kraft
Harald 7803 Gundelfingen Schilling
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE19681769271 priority Critical patent/DE1769271C3/de
Priority to CH622669A priority patent/CH490737A/de
Priority to GB1231543D priority patent/GB1231543A/en
Priority to FR6913186A priority patent/FR2007542A1/fr
Publication of DE1769271A1 publication Critical patent/DE1769271A1/de
Publication of DE1769271B2 publication Critical patent/DE1769271B2/de
Application granted granted Critical
Publication of DE1769271C3 publication Critical patent/DE1769271C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/761PN junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Epitaxschicht 5. Teile der Isolierzone 12 werden zum Unterschied zum bekannten Verfahren nach der vorliegenden Erfindung, also beim Aufbringen der Epitaxschicht 5, diffundiert.
Anschließend wird gemäß der Fig. 3 gleichzeitig durch das bekannte Planarverfahren sowohl die andere Zone 3 des Halbleiterdiodenelementes als auch die Isolierrone 12 eindiffundiert. Wird ein weiterer Diffusionsprozeß angeschlossen, um innerhalb der anderen Zone 3 eine Emitterzone eines Transistors herzustellen, so wird beim Verfahren nach der vorliegenden Erfindung, also unterschiedlich zum bekannten Verfahren, die »Basisdiffusion« gleichzeitig mit der Diffusion der Isolierzone vorgenommen. Dies Ist beim Verfahren nach der vorliegenden Erfindung nur deshalb möglich, weil eine Diffusionstiefe der anderen Zone 3 von etwa 5 μ bereits genügt, um die angrenzende Zone 4 durch eine geschlossene pn-Cbergangsfläche 2 vollständig elektrisch gegen den Grundkörper 1 zu trennen. Das StörstellenmaKrial diffundiert nämlich aus dem Grundkörper 1 dem von der Oberflächenseite her diffundierenden Störstellenmaterial entgegen. Im Bereich 9 ist dieser Effekt jedoch durch die hohe Dotierungskonzentration vom entgegengesetzten Leitfähigkeitstyp kompensiert. Das Verfahren nach der vorliegenden Erfindung ermöglicht also im Vergleich zum bekannten Verfahren die Herstellung von relativ tief reichenden Isolierzonen bei relativ kurzen Diffusionszeiten, die keine Störung der Oxydmaskierung während der Planardiffusionen zur Folge
ίο hat.
Da beim Verfahren nach der vorliegenden Erfindung gleichzeitig mit der Diffusion einer Zone der Halbleiterelemente die Isolierzone diffundiert wird, wird ein vollständiger Planardiffusionsprozeß - pho-
toiithographischer Prozeß mit Ätzprozeß zum Herstellen der Oxydmaskierung, Rcinigungsprozeß, Aufbringen des Störstellenmaterials und Diffusion eingespart. Es ergibt sich also beim Verfahren nach der vorliegenden Erfindu:.£ neben einer Ausbeutesteigerung auch noch eine Kostensenkung durch Verminderung des Arbeitsaufwandes.
Hierzu i Biütt Zeichnuneen

Claims (1)

  1. Patentanspruch:
    Verfahren zum Herstellen einer an der Oberfläche eines Halbleiterkörpers liegenden Zone, die durch einepn-Übergangsfläche gegen den übrigen Halbleiterkörper elektrisch getrennt ist und mindestens ein Halbleiterelement einer Festkörperschaltung enthält, bei welchem Verfahren auf einen Halbleitergrundkörper an der Stelle der Zone ein hochdotierter Bereich vom entgegengesetzten Leitfähigkeitstyp wie der Grundkörper eindiffundiert wird, daß dann die Halbleiteroberfläche einschließlich des hochdotierten Bereichs mit einer Epitaxschicht vom gleichen Leitfähigkeitstyp wie der hochdotierte Bereich abgedeckt und bei der anschließenden Diffusion einer Isolierzone um den hochdotieren Bereich die Isolierzone mit dem Halbleitergiundkörper vereinigt werden, dadurch gekennzeichnet, daß die Oberfläche des Halbleitergrundkörpers (1) einschließlich des hochdotierten Bereichs (9) mit einer EpUaxschicht (S) kleinerer Dotierungskonzentration als die Dotierungskonzentration des Grundkörpers (1) und solcher Dicke abgedeckt wiru, daß bei inschließender Diffusion der Isolieizone (12) gL-ichzeitig mit der Diffusion einer anderen Zone (3) des Halbleiterelements die Isolierzone (12) sich mit der während ^es epitaktischen Prozesses aus dem Halbleitergrundkörper (1) gewachsenen Ausdiffusionszone vereinigt.
    Aus der Zeitschrift »Scientia electrica« X (1964), Seiten 115 bis 119, war bekannt, die Halbleiterelemente einer Festkörperschaltung durch pn-Übergänge gegeneinander dadurch elektrisch zu isolieren, daß auf einem halbleitenden Grundkörper ais Substrat epitaktisch eine einkristalline Halbleiterscbicht vom entgegengesetzten Leitfähigkeitstyp wie dei Grundkörper aufgebracht und durch diese Halbleiterschicht eine Isolierzone, beispielsweise in Form eines Rasters, vom Leitfähigkeitstyp des Substrates diffundiert wird, so daß durch pn-Übergänge gegeneinander elektrisch isolierte Inseln an der Oberflächenseite des Halbleiterkörpers entstehen. In diese Inseln werden dann die elektrisch voneinander zu trennenden Halbleiterelemente, beispielsweise Dioden, Transistoren, pn-Kapazitäten oder diffundierte Widerstände eingesetzt.
    Die Erfindung betrifft ein derartiges Verfahren zum Herstellen einer an der Oberfläche eines Halbleiterkörpers liegenden Zone, welche durch eine pn-Übergangsf lache gegen den übrigen Halbleiterkörper elektrisch getrennt ist und mindestens ein Halbleiterelement einer Festkörperschaltung enthält. Das bekannte Verfahren zum Herstellen einer derartigen Zone hat den Nachteil, daß im allgemeinen die Isolationszonen besonders tief eindiffundiert werden müssen und demnach relativ lange Diffusionszeiten erfordern. Dies hat insbesondere den Nachteil, daß die für die Diffusionsprozesse erforderlichen Oxydmaskierungsschichten auf Grund der langen Diffusionszeiten schadhaft werden und elektrische Kurzschlüsse von Einzelelementen zum Substrat auftreten.
    Das bekannte Verfahren zum Herstellen einer an der Oberfläche eines HalbJeiterkörpers liegenden Zone, die durch eine pn-Übergangsfläche gegen den übrigen Halbleiterkörper elektrisch getrennt ist und mindestens ein Halbleiterelement einer Festkörperschaltung enthält, bei welchem Verfahren auf einen HalbleiteTgrundkörper an der Stelle der Zone ein hochdotierter Bereich vom entgegengesetzt ;n Leitfähigkeitstyp wie der Grundkörper eindiffundiert wird,
    ίο daß dann die Halbleiteroberfläche einschließlich des hochdotierten Bereiches mit einer Epitaxschicht vom gleichen Leitfähigkeitstyp wie der hochdotierte Bereich abgedeckt und bei der anschließenden Diffusion -iner Isolierzone um den hochdotierten Bereich die
    '5 Isolierzone mit dem Halbleitergrundkörper vereinigt werden, wird erfindungsgemäß dadurch verbessert, daß die Oberfläche des Halbleitergrundkörpers einschließlich des hochdotierten Bereichs mit einer Epitaxschicht kleinerer Dotierungskonzentration als die Dotierungskonzentration des Grundkörpers und solcher Dicke abgedeckt wird, daß bei anschließender Diffusion der Isolierzone gleichzeitig mit der Diffusion einer anderen Zone des Halbleiterelements die Isolierzone sich mit der während des epitaktischen
    2S Prozesses aus dem Halbleitergrundkörper gewachsenen Ausdiffusionszone vereinigt.
    Die Erfindung wird im folgenden an Hand der Zeichnung erläutert, deren Figuren aufeinanderfolgende Arbeitsgänge des Verfahrens nach der Erfindung betreffen.
    Das an Hand der Zeichnung erläuterte Ausfühiungsbeispiel betrifft die Herstellung eines Halbleiterelementes mit zwei Zonen, beispielsweise einer Kapazitätsdiode oder eines Gleichrichters, deren beide Zonen mit 3 und 4 bezeichnet sind und letztere Zone 4 durch einen pn-Übergang 2 gegen den übrigen Halbleiterkörper elektrisch geU ^nnt ist. Die Figuren zeigen im Querschnitt ausschnittsweise eine Halbleiterplatte, in welcher - wie die Fig. 3 veranschaulicht
    Λ,° - neben der Zone 4 noch weitere Zonen 7 und 8 angeordnet sind, welche andere Halbleiterelemente der Festkörperschaltung enthalten. Beim Ausführungsbeispiel der vorliegenden Erfindung gemäß den Figuren wird wie folgt verfahren:
    Zunächst wird in einen plattenförmigen Halbleitergrundkörper 1 ein η+ -Bereich 9 mit relativ hoher Storstellenkonzentration entsprechend einem spezifischen Widerstand von 0,2 Qcm und p-Leitfähigkeitstyp durch das allgemein bekannte Planarverfahren diffundiert. Gleichzeitig werden, wenn erforderlich, weitere η+-Gebiete 10 und 11 für weitere Halbleiterelemente diffundiert, welche von dem Halbleiterelement des Bereiches 9 elektrisch zu trennen sind.
    Als nächstes wird epitaktisch in bekannter Weise auf dem Halbleiterkörper gemäß der Fig. leinen-leitende Epitaxschicht 5 vom entgegengesetzten Leitfähigkeitstyp wie der Grundkörper 1 aufgebracht. Die Grenzfläche zwischen der Epitaxschicht 5 und dem Grundkörper 1 ist in der Fig. 2 mit 6 bezeichnet. Beim epitaktischen Aufwachsen der 10 μ starken Epitaxschicht 5 diffundieren im Effekt aus den nicht mit den n+-Gebieten versehenen Teilen des Grundkörpers 1 p-Ieitende Störstellen in die Epitaxschicht und dotieren dort das Halbleitermaterial um, wie die Fig. 2 veranschaulicht. Bei der nachfolgenden Oxydation für den folgenden Planarprozeß diffundiert das p-leitende Störstellenmaterial noch weiter in die
DE19681769271 1968-04-27 1968-04-27 Verfahren zum Herstellen einer Festkörperschaltung Expired DE1769271C3 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19681769271 DE1769271C3 (de) 1968-04-27 1968-04-27 Verfahren zum Herstellen einer Festkörperschaltung
CH622669A CH490737A (de) 1968-04-27 1969-04-24 Verfahren zum Herstellen einer Halbleiteranordnung
GB1231543D GB1231543A (de) 1968-04-27 1969-04-24
FR6913186A FR2007542A1 (de) 1968-04-27 1969-04-25

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19681769271 DE1769271C3 (de) 1968-04-27 1968-04-27 Verfahren zum Herstellen einer Festkörperschaltung

Publications (3)

Publication Number Publication Date
DE1769271A1 DE1769271A1 (de) 1970-12-17
DE1769271B2 true DE1769271B2 (de) 1973-11-22
DE1769271C3 DE1769271C3 (de) 1975-04-30

Family

ID=5700073

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681769271 Expired DE1769271C3 (de) 1968-04-27 1968-04-27 Verfahren zum Herstellen einer Festkörperschaltung

Country Status (4)

Country Link
CH (1) CH490737A (de)
DE (1) DE1769271C3 (de)
FR (1) FR2007542A1 (de)
GB (1) GB1231543A (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2608267A1 (de) * 1976-02-28 1977-09-08 Itt Ind Gmbh Deutsche Verfahren zum herstellen einer monolithisch integrierten schaltung
US4132573A (en) * 1977-02-08 1979-01-02 Murata Manufacturing Co., Ltd. Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion
DE2710878A1 (de) * 1977-03-12 1978-09-14 Itt Ind Gmbh Deutsche Verfahren zum herstellen einer an der oberflaeche eines halbleiterkoerpers aus silicium liegenden zone einer monolithisch integrierten i hoch 2 l-schaltung

Also Published As

Publication number Publication date
DE1769271C3 (de) 1975-04-30
GB1231543A (de) 1971-05-12
FR2007542A1 (de) 1970-01-09
CH490737A (de) 1970-05-15
DE1769271A1 (de) 1970-12-17

Similar Documents

Publication Publication Date Title
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2235185A1 (de) Monolithische integrierte schaltung
DE1912177A1 (de) Halbleiterbauelement
DE1964979B2 (de) Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung
DE2133976A1 (de) Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2261541A1 (de) Verfahren zur herstellung von integrierten schaltungen
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE2525529B2 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung
DE1813130A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Zenerdiode und durch dieses Verfahren hergestellte Halbleitervorrichtung
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE2527076A1 (de) Integriertes schaltungsbauteil
DE2133977C3 (de) Halbleiterbauelement
DE2028632C3 (de) Zenerdiode
DE2952318C2 (de) Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung
DE1639355C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung
DE2011630C3 (de) Integrierte Halbleiterschaltung
DE1292759B (de) Verfahren zum Herstellen einer Zuleitung zu einer diffundierten Halbleiterzone
DE1287218C2 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE1589690C3 (de) Verfahren zum Herstellen eines monolithischen Festkörperschaltkreises
DE1764552C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Zenerdiode

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee