DE2608267A1 - Verfahren zum herstellen einer monolithisch integrierten schaltung - Google Patents

Verfahren zum herstellen einer monolithisch integrierten schaltung

Info

Publication number
DE2608267A1
DE2608267A1 DE19762608267 DE2608267A DE2608267A1 DE 2608267 A1 DE2608267 A1 DE 2608267A1 DE 19762608267 DE19762608267 DE 19762608267 DE 2608267 A DE2608267 A DE 2608267A DE 2608267 A1 DE2608267 A1 DE 2608267A1
Authority
DE
Germany
Prior art keywords
zone
base body
highly doped
semiconductor
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19762608267
Other languages
English (en)
Inventor
Wolfgang Kraft
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE19762608267 priority Critical patent/DE2608267A1/de
Priority to IT2036677A priority patent/IT1076116B/it
Priority to GB736577A priority patent/GB1548536A/en
Priority to JP1785377A priority patent/JPS52105787A/ja
Priority to FR7705613A priority patent/FR2342556A1/fr
Publication of DE2608267A1 publication Critical patent/DE2608267A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/761PN junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

Deutsche ITT Industries GmbH W. Kraft 18
Hans-Bunte-Str. 19, 7800 Freiburg Go/sp
^ ^ 26. Februar 1976
DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG
FREIBURG I. BR.
Verfahren zum Herstellen einer monolithisch integrierten Schaltung
Die Erfindung beschäftigt sich mit einem Verfahren zum Herstellen einer an der Oberfläche eines Halbleiterkörpers aus Silicium liegenden Zone, die durch eine pn-Übergangsfläche gegen den übrigen Halbleiterkörper elektrisch getrennt ist und mindestens ein Halbleiterelement einer monolithisch integrierten Festkörperschaltung enthält. Es ist allgemein bekannt, eine solche Zone mittels Planardiffusion einer rahmenförmigen Isolierzone des einen Leitungstyps durch die Epitaxschicht des anderen Leitungstyps auf einem Grundkörper des einen Leitungstyps herzustellen.
709836/0101
Fl 882 W. Kraft 18
M'
Dieses Verfahren hat den Nachteil, daß ein besonderer Planardiffusionsprozeß einschließlich der erforderlichen photolithographischen Ätzprozesse durchgeführt werden muß. Diesen Nachteil vermeidet ein aus der DT-PS 1 769 271 bekanntes Verfahren, bei welchem auf einen Halbleitergrundkörper an der Stelle der Zone ein hochdotierter Bereich vom entgegengesetzten Leitungstyp wie der Grundkörper eindiffundiert wird, dann die Halbleiteroberfläche einschließlich des hochdotierten Bereiches mit einer Epitaxschicht vom gleichen Leitfähigkeitstyp wie der hochdotierte Bereich kleinerer Dotierungskonzentration als die Dotierungskonzentration des Grundkörpers und solcher Dicke abgedeckt wird, daß bei mindestens einer anschließenden Diffusion einer Isolierzone um den hochdotierten Bereich gleichzeitig mit der Diffusion einer anderen Zone des Halbleiterelements die Isolierzone sich mit der aus dem Halbleitergrundkörper gewachsenen Ausdiffusionszone vereinigt. Insbesondere wird bei diesem Verfahren bei der Basisdiffusion eine Planartransistorelements die durch die pn-übergangsfläche gegen den übrigen Halbleiterkörper elektrisch getrennte Zone hergestellt.
Das vorstehend erwähnte Verfahren hat aber bei monolithisch integrierten Schaltungen mit besonders niederohmigem Substrat den Nachteil, daß mit zunehmender Störstellenkonzentration des Substrats die Abbruchspannung des pn-übergangs zwischen der Zone und dem Grundkörper stark abnimmt. Diese nimmt auch mit dünner werdenden Epitaxschichten ab, da die Steilheit eines solchen pn-Übergangs mit kleiner werdendem Dt-Produkt (D = Diffusionskonstante der Dotierungen, t = Zeit) abnimmt. Eine Nachdiffusion der Störstellen würde zwar eine Verbesserung bringen, hat aber eine Abnahme der Flächenleitfähigkeit durch Eindiffusion kompensierender Störstellen in die Zwischenschicht (vergrabene Schicht) zur Folge.
709836/0101
Fl 882 ·■·■■·" W. Kraft 18
Das Verfahren nach der Erfindung ist daher besonders vorteilhaft anwendbar bei der Herstellung einer monolithisch integrier-
2
ten I L-Schaltung mit mindestens einem bipolaren Analogschaltungsteil, wie sie aus der Zeitschrift "Valvo-Berichte", Band XVIII, Heft 1/2 (April 1974), Seiten 215 bis 216, bekannt war. Bei einer solchen integrierten Schaltung ist nämlich eine dünne Epitaxschicht erforderlich, um möglichst hohe oC-Werte im
2 ?
I L-Schaltungsteil zu erhalten, da die Kollektoren des I L-Schaltungsteils an der Halbleiteroberfläche liegen und im Hinblick auf die relativ niedrige Ergiebigkeit der Emitterzone und der relativ hohen Oberflächenrekombxnatxcn die Volumenrekombination auf einen Minimalwert zu vermindern ist. Aus diesem Grunde werden Epitaxschichten vorzugsweise unterhalb von etwa 10 ,um Dicke verwendet.
Aufgabe der Erfindung ist somit die Erhöhung der Abbruchspannung des pn-übergangs zwischen der Zwischenschicht gleichen Leitfähigkeitstyps wie die Zone und dem Grundkörper ohne wesentliche Abnahme der Flächenleitfähigkeit der Zwischenschicht.
Die Erfindung betrifft somit ein Verfahren zum Herstellen einer an der Oberfläche eines Halbleiterkörpers aus Silicium liegenden Zone, die durch eine pn-übergangsflache gegen den übrigen Halbleiterkörper elektrisch getrennt ist und mindestens ein Halbleiterelement einer monolithisch integrierten Festkörperschaltung enthält, bei welchem Verfahren auf einen Halbleitergrundkörper an der Stelle der Zone zur Herstellung einer hochdotierten Zwischenschicht ein hochdotierter Bereich vom entgegengesetzten Leitfähigkeitstyp wie der Grundkörper eindiffundiert wird, dann die Halbleiteroberfläche einschließlich des hochdotierten Bereichs mit einer Epitaxschicht vom gleichen Leitfähigkeitstyp wie der hochdotierte Bereich kleinerer Dotierungskonzentration als die Dotierungskonzentration des Grundkörpers und solcher
709836/0101
Fl 882 /^ W. Kraft 18
Dicke abgedeckt wird, daß bei mindestens einer anschließenden Diffusion einer Isolierzone um den hochdotierten Bereich gleichzeitig mit der Diffusion einer anderen Zone des Halblsiterelements die Isolierzone sich mit der aus dem Halbleitergrundkörper gewachsenen Ausdiffusionszone vereinigt.
Die oben genannte Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des anliegenden "Anspruchs 1 genannten Verfahrensmaßnahmen gelöst.
Die andere Zone kann als eine Zone einer pn-Diode oder aber auch als Basiszone des Planartransistorelements der monolithisch integrierten Schaltung verwendet werden.
Das Verfahren nach der Erfindung ist so durchzuführen, daß sie die gleichzeitig mit der anderen Zone diffundierte Isolierzone spätestens nach Ablauf der zur Durchführung des Aufbringens der Epitaxschicht und sämtlicher Planardiffusionsprozesse erforderlichen Temperaturbehandlungen erreicht.
Zum bekannten Stand der Technik sei noch zu bemerken, daß aus der DT-OS 1 639 177 zwar bekannt war, eine hochdotierte Zwischenschicht oder eine Teilschicht dieser Zwischenschicht an der Grenzfläche zwischen dem Grundkörper und einer Epitaxschicht einer monolithisch integrierten Schaltung mit Phosphor zu dotieren. Diese Dotierungsmaßnahme dient aber zur Erzeugung eines Driftfeldes, welches erschweren soll, daß Minoritätsladungsträger zur Raumladungszone des pn-Ubergangs zwischen Zwischenschicht und Grundkörper gelangen können. Bei der Aufteilung der Zwischenschicht in zwei Teilschichten, von denen die an der Epitaxschicht anliegende mit Phosphor dotiert ist, wird jedoch die vorstehend genannte, der Erfindung zugrundeliegende Aufgabe nicht gelöst.
709836/0101
Fl 882 W. Kraft 18
■% ■
Die Erfindung wird im folgenden an einem bevorzugten Ausführungsbeispiel anhand der Zeichnung erläutert, deren Fig. 1 bis aufeinanderfolgende Herstellungsstadien des Verfahrens nach der Erfindung betreffen und nicht maßstabsgerechte Ausschnittsansichten etwa senkrecht zur Oberfläche einer Halbleiterplatte als Grundkörper durch die betreffenden Zonen veranschaulichen.
Nach dem bekannten Verfahren der genannten DT-PS 1 769 271 wird zunächst in einer Oberflächenseite eines plattenförmigen SiIicium-Grundkörpers 1 gemäß der Fig. 1 ein mit Phosphoratomen sowie Antimon- und/oder Arsenatomen hochdotierter Bereich 9 gemäß der Fig. 1 unter Anwendung des Planardiffusionsverfahrens eingebracht. Die Konzentration der Phosphoratome muß kleiner sein als die der Antimon- und/oder Arsenatome, damit später bei den folgenden Diffusionsprozessen die Phosphoratome nicht allzu stark in die darüberliegende Epitaxschicht eindiffundieren. Die Phosphoratome bilden den pn-übergang, die Antimon- und/oder Arsenatome den hochdotierten Bereich 9. Gleichzeitig können weitere hochdotierte Bereiche 10 und 11 für je eine weitere durch eine pn-übergangsfläche gegen den übrigen Halbleiterkörper elektrisch getrennte Zone, beispielsweise für den Analogschaltungsteil einer monolithisch integrierten I L-Schaltung, hergestellt werden.
Auf die betreffende Oberflächenseite wird anschließend die Epitaxschicht 5 einheitlicher Dicke aufgebracht. Da der Grundkörper höher dotiert ist als die Epitaxschicht, diffundiert das beim vorliegenden Ausführungsbeispiel p-leitende Material in die Epitaxschicht 5 über die Grenzfläche 6 unter Bildung einer abgestuften pn-übergangsfläche 14. Diese ist jedoch unter dem hochdotierten Bereich 9 wie unter den anderen hochdotierten Bereichen 10 und 11 in den Grundkörper 1 ausgebuchtet. Dabei wird die pn-übergangsfläche 14 an dem hochdotierten Berich 9 durch die Diffusion der Phosphoratome in den Grundkörper 1 gebildet, da
- 6
709836/0101
Fl 882 "R^" W* Kraft 18
diese schneller als die Antimon- bzw. Arsenatome diffundieren, welche die höher als die Teilzone 92 dotierte Teilzone 91 bilden.
Anschließend wird unter Anwendung des PlanardiffusionsVerfahrens die Basisdiffusion durchgeführt, während der gleichzeitig die Isolierzone 12 und die Basiszone 3 gemäß der Fig. 3 diffundiert werden. Danach erfolgt die planare Emitterzonendiffusion, während der die Emitterzone 13 oder auch bei Anwendung des Verfahrens
ο zur Herstellung einer monolithisch integrierten I L-Schaltung die in der Zeichnung nicht dargestellten Kollektorzonen diffundiert werden.
Die Dicke der Epitaxschicht 5 ist auf das Konzentrationsverhältnis der Dotierungskonzentration in der Epitaxschicht 5 und im Substrat 1 derart abzustimmen, daß zumindest sich nach Durchführung sämtlicher Hochtemperaturprozesse, während derer die Dotierungen diffundieren können, die Isolierzone 12 sich mit der aus dem Halbleitergrundkörper 1 gewachsenen Aus diffus ion sz one 15 vereinigen. Es entstehen somit gegeneinander durch pn-übergangsflachen isolierte Zonen 7, 8 und 4, von denen letztere als Kollektorzone oder auch als eine Zone eines anderen Halbleiterbauelements, beispielsweise einer pn-Diode, verwendet werden kann.
4 Patentansprüche
1 Blatt Zeichnung
mit 3 Figuren
709836/0101

Claims (4)

Fl 882 W. Kraft 18 PATENTANSPRÜCHE
1./ Verfahren zum Herstellen einer an der Oberfläche eines Halbleiterkörpers aus Silicium liegenden Zone, die durch eine pn-übergangsfläche gegen den übrigen Halbleiterkörper elektrisch getrennt ist und mindestens ein Halbleiterelement einer monolithisch integrierten Festkörperschaltung enthält/ bei welchem Verfahren auf einen Halbleitergrundkörper an der Stelle der Zone zur Herstellung einer hochdotierten Zwischenschicht ein hochdotierter Bereich vom entgegengesetzten Leitfähigkeitstyp wie der Grundkörper eindiffundiert wird, dann die Halbleiteroberfläche einschließlich des hochdotierten Bereichs mit einer Epitaxschicht vom gleichen Leitfähigkeitstyp wie der hochdotierte Bereich, jedoch kleinerer Dotierungskonzentration als die Dotierungskonzentration des Grundkörpers und solcher Dicke abgedeckt wird, daß bei mindestens einer anschließenden Diffusion einer Isolierzone um den hochdotierten Bereich gleichzeitig mit der Diffusion einer anderen Zone des Halbleiterelements die Isolierzone sich mit der aus dem Halbleitergrundkörper gewachsenen Ausdiffusionszone vereinigt, dadurch gekennzeichnet,
daß dar hochdotierte Bereich (9) mit einer solchen Konzentration an Phosphoratomen mit Antimon- und/oder Arsenatomen in den Grundkörper (1) vor dem Aufbringen der Epitaxschicht (5) unter der herzustellenden anderen Zone (3) diffundiert, wird, daß die pn-übergangsfläche (14) zwischen dem Grundkörper (1) und einer aus dem hochdotierten Bereich (9) diffundieren Zwischenschicht (90) durch die Diffusion der Phosphoratome gebildet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der hochdotierte Bereich (9) in den Grundkörper (1) am Ort einer
709836/0101
ORIGINAL INSPECTED
Fl 882 W. Kraft 18
herzustellenden Zone einer pn-Dipde diffundiert wird, deren eine Zone (3) gleichzeitig mit einer Isolierzone (12) in die freiliegende Oberfläche der Epitaxschicht (5) diffundiert wird, so daß die Isolierzone (12) sich mit der aus dem Halbleitergrundkörper (1) gewachsenen Ausdiffusionszone (15) während der zur Durchführung des epitaktischen Prozesses und des Diffusionsprozesses erforderlichen Temperaturbehandlung vereinigt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der hochdotierte Bereich (9) in den Grundkörper (1) am Ort einer herzustellenden Kollektorzone eines Planartransistors diffundiert wird, dessen Basiszone (3) gleichzeitig mit einer Isolierzone (12) in die freiliegende Oberfläche der Epitaxschicht (5) diffundiert wird, so daß die Isolierzone (12) sich mit der aus dem Halbleitergrundkörper (1) gewachsenen Ausdiffusionszone (15) während der zur Durchführung des epitaktischen Prozesses und der Diffusionsprozesse zur Herstellung der Zonen erforderlichen Temperaturbehandlungen vereinigt.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß eir: hochdotierter Bereich in den Grundkörper am Ort der herzustellenden Kollektorzone des Planartransistors eines Analog-
teils einer monolithisch integrierten I L-Schaltung diffundiert wird.
709836/0101
DE19762608267 1976-02-28 1976-02-28 Verfahren zum herstellen einer monolithisch integrierten schaltung Ceased DE2608267A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19762608267 DE2608267A1 (de) 1976-02-28 1976-02-28 Verfahren zum herstellen einer monolithisch integrierten schaltung
IT2036677A IT1076116B (it) 1976-02-28 1977-02-17 Circuito integrato monolitico
GB736577A GB1548536A (en) 1976-02-28 1977-02-22 Method of manufacturing a zone at the surface of a semiconductor body
JP1785377A JPS52105787A (en) 1976-02-28 1977-02-22 Method of producing semiconductor device
FR7705613A FR2342556A1 (fr) 1976-02-28 1977-02-25 Methode de fabrication d'une zone isolee par jonction p.n dans un circuit integre monolithique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762608267 DE2608267A1 (de) 1976-02-28 1976-02-28 Verfahren zum herstellen einer monolithisch integrierten schaltung

Publications (1)

Publication Number Publication Date
DE2608267A1 true DE2608267A1 (de) 1977-09-08

Family

ID=5971173

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762608267 Ceased DE2608267A1 (de) 1976-02-28 1976-02-28 Verfahren zum herstellen einer monolithisch integrierten schaltung

Country Status (5)

Country Link
JP (1) JPS52105787A (de)
DE (1) DE2608267A1 (de)
FR (1) FR2342556A1 (de)
GB (1) GB1548536A (de)
IT (1) IT1076116B (de)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1769271C3 (de) * 1968-04-27 1975-04-30 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum Herstellen einer Festkörperschaltung
FR1579658A (de) * 1968-06-27 1969-08-29
IT947674B (it) * 1971-04-28 1973-05-30 Ibm Tecnica di diffusione epitassiale per la fabbricazione di transisto ri bipolari e transistori fet
FR2160709B1 (de) * 1971-11-22 1974-09-27 Radiotechnique Compelec

Also Published As

Publication number Publication date
FR2342556A1 (fr) 1977-09-23
FR2342556B1 (de) 1982-10-22
JPS52105787A (en) 1977-09-05
GB1548536A (en) 1979-07-18
IT1076116B (it) 1985-04-24

Similar Documents

Publication Publication Date Title
DE2823967C2 (de)
DE3038571C2 (de) Zenerdiode
DE2351985A1 (de) Planardiffusionsverfahren zum herstellen einer monolithisch integrierten festkoerperschaltung
DE1639549C2 (de) Integrierte Halbleiterschaltung
DE69229937T2 (de) Avalanche Diode in einer bipolaren integrierten Schaltung
DE2525529A1 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu deren herstellung
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE2608267A1 (de) Verfahren zum herstellen einer monolithisch integrierten schaltung
DE2264126A1 (de) Halbleiterdiode und verfahren zu ihrer herstellung
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2855768C3 (de) Monolithisch integrierte Schaltung
DE2602395C3 (de) Monolithisch integrierter I2 L-Planartransistor und Verfahren zu seiner Herstellung
DE2511487C2 (de) Verfahren zur Herstellung eines vertikalen Sperrschicht-Feldeffekttransistors
DE2011630C3 (de) Integrierte Halbleiterschaltung
DE19640212C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1287218C2 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE1564865C3 (de) Verfahren zur Herstellung eines Transistors
DE2951821A1 (de) Verbessertes verfahren zur herstellung von integrierten halbleitervorrichtungen und damit hergestelltes erzeugnis
DE2028632A1 (de) Halbleiterbauelement
DE1764552C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Zenerdiode
DE1589690C3 (de) Verfahren zum Herstellen eines monolithischen Festkörperschaltkreises
DE1943300C3 (de) Monolithisch integrierte Halbleitervorrichtung
DE2507232A1 (de) Strahlungsdetektor und verfahren zu dessen herstellung
DE1614803C (de) Verfahren zum Herstellen einer Halbleiteranordnung

Legal Events

Date Code Title Description
8131 Rejection