DE19640212C2 - Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements

Info

Publication number
DE19640212C2
DE19640212C2 DE1996140212 DE19640212A DE19640212C2 DE 19640212 C2 DE19640212 C2 DE 19640212C2 DE 1996140212 DE1996140212 DE 1996140212 DE 19640212 A DE19640212 A DE 19640212A DE 19640212 C2 DE19640212 C2 DE 19640212C2
Authority
DE
Germany
Prior art keywords
layer
doped
boron
phosphorus
temperature step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE1996140212
Other languages
English (en)
Other versions
DE19640212A1 (de
Inventor
Hans-Joachim Dr Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1996140212 priority Critical patent/DE19640212C2/de
Publication of DE19640212A1 publication Critical patent/DE19640212A1/de
Application granted granted Critical
Publication of DE19640212C2 publication Critical patent/DE19640212C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363Thyristors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)

Description

Verfahren zur Herstellung eines Halbleiterbauelements
Die vorliegende Erfindung betrifft ein Verfahren zur Herstel­ lung eines Halbleiterbauelements, insbesondere eines Thyri­ stors, bei dem in einen Oberflächenbereich eines Halbleiterkör­ pers eine mit Bor dotierte Schicht eingebracht wird und zum Gettern von Verunreinigungen in die mit Bor dotierte Schicht eine mit Phosphor dotierte Schicht eindiffundiert wird.
Bei der Herstellung von Thyristoren wurden früher Legierungs­ verfahren angewandt, bei denen beispielsweise anodenseitig auf eine n-dotierte Basiszone zunächst eine mit Bor dotierte Schicht und sodann auf diese eine mit Phosphor dotierte Schicht aufgebracht wurden. Diese mit Phosphor dotierte Schicht wurde sodann aufgeschmolzen, indem auf sie nacheinander eine dünne Aluminiumschicht und eine dickere Molybdänschicht aufgetragen wurden und dann ein Temperaturschritt bei etwa 700°C vorgenom­ men wurde. Diese Legierungstechnik führt zwar zu einer guten Kontaktierung der mit Bor dotierten Schicht. Die so hergestell­ ten Bauelemente enthalten aber infolge des relativ unsauberen Legierungsverfahrens viele Schwermetalle, die zu höheren Leck­ strömen führen, so daß diese Bauelemente oft auch nicht die volle Betriebsspannung auszuhalten vermögen. Außerdem läßt die Reproduzierbarkeit der so hergestellten Bauelemente zu wünschen übrig. Ein weiterer Nachteil der Legierungstechnik besteht dar­ in, daß sie eine relativ große Eindringtiefe des p+-Emitters erfordert.
Aus den oben aufgezeigten Gründen wird bei der Herstellung von Thyristoren in letzter Zeit auf Legierungsverfahren verzichtet. Statt dessen werden Verbindungsverfahren bei niedrigeren Tempe­ raturen deutlich unterhalb 700°C vorgenommen, oder es wird "floating"-Silizium zur Anwendung gebracht. Diese Verfahren verzichten also auf den bei den Legierungsverfahren im allge­ meinen als letzten Hochtemperaturschritt durchgeführten Getter­ prozeß mittels der Phosphordiffusion. Dies gilt für die Anoden­ seite von Thyristoren und Dioden. Das heißt, in diesem Fall kann ein Getterprozeß nur einseitig und zwar kathodenseitig durchgeführt werden, wo im allgemeinen der n+-Emitter durch ei­ ne Phosphordiffusion erzeugt wird.
Ein derartiger Verzicht auf einen beidseitigen Getterprozeß mittels einer beidseitigen Phosphordiffusion ist aber problema­ tisch, da bekanntlich Phosphor eine hervorragende Getterwirkung auf Schwermetalle hat und Verunreinigungen praktisch aus dem Halbleiterkörper "herauszieht".
Daher wird bei einem derzeit verwendeten Verfahren zur Herstel­ lung von Thyristoren nach einer beidseitigen Phosphorgetterung, also beispielsweise dem Erzeugen einer mit Phosphor dotierten Schicht auf einer n-leitende Basiszone, die anodenseitige, mit Phosphor dotierte Schicht durch eine Ätzschritt entfernt. An­ schließend wird sodann eine hochdotierte p+-leitende Emitterzo­ ne gebildet, was beispielsweise durch eine Bor-Implantation und einen anschließenden Ausheilschritt geschehen kann. Bei dieser Variante wird also die Phosphorgetterung vor Realisierung der p+-Emitterzone vorgenommen.
Ein anderes, derzeit zur Anwendung gelangendes Verfahren zur Herstellung von Thyristoren verzichtet vollständig auf die an­ odenseitige Phosphordiffusion, so daß bei dieser Variante eine Phosphorgetterung nur auf der Kathodenseite vorgenommen wird.
Bei beiden obigen Varianten wird also die Phosphorgetterung nicht als letzter Hochtemperaturschritt durchgeführt, was - wie sich gezeigt hat - zu erheblichen Schwankungen in der Verunrei­ nigungskonzentration in den Siliziumscheiben führt. Auf die da­ mit verknüpften Nachteile hinsichtlich höheren Leckströmen, verminderter voller Betriebsspannung und Reproduzierbarkeit wurde bereits hingewiesen.
Aus JP 7-86562 A ist ein Verfahren zur Herstellung einer Vier­ schicht-Triode bekannt, bei dem zunächst eine PNPN- Vierschichten-Anordnung gebildet wird. Zum Gettern von Verun­ reinigungen wird sowohl in die Anoden- als auch in die Katho­ den-Emitterschicht eine mit Phosphor dotierte Getterschicht eindiffundiert. Anschließend wird die mit Phosphor dotierte Getterschicht wieder entfernt. Es erweist sich jedoch als schwierig, die Phosphor-dotierte Getterschicht mit der erfor­ derlichen Genauigkeit zu entfernen.
Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Halbleiterbauelements, insbe­ sondere eines Thyristors, anzugeben, bei dem die Entfernung der Phosphor-dotierten Getterschicht vereinfacht wird und trotzdem eine hohe Ausbeute bei der Herstellung der Halbleiter- Bauelemente erzielt werden kann.
Zur Lösung dieser Aufgabe zeichnet sich ein Verfahren der ein­ gangs genannten Art erfindungsgemäß dadurch aus, daß die mit Bor dotierte Schicht durch einen zusätzlichen Temperaturschritt direkt nach ihrer Herstellung in ihrer Schichtdicke verstärkt wird, und daß die mit Phosphor dotierte Schicht anschließend zusammen mit einem oberen Bereich der Bor-dotierten Schicht entfernt wird.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteran­ sprüchen beschrieben.
Bei dem erfindungsgemäßen Verfahren kann also eine beidseitige Phosphordiffusion als letzter Hochtemperaturschritt bei Tempe­ raturen bei und über 900°C durchgeführt werden, so daß als Re­ kombinations- und Generationszentren wirksame Verunreinigungen in den diesbezüglich kritischen Basiszonen der die Halbleiter­ körper bildenden Siliziumscheiben weitgehend vermieden werden können.
Das erfindungsgemäße Verfahren nützt die Tatsache aus, daß im Falle von hohen Dotierungskonzentrationen die Diffusionskon­ stante von Bor so hoch ist, daß mit diesem Dotierstoff tiefe Dotierungsprofile mit einem über einen großen Tiefenbereich re­ lativ geringen Gradienten erzeugt werden können. Mit anderen Worten, es ist möglich, eine relativ dicke, mit Bor dotierte Emitterschicht auf einer n-leitenden Basisschicht zu erzeugen, die über ihrer Schichtdicke eine Dotierungskonzentration mit nur einem schwachen Gradienten hat. Dies kann beispielsweise dadurch geschehen, daß Bor zunächst in den Oberflächenbereich einer n-leitenden Basiszone mit hoher Dosis implantiert wird und sodann einem Temperaturschritt unterworfen wird, um das Bor tiefer in die n-leitende Basiszone einzudiffundieren.
Da nun die elektrischen Eigenschaften von Thyristoren durch Schichtwiderstandsschwankungen von stark mit Bor dotierten p+- Emitterzonen praktisch nicht beeinflußt werden, ist es somit möglich, als abschließenden Temperaturschritt der mit Bor do­ tierten Schicht eine mit Phosphor dotierte Schicht mit geringe­ rer Eindringtiefe zu überlagern und letztere nach diesem Get­ terprozeß wieder zu entfernen, was durch Ätzen geschehen kann. Dabei können auch die oberen Bereiche der mit Bor dotierten Schicht abgetragen werden. Jedenfalls werden hierdurch die Emittereigenschaften der mit Bor dotierten Schicht nicht nach­ teilhaft beeinflußt.
Die mit Bor dotierte Schicht kann - wie bereits erwähnt wurde - durch Ionenimplantation und einen anschließenden Temperatur­ schritt erzeugt werden. Es ist aber auch möglich, die mit Bor dotierte Schicht durch ein "spin-on"-Verfahren und einem an­ schließenden Eintreibschritt herzustellen.
Das erfindungsgemäße Verfahren eignet sich besonders zur Her­ stellung von Thyristoren. Es ist aber auch zur Erzeugung von anderen Halbleiterbauelementen, wie beispielsweise zur legie­ rungsfreien Herstellung von Dioden, geeignet.
Nachfolgend wird die Erfindung anhand der Zeichnung näher er­ läutert, in deren
Fig. 1 bis 4 Schritte des erfindungsgemäßen Verfahrens zur Herstellung eines Halbleiterbauelements gezeigt sind.
In Fig. 1 ist eine n-leitende Basiszone bzw. -schicht 1 eines Thyristors gezeigt, die beispielsweise mit Phosphor dotiert ist. Auf die anodenseitige Oberfläche dieser Basiszone 1 wird durch Ionenimplantation mit einer Dosis von beispielsweise 1017 Boratome/cm2 durch Bor-Implantation eine mit Bor dotierte Zone 2 eingebracht. Sodann wird ein Temperaturschritt vorgenommen, um das Bor aus der Zone 2 tiefer in die Basiszone 1 einzudif­ fundieren, so daß eine mit Bor dotierte Schicht 3 entsteht, wie dies in Fig. 2 gezeigt ist. Diese mit Bor dotierte Schicht 3 kann eine Schichtdicke von beispielsweise 40 µm haben.
Sodann wird durch Diffusion in der mit Bor dotierten Schicht 3 eine mit Phosphor dotierte Schicht 4 erzeugt, wie dies in Fig. 3 gezeigt ist. Dies geschieht so lange, bis die Schicht 4 z. B. eine Schichtdicke von etwa 15 µm erreicht hat.
Diese Phosphordiffusion erfolgt bei Temperaturen von 900°C oder darüber, wobei durch diesen Hochtemperaturschritt Verun­ reinigungen in der Basiszone 1 und der als Emitterzone dienen­ den Schicht 3 weitgehend entfernt werden.
Nach der Getterung mit dem obigen Hochtemperaturschritt wird sodann die mit Phosphor dotierte Schicht 4 durch Ätzen zusammen mit einem oberen Bereich der mit Bor dotierten Schicht 3 wieder entfernt.
Im obigen Ausführungsbeispiel ist das erfindungsgemäße Verfah­ ren anhand der Anodenseite eines Thyristors erläutert. Es kann aber auch auf der Anodenseite einer Diode zur Anwendung ge­ bracht werden.

Claims (5)

1. Verfahren zur Herstellung eines Halbleiterbauelements, ins­ besondere eines Thyristors, bei dem in einen Oberflächenbereich eines Halbleiterkörpers (1) eine dicke mit Bor dotierte Schicht (3) eingebracht wird und zum Gettern von Verunreinigungen in die mit Bor dotierte Schicht (3) eine mit Phosphor dotierte Schicht (4) eindiffundiert wird, dadurch gekennzeichnet, daß die mit Bor dotierte Schicht (3) durch einen zusätzlichen Temperaturschritt direkt nach ihrer Herstellung in ihrer Schichtdicke verstärkt wird, und daß die mit Phosphor dotierte Schicht (4) zusammen mit einem oberen Bereich der mit Bor do­ tierten Schicht (3) entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die mit Phosphor dotierte Schicht (4) eine Schichtdicke zwischen 5 µm und 20 µm aufweist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß die mit Phosphor dotierte Schicht (4) und der obere Bereich der mit Bor dotierten Schicht (3) durch Ätzen entfernt werden.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch ge­ kennzeichnet, daß die mit Bor dotierte Schicht (3) durch Implantation oder ein, "spin-on" Verfahren erzeugt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, daß die in ihrer Schichtdicke verstärkte mit Bor dotierte Schicht (3) in einer Dosis von 1017 Boratome/cm2 und mit einer Schichtdicke von etwa 40 µm erzeugt wird.
DE1996140212 1996-09-30 1996-09-30 Verfahren zur Herstellung eines Halbleiterbauelements Expired - Lifetime DE19640212C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1996140212 DE19640212C2 (de) 1996-09-30 1996-09-30 Verfahren zur Herstellung eines Halbleiterbauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1996140212 DE19640212C2 (de) 1996-09-30 1996-09-30 Verfahren zur Herstellung eines Halbleiterbauelements

Publications (2)

Publication Number Publication Date
DE19640212A1 DE19640212A1 (de) 1998-04-02
DE19640212C2 true DE19640212C2 (de) 1999-01-28

Family

ID=7807378

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996140212 Expired - Lifetime DE19640212C2 (de) 1996-09-30 1996-09-30 Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (1)

Country Link
DE (1) DE19640212C2 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786562A (ja) * 1993-06-28 1995-03-31 Sansha Electric Mfg Co Ltd サイリスタの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786562A (ja) * 1993-06-28 1995-03-31 Sansha Electric Mfg Co Ltd サイリスタの製造方法

Also Published As

Publication number Publication date
DE19640212A1 (de) 1998-04-02

Similar Documents

Publication Publication Date Title
DE2928923C2 (de)
DE2823967C2 (de)
DE2253702B2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2650511A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE102007026365A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2124764B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3888663T2 (de) Bipolare Halbleiteranordnung mit einer leitenden Rekombinationsschicht.
DE1924712A1 (de) Duennschicht-Kondensator fuer monolithische Schaltungen
DE2162445B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE19640212C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1964837B2 (de) Verfahren zur Herstellung einer lichtemittierenden Halbleiterdiode
EP1050076B1 (de) Verfahren zur herstellung von dioden
DE1644028A1 (de) Verfahren zum Eindiffundieren von Stoerstellen in einen begrenzten Bereich eines Halbleiterkoerpers
DE112014001689T5 (de) Verfahren zur Herstellung eines Bipolartransistors mit isolierter Gateelektrode
DE2755168A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2264126A1 (de) Halbleiterdiode und verfahren zu ihrer herstellung
DE4410461C1 (de) Halbleiterbauelement mit anodenseitiger Getterung
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE102019209738B4 (de) SiC-SOI-Vorrichtung und Herstellungsverfahren dafür
EP0435021B1 (de) Verfahren zum Herstellen von anodenseitigen Kurzschlüssen in Thyristoren
DE19908399B4 (de) Verfahren zur Herstellung von Mehrschichtdioden oder Thyristoren mit Emitterkurzschlusstruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

Effective date: 20111107

R071 Expiry of right