DE112014001689T5 - Verfahren zur Herstellung eines Bipolartransistors mit isolierter Gateelektrode - Google Patents
Verfahren zur Herstellung eines Bipolartransistors mit isolierter Gateelektrode Download PDFInfo
- Publication number
- DE112014001689T5 DE112014001689T5 DE112014001689.6T DE112014001689T DE112014001689T5 DE 112014001689 T5 DE112014001689 T5 DE 112014001689T5 DE 112014001689 T DE112014001689 T DE 112014001689T DE 112014001689 T5 DE112014001689 T5 DE 112014001689T5
- Authority
- DE
- Germany
- Prior art keywords
- layer
- doping concentration
- conductivity type
- bipolar transistor
- producing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000002019 doping agent Substances 0.000 claims abstract description 20
- 238000002513 implantation Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
- Technisches Gebiet
- Die Erfindung betrifft das Gebiet der Leistungselektronik und insbesondere ein Verfahren zur Herstellung eines Bipolartransistors mit isolierter Gateelektrode.
- Hintergrund
- Arten der Durchführung der Erfindung
- In
US 2012/0025261 A1 - Dieses Verfahren verwendet ein Substrat, das in der fertigen Vorrichtung keine Funktion erfüllt, so dass für jede Schicht zumindest ein Herstellungsschritt erforderlich ist. Die Vorrichtung ist aufgrund des übrig bleibenden, schwach dotierten oder nicht dotierten Teils des Substrats dicker als elektrisch erforderlich. Die Kollektorschicht wird in einer späten Herstellungsphase und mit dem ausgedünnten Substrat gefertigt, was bedeutet, dass die emitterseitigen Schichten der hohen Temperatur ausgesetzt werden, die für die Diffusion der Kollektorschicht und verwendet wird, und das ausgedünnte Substrat muss vorsichtig behandelt werden.
- Offenbarung der Erfindung
- Ein Ziel der Erfindung ist es, ein Verfahren zur Herstellung eines Bipolartransistors mit isolierter Gateelektrode bereitzustellen, welches die Probleme der Verfahren nach dem Stand der Technik vermeidet.
- Dieses Ziel wird erreicht, indem ein Verfahren zur Herstellung eines Bipolartransistors mit isolierter Gateelektrode bereitgestellt wird, welcher eine Driftschicht eines ersten Leitfähigkeitstyps zwischen einer Emitterseite, auf der eine Gateelektrode und eine Emitterelektrode angeordnet sind, und eine Kollektorseite umfasst, die der Emitterseite entgegengesetzt ist, auf der eine Kollektorelektrode angeordnet ist. Das Herstellungsverfahren umfasst Herstellungsschritte in folgender Reihenfolge:
- – das Bereitstellen eines Substrats eines zweiten Leitfähigkeitstyps, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, welches eine erste und eine zweite, der ersten Seite entgegengesetzte Seite aufweist,
- – das Erzeugen einer ersten Schicht des ersten Leitfähigkeitstyps auf der ersten Seite durch das Einbringen eines Dotanden des ersten Leitfähigkeitstyps,
- – das Erzeugen einer Driftschicht des ersten Leitfähigkeitstyps auf der ersten Schicht, die eine geringe Dotierungskonzentration aufweist,
- – das Diffundieren des Dotanden, so dass eine Pufferschicht erzeugt wird, worin die Pufferschicht eine höhere Dotierungskonzentration als die Driftschicht aufweist,
- – das Erzeugen einer Basisschicht des zweiten Leitfähigkeitstyps auf der Driftschicht,
- – das Erzeugen einer Emitterschicht des ersten Leitfähigkeitstyps auf der Basisschicht und
- – das Ausdünnen des Substrats auf der zweiten Seite, so dass der übrige Teil des Substrats eine Kollektorschicht bildet.
- Da die Driftschicht durch epitaktisches Wachstum oder die Pufferschicht durch Diffusion eines Dotanden in die epitaktische Schicht (d.h. in die Driftschicht) hergestellt wird, sind die Schichten von hoher Qualität. Für die Kollektorschicht kann ein Substrat mit weniger strikten Spezifikationen und daher einer geringeren Kostenbelastung verwendet werden. Das erfinderische Verfahren kann leicht in der Verarbeitung großer Waferdurchmesser angewendet werden, weil der gesamte Herstellungsprozess für die Schichten, die Gateelektrode und die Metallisierung auf der Emitterseite mit einem dicken Substrat durchgeführt werden kann und nur der Metallisierungsprozess für die Kollektorelektrode (und gegebenenfalls für die Emitterelektrode) auf dem ausgedünnten Substrat durchgeführt wird. Nicht einmal die Kollektorschicht muss auf dem ausgedünnten Substrat erzeugt werden, so dass die gesamte Schichterzeugung der dotierten Schichten (emitter- und kollektorseitige Schichten) auf einem dicken Substrat durchgeführt werden kann, ohne das Risiko des Umgangs mit einem dünnen Substrat. Da die Kollektorschicht von Beginn an Teil des Substrats ist, sind keine Hochtemperaturschritte wie Diffusionsglühen oder Lasertempern für ihre Herstellung erforderlich, nachdem die emitterseitigen Schichten und die Gateelektrode eingeführt wurden. Daher kombiniert dieses Verfahren den Vorteil des Umgangs mit einem dicken Substrat und die nicht erforderlichen Hochtemperaturschritte in einer späten Herstellungsphase. Mit dem erfinderischen Herstellungsverfahren kann eine Vorrichtung mit weichem Durchlassverhalten erzeugt werden, bei der die Pufferschicht eine eher geringe Dotierungskonzentration und eine eher hohe Dicke im Vergleich zu Vorrichtungen nach dem Stand der Technik aufweist, die durch einen leicht steuerbaren Prozess ohne heikle Schritte bei der Handhabung dünner Wafer erzeugt werden kann. Die tief diffundierte Schicht bietet im Vergleich zu einem Puffer, der aus einer rein epitaktischen Schicht oder einer abgeschiedenen Schicht gebildet wird, ein Gradientenprofil ohne konstanten Dotierungsabschnitt des Puffers. Dieser Gradientenpuffer erlaubt es dem elektrischen Feld, sich durch die schwächer dotierte Region in die Pufferregionen auszudehnen und stellt gleichzeitig eine neutrale, hoch dotierte Region sicher, die das elektrische Feld nicht erreicht. Die hoch dotierte Region, die näher an der Anode liegt, ist wichtig bei der Steuerung der bipolaren Verstärkung, um die Balance zwischen Leckstrom und Kurzschlussfähigkeit zu verbessern. Der Injektionswirkungsgrad des Kollektors kann gesteuert werden, indem eine Kollektorschichtdicke und ein Substrat mit geeigneter Dotierungskonzentration gewählt werden, die unabhängig vom Risiko durch Hochtemperaturschritte (z.B. Lasertempern) am Ende der Herstellung. Dies kann Vorteile hinsichtlich geringerer Leitungsverluste in der Vorrichtung bieten.
- Kurzbeschreibung der Zeichnungen
- Der Gegenstand der Erfindung wird detaillierter im folgenden Text beschrieben, wobei auf die beigefügten Zeichnungen Bezug genommen wird, in denen:
-
1 bis9 ,11 zeigen unterschiedliche Herstellungsschritte gemäß der Erfindung zur Herstellung eines IGBT; -
10 zeigt einen IGBT, der gemäß dem erfinderischen Herstellungsverfahrens hergestellt wurde; und -
12 bis18 zeigen die Dotierungsprofile während unterschiedlicher Schritte des Herstellungsverfahrens. - Die in den Figuren verwendeten Bezugszeichen und ihre Bedeutung sind in der Liste der Bezugszeichen zusammengefasst. Im Allgemeinen werden gleichen oder gleich funktionierenden Bauteilen dieselben Bezugszeichen zugeordnet. Die beschriebenen Ausführungsformen sind als Beispiele gedacht und sollen die Erfindung nicht beschränken.
- Arten der Durchführung der Erfindung
- Zur Herstellung eines erfinderischen Bipolartransistors mit isolierter Gateelektrode (IGBT)
10 werden die Herstellungsschritte in folgender Reihenfolge durchgeführt: - – Bereitstellen eines p-dotierten Substrats
1 mit einer ersten und einer zweiten Seite12 ,14 , die der ersten Seite entgegengesetzt ist (1 ), - – Erzeugen einer ersten n-Typ-Schicht
25 durch das Einbringen eines n-Dotanden auf der ersten Seite12 (2 ), - – Erzeugen einer (n–)-dotierten Driftschicht
3 auf der ersten Schicht25 , welche eine geringe Dotierungskonzentration aufweist, beispielsweise mittels epitaktischem Wachstum (3 ), - – Diffundieren des Dotanden, welcher in die Schicht
25 eingebracht wurde, so dass eine Pufferschicht2 mit einer Pufferschichtdicke22 erzeugt wird (4 ), wobei die Pufferschicht2 eine höhere Dotierungskonzentration als die Driftschicht3 aufweist, - – Erzeugen einer p-dotierten Basisschicht
5 auf der Driftschicht3 (6 ), - – Erzeugen einer (n+)-dotierten Emitterschicht
6 auf der Basisschicht5 (7 ), - – Ausdünnen
48 des Substrats1 auf der zweiten Seite14 , so dass der übrige Teil des Substrats eine Kollektorschicht4 bildet (8 zeigt das Ausdünnen und9 zeigt die resultierende Kollektorschicht45 ). - Beispielsweise weist das Substrat eine Dotierungskonzentration von (5·1015 bis 1·1017) cm–3 auf (
12 ). Die Dotierungskonzentration ist so hoch, dass die Kollektorschicht4 , welche nach dem Ausdünnen als übriger Teil des Substrats hervorgeht, eine kontrollierte Injektion bereitstellen kann. - Die Substratdicke wird so dick gewählt, dass das Substrat in den folgenden Herstellungsschritten gehandhabt werden kann, ohne dass eine Gefahr von Rissen besteht. Beispielsweise ist die Substratdicke zumindest 300 µm.
- Die erste Schicht
25 kann durch das Einbringen von Ionen auf der ersten Seite entstehen, z.B. durch Implantation eines Dotanden (13 ). Beispielsweise kann die Implantationsdosis (1·1012 bis 5·1013) cm–2 sein. Alternativ dazu kann die erste Schicht25 durch epitaktisches Wachstum oder Abscheiden der ersten Schicht25 erzeugt werden, beispielsweise mit einer ersten Schichtdicke27 zwischen 0,5 bis 2 µm, beispielsweise 0,5 bis 1 µm und/oder einer Dotierungskonzentration von 1·1016 bis 5·1017 cm–3. Die epitaktische erste Schicht25 umfasst einen n-Dotanden, der im späteren Diffusionsschritt diffundiert wird, so dass die Dotierungskonzentration stetig sinkt, ohne einen konstanten Teil der Dotierungskonzentration der ursprünglichen epitaktischen ersten Schicht25 beizubehalten. Der Dotand der epitaktischen Schicht diffundiert in das Substrat1 sowie in die Driftschicht3 , so dass die Dotierungskonzentration der Pufferschicht2 auf ihrer dem Substrat1 zugewandten Seite auf einen Maximalwert ansteigt, von dem sie stetig auf die konstante Dotierungskonzentration der Driftschicht3 absinkt. Daher ist die epitaktische erste Schicht25 so dünn und daher wird der Dotand so diffundiert, dass die endgültig diffundierte Pufferschicht2 keinen Teil der konstant hohen Dotierungskonzentration (d.h. der Dotierungskonzentration der ursprünglichen ersten Schicht) in einer Richtung senkrecht auf die zweite Seite14 (Tiefenrichtung) umfasst. Das bedeutet, dass sich die Dotierungskonzentration der Pufferschicht ständig ändert, ohne denselben Wert in unterschiedlichen Tiefen zu haben. Bei einer epitaktischen oder abgeschiedenen Schicht kann der Dotand der epitaktischen Schicht tief diffundiert werden bis zur zumindest 5-fachen Dicke der epitaktischen ersten Schichtdicke, beispielsweise bis zur zumindest 10-fachen Dicke. Die Dicke der Schichten wird in der Tiefenrichtung gemessen (d.h. als die Ausdehnung der Schicht in die Tiefenrichtung in einer Richtung senkrecht auf die erste Seite12 ). Nach der Erzeugung der ersten Schicht25 , wird die Driftschicht3 durch epitaktisches Wachstum erzeugt (14 ). Danach wird die Pufferschicht2 durch das Diffundieren des Dotanden erzeugt, so dass die diffundierten Ionen sich in einem Bereich von (5 bis 30) µm (in die Tiefenrichtung, d.h. in eine Richtung senkrecht auf die zweite Seite14 , die der Kollektorseite45 entspricht) ausbreiten. Der Dotand diffundiert in die Driftschicht3 (15 ). Die Pufferschichtdicke22 ist daher 5 bis 30 µm, beispielsweise 10 bis 30 µm. Im fertigen IGBT hat die Driftschicht3 die Schicht der durch den Diffusionsschritt unveränderten Dotierungskonzentration zu sein, d.h. der Dotierungskonzentration, die durch das epitaktische Wachstum in der Driftschicht3 erzielt wurde. Beispielsweise weist die Driftschicht3 eine konstant niedrige Dotierungskonzentration auf. Dabei bedeutet die im Wesentlichen konstante Dotierungskonzentration der Driftschicht3 , dass die Dotierungskonzentration in der Driftschicht3 im Wesentlichen homogen ist, ohne jedoch auszuschließen, dass innerhalb der Driftschicht möglicherweise Fluktuationen der Dotierungskonzentration in der Größenordnung eines Faktors von eins bis 5 vorhanden sein können, z.B. aufgrund von Fluktuationen während des epitaktischen Wachstumsprozesses. Die endgültige Driftschichtdicke32 und Dotierungskonzentration wird entsprechend den Anwendungsanforderungen gewählt. Eine beispielhafte Dotierungskonzentration der Driftschicht5 ist zwischen 5·1012 cm–3 und 5·1014 cm–3. Die Pufferschicht2 entspricht dem Bereich, in den der Dotand in der Driftschicht3 diffundiert. Auf der dem Substrat zugewandten Seite (der Kollektorschicht4 ) erstreckt sich die Pufferschicht2 auf einen solchen Bereich, in dem die Ladung des n-dotierten Dotanden die Ladung des p-Substrats überkompensiert. Die Pufferschicht2 kann dieselbe oder eine höhere maximale Dotierungskonzentration als die Kollektorschicht4 aufweisen, d.h. die maximale Dotierungskonzentration der Pufferschicht kann zumindest genauso hoch wie die der Kollektorschicht4 (d.h. des p-Substrats1 ) sein. Als andere Alternative ist die maximale Dotierungskonzentration der Pufferschicht2 niedriger als die Dotierungskonzentration der Kollektorschicht4 (des p-Substrats1 ). Da das Substrat1 / die p-Kollektorschicht4 gleichmäßig dotiert ist, entspricht die maximale Dotierungskonzentration der p-Kollektorschicht4 / des p-Substrats1 der (lokalen) Dotierungskonzentration, wohingegen die Dotierungskonzentration in der Pufferschicht2 nach der maximalen Dotierungskonzentration mit zunehmender Tiefe, d.h. in Richtung der Emitterseite65 des IGBT, abnimmt. Die maximale Dotierungskonzentration der Pufferschicht2 kann zwischen 1·1015 und 5·1016 cm–3 sein. - Eine Schichtträgerkonzentration, die einem Integral der Dotierungskonzentration (Verunreinigungsionen) über die Tiefe entspricht, ist 1·1012 bis 5·1013 cm–2 bei einer implantierten Schicht und 2·1012 bis 1·1014 cm–2 bei einer epitaktischen oder abgeschiedenen Schicht mit einer Dicke im Bereich von 0,5 bis 2 µm oder 2·1012 bis 5·1013 cm–2 bei einer epitaktischen oder abgeschiedenen Schicht mit einer Dicke im Bereich von 0,5 bis 1 µm. Eine beispielhafte Kollektorschichtdicke
42 ist (3 bis 30) µm, und die Dotierungskonzentration kann einen Wert in einem Bereich von (5·1015 bis 1·1017) cm–3 aufweisen.16 zeigt die halbfertige Vorrichtung, bei der die emitterseitigen Prozesse durchgeführt wurden und die beispielsweise als die p-dotierte Basisschicht5 gezeigt wird.17 zeigt die halbfertige Vorrichtung nach dem kollektorseitigen Ausdünnen des Substrat1 , wodurch die Kollektorschicht4 erzeugt wird.18 zeigt das elektrische Feld der endgültigen Vorrichtung, das innerhalb der Pufferschicht2 gestoppt wird. Die Gateelektrode7 wird entweder als planare Gateelektrode oder als Graben-Gateelektrode erzeugt. Die Gateelektrode7 wird mittels eines Verfahrens erzeugt, das Fachleuten wohlbekannt ist. Der fertige IGBT kann eine planare Gateelektrode (wie in10 gezeigt) umfassen, die eine elektrisch isolierende Schicht74 auf der Emitterseite65 umfasst. Eine elektrisch leitfähige Gateschicht72 ist auf der isolierenden Schicht74 angeordnet und daher von jeglicher n- oder p-dotierten Schicht im IGBT isoliert. Daher isoliert die isolierende Schicht74 die Gateschicht72 in einem Bereich unterhalb der Gateschicht72 von jeglicher n- oder p-dotierten Schicht im IGBT, die sich zur Emitterseite65 erstreckt. Die Gateschicht72 wird beispielsweise ebenfalls von der isolierenden Schicht74 bedeckt, wodurch die Gateschicht72 durch die isolierende Schicht74 auch von der Emitterelektrode8 isoliert ist. Daher ist die Gateschicht72 beispielsweise vollständig in der isolierenden Schicht74 eingebettet. Die Gateschicht72 besteht beispielsweise aus einem hoch dotierten Polysilizium oder einem metallähnlichen Aluminium. Die Gateschicht72 ist auf der Emitterseite65 seitlich von einer Emitterkontaktfläche angeordnet. Sie erstreckt sich bis zu einem Bereich oberhalb der Basisschicht5 , der Emitterschicht6 sowie der Driftschicht3 . Die zumindest eine Emitterschicht5 , die Gateschicht72 und die elektrisch isolierende Schicht74 sind so ausgebildet, dass eine Öffnung, welche die Emitterkontaktfläche ist, oberhalb der Basisschicht5 erzeugt wird. Die Emitterkontaktfläche wird von der Emitterschicht5 , der Gateschicht72 und der elektrisch isolierenden Schicht74 umgeben. - Die Emitterelektrode
8 ist auf der Emitterseite65 angeordnet und berührt die Basisschicht5 und die Emitterschicht6 an der Emitterkontaktfläche. Die Emitterelektrode8 bedeckt beispielsweise auch die elektrisch isolierende Schicht74 , ist aber durch die elektrisch isolierende Schicht74 von der Gateschicht72 getrennt und daher elektrisch isoliert. Alternativ zum erfinderischen IGBT mit einer planaren Gateelektrode kann der erfinderische IGBT eine Gateelektrode umfassen, die als Graben-Gateelektrode ausgebildet ist. Die Graben-Gateelektrode ist in derselben Ebene wie die Basisschicht5 in einer Vertiefung im Halbleitermaterial angeordnet, angrenzend an die Emitterschicht6 , wobei sie durch eine isolierende Schicht74 voneinander getrennt sind, die auch die Gateschicht72 von der Driftschicht3 trennt. Die isolierende Schicht74 ist auch auf der Gateschicht72 angeordnet und isoliert daher die Graben-Gateschicht72 von der Emitterelektrode8 . - Der mittels des erfinderischen Verfahrens hergestellte IGBT kann auch eine hoch p+-dotierte Kontaktschicht umfassen, die zwischen der Emitterkontaktfläche und der p-dotierten Basisschicht
5 angeordnet ist, um eine hoch dotierte Zwischenschicht am Kontakt zur Emitterelektrode8 zu haben. Die p-Kontaktschicht kann auf die Fläche begrenzt sein, an der eine p-dotierte Schicht die Emitterelektrode8 berührt, d.h. an der Emitterkontaktfläche. Die Kontaktschicht kann eine maximale Dotierungskonzentration zwischen 5 × 1018 /cm3 und 5 × 1019 /cm3 aufweisen. Die Kontaktschicht kann auch als eine diffundierte Schicht ausgebildet sein, d.h. indem sich die p-dotierten Schichten überlappen und die Dotierungskonzentration jeder Schicht abnimmt, aber die Kontaktschicht bis zu einer ersten Tiefe angeordnet ist, die geringer als die Tiefe/Dicke der Basisschicht (von der Emitterseite65 aus gemessen) ist. Die Kontaktschicht und die Basisschicht5 überlappen so, dass an der Schnittfläche eine diskontinuierliche Abnahme der Dotierungskonzentration vorhanden ist. Die Kontaktschicht wird durch das Einbringen p-dotierter Ionen (entweder durch Implantation oder durch Abscheidung) und ihre Diffusion in die Vorrichtung bis zu einer Tiefe erzeugt, die geringer ist als die von der Emitterseite65 aus gemessene Tiefe der Basisschicht. Sie hat etwa die Dicke der Emitterschicht6 . - In einer weiteren Ausführungsform sind die Leitfähigkeitstypen vertauscht, d.h. alle Schichten des ersten Leitfähigkeitstyps sind vom p-Typ (z.B. die Driftschicht
3 ), und alle Schichten des zweiten Leitfähigkeitstyps sind vom n-Typ (z.B. die Kollektorschicht4 ). - Es sollte beachtet werden, dass der Begriff „umfassend“ andere Elemente oder Schritte nicht ausschließt, und dass der unbestimmte Artikel „ein“, „eine“ oder „einer“ den Plural nicht ausschließt. Ebenso können Elemente, die in Verbindung mit unterschiedlichen Ausführungsformen beschrieben wurden, kombiniert werden. Es sollte ebenfalls beachtet werden, dass Bezugszeichen in den Ansprüchen nicht als den Schutzumfang der Ansprüche beschränkend interpretiert werden dürfen.
- Von Fachleuten wird erkannt werden, dass die vorliegende Erfindung in anderen konkreten Formen ausgeführt werden kann, ohne von deren Sinn oder wesentlichen Merkmalen abzuweichen. Die vorliegend beschriebenen Ausführungsformen werden daher in jeglicher Hinsicht als veranschaulichend und nicht einschränkend betrachtet. Der Schutzumfang der Erfindung wird vielmehr von den beiliegenden Ansprüchen als der vorangehenden Beschreibung angezeigt, und alle Änderungen, die unter deren Bedeutung und den Äquivalenzbereich fallen, sollen darin umfasst sein.
- Bezugszeichenliste
-
- 1
- Substrat
- 10
- IGBT
- 2
- Pufferschicht
- 22
- Pufferschichtdicke
- 25
- erste Schicht
- 3
- Driftschicht
- 32
- Driftschichtdicke
- 4
- Kollektorschicht
- 42
- Kollektorschichtdicke
- 45
- Kollektorseite
- 5
- Basisschicht
- 6
- Emitterschicht
- 65
- Emitterseite
- 7
- Gateelektrode
- 72
- Gateschicht
- 74
- isolierende Schicht
- 8
- Emitterelektrode
- 9
- Kollektorelektrode
Claims (12)
- Verfahren zur Herstellung eines Bipolartransistors mit isolierter Gateelektrode (
10 ), welcher eine Driftschicht (3 ) eines ersten Leitfähigkeitstyps zwischen einer Emitterseite (65 ), auf der eine Gateelektrode (7 ) und eine Emitterelektrode (8 ) angeordnet sind, und einer Kollektorseite (45 ) umfasst, die der Emitterseite (65 ) entgegengesetzt ist, auf der eine Kollektorelektrode (9 ) angeordnet ist, worin das Herstellungsverfahren Herstellungsschritte in folgender Reihenfolge umfasst: – Bereitstellen eines Substrats (1 ) eines zweiten Leitfähigkeitstyps, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, welches eine erste und eine zweite, der ersten Seite entgegengesetzte Seite (12 ,14 ) aufweist, – Erzeugen einer ersten Schicht (25 ) des ersten Leitfähigkeitstyps auf der ersten Seite (12 ) durch das Einbringen eines Dotanden des ersten Leitfähigkeitstyps, – Erzeugen einer Driftschicht (3 ) des ersten Leitfähigkeitstyps, welche eine geringe Dotierungskonzentration aufweist, auf der ersten Schicht (25 ), – Diffundieren des Dotanden, so dass eine Pufferschicht (2 ) mit einer Pufferschichtdicke (22 ) erzeugt wird, worin die Pufferschicht (2 ) eine höhere Dotierungskonzentration als die Driftschicht (3 ) aufweist, – Erzeugen einer Basisschicht (5 ) des zweiten Leitfähigkeitstyps auf der Driftschicht (3 ), – Erzeugen einer Emitterschicht (6 ) des ersten Leitfähigkeitstyps auf der Basisschicht (5 ), – Ausdünnen (48 ) des Substrats (1 ) auf der zweiten Seite (14 ), so dass der übrige Teil des Substrats eine Kollektorschicht (4 ) bildet. - Verfahren zur Herstellung eines Bipolartransistors mit isolierter Gateelektrode nach Anspruch 1, dadurch gekennzeichnet, dass das Substrat (
1 ) eines aus einer Dotierungskonzentration von (5·1015 bis 1·1017) cm–3 und einer Substratdicke von zumindest 300 µm aufweist. - Verfahren zur Herstellung eines Bipolartransistors mit isolierter Gateelektrode nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass der Dotand durch Implantation eingebracht wird, insbesondere mit einer Dosis von (1·1012 bis 5·1013) cm–2.
- Verfahren zur Herstellung eines Bipolartransistors mit isolierter Gateelektrode nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Dotand durch epitaktisches Wachstum oder Abscheidung eingebracht wird, was insbesondere dazu führt, dass die erste Schicht (
25 ) zumindest eines aus einer ersten Schichtdicke (27 ) zwischen 0,5 bis 2 µm, insbesondere 0,5 bis 1 µm, oder einer Dotierungskonzentration von (1·1016 bis 5·1017) cm–3 aufweist. - Verfahren zur Herstellung eines Bipolartransistors mit isolierter Gateelektrode nach Anspruch 4, dadurch gekennzeichnet, dass der Dotand so diffundiert wird, dass die Pufferschicht in einer auf die zweite Seite (
14 ) senkrechten Richtung kein Gebiet konstanter Dotierungskonzentration umfasst. - Verfahren zur Herstellung eines Bipolartransistors mit isolierter Gateelektrode nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Pufferschichtdicke (
22 ) 5 bis 30 µm ist. - Verfahren zur Herstellung eines Bipolartransistors mit isolierter Gateelektrode nach Anspruch 6, dadurch gekennzeichnet, dass die Pufferschichtdicke (
22 ) 10 bis 30 µm ist. - Verfahren zur Herstellung eines Bipolartransistors mit isolierter Gateelektrode nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Pufferschicht (
2 ) dieselbe oder eine höhere maximale Dotierungskonzentration wie/als die Kollektorschicht (4 ) aufweist. - Verfahren zur Herstellung eines Bipolartransistors mit isolierter Gateelektrode nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Pufferschicht (
2 ) eine niedrigere maximale Dotierungskonzentration als die Kollektorschicht (4 ) aufweist. - Verfahren zur Herstellung eines Bipolartransistors mit isolierter Gateelektrode nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Pufferschicht (
2 ) eine maximale Dotierungskonzentration zwischen 1·1015 und 5·1016 cm–3 aufweist. - Verfahren zur Herstellung eines Bipolartransistors mit isolierter Gateelektrode nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Kollektorschicht (
4 ) zumindest eines aus einer Kollektorschichtdicke (42 ) von (3 bis 30) µm und einer Dotierungskonzentration (5·1015 bis 1·1017) cm–3 aufweist. - Verfahren zur Herstellung eines Bipolartransistors mit isolierter Gateelektrode nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass das Erzeugen der Driftschicht (
3 ) durch epitaktisches Wachstum erfolgt.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP13161693 | 2013-03-28 | ||
EP13161693.0 | 2013-03-28 | ||
PCT/EP2014/056269 WO2014154858A1 (en) | 2013-03-28 | 2014-03-28 | Method for manufacturing an insulated gate bipolar transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
DE112014001689T5 true DE112014001689T5 (de) | 2015-12-10 |
Family
ID=47997248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112014001689.6T Pending DE112014001689T5 (de) | 2013-03-28 | 2014-03-28 | Verfahren zur Herstellung eines Bipolartransistors mit isolierter Gateelektrode |
Country Status (6)
Country | Link |
---|---|
US (1) | US9722040B2 (de) |
KR (1) | KR102198982B1 (de) |
CN (1) | CN105493289B (de) |
DE (1) | DE112014001689T5 (de) |
GB (1) | GB2527225B (de) |
WO (1) | WO2014154858A1 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106783568A (zh) * | 2016-12-27 | 2017-05-31 | 株洲中车时代电气股份有限公司 | 一种功率器件栅极侧墙制备方法 |
CN109429531A (zh) * | 2017-07-05 | 2019-03-05 | 力特有限公司 | 具有改进的反向阻断能力的igbt |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0691263B2 (ja) * | 1988-10-19 | 1994-11-14 | 株式会社東芝 | 半導体装置の製造方法 |
KR0163875B1 (ko) * | 1994-11-30 | 1998-12-01 | 윤종용 | 반도체장치 및 그 제조방법 |
JP2003069019A (ja) * | 2001-08-29 | 2003-03-07 | Toshiba Corp | 半導体装置およびその製造方法 |
JP4229033B2 (ja) * | 2004-09-17 | 2009-02-25 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタの製造方法 |
JP2008021981A (ja) * | 2006-06-16 | 2008-01-31 | Toshiba Corp | 絶縁ゲートバイポーラトランジスタ及びその製造方法 |
US8159022B2 (en) * | 2008-09-30 | 2012-04-17 | Infineon Technologies Austria Ag | Robust semiconductor device with an emitter zone and a field stop zone |
CN106128946B (zh) * | 2011-05-18 | 2019-03-08 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
DE112013001487T5 (de) * | 2012-03-16 | 2014-12-04 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
-
2014
- 2014-03-28 GB GB1516652.3A patent/GB2527225B/en active Active
- 2014-03-28 DE DE112014001689.6T patent/DE112014001689T5/de active Pending
- 2014-03-28 WO PCT/EP2014/056269 patent/WO2014154858A1/en active Application Filing
- 2014-03-28 KR KR1020157026776A patent/KR102198982B1/ko active IP Right Grant
- 2014-03-28 CN CN201480018670.4A patent/CN105493289B/zh active Active
-
2015
- 2015-09-28 US US14/867,327 patent/US9722040B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
GB201516652D0 (en) | 2015-11-04 |
GB2527225A (en) | 2015-12-16 |
CN105493289B (zh) | 2018-12-07 |
US9722040B2 (en) | 2017-08-01 |
GB2527225B (en) | 2017-03-01 |
KR102198982B1 (ko) | 2021-01-07 |
US20160020298A1 (en) | 2016-01-21 |
WO2014154858A1 (en) | 2014-10-02 |
CN105493289A (zh) | 2016-04-13 |
KR20150136490A (ko) | 2015-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102015101124B4 (de) | Halbleitervorrichtung mit wellenförmigem profil der nettodotierung in einer driftzone und verfahren zu deren herstellung | |
DE112012002823B4 (de) | Bipolartransistor mit isoliertem Gate und Verfahren zur Herstellung eines solchen Bipolartransistors | |
DE102007036147B4 (de) | Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone | |
DE102013216195B4 (de) | Verfahren zur Nachdotierung einer Halbleiterscheibe | |
DE102007029121B3 (de) | Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement | |
DE102013106795B4 (de) | Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102013007215A1 (de) | Leistungsvorrichtung und Herstellungsverfahren hierfür | |
DE102015108929A1 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Feldstoppzone | |
DE102014117538A1 (de) | Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung | |
DE102014108279A1 (de) | Halbleitervorrichtung mit rekombinationszentren und herstellungsverfahren | |
DE102018216855A1 (de) | Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung | |
DE112015006631T5 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE3037316A1 (de) | Verfahren zur herstellung von leistungs-schaltvorrichtungen | |
DE112021002169T5 (de) | Halbleitervorrichtung | |
DE112019001741T5 (de) | Halbleitervorrichtung und herstellungsverfahren | |
DE102015109545A1 (de) | Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten | |
DE102014107721B4 (de) | Leistungshalbleiter und zugehöriges Herstellungsverfahren | |
DE102018102949B4 (de) | Verfahren zur herstellung einer leistungs-halbleitervorrichtung | |
DE112013000866B4 (de) | Siliziumkarbid (SiC)-Halbleitervorrichtungen | |
DE112021000055T5 (de) | Halbleitervorrichtung | |
DE112014001689T5 (de) | Verfahren zur Herstellung eines Bipolartransistors mit isolierter Gateelektrode | |
DE102014115072B4 (de) | Halbleitervorrichtung und verfahren zur ausbildung einer halbleitervorrichtung | |
DE102015109784A1 (de) | Verfahren zum Reduzieren der Fremdstoffkonzentration in einem Halbleiterkörper, Verfahren zum Herstellen einer Halbleitervorrichtigung und Halbleitervorrichtung | |
DE2507038C3 (de) | Inverser Planartransistor und Verfahren zu seiner Herstellung | |
DE102015110439B4 (de) | Chalkogenatome enthaltende Halbleitervorrichtung und Herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R081 | Change of applicant/patentee |
Owner name: HITACHI ENERGY SWITZERLAND AG, CH Free format text: FORMER OWNER: ABB TECHNOLOGY AG, ZUERICH, CH Owner name: ABB SCHWEIZ AG, CH Free format text: FORMER OWNER: ABB TECHNOLOGY AG, ZUERICH, CH |
|
R082 | Change of representative |
Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, DE Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE Representative=s name: ZIMMERMANN & PARTNER PATENTANWAELTE MBB, DE |
|
R082 | Change of representative |
Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, DE Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE |
|
R016 | Response to examination communication | ||
R082 | Change of representative |
Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE |
|
R081 | Change of applicant/patentee |
Owner name: HITACHI ENERGY SWITZERLAND AG, CH Free format text: FORMER OWNER: ABB SCHWEIZ AG, BADEN, CH |