DE102015110439B4 - Chalkogenatome enthaltende Halbleitervorrichtung und Herstellungsverfahren - Google Patents

Chalkogenatome enthaltende Halbleitervorrichtung und Herstellungsverfahren Download PDF

Info

Publication number
DE102015110439B4
DE102015110439B4 DE102015110439.3A DE102015110439A DE102015110439B4 DE 102015110439 B4 DE102015110439 B4 DE 102015110439B4 DE 102015110439 A DE102015110439 A DE 102015110439A DE 102015110439 B4 DE102015110439 B4 DE 102015110439B4
Authority
DE
Germany
Prior art keywords
atoms
semiconductor
semiconductor device
chalcogen
pnictogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015110439.3A
Other languages
English (en)
Other versions
DE102015110439A1 (de
Inventor
Gerhard Schmidt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015110439A1 publication Critical patent/DE102015110439A1/de
Application granted granted Critical
Publication of DE102015110439B4 publication Critical patent/DE102015110439B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Halbleitervorrichtung, umfassend:einen einkristallinen Halbleiterkörper (100) mit einer ersten Oberfläche (101) und einer zweiten Oberfläche (102) parallel zu der ersten Oberfläche (101), wobei der Halbleiterkörper (100) Chalkogenatome und eine Hintergrunddotierung von Pnictogenatomen enthält, wobei eine Konzentration der Chalkogenatome wenigstens 1E12 cm-3beträgt und ein Verhältnis der Chalkogenatome zu den Pnictogenatomen der Hintergrunddotierung in einem Bereich von 1:9 bis 9:1 liegt,wobei der Halbleiterkörper (10) eine Driftzone (121) aufweist, wobei sich die Driftzone (121) parallel zu der ersten Oberfläche (101) erstreckt und beabstandet von beiden ersten und zweiten Oberflächen (101, 102) ist, und wobei eine effektive Dotierstoffkonzentration in der Driftzone (121) definiert ist durch das Verhältnis der Chalkogenatome zu den Pnictogenatomen der Hintergrunddotierung in einem Bereich von 1:9 bis 9:1.

Description

  • HINTERGRUND
  • Typischerweise werden Halbleiterwafer für die Herstellung von Leistungshalbleitervorrichtungen, wie beispielsweise Leistungshalbleiterdioden und IGBTs (Bipolartransistoren mit isoliertem Gate) aus Siliziumingots bzw. -barren erhalten, die in einem Floating-Zone-Prozess (Fz-Wafer) gewachsen sind. Halbleiterwafer, die von Siliziumstäben erhalten sind, die aus geschmolzenem Rohmaterial in einem Tiegel in einem Czochralski-Prozess (Cz-Wafer) gezogen sind, sind weniger aufwendig und können größere Durchmesser haben. Segregationseffekte während des Ziehprozesses resultieren jedoch in signifikanten axialen Veränderungen der Dotierstoffkonzentration entlang der Längsachse des Stabes. Zusätzlich resultieren radiale Fluktuationen (Striationen bzw. Streifenbildungen) von Dotierungssubstanzen in signifikanten radialen Veränderungen des spezifischen Widerstandes in den aus dem Stab erhaltenen Cz-Wafern. Die vergleichsweise hohen Variationen der anfänglichen Hintergrunddotierung komplizieren die Herstellung von Halbleitervorrichtungen, beispielsweise Leistungshalbleitervorrichtungen, aus derartigen Halbleiterwafern. Es ist wünschenswert, Halbleitervorrichtungen in einer kosteneffektiveren Weise herzustellen.
  • Die Druckschrift DE 10 2007 017 788 A1 beschreibt das Ausbilden einer n-dotierten Feldstoppschicht mit schnell diffundierenden Donatoren wie Selen. Dazu wird Selen flach in einen Wafer implantiert. In einem ersten Temperaturschritt wird die implantierte Oberfläche des Wafers durch Laserbestrahlung stark erhitzt. Die Laserbestrahlung reduziert deutlich die Anlagerung von Selenatomen an Kristallfehlern. Es bilden sich weniger mehratomiger Selencluster aus, die in geringerem Umfang als Dotierstoffquelle wirken als einzelne Selenatome. Die Druckschrift DE 10 2008 039 058 A1 beschreibt das Ausbilden einer sauerstoffarmen aktiven Zone auf der Vorderseite eines aus einem Czochralski Verfahren hervorgegangenen Siliziumwafers. Der Wafer enthält eine Grunddotierung mit Phosphor- oder Arsenatomen mit einer Dotierstoffdichte von 1014 cm-3 bis 1016 cm-3 . Selenatome werden auf der Vorderseite des Wafers implantiert. Im Zuge einer Nachdiffusion diffundieren die implantierten Selenatome tiefer in den Wafer, wobei sich an der Vorderseite eine oberflächennahe aktive Zone bildet. In der aktiven Zone senkt die Nachdiffusion die Konzentration der implantierten Selenatome unter die Dotierstoffdichte der Grunddotierung ab, so dass der Leitungstyp der Grunddotierung beibehalten bleibt. Die Selenatome nehmen im Zuge der Nachdiffusion weitestgehend Gitterleerstellen ein und reduzieren dadurch die Anzahl freier Gitterleerstellen. Bei nachfolgenden Temperaturschritten kommt es daher kaum zu Sauerstoffausscheidungen in der aktiven Zone. In der aktiven Zone werden Halbleiterbereiche von Halbleiterbauelementen ausgebildet. Unterhalb der nahezu prezipitatfreien oberflächennahen aktiven Zone bildet sich eine Getterzone mit angereicherten Sauerstoffprezipitaten, die dafür sorgen, dass störende Verunreinigungen von der oberflächennahen aktiven Zone fern gehalten oder abgezogen werden. Die Druckschrift DE 10 2012 102 341 A1 beschreibt das Ausbilden einer Feldstoppzone eines IGBTs durch Eindiffundieren von Chalkogenatomen auf der Waferrückseite.
  • ZUSAMMENFASSUNG
  • Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung und ein Verfahren zu deren Herstellung anzugeben, die jeweils den obigen Forderungen genügen.
  • Diese Aufgabe wird erfindungsgemäß durch eine Halbleitervorrichtung mit den Merkmalen des Patentanspruches 1 bzw. 18 sowie durch ein Verfahren mit den Merkmalen des Patentanspruches 12 gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Gemäß einem Ausführungsbeispiel umfasst eine Halbleitervorrichtung einen einkristallinen Halbleiterkörper mit einer ersten Oberfläche und einer zweiten Oberfläche parallel zu der ersten Oberfläche. Der Halbleiterkörper enthält Chalkogenatome und eine Hintergrunddotierung von Pnictogenatomen (Atome der Stickstoff-Phosphor-Gruppe). Eine Konzentration der Chalkogenatome ist wenigstens 5E12 cm-3. Ein Verhältnis der Chalkogenatome zu den Pnictogenatomen der Hintergrunddotierung ist in einem Bereich von 1:9 bis 9:1.
  • Gemäß einem Verfahren zum Herstellen einer Halbleitervorrichtung werden Chalkogenatome in ein einkristallines Halbleitersubstrat implantiert, das Pnictogenatome enthält. Die Konzentration der Chalkogenatome ist wenigstens 1E12 cm-3. Ein Gesamtverhältnis der Chalkogenatome zu Pnictogenatomen ist in einem Bereich von 1:9 bis 9:1.
  • Gemäß einem weiteren Ausführungsbeispiel umfasst eine Halbleitervorrichtung einen einkristallinen Halbleiterkörper mit einer ersten Oberfläche und einer zweiten Oberfläche parallel zu der ersten Oberfläche. Der Halbleiterkörper enthält Chalkogenatome und eine Hintergrunddotierung von Pnictogen- und/oder Wasserstoffatomen. Eine Konzentration der Chalkogenatome ist wenigstens 5E12 cm-3. Ein Verhältnis der Chalkogenatome zu den Atomen der Hintergrunddotierung ist in einem Bereich von 1:9 bis 9:1.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • Figurenliste
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung vorzusehen, und sie sind in die Offenbarung der Erfindung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
    • 1A ist eine schematische Schnittdarstellung eines Teiles einer Halbleitervorrichtung, die Chalkogenatome und eine angenähert gleichförmige Hintergrunddotierung von Pnictogenatomen gemäß einem Ausführungsbeispiel enthält, das auf Halbleiterdioden bezogen ist.
    • 1B ist ein schematisches Diagramm, das vertikale Dotierstoffprofile in der Halbleitervorrichtung von 1A zeigt.
    • 1C ist ein schematisches Diagramm, das elektrische Feldverteilungen in der Halbleiterdiode von 1A und in Bezugsvorrichtungen zeigt.
    • 2 ist ein schematisches Diagramm, das vertikale Fremdstoffprofile in einem Halbleitersubstrat im Lauf eines Herstellens der Halbleitervorrichtung von 1A zeigt, um Einzelheiten der Chalkogenverteilung zu veranschaulichen.
    • 3A ist eine schematische Schnittdarstellung eines Teiles einer Halbleitervorrichtung, die Chalkogenatome und eine angenähert gleichförmige Hintergrunddotierung von Pnictogenatomen gemäß einem Ausführungsbeispiel zeigt, das auf IGBTs bezogen ist.
    • 3B ist eine schematische Schnittdarstellung eines Teiles einer Halbleitervorrichtung, die Chalkogenatome und eine angenähert gleichförmige Hintergrunddotierung von Pnictogenatomen gemäß einem Ausführungsbeispiel zeigt, das auf bipolare Transistoren bezogen ist.
    • 4 ist ein schematisches Flussdiagramm zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgebildet werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente durch entsprechende Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischen liegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorgesehen sein können, beispielsweise Elemente, die steuerbar sind, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ nächst zu dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger ist als die Dotierungskonzentration eines „n“-Dotierungsbereiches, während ein „n+“-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Halbleitervorrichtungen gemäß den Ausführungsbeispielen können Halbleiterdioden, IGFETs (Feldeffekttransistoren mit isoliertem Gate), IGBTs (Bipolartransistoren mit isoliertem Gate), beispielsweise RC-IGBTs (rückwärts leitende IGBTs), BJTs (bipolare Junction- bzw. Übergangstransistoren), Thyristoren GTOs (Abschaltthyristoren) oder Strahlungsdetektoren sein.
  • Die Halbleitervorrichtung 500 in 1A ist eine Halbleiterdiode, beispielsweise eine Leistungshalbleiterdiode mit einem Nennvorwärtsstrom IF größer als 100 mA, beispielsweise größer als 1 A oder größer als 10 A.
  • Ein einkristallines Halbleitermaterial, beispielsweise Silizium (Si), Siliziumcarbid (SiC), Germanium (Ge), ein Silizium-Germanium-Kristall (SiGe), Galliumnitrid (GaN), Galliumarsenid (GaAs) oder ein anderer AIIIBv-Halbleiter bildet einen Halbleiterkörper 100 mit einer ersten Oberfläche 101, die angenähert planar sein kann oder die durch eine Ebene definiert sein kann, die durch koplanare Oberflächenabschnitte aufgespannt ist, an einer Front- bzw. Vorderseite sowie mit einer planaren zweiten Oberfläche 102 parallel zu der ersten Oberfläche 101 an einer Rückseite entgegengesetzt zu der Vorderseite.
  • Ein Mindestabstand zwischen den ersten und zweiten Oberflächen 101, 102 hängt von der Spannungssperrfähigkeit ab, für die die Halbleitervorrichtung 500 ausgelegt ist. Beispielsweise kann der Abstand zwischen den ersten und zweiten Oberflächen 101, 102 in einem Bereich von 90 µm bis 200 µm sein, wenn die Halbleitervorrichtung 500 für eine Sperrspannung von etwa 1200 V ausgelegt ist. Andere Ausführungsbeispiele, die auf Halbleitervorrichtungen mit höheren Sperrfähigkeiten bezogen sind, können Halbleiterkörper 100 mit einer Dicke von einigen 100 µm vorsehen. Halbleitervorrichtungen mit niedrigeren Sperrfähigkeiten können eine Dicke von 35 µm bis 90 µm haben.
  • In einer Ebene parallel zu der ersten Oberfläche 101 kann der Halbleiterkörper 100 eine rechteckförmige Gestalt mit einer Randlänge in einem Bereich von einigen Millimetern haben. Richtungen parallel zu der ersten Oberfläche 101 sind horizontale Richtungen, und Richtungen senkrecht zu der ersten Oberfläche 101 sind vertikale Richtungen. Ein Abstand zwischen den ersten und zweiten Abständen beträgt wenigstens 30 µm, beispielsweise wenigstens 100 µm oder wenigstens 120 µm.
  • Der Halbleiterkörper 100 umfasst eine erste Lastkontaktschicht 110, die einen ohmschen Kontakt mit einer ersten Lastelektrode 310 an der Vorderseite bildet, sowie eine zweite Lastkontaktschicht 130, die einen ohmschen Kontakt mit einer zweiten Lastelektrode 320 an der Rückseite bildet. Die erste Lastelektrode 310 bildet einen ersten Lastanschluss L1 oder ist elektrisch mit einem solchen verbunden. Die zweite Lastelektrode 320 bildet einen zweiten Lastanschluss L2 oder ist elektrisch mit einem solchen verbunden. Die ersten und zweiten Lastkontaktzonen 110, 130 haben entgegengesetzte Leitfähigkeitstypen bzw. Leitungstypen. Gemäß dem dargestellten Ausführungsbeispiel ist die erste Lastkontaktschicht 110 p-leitend, und die zweite Lastkontaktschicht 130 ist n-leitend.
  • Die Halbleitervorrichtung 500 umfasst weiterhin einen Basisbereich 120 des Leitfähigkeitstyps des zweiten Lastkontaktbereiches 130. Der Basisbereich 120 kann eine schwach dotierte Driftzone 121 mit einer effektiven Dotierstoffkonzentration von wenigstens 1 E13 cm-3 und höchstens 1 E17 cm-3 aufweisen. Die Dotierung der Driftzone 121 kann einer anfänglichen Gesamthintergrunddotierung des Halbleiterkörpers 100 entsprechen. Die Driftzone 121 und die erste Lastkontaktschicht 110 können einen pn-Übergang bilden. Der Basisbereich 120 kann weiterhin eine Feldstoppschicht 128 umfassen, die sandwichartig zwischen der Driftzone 121 und der zweiten Lastkontaktschicht 130 vorgesehen ist, wobei eine mittlere Fremdstoffkonzentration in der Feldstoppschicht 128 wenigstens zweimal, beispielsweise zehnmal so hoch wie die effektive Dotierstoffkonzentration in der Driftzone 121 ist.
  • Gemäß anderen Ausführungsbeispielen kann der Basisbereich 120 weiterhin eine Kompensationsstruktur, wie beispielsweise eine Superjunctionstruktur bzw. Superübergangstruktur, um die Spannungssperrfähigkeiten bei vergleichsweise hohen Dotierstoffkonzentrationen in der Driftzone 121 zu vergrößern, Barriereschichten zum Erhöhen der Plasmadichte an einer Seite des Basisbereiches 120, ausgerichtet zur Vorderseite, floatende bzw. potentialfreie gegendotierte Zonen und/oder weitere dotierte Schichten umfassen.
  • Der Halbleiterkörper 100 umfasst Chalkogenatome, das heißt Atome von chemischen Elementen in Gruppe 16 („Sauerstofffamilie“) des periodischen Systems, wie Schwefel (S), Selen (Se) und Tellur (Te).
  • Eine mittlere Chalkogenkonzentration in dem Halbleiterkörper kann zwischen 1E12 cm-3 und 1E16 cm-3, beispielsweise in einem Bereich von 1E13 cm-3 bis 1E14 cm-3, sein. Gemäß einem Ausführungsbeispiel sind die Chalkogenatome Selenatome, wobei wenigstens 1 Prozent, beispielsweise 3, 5 oder 10 Prozent der Selenatome elektrisch aktiv auf Ersatzgitterplätzen sind und als Doppeldonatoren in dem Betriebsmodus der Halbleitervorrichtung 500 wirken.
  • Der Halbleiterkörper 100 umfasst weiterhin eine angenähert gleichförmige Hintergrunddotierung von Pnictogenatomen, das heißt Atomen von chemischen Elementen in Gruppe 15 („Stickstofffamilie“, frühere Gruppe V) des Periodensystems, wie Phosphor (P), Arsen (As) und Antimon (Sb). Die Pnictogenatome sind im Wesentlichen gleichförmig in dem gesamten Halbleiterkörper 100 verteilt, wobei eine Konzentration der gleichförmigen Hintergrunddotierung um nicht mehr als 8 %, beispielsweise nicht mehr als 5 %, von einem mittleren Wert abweicht und wobei der Halbleiterkörper 100 aus Wafern erhalten ist, die mit einer Zwischenwaferabweichung der gleichförmigen Hintergrunddotierung von höchstens 15 % spezifiziert sind.
  • Ein Gesamtverhältnis von Chalkogenatomen zu Pnictogenatomen der im Wesentlichen gleichförmigen Hintergrunddotierung ist in einem Bereich von 1:9 bis 9:1. Mit anderen Worten, ein Chalkogenteil der anfänglichen Gesamthintergrunddotierung ist in einem Bereich von etwa 10 At% bis etwa 90 At%. Die Chalkogenatome und die gleichförmige Pnictogenhintergrunddotierung definieren eine anfänglichen Gesamthintergurnddotierung.
  • Der gesamte Chalkogengehalt resultiert aus einer Implantation mit einer Abweichung von einer Zielimplantationsdosis von höchstens ± 5 %, wobei die Chalkogenatome durch die erste Oberfläche 101 an der Vorderseite des Halbleiterkörpers 100 implantiert werden und eine Chalkogenkonzentration graduell mit zunehmendem Abstand zu der ersten Oberfläche 101 abnimmt. Bei dem verfügbaren thermischen Budget, das typischerweise in dem Lauf des Herstellungsprozesses für Halbleitervorrichtungen anliegt, fällt der Dotierungsgradient der Chalkogenkonzentration merklich bei einem Abstand zu der ersten Oberfläche 101 größer als 60 µm ab.
  • Dagegen werden die Pnictogenatome (Atome der Stickstoff-Phosphor-Gruppe) der gleichmäßigen Hintergrunddotierung während eines Kristallwachstuns des ursprünglichen Halbleiteringots eingebaut. Anstelle eines Konzentrationsabfalles längs der vertikalen Richtung kann die gleichmäßige Hintergrunddotierung eher merklich von einem Zielwert abweichen. Typischerweise ist in Cz-Wafern eine maximale Abweichung des Phosphorgehaltes von einem mittleren Wert oder Zielwert ± 15 %.
  • Der Halbleiterkörper 100 kann weiterhin dotierte Zonen umfassen, die Dotierstoffe enthalten, beispielsweise Pnictogenatome zusätzlich zu der gleichmäßigen bzw. gleichförmigen Pnictogen-Hintergrunddotierung. Beispielsweise kann zusätzlich zu den Chalkogendotierstoffen und der gleichförmigen Pnictogen-Hintergrunddotierung die Feldstoppschicht 128 einen ersten Hauptdotierstoff, beispielsweise Wasserstoffatome, enthalten, die von der Rückseite durch die zweite Oberfläche 102 bei einer ersten Hauptdotierstoffkonzentration zwischen 1E14 und 1E18 cm-3 implantiert sind. Die zweite Lastkontaktschicht 130 kann einen zweiten Hauptdotierstoff enthalten, beispielsweise Phosphoratome. Die zweite Hauptdotierstoffkonzentration gewährleistet einen ohmschen Kontakt mit der zweiten Lastelektrode 320 und kann beispielsweise wenigstens 1E18 oder wenigstens 5E19 cm-3 sein.
  • Das Codotieren bzw. gemeinsame Dotieren von Chalkogen- und Pnictogen-Atomen für die Gesamthintergrunddotierung verwendet die dichtere bzw. straffere Spezifikation für die Chalkogenimplantation, um Halbleiterkörper mit einer dicht bzw. straff definierten Gesamthintergrunddotierungsdosis zu erhalten. Die Coimplantation verwendet weiterhin die gleichmäßigere Hintergrundpnictogenverteilung, um den gesamten vertikalen Dotierstoffgradienten enger an denjenigen von Halbleiterkörpern zuzuschneiden, die von Fz-Wafern erhalten sind. In der finalen bzw. endgültigen Halbleitervorrichtung 500 kann die Driftzone 121 nicht mehr als die anfängliche Gesamthintergrunddotierung enthalten, die durch die Chalkogenatome und die ursprünglich angenähert gleichmäßige Pnictogenhintergrunddotierung definiert ist.
  • Die Pniktogen-Hintergrunddotierung kann gemäß der Toleranz gewählt werden, die für den spezifischen elektrischen Widerstand einer mittleren Basisdotierung der betreffenden Halbleitervorrichtung spezifiziert ist.
  • Beispielsweise wird der Implantationsprozess für Selenatome mit einer maximalen Abweichung von wenigstens ± 5 % spezifiziert, und die maximale Abweichung eines spezifischen Widerstandes (p-Wert) eines Cz-Wafers, der eine gleichförmige Phosphor-Hintergrunddotierung hat, beträgt ± 15 %. Eine Zielspezifikation einer Halbleitervorrichtung mit einem Halbleiterkörper, der eine vertikale Ausdehnung (Dicke) von 200 µm hat, kann definieren, dass der spezifische elektrische Widerstand 93 Ωcm bei einer Zieltoleranz oder maximale Gesamtabweichung von ± 8 % beträgt. Von der Zieltoleranz resultiert ein Selengehalt von wenigstens 53,9 At% der Dotierstoffe der gesamten Hintergrunddotierung. Der zurückbleibende Phosphorgehalt entspricht für die gegebene Dicke von 200 µm einem p-Wert von 350 Ωcm für den Original-Cz-Wafer. Mit anderen Worten, der Halbleiterkörper enthält eine Selendosis von etwa 3,4E11 cm-2 und eine Phosphordosis von etwa 2,5E11 cm-2. Bei einem Selengehalt von 18 At% ist die maximale Gesamtabweichung oder die erreichbare Zieltoleranz höchstens 12 %.
  • Gemäß anderen Ausführungsbeispielen umfasst der Halbleiterkörper 100 Wasserstoffatome, die partiell oder vollständig die Pnictogenatome der gleichförmigen Hintergrunddotierung ersetzen.
  • 1B zeigt vertikale Dotierungsprofile für die Halbleitervorrichtung 500 von 1A, wobei die Dotierungskonzentration in der Driftzone 121 einer gesamten Hintergrunddotierstoffkonzentration in dem ganzen Halbleiterkörper 100 vor Implantieren der ersten Lastkontaktschicht 110, die als eine Anodenschicht wirksam ist, des Feldstoppbereiches 128 und der zweiten Lastkontaktschicht 130, die als Kathodenschicht wirksam ist, entspricht.
  • Die gleichförmige Verteilung 415 entspricht einer ersten Bezugs- bzw. Referenzvorrichtung mit einer gleichmäßigen bzw. gleichförmigen Phosphorhintergrundkonzentration und einem p-Wert von 93 Ωcm.
  • Die Selenkonzentration 410 bezieht sich auf eine zweite Referenz- bzw. Bezugsvorrichtung ohne Pnictogen-Hintergrunddotierung des Siliziumingots. Die Selenatome sind von der Front- bzw. Vorderseite implantiert. Dann wird der Halbleiterkörper 100 erwärmt, und die Selenatome diffundieren in der Richtung der zweiten Oberfläche 102, wobei Hilfsfremdstoffe, beispielsweise Phosphoratome, die Diffusion der Selenatome durch Erzeugen von Silizium-Selbst-Zwischengitterplätzen fördern können. Mit zunehmendem thermischem Budget flacht die Selenkonzentration 410 ab. Das thermische Budget, das typischerweise für die Halbleitervorrichtung 500 angelegt ist, resultiert in einem signifikanten Abfall der Selenkonzentration bei einem Abstand und jenseits eines Abstandes zu der ersten Oberfläche 101 von etwa 60 µm. Ein signifikantes thermisches Budget ist erforderlich, um die Selenkonzentration 410 in einem signifikanten Ausmaß auch jenseits Abständen zu der ersten Oberfläche 101 von mehr als 70 µm abzuflachen.
  • Ein effektives Donatorprofil 411 veranschaulicht den Konzentrationsgradienten der Donatorladung, der aus der Doppelionisation der Selenatome in der Verarmungszone der zweiten Bezugs- bzw. Referenzvorrichtung resultiert.
  • Ein Codotierungsprofil 420 entspricht einer Gesamtkonzentration von Selen- und Phosphoratomen in der Halbleitervorrichtung 500 von 1A. Der Selengehalt der Gesamthintergrunddotierung ist 54 At%. Der Phosphorgehalt des Gesamthinergundes entspricht einem p-Wert von 350 Ωcm. Ein effektives Codotierungsprofil 421 entspricht der effektiven Donatorkonzentration in der Verarmungszone unter Berücksichtigung der Eigenschaft des Selens als Doppeldonator. Das Codotieren verschiebt einen Abstand, wo die Selenkonzentration 410 signifikant abfällt, auf Werte jenseits 70 µm.
  • Der Gesamtabstand zwischen der ersten Lastkontaktzone 110 und der ersten Feldstoppschicht 128 entspricht den Rückwärtsspannungssperrfähigkeiten der Halbleitervorrichtung 500, wobei etwa 8 bis 12 µm Schichtdicke einer Spannungssperrfähigkeit von etwa 100 V entsprechen können. Die Ausführungsbeispiele erlauben es, aus Cz-Wafern Halbleitervorrichtungen vorzusehen, die ähnliche Dotierstoffprofile wie Halbleitervorrichtungen haben, die von Fz-Wafern erhalten sind, selbst für Sperrspannungen jenseits 1000 V. Zusätzlich kann ein Feinabstimmen der Chalkogendosis Fluktuationen des p-Wertes von nativen bzw. jungfräulichen Cz-Wafern und Fz-Wafern kompensieren.
  • 1C zeigt eine elektrische Feldverteilung für die ersten und zweiten Referenzvorrichtungen von 1B sowie die Halbleitervorrichtung 500 von 1A. Eine Feldverteilung 515 entspricht derjenigen der ersten Referenzvorrichtung mit einem konstanten Nettodotierungsprofil in der Driftzone 121, wie es typisch für Halbleitervorrichtungen ist, die aus Fz-Wafern resultieren. Eine Feldverteilung 510 entspricht der zweiten Referenzvorrichtung mit den Dotierstoffen in der Driftzone 121, die ausschließlich aus Selenatomen vorgesehen sind. Eine Feldverteilung 520 entspricht dem Codotierungsausführungsbeispiel, das 54 At% Selen- und 46 At% Phosphoratome bei vollständiger Ionisierung bei einer Nennsperrspannung von 1700 V enthält.
  • Hinsichtlich der zweiten Referenzvorrichtung vermindert die Codotierung von Phosphor und Selen signifikant die elektrische Feldstärke an dem pn-Übergang zu der ersten Lastkontaktzone 110 sowie an dem pn-Übergang zu der Feldstoppschicht 128. Die Abweichung von der linearen Feldverteilung 515 ist umso kleiner, je dünner die Halbleitervorrichtung ist und je größer die zulässige Abweichung für den p-Wert ist. Die zurückbleibende Krümmung der Selenkonzentration mit dem Konzentrationsmaximum in einer zentralen Zone der Driftzone 121 neigt zu einem Vermindern der Schaltverluste, und numerische Simulationen zeigen an, dass eine Schaltsoftness bzw. -weichheit merklich verbessert werden kann.
  • 2 veranschaulicht Dotierungsprofile in dem Verlauf eines Herstellens einer Halbleitervorrichtung, beispielsweise einer Halbleiterdiode mit einer Sperrspannung von etwa 600 V.
  • Selenatome werden durch eine erste Oberfläche 101 eines Halbleitersubstrates 100 a bei einer Dosis in dem Bereich von 1E13 cm-2 bis 1E15 cm-2 bei einer Implantationsenergie in einem Bereich von 15 keV bis 500 keV implantiert. Eine Hilfsschicht, die als Source bzw. Quelle für Hilfsfremdstoffe wirksam ist, kann auf der ersten Oberfläche 101 gebildet werden. Die Hilfsschicht kann ein Phosphorglas sein, das in einer PH3 (Phosphan) oder POCl3 (Phosphorylchlorid) enthaltenden Atmosphäre gebildet ist. Während einer ersten Heiz- bzw. Wärmebehandlung diffundieren die implantierten Selenatome aus der implantierten Schicht, wobei die Hilfsfremdstoffe der Hilfsschicht in einem gewissen Grad Atome des Kristallgitters des Halbleiters verschieben bzw. versetzen und dadurch Halbleiterzwischengitterplätze in dem Halbleiterkristall des Halbleitersubstrates 100a erzeugen. Die Selbst- bzw. Eigenzwischengitterplätze fördern die Diffusion der implantierten Selenatome, indem sie diese von ihren Gitterpunkten herausstoßen und verdrängen. Die Hilfsschicht wird entfernt. Ein erstes Selendotierungsprofil 431 veranschaulicht die Selenverteilung in dem Halbleitersubstrat 100a nach Entfernung der Hilfsschicht und nach der ersten Wärmebehandlung, die wenigstens 20 Minuten bei einer Temperatur größer als 900°C und niedriger als 1100°C dauert.
  • Weitere Hochtemperaturprozesse, die in dem Verlauf eines Herstellens der Halbleitervorrichtung, beispielsweise der Bildung von thermischen Oxiden, angewandt sind, flachen das Selenkonzentrationsprofil ab, wie dies durch das zweite Selendotierungsprofil 432 gezeigt ist. Weitere thermische Behandlungen können weiterhin das Selenkonzentrationsprofil abflachen, wie dies mit dem dritten Selendotierungsprofil 433 angezeigt ist.
  • Nach einem Dünnen von der Rückseite des Halbleitersubstrates 100a auf eine Dicke von etwa 60 bis 80 µm der Halbleiterkörper 100 der Halbleitervorrichtungen mit Sperrspannungen bis zu 800 V weist die sich ergebende Driftzone 121 eine angenähert gleichförmige Selenkonzentration auf. Ein Dotierstoffprofil 433 veranschaulicht das gesamte Dotierungsprofil der Halbleiterdiode mit einer p-leitenden ersten Lastkontaktschicht 110, der n-leitenden Driftzone 121, einer n-leitenden Feldstoppschicht 128, die aus einer Protonenimplantation resultiert, und einer n-leitenden zweiten Lastkontaktschicht 130, die aus einer Phosphorimplantation durch die Rückseitenoberfläche des gedünnten Halbleitersubstrates 100a resultiert.
  • Zum Erzielen von gleichförmig dotierten Driftzonen für Sperrspannungen jenseits 1200 V muss ein signifikant höheres thermisches Budget angewandt werden, das typischerweise eine Gleitliniendichte und Herstellungskosten steigert. Die vorliegenden Ausführungsbeispiele erzielen einen ähnlichen Effekt bei einem merklich reduzierten Aufwand.
  • 3A bezieht sich auf eine Halbleitervorrichtung 500, wie einen IGFET, einen IGBT, beispielsweise einen RC-IGBT, einen BJT, einen Thyristor oder einen GTO. Hinsichtlich allgemeinen Merkmalen des Halbleiterkörpers 100 wird Bezug genommen auf die Beschreibung der Halbleitervorrichtung 500 der 1A bis 1C. Die zweite Lastkontaktschicht 130 liegt sandwichartig zwischen dem Basisbereich 120, und die zweite Lastelektrode 320 kann eine n-leitende Schicht für IGFETs, eine p-leitende Schicht im Fall von nicht-rückwärtsleitenden IGBTs oder eine Schicht, die n-leitende und p-leitende Zonen enthält, in dem Fall, dass die Halbleitervorrichtung 500 ein RC-IGBT ist, sein.
  • Anstelle der ersten Lastkontaktschicht 110 von 1A umfasst die Halbleitervorrichtung 500 Transistorzellen TC, die IGFET-Zellen mit n-leitenden Sourcezonen und p-leitenden Bodyzonen, welche jeweils die Sourcezonen von der Driftzone 121 trennen, sein können. Die Sourcezonen können elektrisch mit der ersten Lastelektrode, die auf der Vorderseite vorgesehen sein kann, und/oder mit dem ersten Lastanschluss L1 der Halbleitervorrichtung 500 verbunden oder gekoppelt sein.
  • Gateelektroden der Transistorzellen TC können elektrisch mit einem Gateanschluss G verbunden oder gekoppelt sein und sind kapazitiv mit den Bodyzonen durch Gatedielektrika gekoppelt. Abhängig von einer an den Gateanschluss G angelegten Spannung werden Inversionskanäle in den Bodyzonen gebildet und sehen einen Elektronenstrom durch die Transistorzellen TC derart vor, dass Elektronen in die Driftzone 121 durch die Transistorzellen TC in einem ersten Zustand der Halbleitervorrichtung 500 eintreten, der einem Transistormodus eines IGBT oder einem leitenden Modus eines IGFET entsprechen kann.
  • Zusätzlich zu den Sourcezonen sind die Bodyzonen elektrisch mit dem ersten Lastanschluss L1 verbunden oder gekoppelt, wobei die Bodyzonen Löcher in die Driftzone 121 in einem zweiten Zustand der Halbleitervorrichtung 500 injizieren, wobei der zweite Zustand ein beispielsweise einem rückwärtsleitenden Modus eines RC-IGBT entsprechen kann.
  • Die Transistorzellen TC können planare Gatezellen mit planaren Gatestrukturen, die außerhalb einer Kontur bzw. Umrisslinie eines Halbleiterkörpers 100 angeordnet sind, oder Trench- bzw. Grabengatezellen mit Trenchgatestrukturen, die sich in den Halbleiterkörper 100 erstrecken, sein. Beispielsweise können die Source- und Bodyzonen der Transistorzellen TC in Halbleitermesas gebildet sein, die durch Trenchgatestrukturen getrennt sind. Der Dotierstoffgehalt in der Driftzone 121 kann einer Gesamthintergrunddotierung entsprechen, die gleichförmig verteilte Pnictogenatome sowie Chalkogenatome mit einem leicht gekrümmten oder geneigten Dotierungsprofil umfasst, wie es in den vorangehenden Figuren beschrieben ist.
  • In 3B ist die Halbleitervorrichtung 500 ein BJT, der eine p-dotierte Basisschicht 116 umfasst, die einen pn-Übergang mit der Driftzone 121 bildet. Emitterzonen 110 bilden weitere pn-Übergänge mit der Basisschicht 116. Eine Basisverbindungsstruktur 330 bildet ohmsche Kontakte mit den Basisschichten 116 und ist elektrisch mit einem Gateanschluss G verbunden oder gekoppelt. Eine erste Lastelektrode 310 bildet ohmsche Kontakte mit den Emitterzonen 110 und ist elektrisch mit einem Emitteranschluss E verbunden. Eine zweite Lastelektrode 320 bildet einen ohmschen Kontakt mit der zweiten Lastkontaktschicht 130, die als eine Kollektorzone wirksam ist, und ist elektrisch mit einem Kollektoranschluss C der Halbleitervorrichtung 500 verbunden.
  • 4 bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Ein Halbleiterwafer wird in einem Czochralski-Prozess erhalten, wobei der Halbleiterwafer eine Pnictogenhintergrunddotierung von wenigstens 1E13 cm-3 enthält (502). Chalkogenatome werden in den Halbleiterwafer implantiert (504), wobei das Verhältnis von Chalkogenatomen zu den Pniktogenatomen der Pnictogen-Hintergrunddotierung in einem Bereich von 1:9 bis 9:1 ist.
  • Hilfsfremdstoffe können vorgesehen sein, um eine Dichte von interstitiellen bzw. Zwischengitter-Halbleiteratomen zu erhöhen. Der Halbleiterwafer wird derart erwärmt, dass die Chalkogenatome tiefer in das Halbleitersubstrat diffundieren, wobei die Hilfsfremdstoffe die Diffusion durch Erhöhen der Dichte von interstitiellen bzw. Zwischengitteratomen in dem Halbleitersubstrat unterstützen. Eine Hilfsschicht, die die Hilfsfremdstoffe enthält und zuführt, kann vor der Wärmebehandlung gebildet werden und kann nach der Wärmebehandlung entfernt werden. Die Hilfsfremdstoffe können Phosphoratome sein. Der Halbleiterwafer kann ein einkristalliner Siliziumwafer sein. Das implantierte Chalkogen kann Selen sein.

Claims (18)

  1. Halbleitervorrichtung, umfassend: einen einkristallinen Halbleiterkörper (100) mit einer ersten Oberfläche (101) und einer zweiten Oberfläche (102) parallel zu der ersten Oberfläche (101), wobei der Halbleiterkörper (100) Chalkogenatome und eine Hintergrunddotierung von Pnictogenatomen enthält, wobei eine Konzentration der Chalkogenatome wenigstens 1E12 cm-3 beträgt und ein Verhältnis der Chalkogenatome zu den Pnictogenatomen der Hintergrunddotierung in einem Bereich von 1:9 bis 9:1 liegt, wobei der Halbleiterkörper (10) eine Driftzone (121) aufweist, wobei sich die Driftzone (121) parallel zu der ersten Oberfläche (101) erstreckt und beabstandet von beiden ersten und zweiten Oberflächen (101, 102) ist, und wobei eine effektive Dotierstoffkonzentration in der Driftzone (121) definiert ist durch das Verhältnis der Chalkogenatome zu den Pnictogenatomen der Hintergrunddotierung in einem Bereich von 1:9 bis 9:1.
  2. Halbleitervorrichtung nach Anspruch 1, bei der der Halbleiterkörper (100) eine vertikale Ausdehnung von wenigstens 50 µm senkrecht zu der ersten Oberfläche (101) hat.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der das Verhältnis von Chalkogenatomen zu Pnictogenatomen in einem Bereich von 5:5 bis 6:4 ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei der die elektrisch aktive Chalkogenkonzentration größer ist als 1E12 cm-2.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der das Chalkogen Selen ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, bei der das Pnictogen Phosphor ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, bei der das Halbleitersubstrat (100) ein Siliziumkristall ist.
  8. Halbleitervorrichtung nach Anspruch 1, weiterhin umfassend: eine Feldstoppschicht (128) zwischen der Driftzone (121) und der zweiten Oberfläche (102), wobei die Feldstoppschicht (128) weiterhin einen ersten Hauptdotierstoff bei einer ersten Hauptdotierstoffkonzentration enthält, die wenigstens zweimal so hoch wie die effektive Dotierstoffkonzentration in der Driftzone (121) ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, weiterhin umfassend: eine Lastkontaktschicht (110), die direkt an die zweite Oberfläche (102) angrenzt, wobei die Lastkontaktschicht (110) weiterhin einen zweiten Hauptdotierstoff enthält und einen ohmschen Kontakt mit einer metallenthaltenden Lastelektrode bildet, die direkt an die Lastkontaktschicht (110) angrenzt.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, bei der die Hintergrunddotierung von Pnictogenatomen sich um nicht mehr als 5 % verändert.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, bei der ein Abstand zwischen den ersten und zweiten Oberflächen (101, 102) wenigstens 120 µm ist.
  12. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Implantieren von einer Vorderseite von Chalkogenatomen in einen einkristallinen Halbleiterwafer, der gleichförmig verteilte Pnictogenatome enthält, und Ausbilden eines Halbleiterkörpers (100) aus dem Halbleiterwafer, wobei in dem Halbleiterkörper (100) ein Verhältnis der Chalkogenatome zu den Pnictogenatomen in einem Bereich von 1:9 zu 9:1 liegt.
  13. Verfahren nach Anspruch 12, weiterhin umfassend: Vorsehen einer Quelle von Hilfsfremdstoffen an der Vorderseite des Halbleiterwafers zum Erhöhen einer Dichte von interstitiellen bzw. Zwischengitter-Halbleiteratomen vor Erwärmen des Halbleiterwafers bis zu wenigstens 900 Grad Celsius ein erstes Mal nach Implantieren der Chalkogenatome.
  14. Verfahren nach Anspruch 13, bei dem die Hilfsfremdstoffe Phosphoratome sind.
  15. Verfahren nach Anspruch 13 oder 14, weiterhin umfassend: Entfernen einer als die Quelle für die Hilfsstoffe wirksamen Hilfsschicht nach Erwärmen des Halbleiterwafers bis zu wenigstens 900 Grad Celsius zum ersten Mal.
  16. Verfahren nach einem der Ansprüche 12 bis 15, bei dem der Halbleiterwafer von einem einkristallinen Siliziumingot erhalten ist, der durch einen Czochralski-Prozess von einem die Pnictogenatome enthaltenden Rohmaterial gebildet ist.
  17. Verfahren nach einem der Ansprüche 12 bis 16, bei dem das Chalkogen Selen ist.
  18. Halbleitervorrichtung, umfassend: einen einkristallinen Halbleiterkörper (100) mit einer ersten Oberfläche (101) und einer zweiten Oberfläche (102) parallel zu der ersten Oberfläche (101), wobei der Halbleiterkörper (100) Chalkogenatome und eine Hintergrunddotierung von Pnictogen- und/oder Wasserstoffatomen enthält, wobei eine Konzentration der Chalkogenatome wenigstens 1E12 cm-3 beträgt und ein Verhältnis der Chalkogenatome zu den Atomen der Hintergrunddotierung in einem Bereich von 1:9 bis 9:1 liegt, wobei der Halbleiterkörper (10) eine Driftzone (121) aufweist, wobei sich die Driftzone (121) parallel zu der ersten Oberfläche (101) erstreckt und beabstandet von beiden ersten und zweiten Oberflächen (101, 102) ist, und wobei eine effektive Dotierstoffkonzentration in der Driftzone (121) definiert ist durch das Verhältnis der Chalkogenatome zu den Pnictogenatomen der Hintergrunddotierung in einem Bereich von 1:9 bis 9:1.
DE102015110439.3A 2014-06-30 2015-06-29 Chalkogenatome enthaltende Halbleitervorrichtung und Herstellungsverfahren Active DE102015110439B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/318,921 2014-06-30
US14/318,921 US9312338B2 (en) 2014-06-30 2014-06-30 Semiconductor device containing chalcogen atoms and method of manufacturing

Publications (2)

Publication Number Publication Date
DE102015110439A1 DE102015110439A1 (de) 2015-12-31
DE102015110439B4 true DE102015110439B4 (de) 2021-10-14

Family

ID=54839982

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015110439.3A Active DE102015110439B4 (de) 2014-06-30 2015-06-29 Chalkogenatome enthaltende Halbleitervorrichtung und Herstellungsverfahren

Country Status (3)

Country Link
US (1) US9312338B2 (de)
CN (1) CN105321987B (de)
DE (1) DE102015110439B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015102130B4 (de) * 2015-02-13 2022-07-14 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102016114264A1 (de) * 2016-08-02 2018-02-08 Infineon Technologies Ag Herstellungsverfahren einschliesslich einer aktivierung von dotierstoffen und halbleitervorrichtungen mit steilen übergängen

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007017788A1 (de) 2007-04-16 2008-10-30 Infineon Technologies Ag Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper sowie damit hergestelltes Halbleiterbauelement
DE102008039058A1 (de) 2007-08-23 2009-02-26 Infineon Technologies Austria Ag Halbleiterwafer für Halbleiterbauelemente und Verfahren zur Herstellung derselben
DE102012102341A1 (de) 2011-03-30 2012-10-04 Infineon Technologies Ag Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989888B2 (en) * 2006-08-31 2011-08-02 Infineon Technologies Autria AG Semiconductor device with a field stop zone and process of producing the same
US7816229B2 (en) * 2008-09-30 2010-10-19 Infineon Technologies Austria Ag Semiconductor device with channel stop trench and method
CN102912424B (zh) * 2012-10-10 2015-05-13 浙江大学 提高直拉单晶硅轴向电阻率均匀性的方法及得到的单晶硅

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007017788A1 (de) 2007-04-16 2008-10-30 Infineon Technologies Ag Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper sowie damit hergestelltes Halbleiterbauelement
DE102008039058A1 (de) 2007-08-23 2009-02-26 Infineon Technologies Austria Ag Halbleiterwafer für Halbleiterbauelemente und Verfahren zur Herstellung derselben
DE102012102341A1 (de) 2011-03-30 2012-10-04 Infineon Technologies Ag Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet

Also Published As

Publication number Publication date
CN105321987A (zh) 2016-02-10
DE102015110439A1 (de) 2015-12-31
CN105321987B (zh) 2018-08-14
US9312338B2 (en) 2016-04-12
US20150380492A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
DE102014101937B4 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
DE102015101124B4 (de) Halbleitervorrichtung mit wellenförmigem profil der nettodotierung in einer driftzone und verfahren zu deren herstellung
DE102012102341B4 (de) Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
DE102016120771B3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
DE102014101951B4 (de) Superjunction-Halbleitervorrichtung mit Implantationszonen und Verfahren zu deren Herstellung
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014117538A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
DE10055446A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102014108279A1 (de) Halbleitervorrichtung mit rekombinationszentren und herstellungsverfahren
DE102015108929A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Feldstoppzone
DE102017131354A1 (de) Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand
DE102014101164A1 (de) Halbleitervorrichtung mit einem randbereich und verfahren zur herstellung einer halbleitervorrichtung
DE102018205274B4 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE102016102861B3 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE112014005188T5 (de) Verfahren zum Herstellen eines Halbleiterbauteils
DE102017130355A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102015107085A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Sauerstoffkorrelierte thermische Donatoren enthaltende Halbleitervorrichtung
DE102016122787B4 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102015110439B4 (de) Chalkogenatome enthaltende Halbleitervorrichtung und Herstellungsverfahren
DE102017121693B4 (de) Dotierungsverfahren
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
DE102016112490B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102011079768A1 (de) Halbleiterbauelement mit Driftgebieten und Kompensationsgebieten
DE102014116631B4 (de) Junction-feldeffekttransistorzelle mit lateralem kanalbereich
DE112020006883T5 (de) Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative