DE102007017788A1 - Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper sowie damit hergestelltes Halbleiterbauelement - Google Patents

Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper sowie damit hergestelltes Halbleiterbauelement Download PDF

Info

Publication number
DE102007017788A1
DE102007017788A1 DE102007017788A DE102007017788A DE102007017788A1 DE 102007017788 A1 DE102007017788 A1 DE 102007017788A1 DE 102007017788 A DE102007017788 A DE 102007017788A DE 102007017788 A DE102007017788 A DE 102007017788A DE 102007017788 A1 DE102007017788 A1 DE 102007017788A1
Authority
DE
Germany
Prior art keywords
semiconductor body
dopant
semiconductor
temperature
temperature treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007017788A
Other languages
English (en)
Inventor
Anton Dr. Mauder
Holger Dr. Schulze
Thomas Gutt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102007017788A priority Critical patent/DE102007017788A1/de
Publication of DE102007017788A1 publication Critical patent/DE102007017788A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Thyristors (AREA)

Abstract

Es wird ein Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper vorgeschlagen, welches die folgenden Schritte aufweist: - Bereitstellen eines Halbleiterkörpers (1); - Einbringen mindestens eines Dotierstoffs (2) in den Halbleiterkörper (1), wobei der Dotierstoff (2) ausgewählt ist aus der Gruppe, umfassend Schwefel, Selen, Indium und Antimon sowie Mischungen davon; - Durchführen zumindest einer kurzzeitigen ersten Temperaturbehandlung (7) bei einer Temperatur T1 und - Durchführen einer im Vergleich zur ersten Temperaturbehandlung (7) längeren zweiten Temperaturbehandlung (8) bei einer Temperatur T2 zur Ausbildung einer Dotierungszone (6), wobei T1 höher als T2 ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • Halbleiterbauelemente weisen eine Vielzahl von unterschiedlich dotierten Halbleitergebieten auf, die beispielsweise durch Implantation eines geeigneten Dotierstoffs in einen Halbleiterkörper gebildet werden. Im Anschluss an die Implantation findet typischerweise ein Temperaturschritt statt, durch den der Dotierstoff aktiviert wird und bei der Implantation aufgetretene Implantationsschäden ausgeheilt werden. Die Bildung von Halbleitergebieten durch Implantation ist beispielsweise in den Druckschriften US 6 426 248 , US 2002/0060353 , US 2002/0009841 sowie US 4 151 008 beschrieben.
  • Leistungshalbleiterbauelemente stellen zum Teil besondere Anforderungen an das Dotierungsprofil und die Dotierstoffkonzentration von Halbleitergebieten, da sich hierdurch die Leistungsfähigkeit von Leistungshalbleiterbauelementen gezielt einstellen lassen. Beispielsweise benötigen IGBTs und Dioden vor ihrem rückseitigen Kontakt eine sogenannte Feldstoppschicht, deren Dotierung hoch genug ist, um das sich in der Driftzone ausbildende elektrische Feld im Sperrfall vor dem Rückseitenemitter bzw. der Rückseitenmetallisierung vollständig abzubauen. Ist die Feldstoppschicht nicht ausreichend dimensioniert, dringt das elektrische Feld bei IGBTs sehr nahe an den auf der Rückseite des IGBTs angeordneten Emitter bzw. bis an Defekten oder Spikes, die beispielsweise durch die Rückseitenmetallisierung im Halbleiterkörper des IGBTs induziert wurden. Dadurch kann es zu erhöhten Leckströmen und so gar bis zum Ausfall des Leistungshalbleiterbauelements kommen. Bei Dioden tritt noch hinzu, dass inhomogene Rückseiten – besonders bei Hochvoltdioden – zu inhomogenen Stromverteilungen beim Abschalten führen. Dies begünstigt das Phänomen der Verrundung der Sperrkennlinie nach einer hohen Schaltbelastung.
  • Leistungshalbleiterbauelemente mit einer Felstoppschicht sind beispielsweise in DE 100 53 445 , US 6 610 572 und DE 10 2004 013 932 beschrieben. Aus US 6 482 681 und US 6 707 111 ist bekannt, Felstoppschichten durch Implantation von Protonen herzustellen. Aus US 6 441 408 , WO 00/04596 und WO 00/04598 ist dagegen bekannt, Schwefel oder Selen zur Bildung von Feldstoppschichten zu verwenden. Schwefel oder Selen können auch zur Bildung von Randabschlüssen verwendet werden, wie beispielsweise in US 6 455 911 beschrieben.
  • Wie in den vorgenannten Druckschriften gezeigt, können Feldstoppschichten auf verschiedene Weise hergestellt werden. Ein häufiger Anwendungsfall sind n-dotierte Feldstoppschichten, da in den überwiegenden Fällen IGBTs beispielsweise mit einer n-dotierten Driftstrecke verwendet werden. Um die Feldstoppschichten in einer gewissen Tiefe im Halbleiterkörper auszubilden, ist es erforderlich, den dazu verwendeten Dotierstoff entsprechend tief in den Halbleiterkörper einzubringen. Im Falle einer n-dotierten Feldstoppschicht scheidet jedoch die tiefe Implantation bzw. Diffusion von Dotierstoffen aus fertigungstechnischen Gründen häufig aus, weil die dazu erforderlichen langen Temperaturbehandlungen bei hohen Temperaturen in der Regel nicht kompatibel zu auf der Vorderseite des Halbleiterkörpers angeordneten dotierten Gläsern sowie den Source- und Body-Gebieten einer MOS-Zelle sind. Alternativ könnte der Halbleiterkörper gedünnt werden, um sehr tiefe Implantationen und lange Diffusionsprozesse zu vermeiden. Dies würde jedoch das Handling von dünnen Halbleiterkörpern bzw. Waferscheiben über viele Prozessschritte, verbunden mit einem sehr hohen Risiko des Scheibenbruchs nach sich ziehen.
  • Eine Methode zur Herstellung tiefer Feldstopps mit niedrigem Temperaturbudget stellt die Protonendotierung mit anschließendem Annealschritt dar. Allerdings folgt das Dotierprofil von Protonen stark dem Implantationsprofil, d. h., dass die resultierende Dotierung peakförmig mit sehr steilen Flanken ist. Dies führt zu einem "härteren" Feldstoppverhalten, das nicht immer erwünscht ist. Zur Abmilderung des "harten" Feldstoppverhaltens und zur Nachbildung "weicherer" Profile könnten mehrere Implantationsschritte, wie beispielsweise in der o. g. Druckschrift US 6 482 681 gezeigt, durchgeführt werden. Dies erhöht jedoch die Herstellungskosten in einem nicht unerheblichen Ausmaß.
  • Eine weitere Variante zur Herstellung von Feldstoppschichten ist die Dotierung mit schnell diffundierenden Donatoren wie Selen und Schwefel. Die Diffusionstemperaturen liegen unterhalb von etwa 1000°C bei maximal wenigen Stunden Diffusionszeit, was noch kompatibel mit dem Zellaufbau von Leistungshalbleiterbauelementen ist. Problematisch bei diesen Dotierstoffen ist jedoch, dass die erreichbaren Dosen von elektrisch aktivem Dotierstoff im Halbleiterkörper im Bereich einiger 1012/cm2 liegt, weil bei hohen Implantationsdosen die Ausdiffusion insbesondere von Selen stark zunimmt. Letztendlich bleibt nur ein geringer Teil der implantierten Atome im Halbleiterkörper elektrisch aktiv. Dieser Anteil sinkt sogar mit steigender Implantationsdosis.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • In einer Ausführungsform wird ein Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper bereitgestellt. Das Verfahren weist dabei die folgenden Schritte auf: Bereitstellen eines Halbleiterkörpers; Einbringen mindestens eines Dotierstoffs in den Halbleiterkörper, wobei der Dotierstoff ausgewählt ist aus der Gruppe umfassend Schwefel, Selen, Indium und Antimon sowie Mischungen davon; Durchführen zumindest einer kurzzeitigen ersten Temperaturbehandlung bei einer Temperatur T1; und Durchführen einer im Vergleich zur ersten Temperaturbehandlung längeren zweiten Temperaturbehandlung bei einer Temperatur T2 zur Ausbildung einer Dotierungszone, wobei T1 höher als T2 ist.
  • In einer weiteren Ausführungsform wird ein Halbleiterbauelement bereitgestellt, das einen Halbleiterkörper aus einem Halbleitermaterial mit einer Dotierungszone aufweist, die mindestens einen Dotierstoff aufweist, der ausgewählt ist aus der Gruppe umfassend Schwefel, Selen, Indium und Antimon sowie Mischungen davon, wobei die Konzentration des elektrisch aktiven Dotierstoffs in der Dotierungszone größer als 1016/cm2 und insbesondere größer als 5·1016/cm2 ist.
  • KURZBESCHREIBUNG DER FIGUREN
  • Im Folgenden wird die Erfindung anhand von in den anhängenden Figuren gezeigten Ausführungsformen beschrieben, aus denen sich weitere Vorteile und Modifikationen ergeben. Die Erfindung ist jedoch nicht auf die konkret beschriebenen Ausführungsformen beschränkt, sondern kann in geeigneter Weise modifiziert und abgewandelt werden. Es liegt im Rahmen der Erfindung, einzelne Merkmale und Merkmalskombinationen einer Aus führungsform mit Merkmalen und Merkmalskombinationen einer anderen Ausführungsform geeignet zu kombinieren, um zu weiteren erfindungsgemäßen Ausführungsformen zu gelangen.
  • Ausführungsformen beziehen sich im Allgemeinen auf Halbleiterbauelemente. Im Speziellen beziehen sie sich auf Leistungshalbleiterbauelemente und insbesondere Leistungshalbleiterbauelemente mit zumindest teilweise vertikalem Stromfluss. Weiterhin beziehen sich Ausführungsformen auf Verfahren zur Herstellung eines Halbleiterbauelements.
  • 1A bis 1C zeigen einzelne Verfahrensschritte eines Verfahrens zur Herstellung einer Dotierungszone gemäß einer ersten Ausführungsform.
  • 2A zeigt eine Emitterstruktur eines Leistungshalbleiterbauelements mit einer Feldstoppschicht gemäß einer weiteren Ausführungsform.
  • 2B zeigt eine Emitterstruktur eines vertikalen Leistungshalbleiterbauelements mit einer Feldstoppschicht sowie hochdotierten Dotierstoffinseln gemäß einer weiteren Ausführungsform.
  • 3A zeigt eine Kathodenstruktur eines IGBTs (Insulated Gate Bipolar Transistor).
  • 3B zeigt eine Kathodenstruktur eines MCTs (MOS-controlled Thyristor).
  • 3C zeigt eine Kathodenstruktur eines GTOs (Gate turn-off Thyristor).
  • 4 zeigt eine Struktur einer Leistungsdiode gemäß einer weiteren Ausführungsform.
  • 5 zeigt den schematischen Verlauf der elektrischen Feldstärke entlang einer vertikalen Linie durch die in 4 gezeigte Struktur.
  • 6 zeigt das Nettodotierstoffprofil eines IGBTs mit einer Feldstoppschicht gemäß einer Ausführungsform.
  • 7 zeigt das schematische Nettodotierstoffprofil eines IGBTs gemäß einer weiteren Ausführungsform.
  • 8 zeigt die SIMS- und SRP-Analyse eines mit Selen implantierten Halbleiterkörpers nach einem erfolgten Laseranneal.
  • 9 zeigt die Festkörpersättigungskonzentration verschiedener Dotierstoffe in Silizium als Funktion der Temperatur.
  • 10A und 10B zeigen die Abhängigkeit der Diffusionskonstante verschiedener Dotierstoffe in Silizium in Abhängigkeit von der Temperatur.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Nachfolgend sollen einige Ausführungsformen erläutert werden. Dabei sind gleiche strukturelle Merkmale in den Figuren mit gleichen Bezugszeichen gekennzeichnet. Im Rahmen der vorliegenden Beschreibung soll unter "lateral" bzw. "laterale Richtung" eine Richtung bzw. Ausdehnung verstanden werden, die parallel zur lateralen Ausdehnung eines Halbleitermaterials bzw. eines Halbleiterkörpers verläuft. Typischerweise liegt ein Halbleiterkörper als dünner Wafer bzw. Chip vor und umfasst zwei auf gegenüberliegenden Seiten befindliche Flächen, von denen eine Fläche als Hauptfläche bezeichnet wird. Die laterale Richtung erstreckt sich damit parallel zu diesen Oberflächen. Im Gegensatz dazu wird unter dem Begriff "vertikal" bzw. "vertikale Richtung" eine Richtung verstanden, die senkrecht zur Hauptfläche und damit zur lateralen Richtung verläuft. Die vertikale Richtung verläuft daher in Dickenrichtung des Wafers bzw. Chips.
  • Die in den Figuren gezeigten Strukturen sind nicht maßstabsgetreu gezeichnet, sondern dienen nur dem besseren Verständnis der Ausführungsformen. Dabei sind einzelne Elemente gegenüber anderen Elementen vergrößert dargestellt, um deren Struktur deutlicher zeigen zu können.
  • Mit Bezug auf 1A bis 1C sollen zunächst einzelne Verfahrensschritte eines Herstellungsverfahrens gemäß einer Ausführungsform beschrieben werden. Ausgangspunkt ist beispielsweise ein Halbleiterkörper 1, der eine erste Oberfläche 3 und eine der ersten Oberfläche 3 gegenüber liegende zweite Oberfläche 4 aufweist. Der Halbleiterkörper 1 kann beispielsweise aus einem einkristallinen Siliziumhalbleitermaterial bestehen. Andere Halbleitermaterialien wie beispielsweise Siliziumkarbid (SiC) oder Verbindungshalbleiter können ebenfalls verwendet werden.
  • Der Halbleiterkörper 1 kann beispielsweise schwach n-dotiert sein, wobei die Dotierstoffkonzentration zwischen etwa 1·1012/cm3 und etwa 1·1015/cm3 liegen kann. Beispielsweise mittels Implantation wird ein Dotierstoff 2 im Bereich der ersten Oberfläche 3 in oberflächennahe Bereiche des Halbleiterkörpers 1 eingebracht. Bei den implantierten Dotierstoffen handelt es sich insbesondere um Selen, Schwefel, Indium, Antimon sowie Mischungen davon. Der Dotierstoff kann auch als selen-, schwe fel-, indium- und antimonhaltige Verbindung bzw. Verbindungen eingebracht werden. Dabei kann der Dotierstoff mit einer Dosis von etwa 1·1011/cm2 bis etwa 1·1015/cm2, insbesondere mit einer Dosis bis etwa 1·1012/cm2 bis etwa 1·1014/cm2, und einer Energie von etwa 1 keV bis etwa 10 MeV, insbesondere mit einer Energie von etwa 10 keV bis etwa 500 keV, in den Halbleiterkörper 1 implantiert werden. Typischerweise wird der Dotierstoff 2 flach implantiert, beispielsweise bis in eine Tiefe von etwa 0,01 μm bis etwa 3 μm und insbesondere von etwa 0,02 μm bis etwa 0,3 μm. Die Lage des implantierten Dotierstoffs 2 ist in 1A durch die gestrichelte Linie 5 angedeutet.
  • Nach erfolgter Implantation wird zumindest eine erste kurzzeitige Temperaturbehandlung durchgeführt (1B). Bei der ersten Temperaturbehandlung wirkt typischerweise ein kurzer Energiepuls im Wesentlichen auf die erste Oberfläche 3 des Halbleiterkörpers 1 ein. Dabei kann es sich beispielsweise um einen Laseranneal oder einen RTA-Schritt (Rapid Thermal Anneal) handeln. Ziel der ersten Temperaturbehandlung ist die möglichst rasche Beseitigung von durch die Implantation hervorgerufenen Schäden im Kristallgitter des Halbleiterkörpers 1. Es hat sich bei Untersuchungen herausgestellt, dass Kristallfehler insbesondere dann sehr wirkungsvoll ausgeheilt werden können, wenn die erste Temperaturbehandlung sehr kurz und bei sehr hohen Temperaturen durchgeführt wird. Die erste Temperaturbehandlung sollte daher kürzer als 10 sec und insbesondere kürzer als 5 sec sein. Um eine besonders gute Rekristallisation zu erreichen, kann die erste Temperaturbehandlung auch kürzer als 1 sec und, in besonders günstigen Fällen, sogar im Bereich von wenigen msec (beispielsweise weniger als 100 msec) bis wenigen μsec und sogar unterhalb von 1 μsec sein. Derart kurze Zeiten können insbesondere bei Verwendung eines gepulsten Lasers erreicht werden. Die Pulsdauer von Lasern kann beispielsweise auf Zeiten unterhalb 1 μsec, beispielsweise 200 nsec, eingestellt werden. Im Gegensatz dazu haben Blitzlampen, die beispielsweise bei RTA-Verfahren eingesetzt werden, eine Blitzdauer von einigen msec. Unter der "Dauer" der ersten Temperaturbehandlung wird im Rahmen der vorliegenden Beschreibung die Dauer insbesondere eines auf den Halbleiterkörper 1 einwirkenden Energiepulses verstanden.
  • Die Verwendung von sehr kurz gepulsten kurzwelligen Lasern mit einer maximalen Impulsdauer von beispielsweise 1000 nsec hat sich als besonders günstig herausgestellt. Ohne sich einschränken zu wollen, wird der Grund hierfür wie folgt verstanden. Die elektromagnetische Strahlung des Laserlichts wird in sehr oberflächennahen Schichten des Halbleiterkörpers 1 nahezu vollständig absorbiert. Dabei dringt das Laserlicht nur wenige nm in den Halbleiterkörper 1 ein, da der Absorptionskoeffizient von beispielsweise UV-Strahlung mit etwa 3 bis 5 eV Photonenenergie im Bereich 3·104/cm bis etwa 3·106/cm bei kristallinem Silizium als Festkörper liegt. Bei einer Wellenlänge des Laserlichts im Bereich von etwa 300 nm ist daher die eingestrahlte Lichtleistung I0 innerhalb von etwa 5 bis 10 nm auf 1/e·I0 abgesunken. Die eingestrahlte Energie führt zur Ausbildung einer "Wärmewelle", die von der ersten Oberfläche 3 in den Halbleiterkörper 1 eindringt. Bei entsprechend hoher zugeführter Energie führt diese Wärmewelle zum Aufschmelzen von oberflächennahen Bereichen des Halbleiterkörpers 1. Dabei kann es zum Aufschmelzen des Halbleiterkörpers 1 bis in eine Tiefe von etwa 200 bis 300 nm kommen. Beobachtungen haben gezeigt, dass die Geschwindigkeit, mit der sich die Wärmewelle und damit verbunden eine "Aufschmelzwelle" in den Halbleiterkörper 1 eindringt, von der Dauer der Belichtung abhängt, wobei die Geschwindigkeit umso höher ist, je kürzer die Belichtungszeit ist. Aus Vergleichen ist ebenfalls bekannt, dass ein kurzes und schnelles Aufschmelzen zu einer besseren Rekristallisation des Halbleiterkörpers führt.
  • Wie sich überraschenderweise gezeigt hat, kann durch die kurzzeitige erste Temperaturbehandlung eine Clusterbildung des eingebrachten Dotierstoffs verbessert und teilweise sogar weitgehend vermieden werden. Das Problem der Clusterbildung soll nachfolgend, ohne sich einschränken zu wollen, am Beispiel von in einen Siliziumhalbleiterkörper implantiertem Selen beschrieben werden.
  • Selen hat eine vergleichsweise geringe Festkörpersättigungskonzentration in Silizium, wie es beispielsweise aus 9 ersichtlich ist. Die Festkörpersättigungslöslichkeit beschreibt die Konzentration von Fremdatomen in einem Halbleitergitter, bis zu der die Fremdatome in das Gitter eingebaut werden können, ohne dass es zu Störungen des Festkörpergitters kommt. Wird die Konzentration der Fremdatome, im vorliegenden Fall Selen, über die Festkörpersättigungskonzentration erhöht, wird Selen in Form von Clustern aus dem Gitter ausgeschieden. Die Clusterbildung erfolgt dabei bevorzugt an Kondensationskeimen im Siliziumgitter, wobei hier insbesondere Kristallfehler eine Rolle spielen. Kristallfehler treten jedoch unweigerlich in Folge einer Implantation auf. Bei entsprechend hohen Implantationsdosen kann es sogar zu einer Amorphisierung des Halbleiterkörpers kommen. Bei einer nachträglichen Wärmebehandlung zur Ausheilung des Kristallgitters diffundieren die Selenatome und segregieren an den vorhandenen Kristallfehlern. Die Segregation führt zur Bildung von Selen-Clustern. Da Selen eine hohe Diffusionskonstante in Silizium aufweist, konzentriert sich vergleichsweise schnell viel Selen in den Clustern.
  • Die kurzzeitige erste Temperaturbehandlung führt jedoch zu einer deutlichen Reduktion der Segregation von Selen. Die erste Temperaturbehandlung wird dabei so kurz durchgeführt, dass im Wesentlichen keine oder nur eine geringe Diffusion des Selens im Halbleiterkörper erfolgt. Gleichzeitig werden durch die erste Temperaturbehandlung die Kristallgitterschäden und damit die "Kondensationskeime" beseitigt. Wird die erste Temperaturbehandlung so durchgeführt, dass es zu einem Aufschmelzen von oberflächennahen Bereichen des Halbleiterkörpers kommt, erfolgt sogar eine zusätzliche Reinigung dieser Bereiche durch das Aufschmelzen, vergleichbar einem Floating-Zone-Verfahren. Da Selen aufgrund der Kürze der ersten Temperaturbehandlung nicht nennenswert diffundieren kann, kann sich Selen auch nicht in Clustern sammeln. Die Selenatome bleiben daher weitgehend gleichmäßig im Siliziumkristallgitter verteilt.
  • Im Ergebnis wird durch die erste Temperaturbehandlung die Ausbildung mehratomiger Selencluster, welche wesentlich geringer als implantierte Einzelatome als Dotierstoffquelle wirken, vermieden. Dadurch kann selbst bei deutlicher Störung des Kristallgitters durch die Implantation von Selen, wobei die Amorphisierungsdosis etwa 2·1014/cm2 beträgt, und sogar bei darüber hinaus gehenden Dosen eine Clusterbildung vermindert oder sogar deutlich reduziert werden.
  • Zur Durchführung der ersten Temperaturbehandlung können pro bestrahlte Fläche ein oder mehrere Laserpulse verwendet werden. Eine typische Pulsdauer beträgt dabei etwa 100 nsec bis 300 nsec, wobei dies zu einer Schmelzdauer von etwa 100 nsec bis 800 nsec je nach Leistung des Laserpulses führen kann. Die eingestrahlte Energieflächendichte kann dabei im Bereich von etwa 0,5 bis 10 J/cm2 und insbesondere in einem Bereich größer als 3 J/cm2 liegen. Als Lichtquelle können beispielsweise XeCl-Eximer-Laser mit einer Laserlichtwellenlänge von 308 nm oder Nd-YAG-Laser mit einer Wellenlänge von 532 nm eingesetzt werden. Weitere geeignete Excimer-Laser mit anderen Gaszusammensetzungen sind F2 (157 nm), Xe (172 nm), ArF (193 nm), KrF (248 nm), XeBr (282 nm) und XeF (351 nm) Laser, wobei insbesondere die Excimer-Laser mit sehr kurzwelliger Emissionswellenlänge für eine oberflächennahe Absorption geeignet sind. Die Maximaltemperatur beim Aufschmelzen liegt dabei etwa bei 1400°C. In einigen Ausführungsbeispielen liegt die erreichte Maximaltemperatur T1 der ersten Temperaturbehandlung bei Werten oberhalb von etwa 700°C. In anderen Ausführungsbeispielen kann die erreichte Maximaltemperatur T1 der ersten Temperaturbehandlung sogar Werte oberhalb von 1000°C bzw. sogar 1100°C und darüber erreichen. Je höher die Maximaltemperatur T1 der ersten Temperaturbehandlung ist, desto kürzer kann deren Dauer sein, so dass dadurch die Ausbildung der Cluster besser vermieden werden kann.
  • Bei den üblicherweise verwendeten Dotierstoffen wie Bor, Phosphor und Arsen, wird dagegen nur eine sehr geringe Clusterbildung beobachtet. Auch ist die Festkörpersättigungslöslichkeit dieser Dotierstoffe, wie 9 entnommen werden kann, vergleichsweise hoch, so dass die Konzentration von elektrisch aktivem Dotierstoff bei den üblicherweise verwendeten Dotierstoffen ebenfalls sehr hoch ist. Dabei werden unter elektrisch aktivem Dotierstoff die Dotierstoffatome verstanden, die im Gitter des Halbleiterkörpers eingebaut sind und damit elektrisch aktiviert werden können, d. h. diese wirken als Donatoren bzw. Akzeptoren. Die in Clustern konzentrierten Dotierstoffatome sind dagegen nicht im Gitter eingebaut und können daher auch nicht als Donatoren bzw. Akzeptoren wirken.
  • Bei Schwefel, Indium und Antimon kann ebenfalls eine störende Segregation auftreten. So zeigt insbesondere auch Indium eine relativ geringe Festkörpersättigungslöslichkeit und eine starke Tendenz zur Präzipitation bzw. Segregation aus dem Siliziumgitter.
  • Zur Durchführung der ersten Temperaturbehandlung kann beispielsweise der Strahlquerschnitt eines Laserstrahls 7 so konzentriert werden, dass die gewünschte Energiedichte erreicht wird. Die maximal zu belichtende Fläche hängt somit von der Leistungsfähigkeit des verwendeten Lasers ab. Die belichtete Fläche kann dabei etwa quaderförmig mit einer Kantenlänge von beispielsweise etwa 15 mm sein. Beispielsweise mit jeweils einem Impuls wird der Halbleiterkörper 1 an seiner ersten Oberfläche 3 aufgeschmolzen. Dann wird der Halbleiterkörper 1 bzw. die Abbildungsoptik des Lasers relativ zueinander versetzt und ein weiterer Flächenbereich durch einen weiteren Laserpul aufgeschmolzen. Der Versatz wird dabei so gewählt, dass ein leichter Überlapp zwischen belichteten Flächen auftritt, so dass ein vollständiges Aufschmelzen aller gewünschten Oberflächenbereiche sichergestellt ist. Erfolgt die Implantation nur in einzelne Oberflächenbereiche, beispielsweise bei Verwendung von Implantationsmasken, genügt es, nur diese Bereiche der ersten Temperaturbehandlung zu unterziehen, d. h. zu bestrahlen.
  • Es soll angemerkt werden, dass bei der ersten Temperaturbehandlung die Energie im Wesentlichen nur der ersten Oberfläche 3 zugeführt wird, so dass die erste Temperaturbehandlung insbesondere bei Verwendung von kurzen Laserpulsen nur zu einem Aufschmelzen bzw. Aufheizen der ersten Oberfläche 3 des Halbleiterkörpers 1 führt. Bei Verwendung von Blitzlampen, deren Pulsdauer im Bereich von Millisekunden liegt, kann es dagegen auch zu einem deutlichen Aufheizen der zweiten Oberfläche 4 kommen. Die Temperatureinwirkung ist im Wesentlichen auf diese Oberseite begrenzt, so dass auf der zweiten Oberfläche 4 befindliche Strukturen thermisch nicht oder nur gering belastet werden. Da die eingestrahlte Energie relativ schnell dissipiert, führt die Wärmebehandlung auf der ersten Oberfläche 3 nur zu einem geringen Aufwärmen der zweiten Oberfläche 4. Da durch können auf der zweiten Oberfläche 4 sogar Strukturen vorhanden sein, beispielsweise Metallisierungen, die bei Temperaturen zwischen 400°C und 500°C schmelzen.
  • Nach der ersten Temperaturbehandlung wird eine zweite Temperaturbehandlung durchgeführt, deren Maximaltemperatur T2 unterhalb der Maximaltemperatur T1 der ersten Temperaturbehandlung liegt. Die zweite Temperaturbehandlung ist schematisch in 1C gezeigt. Typischerweise ist die zweite Temperaturbehandlung ein Ofenprozess, durch den der eingebrachte Dotierstoff ausdiffundiert und damit die räumliche Ausdehnung der Dotierungszone, die in 1C mit 6 bezeichnet ist, eingestellt. Die zweite Temperaturbehandlung ist schematisch in 1C durch die gewellte Linie 8 angedeutet. Die Dotierungszone 6 kann neben dem Dotierstoff 2 noch mit weiteren Dotierstoffen, beispielsweise die der Grunddotierung des Halbleiterkörpers, dotiert sein. Der Dotierstoff 2 sollte jedoch die vorherrschende Dotierung sein.
  • Bei einem typischen Ofenprozess kann der Halbleiterkörper 1 beispielsweise in einen auf etwa 600°C vorgeheizten Ofen eingebracht werden. Nachdem sich der Halbleiterkörper 1 auf diese Temperatur erwärmt hat, erfolgt ein kontrolliertes Aufheizen auf beispielsweise 900°C mit einem Temperaturgradienten von etwa 1 bis 10°C/min. In Abhängigkeit von der gewünschten Diffusionstiefe wird der Halbleiterkörper 1 bei der Zieltemperatur für mindestens 1 min und insbesondere mehr als 5 min temperiert. Typische Zeiten liegen sogar bei mindestens 10 bis 15 min, wobei eine durchschnittliche Temperierungszeit bei der Zieltemperatur etwa 30 Minuten beträgt. Als Zeitdauer der zweiten Temperaturbehandlung gilt dabei die Dauer der Temperung bei der Zieltemperatur T2. Anschließend wird der Halbleiterkörper beispielsweise mit einem Temperaturgradienten von etwa 1 bis 10°C/min und insbesondere etwa 5°C/min auf Tempera turen unterhalb von 600°C abgekühlt und dann dem Ofen entnommen.
  • Die Zieltemperatur bzw. Maximaltemperatur 12 der zweiten Temperaturbehandlung liegt bei einigen Ausführungsformen unterhalb von 1000°C. In anderen Ausführungsbeispielen erreicht die Zieltemperatur 12 dagegen nur Werte im Bereich bis zu 950°C. Typischerweise liegt die Zieltemperatur 12 etwa im Bereich von 700°C bis 950°C.
  • Durch die zweistufige Temperaturbehandlung ist es möglich, die Konzentration des elektrisch aktiven Dotierstoffs sogar soweit zu erhöhen, dass Sie oberhalb der Festkörpersättigungslöslichkeit im Halbleitermaterial des Halbleiterkörpers liegt. Daher wird der Dotierstoff in einer Ausführungsform mit einer Dosis eingebracht, die so gewählt ist, dass die Konzentration des Dotierstoffs im Halbleiterkörper zumindest bereichsweise höher ist als die Festkörpersättigungslöslichkeit des Halbleitermaterials des Halbleiterkörpers.
  • Die Erhöhung der Konzentration des elektrisch aktiven Dotierstoffs gegenüber der Festkörpersättigungslöslichkeit lässt sich dabei, ohne sich einschränken zu wollen, wie folgt verstehen. In aufgeschmolzenem Halbleitermaterial kann der Dotierstoff in einer Konzentration vorliegen, welche die Festkörpersättigungslöslichkeit deutlich übersteigen kann. Durch ein rasches Aufschmelzen und insbesondere rasches Abkühlen wird erreicht, dass über die Festkörpersättigungslöslichkeit hinaus mehr Dotierstoffatome in das Kristallgitter eingebaut werden. Erfolgt das Abkühlen auf ausreichend geringe Temperaturen so schnell, dass die Dotierstoffatome weitgehend immobil sind, ist auch eine Segregation bis zu einem gewissen Grad oder sogar weitgehend unterdrückt. Wird die Konzentration der Dotierstoffatome über die Festkörpersättigungslöslichkeit er höht, kann dies allerdings zu Verspannungen innerhalb des Kristalls führen. Die eingebauten Fremdatome sind dabei jedoch elektrisch aktiv, d. h. sie sitzen an Gitterplätzen. Verspannte Halbleitergitter sind insbesondere dann tolerierbar, wenn sie beispielsweise als dünne Schichten ausgebildet sind. Daher kann die Konzentration des elektrisch aktiven Dotierstoffs insbesondere bereichsweise, beispielsweise in dünnen Schichten, höher als die Festkörpersättigungslöslichkeit im Halbleitermaterial des Halbleiterkörpers sein. Beispielsweise kann die Konzentration des elektrisch aktiven Selens in der Dotierungszone 6 größer als 1016/cm3 und insbesondere größer als 5·1016/cm3 sein. Dies gilt ebenso für Schwefel. Bei Indium kann sogar eine noch höhere Konzentration erreicht werden, beispielsweise etwa 1·1018/cm3 bis etwa 3·1018/cm3.
  • Gemäß einer Ausführungsform kann auf der ersten Oberfläche 3 des Halbleiterkörpers 1 eine optionale Barriereschicht 9 zumindest bereichsweise ausgebildet werden. Die Barriereschicht 9, die in 1C gestrichelt dargestellt ist, kann beispielsweise durch Oxidation der ersten Oberfläche 3 des Halbleiterkörpers 1 und/oder durch Abscheiden einer Schicht auf die erste Oberfläche 3 gebildet werden. Die Barriereschicht 9 soll dabei ein Abdampfen des eingebrachten Dotierstoffs von der ersten Oberfläche 3 unterbinden bzw. deutlich vermindern. Geeignete Materialien für die Barriereschicht 9 sind beispielsweise Siliziumoxid sowie Siliziumnitrit. Siliziumoxid kann beispielsweise durch thermische Oxidation bzw. Abscheidung einer TEOS-Schicht gebildet werden. Siliziumnitrit wird typischerweise abgeschieden oder durch Nitridierung von Silizium gebildet. Eine Kombination dieser Materialien ist ebenfalls möglich.
  • Ist eine Diffusionsbeschleunigung beim Eintreiben des Dotierstoffs mittels der zweiten Temperaturbehandlung gewünscht, so können – insbesondere durch die Barriereschicht 9 hindurch – Siliziumzwischengitteratome, z. B. durch Implantation eines vorn Dotierstoff 2 verschiedenen Implantationsstoffs in den Halbleiterkörper 1 eingebracht werden. Dabei sollte die Dosis noch deutlich unter der Amorphisierungsgrenze liegen, um eine Clusterbildung des eingebrachten Dotierstoffs 2 zu vermeiden. Das Einbringen des Implantationsstoffs erfolgt typischerweise nach der ersten Temperaturbehandlung. Die Barriereschicht 9 kann dagegen vor oder nach der ersten Temperaturbehandlung erzeugt werden. Als Implantationsstoff eignen sich insbesondere solche Atome, die bezüglich des Halbleitermaterials des Halbleiterkörpers 1 nicht dotierend sind. Im Falle des Siliziumhalbleiterkörpers sind dies insbesondere Siliziumatome. Siliziumzwischengitteratome werden jedoch auch durch eine Oxidation der Halbleiteroberfläche injiziert, so dass bereits die Ausbildung einer thermisch hergestellten Siliziumoxidbarrierenschicht 9 zur Ausbildung von Zwischengitteratomen und damit zu einer Diffusionsbeschleunigung führt.
  • In einer weiteren Ausführungsform können mehrere kurze erste Temperaturbehandlungen durchgeführt werden. Dabei kann zwischen den Temperaturbehandlungen weiterer Dotierstoff 2 in den Halbleiterkörper 1 eingebracht werden. So ist es beispielsweise möglich, bei Verwendung mehrerer Laserpulse bzw. höherenergetischer Pulse zum Ausheilen der ersten Oberfläche 3 auf die zweite Temperaturbehandlung zu verzichten. Dies ist insbesondere dann von Interesse, wenn auf der zweiten Oberseite 4 des Halbleiterkörpers 1 bereits eine Metallisierung bzw. Passivierung aufgebracht ist, da durch die extrem kurzen Energiepulse des Lasers die Temperatur auf der zweiten Oberseite unterhalb von etwa 400 bis 450°C gehalten werden kann und somit die dort befindliche Metallisierung und Passivierung in einem kompatiblen Temperaturbereich bleibt.
  • Durch Verwendung von mehreren aufschmelzenden Laserpulsen werden die implantierten Dotierstoffatome bereits geringfügig ausdiffundiert. Da durch das Aufschmelzen auch auf der ersten Oberfläche 3 aufliegende Partikel entfernt werden, können somit auch mehrere Implantationen erfolgen, zwischen denen beispielsweise mindestens ein Laserannealschritt (eine erste Temperaturbehandlung) durchgeführt wird, um den Einfluss von Maskierungen zu reduzieren. Störende Maskierungen werden beispielsweise durch Verunreinigungen auf der ersten Oberfläche 3, beispielsweise durch Partikel, verursacht. In den durch die aufliegenden Partikel abgeschatteten Bereichen erfolgt keine Implantation von Dotierstoff. Allerdings wirkt sich das Aufschmelzen durch die Laserannealschritte auch auf das Ausdiffundieren des Dotierstoffs in die abgeschatteten Bereiche aus, da die Dotierstoffatome eine relativ hohe laterale Diffusionslänge in dem oberflächlich aufgeschmolzenen Halbleiterkörper aufweisen.
  • Es ist daher möglich, die erste Temperaturbehandlung in zumindest zwei separate Temperaturschritte aufzuteilen, die jeweils für sich sehr kurz sind und zu einem Aufheizen der ersten Oberfläche auf eine Temperatur T1 führen, welche die Schmelztemperatur des Halbleitermaterials des Halbleiterkörpers 1 erreichen kann. Ebenso ist es möglich, den Dotierstoff durch mindestens zwei separate Implantationsschritte einzubringen, wobei sich nach jedem Implantationsschritt ein kurzer Temperaturschritt anschließt. Auf eine nachfolgende zweite Temperaturbehandlung kann, wenn sich nach dem letzten Implantationsschritt beispielsweise mehrere Temperaturschritte anschließen, auch verzichtet werden.
  • Mit Bezug auf 2 bis 5 sollen nachfolgend einige Halbleiterbauelemente beschrieben werden, bei denen das oben skizzierte Verfahren zur Bildung von Halbleitergebieten, bei spielsweise Feldstoppschichten, eingesetzt werden kann. Das Verfahren ist jedoch nicht auf die Bildung von Feldstoppschichten beschränkt.
  • 2A und 2B zeigen unterschiedlich ausgebildete Emitterstrukturen, die sich jeweils beliebig mit den in 3A bis 3C gezeigten Zellstrukturen kombinieren lassen. Dies geschieht durch gedankliches Kombinieren einer der in 2A und 2B gezeigten Strukturen mit einer der in 3A bis 3C gezeigten Strukturen, wobei die 2A bis 2B dann den unteren Bereich des Halbleiterbauelements und die 3A bis 3C den oberen Teil des Halbleiterbauelements zeigen. Die Kombination erfolgt an der gestrichelten Linie.
  • Ein Halbleiterkörper 10 weist im Bereich seiner ersten Oberfläche 11 (im vorliegenden Fall Rückseite) ein Emittergebiet 18 auf, das beispielsweise p-leitend ist. Zwischen dem Emittergebiet 18 und einem Driftgebiet 13, das sich typischerweise in einem mittleren Bereich des Halbleiterkörpers 10 erstreckt, ist eine Feldstoppschicht 16 angeordnet. Das Driftgebiet 13 ist beispielsweise schwach n-dotiert. Die Feldstoppschicht 16 ist ebenfalls n-dotiert, weist jedoch eine höhere Dotierstoffkonzentration als das Driftgebiet 13 auf. Die Feldstoppschicht 16 lässt sich beispielsweise durch das oben beschriebene Verfahren durch Einbringen, beispielsweise durch Implantation, eines Dotierstoffs in die erste Oberfläche 11 des Halbleiterkörpers 10 mit anschließender kurzer erster und längerer zweiter Temperaturbehandlung bilden. Die zweite Temperaturbehandlung dient dann insbesondere dem Eintreiben des Dotierstoffs, so dass sich die Feldstoppschicht 16 von der ersten Oberfläche 11 aus gesehen weiter in den Halbleiterkörper 10 erstreckt als das Emittergebiet 18.
  • Auf der ersten Oberfläche 11 kann eine Rückseitenmetallisierung 31 ausgebildet sein, die mit einem Rückseitenanschluss 30 verbunden ist. Es ist ebenfalls möglich, hoch dotierte gleitende Dotierstoffinseln 17, wie in 2B gezeigt, auszubilden. Durch die Verwendung von hoch dotierten Dotierstoffinseln 17 kann der Durchlasswiderstand des Halbleiterbauelements weiter reduziert werden. Alternativ können die Dotierstoffinseln 17 auch n-dotiert sein, um somit eine Rückwärtsleitfähigkeit des Bauelements zu ermöglichen. Eine in lateraler Richtung alternierende Abfolge von n- und p-dotierten Dotierstoffinseln ist auch möglich.
  • Bei der in 3A gezeigten Zellstruktur eines IGBTs (Insulated Gate Bipolar Transistor) sind im Bereich der zweiten Oberfläche 12 (im vorliegenden Fall Vorderseite bzw. Hauptfläche) des Halbleiterkörpers 10 beispielsweise p-leitende Bodygebiete 14 eindiffundiert. N-leitende Sourcegebiete 15 sind an der zweiten Oberfläche 12 in die Bodygebiete 14 eingebettet. Leitfähige Kanäle, im vorliegenden Fall n-Kanäle, werden in den Bodygebieten 14 an der zweien Oberfläche 12 unterhalb von Gateelektroden 20 ausgebildet. Mittels der Gateelektroden 20 lässt sich dadurch die Basiszone bzw. das Driftgebiet 13 des IGBTs steuern. Die Gateelektroden 20 sind durch ein Gatedielektrikum 21 gegenüber dem Halbleiterkörper 10 sowie einer auf der zweiten Oberfläche 12 aufgebrachten Vorderseitenmetallisierung 41, die mit einem Vorderseitenanschluss 40 verbunden ist, elektrisch isoliert.
  • In der Schaltungstechnik wird dagegen beim IGBT die Vorderseite als Emitter und die Rückseite als Kathode bezeichnet, wobei dies jedoch nicht mit den bauteilphysikalischen Strukturen des IGBTs korreliert.
  • Die in 3B gezeigte Kathodenstruktur eines MCTs (MOS-controlled Thyristor) weist dagegen ein p-leitendes Basisgebiet 24 mit darin eingebetteten n-leitenden Emittergebieten 23 auf. P-leitende Inseln 22 sind in die Emittergebiete 23 eingebettet. Leitfähige Kanäle 28 werden zwischen den Inseln 22 und der Basis 24 im Emittergebiet 23 unterhalb der Gateelektroden 20 ausgebildet.
  • Anstelle der in den 3A und 3B gezeigten planaren Zellstrukturen mit einem planarem Gate kann natürlich auch das Gate in einem Graben im Halbleitermaterial realisiert werden, wobei der sich ausbildende Kanal in einer Richtung etwa senkrecht zur zweiten Oberfläche 12 ausgebildet wird. Solche Anordnungen werden häufig als Trench-Gate bezeichnet.
  • Die in 3C gezeigte Kathodenstruktur eines GTOs (Gate turn-off Thyristor) weist dagegen ein p-leitendes Basisgebiet 25 auf, in dem n-leitende Kathodengebiete 26 ausgebildet sind. Lediglich die Kathodengebiete 26 tragen die Kathodenmetallisierung 41. Zwischen den Kathodengebieten 26 sind Gateelektroden 27 angeordnet.
  • 4 zeigt dagegen die Struktur einer Leistungsdiode mit einem im Bereich der ersten Oberfläche 11 ausgebildeten Emittergebiet 18, das mit einer Anodenmetallisierung 31 belegt ist. Zwischen dem Emittergebiet 18 (Anodenemitter) und der hier rückseitigen zweiten Oberfläche 12, die mit der Kathodenmetallisierung 41 bedeckt ist, erstreckt sich das Driftgebiet 13, an das sich zur zweiten Oberfläche 12 hin eine Feldstoppschicht 16 anschließt. Die Wirkung der Feldstoppschicht bezüglich des elektrischen Feldes ist in 5 angedeutet. Wie daraus erkennbar ist, wird das elektrische Feld in der Feldstoppschicht 16 im Vergleich zur Driftzone 13 erheblich stärker abgebaut, so dass ein Durchgriff des elektrischen Fel des und damit des sperrenden pn-Übergangs zwischen dem Emittergebiet 18 und der Driftzone 13 nicht auf die rückseitige Kathodenmetallisierung 41 durchgreifen kann.
  • Im Fall der in 2A und 2B gezeigten Strukturen umfasst das Halbleiterbauelement daher im Allgemeinen ein erstes Halbleitergebiet vom ersten Leitungstyp (hier n-leitend), ein zweites Halbleitergebiet vom ersten Leitungstyp sowie ein drittes Halbleitergebiet vom zum ersten Leitungstyp komplementären zweiten Leitungstyp, wobei das zweite Halbleitergebiet zwischen dem ersten und dritten Halbleitergebiet liegt und mit jedem dieser Gebiete jeweils einen Übergangsbereich ausbildet. Das zweite Halbleitergebiet wird in 2A und 2B von der Feldstoppschicht 16 gebildet, die höher dotiert ist als das das erste Halbleitergebiet bildende Driftgebiet 13. Das dritte Halbleitergebiet wird hier vom Emittergebiet 18 gebildet.
  • Im Gegensatz dazu ist bei der in 4 gezeigten Struktur das erste Halbleitergebiet zwischen dem zweiten und dritten Halbleitergebiet angeordnet.
  • Das zweite Halbleitergebiet (Feldstoppschicht 16) kann bei allen Strukturen mit dem oben beschriebenen Verfahren hergestellt werden und ist insbesondere mit Schwefel, Selen, Indium bzw. Antimon dotiert, wobei die Konzentration des elektrisch aktiven Dotierstoffs größer als 5·1015/cm3 ist.
  • Die Verwendung von Schwefel und insbesondere Selen zur Ausbildung der Feldstoppschicht 16 bietet besondere Vorteile im Hinblick auf das elektrische Verhalten von Halbleiterbauelementen. Dies soll beispielhaft anhand eines IGBTs beschrieben werden. Eine beispielhafte Struktur eines IGBTs ergibt sich durch Kombination der in 2A und 3A gezeigten Strukturen. Ein zugehöriges Dotierungsprofil entlang einer vertikalen Li nie durch den IGBT ist in 6 dargestellt. Dabei bezeichnet 50 die vertikale Ausdehnung des Sourcegebiets 15, 51 die vertikale Ausdehnung des Bodygebiets 14, 52 die des Driftgebietes 13, 53 die der Feldstoppschicht 16 und 54 die des Emittergebiets 18.
  • Schwefel und Selen sind Dotierstoffe, die bezüglich eines Siliziumgrundmaterials jeweils mindestens zwei Energieniveaus haben, die innerhalb der Bandlücke des Siliziums liegen und vom Leitungs- und Valenzband des Siliziums mindestens 200 meV entfernt sind. Dadurch sind diese Dotierstoffatome bei Zimmertemperatur nur zum Teil elektrisch aktiv. Wird der mit Selen bzw. Schwefel dotierte Bereich jedoch von einer Raumladungszone erfasst, werden die Dotierstoffatome vollständig als Doppeldonatoren aktiv, d. h. sie wirken als Donatoren mit zwei freigesetzten Ladungsträgern, so dass ein Schwefel- bzw. Selenatom zweifach geladen ist. Die Energieniveaus von Schwefel und Selen liegen so tief in der Siliziumbandlücke, dass sie erst bei Anlegen einer Raumladungszone vollständig elektrisch aktiviert werden. Beispielsweise liegt ein Energieniveau von Schwefel 260 meV unterhalb des Leitungsbands in Silizium und ein zweites Energieniveau liegt bei 480 meV oberhalb des Valenzbandes. Die Bandlücke von Silizium beträgt 1120 meV. Bei Selen liegen die beiden Energieniveaus etwa 310 meV bzw. 590 meV unterhalb des Leitungsbandes von Silizium. Das elektrisch aktive Dotierstoffprofil ändert sich daher in Abhängigkeit von der Ausdehnung der Raumladungszone, wobei im Sperrfall erheblich mehr Dotierstoffe elektrisch aktiv sind. In 6 ist das unterschiedliche Verhalten von Schwefel und Selen angedeutet, wobei mit 55 das elektrisch wirksame Dotierstoffprofil in Durchlassrichtung und mit 56 das elektrisch wirksame Dotierstoffprofil in Sperrrichtung eingezeichnet ist. Der scharfe Abfall des Profilverlaufs 56 rührt daher, dass sich die Raumladungszone im Sperrfall nur etwa bis zur Mitte der Feldstopp schicht 16 ausdehnt und daher die Selen- bzw. Schwefel-Störstellen nur in diesem Bereich vollständig aktiviert werden.
  • Die mittels Selen bzw. Schwefel dotierte Feldstoppschicht kann weiterhin mit einer Protonen-Dotierung kombiniert werden. Dabei werden die von der ersten Oberfläche 1 bzw. 11 gesehen tieferen Dotierungen mittels Protonenimplantationen hergestellt, während die im Vergleich dazu eher flachen Dotierungen mittels Selen- bzw. Schwefelimplantation hergestellt werden. Solche kombinierten Feldstoppschichten sind besonders geeignet für IGBTs. In 7, welche schematisch das Nettodotierstoffprofil eines IGBTs zeigt, sind beispielhaft zwei vergrabene Protonenimplantationen 57 und eine im Vergleich dazu etwas flachere (in Bezug auf die erste Oberfläche 11) Selen-Dotierung 58 dargestellt. Es können auch mehr oder weniger Protonenimplantationen vorgesehen werden. Die Protonenimplantationen führen zu jeweils vergleichsweise scharfen Peaks im Dotierungsprofil. Die im Vergleich zur Selen-Dotierung 58 tieferen Protoneninduzierten Dotiergebiete 57 beeinflussen das Schaltverhalten bei geeigneter Dimensionierung der Eindringtiefen und der Dotierstoffkonzentrationen bzw. Dotierstoffdosen positiv in Richtung sanfterem Schalten. Dadurch kann auf eine flache und relativ hoch dotierte Protonendotierung zum Erreichen der Sperrfähigkeit verzichtet werden, die bisher häufig eingesetzt wurde.
  • Eine flache und relativ hoch dotierte Protonendotierung kann nämlich das Kurzschlussverhalten verschlechtern. Außerdem ist im Kurzschlussfall die Elektronendichte und somit die negative Ladung in der Raumladungszone so hoch, dass die positive feste Ladung der Dotierstoffatome überkompensiert wird. Daher kann das elektrische Feld bei flacher Protonendotierung dynamisch kippen und hat dann seine höchste Feldstärke nicht mehr am pn- Übergang zwischen Bodygebiet 51 und Driftstrecke 52, sondern am sogenannten nn+-Übergang am rückseitigen Feldstopp. Das Bauelement verliert dabei dynamisch an Sperrfähigkeit und wird zerstört. Durch die Verwendung von Schwefel oder Selen als tiefer Donator kann dieses Problem reduziert werden, da es im thermischen Gleichgewicht nicht vollständig ionisiert ist und damit das elektrische Feld der Raumladungszone zunächst tiefer eindringt. Dies bedeutet, dass der vertikale pnp-Transistor des IGBTs eine geringere neutrale Basisweite besitzt (außerhalb der Raumladungszone) und somit eine höhere Stromverstärkung hat. Es werden somit mehr Löcher aus dem rückseitigen p-Emitter 54 injiziert, welche das elektrische Feld in seinem Gradienten stabilisieren und somit die Sperrfähigkeit sicherstellen.
  • 8 zeigt Messergebnisse einer mit Selen dotierten Dotierungszone, die mit dem oben beschriebenen Verfahren erzeugt wurde. Kurve 60 zeigt das mit einer SRP-Messung (Spreading Resistance Probing) vermessene Selen, welches mit einer Dosis von 7·1013/cm2 bei einer Beschleunigungsspannung von 90 keV implantiert wurde. Es wurde lediglich ein Laserannealschritt mit einem Puls mit einer Energiedichte von 3,8 J/cm2 durchgeführt. Wie erkennbar, liegt die Dotierstoffkonzentration bereichsweise sogar oberhalb von 1017/cm3 und damit oberhalb der Festkörpersättigungslöslichkeit von Selen in Silizium. Der relativ scharfe Abfall des Profils 60 lässt auf die Verwendung des Laseranneals schließen. Das Selenprofil kann ebenfalls mit SIMS-Messungen (Secondary Ion Mass Spectroscopy) ermittelt werden deren Messergebnisse in 8 durch Kurve 61 angedeutet sind.
  • Die deutliche Verringerung von Selen-Clustern bzw. Kristallfehlern konnte durch TEM-Analysen verifiziert werden.
  • Durch Verwendung weiterer Messverfahren, beispielsweise DLTS-Messungen (Deep Level Transient Spectroscopy) bzw. Glimmentladungsmassenspektroskopie, kann ebenfalls der Einbau von Selen bzw. den anderen Dotierstoffen nachgewiesen werden, aus denen sich Rückschlüsse zur gezielten Einstellung von Prozessparametern für die Herstellung der Dotierungszone ableiten lassen.
  • Die Erfindung wurde im Wesentlichen anhand von Halbleiterleistungsbauelementen und insbesondere Leistungshalbleiterbauelementen beschrieben. Die Erfindung ist jedoch nicht darauf beschränkt. Mit dem oben beschriebenen Verfahren lassen sich jedoch auch Dotierungszonen für beispielsweise CMOS-Halbleiterbauelemente erzeugen. Insbesondere Indium ist hier von Interesse zur Einstellung der Schwellspannung eines MOS-Transistors.
  • Die Erfindung ist nicht auf die vorstehend beschriebenen Ausführungsformen beschränkt, sondern umfasst geeignete Modifikation innerhalb des durch die Ansprüche aufgezeigten Rahmens. Die anhängenden Ansprüche sind als erster, nicht bindender Versuch zu verstehen, die Erfindung mit allgemeinen Worten zu beschreiben.
    • 1
    Halbleiterkörper
    2
    Dotierstoff
    3
    erste Oberfläche
    4
    zweite Oberfläche
    5
    implantierter Dotierstoff
    6
    Dotierungszone/Dotierungsgebiet
    7
    Laserstrahl/erste Temperaturbehandlung
    8
    Ofenprozess/zweite Temperaturbehandlung
    9
    Barriereschicht
    10
    Halbleiterkörper
    11
    erste Oberfläche
    12
    zweite Oberfläche
    13
    Driftgebiet/Basiszone/erstes Halbleitergebiet
    14
    Bodygebiet
    15
    Sourcegebiet
    16
    Dotierungszone/Feldstoppschicht/zweites Halbleitergebiet
    17
    Dotierstoffinseln
    18
    Emittergebiet/drittes Halbleitergebiet
    20
    Gateelektrode
    21
    Gatedielektrikum
    22
    Insel
    23
    Emittergebiet
    24
    Basisgebiet
    25
    Basisgebiet
    26
    Kathodengebiet
    27
    Gateelektrode
    28
    Kanalgebiet
    30
    Rückseitenanschluss
    31
    Rückseitenmetallisierung/Anodenmetallisierung
    40
    Vorderseitenanschluss
    41
    Vorderseitenmetallisierung/Kathodenmetallisierung
    50
    Sourcegebiet
    51
    Bodygebiet
    52
    Driftgebiet
    53
    Stoppschicht
    54
    Emittergebiet
    55
    Dotierstoffprofil in Durchlassrichtung
    56
    Dotierstoffprofil in Sperrrichtung
    57
    Protonenimplantation
    58
    Selenimplantation
    60
    SRP-Profil
    61
    SIMS-Profil
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 6426248 [0001]
    • - US 2002/0060353 [0001]
    • - US 2002/0009841 [0001]
    • - US 4151008 [0001]
    • - DE 10053445 [0003]
    • - US 6610572 [0003]
    • - DE 102004013932 [0003]
    • - US 6482681 [0003, 0005]
    • - US 6707111 [0003]
    • - US 6441408 [0003]
    • - WO 00/04596 [0003]
    • - WO 00/04598 [0003]
    • - US 6455911 [0003]

Claims (26)

  1. Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper, aufweisend: – Bereitstellen eines Halbleiterkörpers (1); – Einbringen mindestens eines Dotierstoffs (2) in den Halbleiterkörper (1), wobei der Dotierstoff (2) ausgewählt ist aus der Gruppe umfassend Schwefel, Selen, Indium und Antimon sowie Mischungen davon; – Durchführen zumindest einer kurzzeitigen ersten Temperaturbehandlung (7) bei einer Temperatur T1; und – Durchführen einer im Vergleich zur ersten Temperaturbehandlung (7) längeren zweiten Temperaturbehandlung (8) bei einer Temperatur T2 zur Ausbildung einer Dotierungszone (6), wobei T1 höher als T2 ist.
  2. Verfahren nach Anspruch 1, wobei die erste Temperaturbehandlung (7) so durchgeführt wird, dass im Wesentlichen keine Diffusion des Dotierstoffs (2) im Halbleiterkörper (1) erfolgt.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Dauer der ersten Temperaturbehandlung (7) kürzer als 10 sec und insbesondere kürzer als 5 sec ist.
  4. Verfahren nach einem der vorherigen Ansprüche, wobei die Zeitdauer der zweiten Temperaturbehandlung (8) länger als 1 min und insbesondere länger als 5 min ist.
  5. Verfahren nach einem der vorherigen Ansprüche, wobei – der Halbleiterkörper (1) eine erste Oberfläche (3) und eine der ersten Oberfläche (3) gegenüberliegende zweite Oberfläche (4) aufweist; – der Dotierstoff zumindest in einen Teilbereich im Bereich der ersten Oberfläche (3) eingebracht wird; und – die erste Temperaturbehandlung (7) so durchgeführt wird, dass die Energie zum Erwärmen des Halbleiterkörpers (1) im Wesentlichen nur seiner ersten Oberfläche (3) zugeführt wird.
  6. Verfahren nach Anspruch 5, wobei die erste Temperaturbehandlung (7) so durchgeführt wird, dass der Halbleiterkörper (1) an seiner ersten Oberfläche (3) zumindest teilweise aufschmilzt.
  7. Verfahren nach einem der vorherigen Ansprüche, wobei die erste Temperaturbehandlung ein RTA-Schritt oder ein Laserannealschritt ist.
  8. Verfahren nach einem der vorherigen Ansprüche, wobei der Dotierstoff (2) mit einer Dosis eingebracht wird, die so gewählt ist, dass die Konzentration des Dotierstoffs im Halbleiterkörper (1) zumindest bereichsweise höher ist als die Festkörpersättigungslöslichkeit des Dotierstoffs im Halbleitermaterial des Halbleiterkörpers.
  9. Verfahren nach einem der vorhergehenden Ansprüche, weiterhin aufweisend: – Bilden einer Barriereschicht (9) zumindest auf einem Teilbereich der ersten Oberfläche (3) des Halbleiterkörpers (1).
  10. Verfahren nach Anspruch 9, wobei die Barriereschicht (9) durch Oxidation der ersten Oberfläche (3) des Halbleiterkörpers (1) oder/und durch Abscheiden einer Schicht auf die erste Oberfläche (3) gebildet wird.
  11. Verfahren nach Anspruch 9 oder 10, wobei die Barriereschicht (9) ein Material oder eine Materialkombination ausgewählt aus der Gruppe umfassend Siliziumnitrid und Siliziumoxid aufweist.
  12. Verfahren nach einem der vorhergehenden Ansprüche, weiterhin aufweisend: – Implantieren eines vom Dotierstoff (2) verschiedenen Implantationsstoffs in den Halbleiterkörper (1).
  13. Verfahren nach Anspruch 12, wobei der Implantationsstoff durch die Barrierenschicht (9) hindurch implantiert wird.
  14. Verfahren nach Anspruch 12 oder 13, wobei der Implantationsstoff bzgl. des Halbleitermaterials des Halbleiterkörpers (1) nicht-dotierend ist.
  15. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Temperaturbehandlung aufweist: – Durchführen von mindestens zwei kurzen Temperaturschritten.
  16. Verfahren nach Anspruch 15, wobei zwischen den Temperaturschritten weiterer Dotierstoff (2) in den Halbleiterkörper (1) eingebracht wird.
  17. Verfahren nach einem der vorhergehenden Ansprüche, weiterhin aufweisend: – Implantieren von Protonen in den Halbleiterkörper (1).
  18. Verfahren nach einem der vorherigen Ansprüche, wobei T1 im Bereich oberhalb von 700°C und insbesondere oberhalb von 1000°C und T2 im Bereich unterhalb von 1000°C und insbesondere unterhalb von 950°C liegt.
  19. Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper, aufweisend: – Bereitstellen eines Halbleiterkörpers (1) mit zumindest einer ersten Oberfläche (3); – Einbringen zumindest eines Dotierstoffs (2) ausgewählt aus der Gruppe umfassend Schwefel, Selen, Indium und Antimon sowie Mischungen davon in den Halbleiterkörper (1), wobei der Dotierstoff (2) in zumindest einen Teilbereich der ersten Oberfläche (3) eingebracht wird; – Aufschmelzen zumindest des Teilbereichs der ersten Oberfläche (3) des Halbleiterkörpers (1); und – Erwärmen des Halbleiterkörpers (1) zum Eintreiben des Dotierstoffs, wobei der Halbleiterkörper (1) bis auf eine Temperatur unterhalb seiner Schmelztemperatur erwärmt wird.
  20. Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper, aufweisend: – Bereitstellen eines Halbleiterkörpers (1) mit zumindest einer ersten Oberfläche (3); – Einbringen zumindest eines Dotierstoffs (2) ausgewählt aus der Gruppe umfassend Schwefel, Selen, Indium und Antimon sowie Mischungen davon in zumin dest einen Teilbereich der ersten Oberfläche (3) des Halbleiterkörpers (1); – wiederholtes Aufschmelzen zumindest des Teilbereichs des Halbleiterkörpers (1) mit mehreren Laserpulsen (7).
  21. Verfahren nach einem der vorherigen Ansprüche, wobei der Halbleiterkörper aus Silizium besteht.
  22. Verwendung des Verfahrens nach einem der Ansprüche 1 bis 21 zur Herstellung eines Leistungshalbleiterbauelements oder eines CMOS-Halbleiterbauelements.
  23. Halbleiterbauelement, aufweisend: – einen Halbleiterkörper (1) aus einem Halbleitermaterial mit einer Dotierungszone (6), die mindestens einen Dotierstoff (2) aufweist, der ausgewählt ist aus der Gruppe umfassend Schwefel, Selen, Indium und Antimon sowie Mischungen davon, – wobei die Konzentration des elektrisch aktiven Dotierstoffs in der Dotierungszone (6) größer als 1016/cm3 und insbesondere größer als 5·1016/cm3 ist.
  24. Halbleiterbauelement nach Anspruch 23, wobei die Konzentration des elektrisch aktiven Dotierstoffs (2) größer als die Festkörpersättigungslöslichkeit des Dotierstoffs im Halbleitermaterial des Halbleiterkörpers (1) ist.
  25. Halbleiterbauelement nach Anspruch 23 oder 24, wobei das Halbleiterbauelement ein Leistungshalbleiterbauelement oder ein CMOS-Halbleiterbauelement ist.
  26. Halbleiterbauelement nach einem der Ansprüche 23 bis 25, wobei die Dotierungszone (6) vom ersten Leitungstyp ist und zwischen einem ersten Halbleitergebiet (13) vom ersten Leitungstyp und einem dritten Halbleitergebiet (18) vom zum ersten Leitungstyp komplementären zweiten Leitungstyp angeordnet ist und mit dem ersten und dritten Halbleitergebiet jeweils einen Übergangsbereich ausbildet.
DE102007017788A 2007-04-16 2007-04-16 Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper sowie damit hergestelltes Halbleiterbauelement Withdrawn DE102007017788A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102007017788A DE102007017788A1 (de) 2007-04-16 2007-04-16 Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper sowie damit hergestelltes Halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007017788A DE102007017788A1 (de) 2007-04-16 2007-04-16 Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper sowie damit hergestelltes Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE102007017788A1 true DE102007017788A1 (de) 2008-10-30

Family

ID=39777296

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007017788A Withdrawn DE102007017788A1 (de) 2007-04-16 2007-04-16 Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper sowie damit hergestelltes Halbleiterbauelement

Country Status (1)

Country Link
DE (1) DE102007017788A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011055604A1 (de) * 2011-11-22 2013-05-23 Helmholtz-Zentrum Dresden - Rossendorf E.V. Funktionalisierte Festkörperoberflächen von Metallen, Halbleitern und Isolatoren mit Nanostrukturen
DE102012221409A1 (de) 2012-11-22 2014-05-22 Helmholtz-Zentrum Dresden - Rossendorf E.V. Funktionalisierte Festkörperoberflächen aus Zwei- und Mehrstoffsystemen mit Komposit-Nanostrukturen aus Metallen, Halbleitern und Isolatoren
US9252292B2 (en) 2013-09-16 2016-02-02 Infineon Technologies Ag Semiconductor device and a method for forming a semiconductor device
US9484221B2 (en) 2014-01-13 2016-11-01 Infineon Technologies Ag Bipolar semiconductor device and method of manufacturing thereof
DE102015110439B4 (de) 2014-06-30 2021-10-14 Infineon Technologies Ag Chalkogenatome enthaltende Halbleitervorrichtung und Herstellungsverfahren
DE102012102341B4 (de) 2011-03-30 2021-12-09 Infineon Technologies Ag Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4151008A (en) 1974-11-15 1979-04-24 Spire Corporation Method involving pulsed light processing of semiconductor devices
DE19531369A1 (de) * 1995-08-25 1997-02-27 Siemens Ag Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluß
WO2000004598A2 (de) 1998-07-17 2000-01-27 Infineon Technologies Ag Leistungshalbleiterelement mit einem emitterbereich, dem eine stoppzone vorgelagert ist
WO2000004596A2 (de) 1998-07-17 2000-01-27 Infineon Technologies Ag Leistungshalbleiterbauelement für hohe sperrspannungen
US6127230A (en) * 1996-03-29 2000-10-03 Motorola, Inc. Vertical semiconductor device and method of manufacturing the same
US20020009841A1 (en) 1997-09-12 2002-01-24 Toshiya Hayashi Fabrication process of semiconductor devices
DE10053445A1 (de) 2000-10-27 2002-05-23 Infineon Technologies Ag IGBT mit einstellbarem Emitterwirkungsgrad und Schaltverhalten
US20020060353A1 (en) 2000-11-17 2002-05-23 Nec Corporation Semiconductor device with heavily doped shallow region and process for fabricating the same
US6426248B2 (en) 2000-02-15 2002-07-30 International Rectifier Corporation Process for forming power MOSFET device in float zone, non-epitaxial silicon
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
US6610572B1 (en) 1999-11-26 2003-08-26 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same
DE102004013932A1 (de) 2004-03-22 2005-10-27 Infineon Technologies Ag Verfahren zur Wärmebehandlung eines Halbleitersubstrats
US20050280076A1 (en) * 2002-09-20 2005-12-22 Reiner Barthelmess Method for production of a buried stop zone in a semiconductor component and semiconductor component comprising a buried stop zone
DE102005061294A1 (de) * 2005-12-21 2007-07-05 Infineon Technologies Austria Ag Kompensationszone für NPT-Halbleiterbauelemente

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4151008A (en) 1974-11-15 1979-04-24 Spire Corporation Method involving pulsed light processing of semiconductor devices
DE19531369A1 (de) * 1995-08-25 1997-02-27 Siemens Ag Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluß
US6455911B1 (en) 1995-08-25 2002-09-24 Siemens Aktiengesellschaft Silicon-based semiconductor component with high-efficiency barrier junction termination
US6127230A (en) * 1996-03-29 2000-10-03 Motorola, Inc. Vertical semiconductor device and method of manufacturing the same
US20020009841A1 (en) 1997-09-12 2002-01-24 Toshiya Hayashi Fabrication process of semiconductor devices
US6441408B2 (en) 1998-07-17 2002-08-27 Infineon Technologies Ag Power semiconductor component for high reverse voltages
WO2000004598A2 (de) 1998-07-17 2000-01-27 Infineon Technologies Ag Leistungshalbleiterelement mit einem emitterbereich, dem eine stoppzone vorgelagert ist
WO2000004596A2 (de) 1998-07-17 2000-01-27 Infineon Technologies Ag Leistungshalbleiterbauelement für hohe sperrspannungen
US6610572B1 (en) 1999-11-26 2003-08-26 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same
US6426248B2 (en) 2000-02-15 2002-07-30 International Rectifier Corporation Process for forming power MOSFET device in float zone, non-epitaxial silicon
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
US6707111B2 (en) 2000-05-05 2004-03-16 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non EPI IGBT
DE10053445A1 (de) 2000-10-27 2002-05-23 Infineon Technologies Ag IGBT mit einstellbarem Emitterwirkungsgrad und Schaltverhalten
US20020060353A1 (en) 2000-11-17 2002-05-23 Nec Corporation Semiconductor device with heavily doped shallow region and process for fabricating the same
US20050280076A1 (en) * 2002-09-20 2005-12-22 Reiner Barthelmess Method for production of a buried stop zone in a semiconductor component and semiconductor component comprising a buried stop zone
DE102004013932A1 (de) 2004-03-22 2005-10-27 Infineon Technologies Ag Verfahren zur Wärmebehandlung eines Halbleitersubstrats
DE102005061294A1 (de) * 2005-12-21 2007-07-05 Infineon Technologies Austria Ag Kompensationszone für NPT-Halbleiterbauelemente

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012102341B4 (de) 2011-03-30 2021-12-09 Infineon Technologies Ag Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
DE102011055604A1 (de) * 2011-11-22 2013-05-23 Helmholtz-Zentrum Dresden - Rossendorf E.V. Funktionalisierte Festkörperoberflächen von Metallen, Halbleitern und Isolatoren mit Nanostrukturen
WO2013075712A1 (de) 2011-11-22 2013-05-30 Helmholtz-Zentrum Dresden - Rossendorf E.V. Festkörperoberflächen aus zwei- und mehrstoffsystemen mit komposit-nanostrukturen aus metallen, halbleitern oder isolatoren
DE102012221409A1 (de) 2012-11-22 2014-05-22 Helmholtz-Zentrum Dresden - Rossendorf E.V. Funktionalisierte Festkörperoberflächen aus Zwei- und Mehrstoffsystemen mit Komposit-Nanostrukturen aus Metallen, Halbleitern und Isolatoren
US9252292B2 (en) 2013-09-16 2016-02-02 Infineon Technologies Ag Semiconductor device and a method for forming a semiconductor device
US9484221B2 (en) 2014-01-13 2016-11-01 Infineon Technologies Ag Bipolar semiconductor device and method of manufacturing thereof
DE102015110439B4 (de) 2014-06-30 2021-10-14 Infineon Technologies Ag Chalkogenatome enthaltende Halbleitervorrichtung und Herstellungsverfahren

Similar Documents

Publication Publication Date Title
EP2058846B1 (de) Verfahren zur Herstellung einer n-dotierten Zone in einem Halbleiterwafer und Halbleiterbauelement
DE112016001611B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102007057728B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kurzschlusstruktur
DE102009019278A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Laserausheilung
DE102005063462B4 (de) Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
DE10330571B4 (de) Vertikales Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Randbereich und Herstellungsverfahren dafür
DE102006002903A1 (de) Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE102007020039A1 (de) Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement
DE2050497A1 (de) Verfahren zur Steigerung der Diffu sion von Atomen in eine erhitzte Unter lage durch Bombardierung
DE102004039209B4 (de) Verfahren zur Herstellung einer n-dotierten Feldstoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Feldstoppzone
DE102007017788A1 (de) Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper sowie damit hergestelltes Halbleiterbauelement
DE10240107B4 (de) Randabschluss für Leistungshalbleiterbauelement und für Diode sowie Verfahren zur Herstellung einer n-leitenden Zone für einen solchen Randabschluss
DE102007022533B4 (de) Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement
DE102006016049B4 (de) Halbleiterbauelement, insbesondere Leistungshalbleiterbauelement mit Ladungsträgerrekombinationszonen und Verfahren zur Herstellung desselben
DE102016114264A1 (de) Herstellungsverfahren einschliesslich einer aktivierung von dotierstoffen und halbleitervorrichtungen mit steilen übergängen
DE102005032074B4 (de) Halbleiterbauelement mit Feldstopp
DE102007033873A1 (de) Verfahren zur Dotierung eines Halbleiterwafers und Halbleiterbauelement
DE102007019551B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102007020261A1 (de) Technik zur Erhöhung der Dotierstoffaktivierung unter Anwendung mehrerer sequenzieller fortschrittlicher Laser/Blitzlicht-Ausheizprozesse
DE102006053182B4 (de) Verfahren zur p-Dotierung von Silizium
DE10245089B4 (de) Dotierverfahren und Halbleiterbauelement
DE10261424B3 (de) Verfahren zum Herstellen eines Emitters mit niedrigem Emitterwirkungsgrad
DE102014113215B4 (de) Halbleitervorrichtung und verfahren zur ausbildung einer halbleitervorrichtung
DE102007063786B3 (de) Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R130 Divisional application to

Ref document number: 102007063786

Country of ref document: DE

Effective date: 20111209

R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee