DE102007020039A1 - Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement - Google Patents

Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement Download PDF

Info

Publication number
DE102007020039A1
DE102007020039A1 DE102007020039A DE102007020039A DE102007020039A1 DE 102007020039 A1 DE102007020039 A1 DE 102007020039A1 DE 102007020039 A DE102007020039 A DE 102007020039A DE 102007020039 A DE102007020039 A DE 102007020039A DE 102007020039 A1 DE102007020039 A1 DE 102007020039A1
Authority
DE
Germany
Prior art keywords
platinum
semiconductor substrate
doped
gold
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007020039A
Other languages
English (en)
Other versions
DE102007020039B4 (de
Inventor
Gerhard Dr. Schmidt
Josef Bauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102007020039A priority Critical patent/DE102007020039B4/de
Priority to US12/110,090 priority patent/US8440553B2/en
Publication of DE102007020039A1 publication Critical patent/DE102007020039A1/de
Application granted granted Critical
Publication of DE102007020039B4 publication Critical patent/DE102007020039B4/de
Priority to US13/865,691 priority patent/US8999826B2/en
Priority to US14/664,825 priority patent/US9263529B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat mit einer ersten und einer zweiten Oberfläche, die der ersten Oberfläche gegenüberliegt, mit dem Eindiffundieren (100) von Platin oder Gold in das Halbleitersubstrat von einer der ersten und zweiten Oberfläche des Halbleitersubstrats, dem Entfernen (102) von an der einen der ersten und zweiten Oberfläche nach dem Eindiffundieren des Platins oder Goldes zurückgebliebenen platin- oder goldaufweisenden Rückständen, dem Ausbilden (104) einer phosphor- oder bordotierten Randschicht an der ersten oder zweiten Oberfläche und Erwärmen (105) des Halbleitersubstrats zur lokalen Getterung des Platins oder Goldes durch die phosphor- oder bordotierte Randschicht.

Description

  • Hintergrund der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement.
  • Das Einbringen von Schwermetallen, wie z. B. Platin (Pt) oder Gold (Au), in ein Halbleiterbauelement kann häufig dazu verwendet werden, die Schnelligkeit der Rekombination von Elektronen und Löchern in dem Bauelement zu beeinflussen. Die charakteristische Zeitkonstante hierfür ist die so genannte Minoritätsladungsträgerlebensdauer. Die Schwermetalle bilden z. B. in einem Siliziumbauelement Störstellen mit einem Energieniveau im Bereich der Bandmitte und führen aufgrund des damit verbundenen hohen Einfangquerschnitts sowohl für Elektronen als auch für Löcher zu einer effektiven Erhöhung der Rekombinationsrate. Dieses Verhalten wird z. B. in Leistungsdioden dazu verwendet, um deren Schaltverluste durch eine geeignete Dotierung abzusenken. Der Einbau der Schwermetalle führt neben der erwünschten Reduktion der Schaltverluste aber auch zu einer Erhöhung des Durchlassspannungsabfalls Vf und des Leckstroms der Diode. Da Platin im Gegensatz zu Gold eine dezentralere energetische Lage im verbotenen Band zwischen Valenzband und Leitungsband von Silizium – als exemplarisches Halbleitermaterial – besitzt und deshalb platindotierte Dioden einen geringeren Leckstrom im Sperrzustand der Diode aufweisen, wird häufig Platin zur Dotierung von solchen Dioden bevorzugt. Eine Dotierung mit Au kann jedoch auch durchgeführt werden. Geeignete Verfahren zum Erzeugen von inhomogenen Platinverteilungen in einem thermischen Prozess fehlen allerdings bis jetzt.
  • Kurzbeschreibung der Figuren
  • Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Flussdiagramm eines Verfahrens zur Herstellung einer vertikal inhomogenen Platinverteilung in einem Halbleitersubstrat gemäß einem Ausführungsbeispiel;
  • 2 ein Flussdiagramm eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einem Ausführungsbeispiel;
  • 3 einen schematisierten Querschnitt durch ein Halbleitersubstrat einer Dicke L mit einem Diagramm, welches die vertikal inhomogene tiefenabhängige Platinkonzentration in dem Halbleitersubstrat gemäß einem Ausführungsbeispiel darstellt;
  • 4 einen schematisierten Querschnitt durch eine Halbleiterdiode der Dicke L mit einem Diagramm, welches die vertikal inhomogene tiefenabhängige Platinkonzentration in der Halbleiterdiode gemäß einem Ausführungsbeispiel darstellt;
  • 5 ein Diagramm mit einem Vergleich mehrerer simulierter Platinkonzentrationsverläufe in einem Siliziumsubstrat;
  • 6 ein Diagramm, welches das Schaltverhalten einer Diode darstellt, bei der der Prozess des Eindiffundierens von Platin von der Kathodenseite her durchgeführt wurde;
  • 7 ein Diagramm, welches das Schaltverhalten einer Diode darstellt, bei der der Prozess des Eindiffundierens von Platin von der Anodenseite her durchgeführt wurde;
  • 8 eine Aufnahme einer Siliziumgrenzfläche nach einer Platindiffusion im Transmissionselektronenmikroskop;
  • 9 ein Diagramm, welches ein in zwei Schritten simuliertes Phosphordotierungsprofil, wie es für die Einstellung des n-dotierten Emitters in einer Halbleiterdiode gemäß einem Ausführungsbeispiel durchgeführt wird, darstellt;
  • 10 ein Diagramm, welches den Einfluss einer Tempertemperatur auf den Durchlassspannungsabfall Vf von Dioden mit und ohne Platindotierung darstellt;
  • 11 ein Diagramm des Schaltverhaltens einer Diode, bei der der Prozess des Eindiffundierens von Platin an der Kathodenseite durchgeführt wurde und das Platin durch Erwärmen auf 600°C für eine Stunde lokal gegettert wurde;
  • 12 ein Diagramm des Schaltverhaltens einer Diode, bei der der Prozess des Eindiffundierens von Platin an der Kathodenseite her durchgeführt wurde und das Platin durch Erwärmen auf 700°C für eine Stunde lokal gegettert wurde;
  • 13 ein Diagramm des mit Hilfe der Deep-Level-Transient-Spectroscopy (DLTS) gemessenen Pt-Konzentrationsverlaufes in einem Wafer, bei dem das Platin thermisch eindiffundiert wurde; und
  • 14 ein Diagramm des mit DLTS gemessenen Pt-Konzentrationsverlaufes in einem Wafer, bei dem das Platin mit Phosphor gegettert wurde.
  • Detaillierte Beschreibung
  • Bezüglich der nachfolgenden Beschreibung sollte beachtet werden, dass bei den unterschiedlichen Ausführungsbeispielen gleich oder gleich wirkende Funktionselemente gleiche Bezugszeichen aufweisen und die Beschreibungen dieser Funktionselemente in den verschiedenen, in den nachfolgend dargestellten Ausführungsbeispielen untereinander austauschbar sind.
  • Obwohl im folgenden häufig exemplarisch von einem Siliziumsubstrat als dem Halbleitersubstrat ausgegangen wird, sei darauf hingewiesen, dass nachfolgende Ausführungsbeispiele auch auf andere Halbleitersubstrate, wie z. B. Silizium-Germanium übertragbar sind.
  • Bezug nehmend auf das Flussdiagramm in 1 werden Schritte eines Verfahrens zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat mit einer ersten und einer zweiten Oberfläche, detailliert erläutert. Das Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat mit einer ersten und einer zweiten Oberfläche weist eine Diffusion 100 von Platin oder Gold in das Halbleitersubstrat von einer der ersten und zweiten Oberfläche des Halbleitersubstrats, ein Entfernen 102 von an der einen der ersten und zweiten Oberfläche nach dem Eindiffundieren des Platins oder des Goldes zurückgebliebenen platin- oder goldaufweisenden Rückständen, ein Ausbilden 104 einer phosphor- oder bordotierten Randschicht an der ersten oder zweiten Oberfläche, ein Erwärmen 106 des Halbleitersubstrats zur lokalen Getterung des Platins oder des Goldes durch die phosphor- oder bordotierte Randschicht auf.
  • Die im folgenden für Pt getätigten Aussagen und Beispiele können auch auf Au übertragen werden, wenn dessen spezifische Materialeigenschaften berücksichtigt werden. Aus diesem Grunde wird im folgendem meistens nur Platin erwähnt, was jedoch keine Einschränkung in Bezug auf die Verwendung von Gold darstellt.
  • Die Diffusion 100 von Platin in das Halbleitersubstrat von einer der ersten und zweiten Oberfläche des Halbleitersubstrats kann, in dem exemplarischen Fall, dass es sich bei dem Halbleitersubstrat um ein Siliziumsubstrat handelt, aus einer Platinsilizidschicht, wie sie beim Bedampfen mit einer dünnen Platinschicht von beispielsweise 10 nm–20 nm und anschließendem Tempern in einem Ofenprozess durch Erwärmen auf beispielsweise 470°C entsteht, erfolgen. Durch die anschließende Diffusion des Platins aus dieser Silizidschicht bei Temperaturen zwischen 600°C und 1000°C oder zwischen 700°C und 800°C – im folgenden auch als Diffusionstemperatur bezeichnet – wird ein Teil des Platins in die gesamte Tiefe des Siliziumsubstrats eindiffundieren. Die eindiffundierten Zwischengitter-Platinmetallatome reagieren dabei mit einer Gitterleerstelle, so dass es zu einem substitutionellen Einbau in das Siliziumgitter unter Ausbildung einer tiefen Störstelle kommt. Dieses Auffüllen der ursprünglich im Siliziumkristall vorhandenen Leerstellen läuft sehr rasch ab, weshalb es bereits nach einigen Sekunden zu einer Sättigung der Platinkonzentration im Siliziumsubstrat kommt. Die Platinkonzentration ändert sich auch nach mehreren Stunden Diffusionszeit kaum mehr. Die Platindiffusionstemperatur kann typischerweise so gewählt werden, dass die Platinkonzentration im Silizium einen Maximalwert von 2 × 1014 cm–3 in der Driftzone aufweist. An der Halbleitersubstratoberfläche, von der aus das Platin eindiffundiert wurde, können platinaufweisende Rückstände zurückbleiben. Bei der Platindiffusion in ein Siliziumhalbleitersubstrat bleiben beispielweise Platinsiliziumausscheidungen in einer Tiefe von etwa 100 nm direkt unter der Siliziumhalbleitersubstratoberfläche zurück. Diese Platinsiliziumausscheidungen können mit einer sequentiellen Ätzung aus einer Lösung, welche HF/HNO3 aufweist, und einer anschließenden Ätzung mit einer Ätzlösung die Königswasser (HNO3/HCl) aufweist, entfernt werden, wie es im folgenden im Zusammenhang mit Schritt 102 beschrieben wird.
  • Das Entfernen 102 der platinaufweisenden Rückstände hat den Effekt, dass beim anschließenden Erwärmen des Halbleitersubstrats zur lokalen Getterung des substitutionell eingebauten Platins eine erneute Eindiffusion von Platin aus der an der Oberfläche zurückgebliebenen platinaufweisenden Rückständen reduziert oder sogar vermieden wird.
  • Das Ausbilden 104 einer phosphor- oder bordotierten Randschicht an der ersten oder zweiten Oberfläche des Halbleitersubstrats ermöglicht ein lokales Gettern des Platin bei Erwärmung. Eine phosphordotierte Randschicht kann eine Maximalkonzentration von mindestens 5 × 1018 cm–3 aufweisen, was das „Phosphorus Diffusion Gettering" (PDG) ermöglicht. Das Ausbilden einer phosphor- oder bordotierten Randschicht an der ersten oder zweiten Oberfläche mit einer geeigneten Dotierungskonzentration kann entweder vor oder nach der Platindiffusion erfolgen oder auch aus einer Kombination von zwei Dotierschritten bestehen, bei der die erste Dotierung vor der Platindiffusion und die zweite Dotierung nach der Platindiffusion erfolgt. Um eine effektive Getterung des Platins zu erhalten, werden Platinsenken in Form von Kristallversetzungen aufgrund hoher Phosphor- oder Borrandkonzentrationen erzeugt. Beispielsweise kann eine phosphordotierte Randschicht auch durch die Belegung mit POCl3 erzeugt werden, durch die Siliziumphosphorpräzipitate entstehen, die ebenfalls Platinsenken für eine effektive Getterung darstellen. Das Erwärmen des Halbleitersubstrats zur lokalen Getterung der Platins durch die phosphor- oder bordotierte Randschicht, führt zu einer inhomogenen Abreicherung des ursprünglich im Volumen des Halbleitersubstrats gleich verteilten substitutionell eingebauten Platins. Bei der Verwendung einer phosphordotierten Randschicht in Silizium, wird der PDG-Mechanismus von Platin hauptsächlich der Rolle der siliziumeigenen Zwischengitteratome (Self-Interstitials) zugeschrieben. Während Platin über Zwischengitterplätze diffundiert, wo es eine hohe Mobilität besitzt, ist es beim substi tutionellen Einbau auf Gitterplätzen praktisch unbeweglich. Daher sind sogenannte Silizium-Self-Interstitials erforderlich, die durch den so genannten Kick-out-Mechanismus, die die auf Gitterplätzen gelösten Platinatome wieder freisetzten und die entstehenden Leerstellen mit Siliziumatomen auffüllen. Dadurch kann das Platinkonzentrationsgleichgewicht so verschoben werden, dass die Löslichkeit von Platin in Silizium reduziert wird. Die Injektion der Siliziums-Self-Interstitials geschieht dabei durch Gitterverspannungen, die durch die hochdotierten Phosphor- oder Borrandgebiete erzeugt werden.
  • Zur lokalen Getterung des Platins in einem Halbleitersubstrat durch ein phosphordotierte Randschicht wird das Siliziumsubstrat im Schritt 105 auf eine Temperatur von 450°C bis 850°C oder von 500°C bis 750°C – im folgenden auch als Gettertemperatur bezeichnet – erwärmt. Durch die genaue Wahl der Gettertemperatur und der Zeitdauer der Erwärmung kann der genaue vertikal inhomogene Platinkonzentrationsverlauf in dem Halbleitersubstrat eingestellt werden. Die Temperatur kann so gewählt werden, dass sich innerhalb von ein bis zwei Stunden der gewünschte Platinkonzentrationsverlauf ergibt. Für eine effektive Getterung des Platins in einem Siliziumsubstrat kann tiegelfreies, zonengezogenes bzw. Float-Zone-Siliziummaterial verwendet werden, das eine geringere Dichte von Sauerstoffpräzipitaten als z. B. Czrochalski-Siliziummaterial aufweist. Die Präzipitaten, die als Störstellen wirken und die Ladungsträgerlebensdauer limitieren, können auch den PDG-Mechanismus und die Injektion der Silizium-Self-Interstitials behindern. Durch die Verwendung von Float-Zone-Siliziummaterial kann das Platin deshalb effektiver als in Czrochalski-Siliziummaterial gegettert werden und die Aktivierungsenergie für den Gettermechanismus sollte sinken. Dadurch, und durch das Entfernen der Platinsiliziumausscheidungen durch die sequentielle Ätzung, werden niedrigere Temperaturen für das effektive Gettern, wie beispielsweise von 500°C bis 770°C, in dem Float-Zone-Siliziummaterial ermöglicht.
  • Durch die relativ niedrigen Gettertemperaturen in einem Float-Zone-Siliziumsubstrat wird gleichzeitig die gegenläufige Reaktion, die erneute Eindiffusion des gegetterten Platins, vermindert. Diese gegenläufigen Mechanismen erlauben letztendlich eine Steuerung des Getterprozesses der Gestalt, dass mit abnehmender Temperatur und Zeit der Effekt des Getterns immer lokaler, also nur in der unmittelbar Umgebung der phosphordotierten Randschicht wirkt.
  • 2 zeigt ein Flussdiagramm zum Verfahren zur Herstellung eines Halbleiterbauelements in einem Halbleitersubstrat mit einer ersten und einer zweiten Oberfläche, die der ersten Oberfläche gegenüberliegt.
  • Das Verfahren zur Herstellung eines Halbleiterbauelement in einem Halbleitersubstrat mit einer ersten und einer zweiten Oberfläche, weist das Erzeugen 106 eines p-dotierten Gebietes an der ersten Oberfläche, das Erzeugen 107 eines n-dotierten Gebietes an der zweiten Oberfläche, wobei das n-dotierte Gebiet mit Phosphor dotiert ist, um eine phosphordotierte Randschicht an der zweiten Oberfläche zu bilden, die Diffusion 108 von Platin von einer der ersten und zweiten Oberfläche, das Entfernen 109 von an der einen der ersten und der zweiten Oberfläche nach dem Eindiffundieren des Platins zurückgebliebenen platinaufweisenden Rückständen, das Erwärmen 110 des Halbleitersubstrats zur lokalen Getterung des Platins durch die phosphordotierte Randschicht und damit zur Ausbildung einer vertikal inhomogenen Platinverteilung in dem Halbleiterbauelement, auf.
  • Das Erzeugen 106 eines p-dotierten Gebietes in dem Halbleiterbauelement, kann z. B. durch die Implantation von Bor erreicht werden. Durch die Implantationsdosis des Dotierungs materials kann die Emittereffizienz des p-dotierten Gebietes eingestellt werden. Falls es sich beispielsweise um eine Leistungsdiode handelt, kann über die Einstellung der p-Emittereffizienz der Rückstromabriss beim Abkommutieren verbessert werden. Beispielsweise werden hierzu Implantationsdosiswerte in der Größenordnung von mehreren 1012 cm–2 verwendet. Diese geringe Dotierung des p-Emitters, die in der Größenordnung der Durchbruchsladung der Diode liegt, limitiert die elektrische Robustheit der Diode. So kann es beim schnellen Abschalten der Diode zum dynamischen Durchgriff des elektrischen Feldes an die Halbleiteroberfläche bzw. zu einem Kontaktmetall kommen. Dies kann zu einem Ausfall des Bauelements führen. Für das Verfahren zur Herstellung eines Halbleiterbauelements in einem Halbleitersubstrat mit einer ersten und einer zweiten Oberfläche, die der ersten Oberfläche gegenüberliegt, kann das Erzeugen 106 derart erfolgen, dass der Dosiswert in der Größenordnung von mindestens 1013 cm–2 ist. Typisch sind auch Dosiswerte in der Größenordnung von 1015 cm–2.
  • Das Erzeugen 107 eines mit Phosphor n-dotierten Gebietes an der zweiten Oberfläche dient zum einen zur Ausbildung eines pn-Übergangs, zum anderen kann die phosphordotierte Randschicht das spätere Gettern von Platin in dem Halbleiterbauelement ermöglichen. Die phosphordotierte Randschicht hat beispielsweise eine Maximalkonzentration von minimal 5 × 1018 cm–3. Alternativ kann die Phosphordotierung auch nach der Platindiffusion erfolgen oder aus einer Kombination von zwei Implantationsschritten bestehen, die zusammen wieder die Maximalkonzentration von minimal 5 × 1018 cm–3 ergeben.
  • Das Eindiffundieren 108 von Platin aus einer Platinsilizidschicht kann von der ersten, p-dotierten Oberfläche des Halbleitersubstrats geschehen, z. B. durch ein Anodenkontaktloch oder von der zweiten, n-dotierten Oberfläche des Halbleitersubstrats. Aufgrund der verhältnismäßig hohen, oben erwähnten Diffusionstemperatur während der Platindiffusion, kann nun ein Teil des Platins rasch in die gesamte Tiefe des Halbleitersubstrats eindiffundieren. Das Platin verteilt sich im Volumen des Halbleitersubstrats gleichmäßig, wobei die Konzentration dem Massenwirkungsgesetz folgt und ausschließlich durch die Temperatur und durch das Angebot an Gitterleerstellen bestimmt ist. Ein gewisser Anteil des gelösten Platins scheidet sich beim Abkühlen des Halbleitersubstrats wieder an der Halbleiteroberfläche ab, weshalb es zu einer charakteristischen badewannenförmigen Platinkonzentrationsverteilungen im Halbleitersubstrat kommt. Da bei der Platindiffusion Platinsiliziumausscheidungen in einer Tiefe von etwa 100 nm direkt unter der Substratoberfläche zurückbleiben, werden durch eine geeignete Ätzsequenz diese Rückstände in Schritt 109 entfernt. Als Ätzsequenz kann eine sequentielle Ätzung mit einer Ätzlösung, welche HF/HNO3 aufweist, und eine anschließende Ätzung mit einer Ätzlösung die Königswasser (HNO3/HCl) aufweist, verwendet werden. Falls an der zweiten Oberfläche des Halbleitersubstrats, dem n-dotierten Gebiet des Halbleiterbauelements eine entsprechende phosphordotierte Randschicht mit einer Maximalkonzentration von minimal 5 × 1018 cm–3 aufgebracht wurde, kann durch eine gezielte Erwärmung 110 des Halbleitersubstrats nach der Platindiffusion auf die oben erwähnte Gettertemperatur, durch den PDG-Mechanismus das eingebaute Platin an der zweiten Oberfläche – der Kathodenseite – lokal gegettert werden. Bei der Verwendung von Float-Zone-Siliziummaterial für das Halbleiterbauelement, kann das Platin bei der oben erwähnten Gettertemperatur schon effektiv gegettert werden, was zur Ausbildung einer inhomogenen Platinverteilung in dem Halbleiterbauelement führt.
  • 3 zeigt einen schematisierten Querschnitt durch ein Halbleitersubstrat 111 der Dicke L mit einer ersten Oberfläche 112 und einer zweiten Oberfläche 114 und ein Diagramm 116, welches für das entsprechende Halbleitersubstrat die tiefenabhängige Platinverteilung nach der Anwendung des Verfahrens zur Herstellung einer vertikal inhomogenen Platinverteilung in einem Halbleitersubstrat mit einer ersten und einer zweiten Oberfläche darstellt. Das Platinverteilungsdiagramm weist beispielhaft einen ersten Tiefenbereich einer Dicke größer L/4 auf, mit einer ersten Platindotierungskonzentration größer C1 118 und einen zweiten Tiefenbereich der Dicke größer L/4 mit einer Platindotierungskonzentration kleiner als C2, wobei C1 > 4 × C2 ist. Es kann allerdings z. B. auch eine Platinverteilung mit einem ersten Tiefenbereich einer Dicke größer L/6 mit einer ersten Platindotierungskonzentration größer C1 und einem zweiten Tiefenbereich einer Dicke größer L/6 mit einer Platindotierungskonzentration kleiner als C2, wobei C1 > 4 × C2 ist, aufweisen. Die erste Dotierungskonzentration C1 kann aber z. B. auch zehnmal größer sein, als die zweite Platindotierungskonzentration C2.
  • Diese beispielhafte vertikal inhomogene Platinverteilung in dem Halbleitersubstrat 111 der Dicke L mit der ersten Oberfläche 112 und der zweiten Oberfläche 114 in der 3 kann z. B. durch eine Diffusion von Platin in das Halbleitersubstrat von der zweiten Oberfläche 114 bei der Diffusionstemperatur, dem anschließenden Entfernen der platinaufweisenden Rückstände, dem Ausbilden einer geeigneten phosphor- oder bordotierten Randschicht an der zweiten Oberfläche 114 und dem anschließenden Erwärmen des Halbleitersubstrats auf die Gettertemperatur zur lokalen Getterung des Platins an der zweiten Oberfläche 114, ausgebildet werden.
  • In 4, einem anderen Ausführungsbeispiel der vorliegenden Erfindung, ist beispielhaft der schematisierte Querschnitt durch ein Halbleiterbauelement der Dicke L mit einem p-dotierten Gebiet 124, einer ersten Oberfläche 126, einem n-dotierten Gebiet 128, einer zweiten Oberfläche 130 und ein beispielhaftes tiefenabhängiges Platinkonzentrationsverteilungsdiagramm 116 dargestellt. Das Platinverteilungsdiagramm 116 weist ein Gebiet 118 auf, welches über einen ersten Tiefenbereich einer Dicke größer L/4 hinweg eine erste Pla tindotierungskonzentration größer als C1 aufweist und ein zweites Gebiet 120, welches über einen zweiten Tiefenbereich einer Dicke grösser L/4 hinweg eine zweite Platindotierungkonzentration kleiner als C2 aufweist, wobei für die Platindotierungskonzentrationen beispielhaft gilt: C1 > 4 × C2. Es kann allerdings z. B. auch eine Platinverteilung mit einem ersten Tiefenbereich einer Dicke größer L/6 mit einer ersten Platindotierungskonzentration größer C1 und einem zweiten Tiefenbereich einer Dicke größer L/6 mit einer Platindotierungskonzentration kleiner als C2, wobei C1 > 4 × C2 ist, aufweisen. Die erste Dotierungskonzentration C1 kann aber z. B. auch zehnmal größer sein, als die zweite Platindotierungskonzentration C2.
  • Das Halbleiterbauelement kann z. B. eine Diode sein oder auch weitere Bereiche, wie z. B. undotierte Halbleitersubstratbereiche oder Bereiche mit unterschiedlich starker p- oder n-Dotierung aufweisen. Es kann sich bei dem Halbleiterbauelement also nicht nur um eine PiN-Diode sondern z. B. auch um einen Isolated-Gate-Bipolar-Transistor (IGBT), oder einen MOSFET mit integrierter Inversdiode handeln. Dementsprechend kann das Halbleiterbauelement auch andere Halbleiterbereiche, welche nicht in 4 dargestellt sind, wie z. B. stark dotierte Feldstoppzonen, zusätzliche Bufferschichten, Isolationsschichten, Metallisierungsschichten, stark dotierte Kontaktbereiche oder Strukturen, wie z. B. Wannen- oder Grabenstrukturen aufweisen.
  • Um die beispielhafte Platinverteilung 116 in 4 zu erhalten, kann das n-dotierte Gebiet 128 an der zweiten Oberfläche 130 eine phosphordotierte Randschicht zur lokalen Getterung mit einer Maximalkonzentration von minimal 5 × 1018 cm–3 aufweisen. Nach dem Eindiffundieren von Platin z. B. aus einer Platinsilizidschicht von der zweiten Oberfläche 130 und dem anschließenden Entfernen der platinaufweisenden Rückstände, kann durch eine geeignete Erwärmung des Halbleitersubstrats zur lokalen Getterung des Platins an der zweiten Oberfläche 130 eine vertikal inhomogene Platinverteilung in dem Halbleiterbauelement ausgebildet werden.
  • 5 zeigt ein Diagramm, in dem die simulierten homogenen Platindotierungsprofile nach einer Diffusion in Silizium, mit und ohne anschließendem Phosphorus Diffusion Gettering und die vertikal inhomogene Platinverteilung, wie sie nach dem erfindungsgemäßen Verfahren erzielt werden kann, gegenübergestellt sind. 5 ist, bis auf die Kurven 206 und 208, die die Platinverteilung und deren Gradient nach dem erfindungsgemäßen Verfahren beschreiben und der Kurve 204, die den Gradienten der Platinverteilung nach dem PDG darstellen, der Dissertation von H. Zimmermann („Messung und Modellierung von Gold- und Platinprofilen in Silizium", Universität Erlangen Nürnberg 1991) entnommen. Die simulierten Platinverteilungskurven 200, weisen das typisch „badewannenförmige" Verteilungsprofile auf. Die unterschiedlichen badewannenförmigen Kurven, wurden durch unterschiedliche Diffusionszeiten bei einer Temperatur von 900°C erzielt. Die simulierte Kurve 202 zeigt das tiefenabhängige Platinverteilungsprofil in Silizium nach dem Gettern des Platins mit Phosphor. Die Platinverteilungskurve weist eine mehr oder minder starke homogene Abnahme der Platinkonzentration über die gesamte Halbleitersubstratdicke auf. Die Gerade 204 zeigt den dazugehörigen Platindotierungsgradienten. Der Gradient weist eine Änderung der Platinkonzentration von ungefähr 25% pro 100 μm Silizium auf. Demgegenüber kann die nach dem erfindungsgemäßen Verfahren erhaltene Platinverteilungskurve 206 eine vertikal inhomogene Platinverteilung mit einem sehr viel steileren Gradienten 208, dem eine Platinkonzentrationsänderung von mehr als 1000% pro 100 μm Silizium entspricht, aufweisen.
  • 6 zeigt das gemessene Schaltverhalten einer Leistungsdiode, bei der eine Platindiffusion ohne anschließende Getterung von der Kathodenseite des Bauelements durchgeführt wurde. Bei der Hochvoltdiode wurde die Platindiffusion durch Silizierung auf dem der zweiten Halbleitersubstratoberfläche bzw. der Waferrückseite vorgenommen. Hierbei handelt es sich um ein Bauelement, das für eine Sperrfähigkeit von 6.5 kV dimensioniert wurde. Der spezifische Widerstand des verwendeten Grundmaterials beträgt 620 Ωcm und die Waferdicke 670 μm. Der p-Emitter besitzt eine Borimplantationsdosis von 4 × 1013 cm–2. Die anschließende Diffusion führt auf eine Junctiontiefe von 6 μm und eine Randkonzentration von etwa 5 × 1017 cm–3
  • Solche Leistungsdioden werden häufig zusammen mit MOS-Leistungstransistoren in Schaltkreisen zum Steuern von induktiven Lasten, wie z. B. Elektromotoren in so genannten Spannungszwischenkreisumrichtern für drehzahlveränderliche Antriebe, die sowohl im Konsumerbereich als auch in der Antriebstechnik für Bahn und Industrie Anwendung finden eingesetzt. Die Leistungstransistoren werden dabei als schnell schaltende Bauelemente für höhere Spannungen in Brückenschaltungen eingesetzt. Durch wechselseitiges Ein- und Ausschalten in einer Brückenschaltung wird am Ausgang die gewünschte Frequenz erzeugt. Um die Schaltverluste so gering wie möglich zu halten, wird eine hohe Schaltgeschwindigkeit angestrebt. Aufgrund der induktiven Lasten kann bei einem plötzlichen Abschalten eine hohe Induktionsspannung entstehen, die den Leistungstransistor zerstören kann. Deshalb ist im Parallelzweig eine Leistungsdiode vorgesehen, die den durch die Induktivität getriebenen Stromfluss weiterführt. Beim Wiedereinschalten des Leistungstransitstors wird der gegebenenfalls durch die Diode fließende Strom wieder auf den Leistungstransistor abkommutiert.
  • 6 zeigt zum einen den Rückstromverlauf 220 der Leistungsdiode, den Spannungsverlauf 222 an der Diode und die Gatespannung 224 an dem Leistungstransistor. Der Rückstromverlauf 222 der Leistungsdiode weist an der Stelle 226 einen Rückstromabriss auf. In solchen Fällen kann es zu extrem hohen zeitlichen Änderungen des Stromwertes kommen, die aufgrund der Streuinduktivitäten im Schaltkreis zu Schwingungen und Überspannungen führen können, die wiederum die Leis tungsdiode zerstören können. Beim schnellen Abschalten der Diode, sollte deshalb der aus der Diode aufgrund der Speicherladung fließende Rückstrom nicht plötzlich abreißen. Um den Rückstromabriss in der Leistungsdiode zu vermeiden, kann durch Zusatzmaßnahmen für ein hinreichend hohes Speicherladungsreservoir auf der Kathodenseite gesorgt werden. Um dieses Ziel zu erreichen, sollte die Ladungsträgerverteilung bereits im stationären Durchlasszustand asymmetrisch eingestellt sein. Das bedeutet, dass die Überschwemmung an der Kathodenseite größer sein sollte, als die an der gegenüberliegenden Anodenseite.
  • 7 zeigt das Schaltverhalten einer 6,5 kV-Leistungsdiode bei der die Platindiffusion von der Anodenseite her durchgeführt wurde. In 7 stellt die Kurve 220 den Stromverlauf der Leistungsdiode dar; Kurve 222 zeigt den Spannungsverlauf der Leistungsdiode und Kurve 224 die Gatespannung des Leistungstransistors im Parallelzweig. Im Gegensatz zur Rückstromverlaufskurve 220 in 6 weist die Rückstromverlaufskurve 220 in 7 eine längere Rückstromphase auf und der Rückstromabriss 226 ist wesentlich softer.
  • Tendenziell wird beim Eindiffundieren des Platins von der n-Emitterseite – der Kathodenseite –, ein weniger sanftes Schaltverhalten beobachtet. Trotz der gleichmäßigen Platinverteilung im Volumen, kann der Konzentrationsanstieg zu dem Randgebiet des Halbleiters an dem sich die Platinsiliziddotierungsquelle befindet stärker sein. Das kann zu einer etwas schnelleren Rekombination der Ladungsträger vor dem n-Emitter führen, was zu dem plötzlichen Abriss des Rückstroms führt. Aus diesem Grunde kann eine Leistungsdiode, bei der die Platindiffusion von der Anodenseite her durchgeführt wird, ein sanfteres Schaltverhalten aufweisen. Für die Einführung neuer Herstellungstechnologien ist aber gerade die Entkopplung des Platinsilizierungsprozesses vom Aufbau auf der Chipvorderseite erwünscht, da Platinsilizidreste unter gewissen Prozessbedingungen das Kontaktverhalten verschlech tern bzw. sich in einer höheren Streuung der elektrischen Bauelementeparameter störend bemerkbar machen können.
  • 8 zeigt die Aufnahme einer Siliziumgrenzfläche nach einer Platindiffusion in Transmissionselektronenmikroskop. Die oberste Schicht 230 stammt von einem Trägermaterial, das für die Präparation verwendet wurde. Bei den dunkel erscheinenden Gebieten 232 handelt es sich um Platinausscheidungen, die sich nach der Eindiffusion aus einer vorher durchgehenden Platinsilizidschicht beim Abkühlen des Wafers bilden. Diese bilden sich unmittelbar an der Grenzschicht zum thermischen Oxid, das beim thermischen Diffusionsofenprozess des Platins aufwächst, aus. Die Strukturanalyse mittels Röntgenbeugung liefert die Information, dass es sich um orthorhombische Platinsilizidkristallite handelt. Beim erfindungsgemäßen Verfahren zur Herstellung einer vertikal inhomogenen Platinverteilung in einem Halbleitersubstrat können diese platinaufweisenden Rückstände durch eine geeignete Ätzsequenz entfernt werden.
  • 9 zeigt als Ausführungsbeispiel die Simulation eines Phosphordotierungsprofils 242 zur Einstellung des n-Emitters an der Kathodenseite einer Leistungsdiode. Die Phosphordotierungsrandschicht mit einer Maximalkonzentration von minimal 5 × 1018 cm–3, die die Getterung des Platins ermöglichen kann, wurde in dieser Simulation durch zwei Teilimplantationsschritte erreicht. Zum einen liegt der Simulation eine Implantationsdosis von beispielsweise 4 × 1013 cm–2 Phosphoratomen für die Ausbildung des ausgeheilten n-Emitters, d. h. die Dotierung des n-Emitters wurde nach der Implantation durch Erwärmen auf Temperaturen von typischerweise 800°C bis 1200°C diffundiert und thermisch aktiviert, zugrunde. In einer zweiten Implantation wurde ein nicht ausgeheilter Anteil, mit einem Dosiswert von beispielsweise 1 × 1015 cm–2 aufgebracht, der den oberflächennahen Peak 240 in dem Phosophordotierungsprofil bewirkt. Zusammen ergibt sich die für die effektive Getterung des Platins nötige Maximalkonzentration von minimal 5 × 1018 cm–3. Diese Dotierungskonzentration kann also entweder über eine entsprechend hohe Dosis bei der Implantation des ausgeheilten n-Emitters auf der Kathodenseite oder durch den nach der Platindiffusion eingebrachten nicht ausgeheilten Emitteranteil realisiert werden. Möglich ist auch eine alleinige Phosphordotierung, die nicht bei hohen Temperaturen thermisch aktiviert wird, ohne die Kombination mit einem vorher diffundierten Anteil.
  • Die Simulation des Phosphor-Diffusionsprofils wurde mit einem Programm durchgeführt bei dem, nach den dort hinterlegten Modellen der gesamte Dotierstoff bereits nach dem Metallsintern der Kontakte in beispielsweise einen Temperaturbereich von 300°C–500°C elektrisch aktiviert sein. Des Weiteren beinhaltet das Programm kein Modell für die bei der Ionenimplantation des Phosphors entstehenden so genannten End-of-Range-Defekte und deren Einfluss auf den Emitterwirkungsgrad. Dabei handelt es sich um Randdefekte durch die Implantation, die nicht vollständig thermisch ausgeheilt sind.
  • In 10 sind die experimentell gemessenen Werte für den Durchlassspannungsabfall Vf von Leistungsdioden mit und ohne Platindiffusion aufgetragen, wie sie sich nach einer Erwärmung bzw. Emitteranneal über eine Stunde bei den unterschiedlichen Temperaturen ergeben. Allen Messwerten liegt ein Stromdichte von 60 A/cm2 zugrunde. Die erhöhten Durchlassspannungsabfallwerte Vf der undotierten Leistungsdioden sind den End-of-Range-Defekten zuzuschreiben. Diese End-of-Range-Defekte heilen erst bei Temperaturen oberhalb von 450°C aus. Nach einer Temperung bei 700°C hat der Durchlassspannungsabfallswert Vf bereits seinen Sättigungswert erreicht, der einerseits durch die Emittereffizienz und andererseits durch das Halbleitersubstrat vorgegeben ist. Bei der Kurve 252 in 10 handelt es sich um die Durchlassspannungsabfallswerte Vf für Leistungsdioden, die mit Platin dotiert wurden, bei Raumtemperatur ergibt sich ein Durchlassspannungsabfall Vf von 4 V. Die Platinsiliziumausscheidung, wie sie in 8 gezeigt sind, wurden bei diesen Leistungsdioden entfernt. In dem Siliziumbauelement verbleiben also nur die vorher bei der hohen – oben erwähnten – Diffusionstemperatur eindiffundierten und auf substitutionellen Gitterplätzen eingebauten Platinatome. Die Kurve 252 zeigt den Durchlassspannungsabfall Vf in Abhängigkeit von der Temperatur der thermischen Nachbehandlung. Bei der ursprünglichen Platindiffusionstemperatur von beispielsweise 770°C besitzen die Werte annähernd wieder den Durchlassspannungsabfallwert der Dioden ohne Platin. Das zeigt, dass das Platin bei dieser Temperatur innerhalb von einer Stunde praktisch vollständig gegettert werden kann.
  • Der Einbau der Platinatome als Rekombinationszentren führt, neben der erwünschten Reduktion der Schaltverluste durch eine Verminderung der Minoritätsladungsträgerlebensdauer zu einer Erhöhung des Spannungsabfalls Vf unter Vorwärtsbelastung. Durch Erwärmen auf die oben erwähnte Gettertemperatur kann bei diesem Halbleiterbauelement bereits eine effektive Getterung des Platins festgestellt werden, was sich in der Reduzierung des Durchlassspannungsabfalls Vf manifestiert. Das Gettern bei den oben erwähnten niedrigen Gettertemperaturen von 450°C bis 850°C oder von 500°C bis 750°C, kann bei der Verwendung von Float-Zone-Siliziummaterial erreicht werden. Das Float-Zone-Material weist eine geringe Dichte von Sauerstoffpräzipitaten auf, die als Störstellen wirken und neben der Getterung von Platin auch die Injektion der Self-Insterstitials, die die Platingetterungen ermöglichen, behindern. Aus diesem Grund sollte bei der Verwendung von Float-Zone-Material die Aktivierungsenergie für die Getterung sinken und dadurch die niedrigen Gettertemperaturen für den Prozess des Getterns von Platin ausreichen. Als Folge kann in Kurve 252 eine Reduktion des Durchlassspannungsabfallwertes Vf bei Temperaturen zwischen 450°C und 800°C beobachtet werden.
  • In 11 ist das Schaltverhalten einer Leistungsdiode gezeigt, bei der der Platindiffusionsprozess von der n-Emitterseite durchgeführt wurde. Vor dem anschließenden Erwärmen der Leistungsdiode für eine Stunde auf 600°C wurden die platinaufweisenden Rückstände entfernt. 11 zeigt den Rückstromverlauf 220 der Leistungsdiode, den Spannungsverlauf 222 der Diode und die Gatespannung 224, des in einem Parallelzweig befindlichen MOS-Leistungstransistors. Der Effekt der lokalen Getterung des Platins bei 600°C zeigt sich im deutlich softeren Schaltverhalten gegenüber der Rückstromverlaufskurve 220 in 6. Die Leistungsdiode weist bereits einen softeren Rückstromverlauf als die Diode der 7 auf, bei welcher der Diffusionsprozess von der Anodenseite her durchgeführt wurde.
  • 12 zeigt wieder das Schaltverhalten einer Leistungsdiode, wie sie nach einem Ausführungsbeispiel der vorliegenden Erfindung hergestellt werden kann. Bei der Leistungsdiode wurde der Platindiffusionsprozess von der n-Emitterseite her durchgeführt. Nach dem Entfernen der platinaufweisende Rückstände durch einen geeigneten Ätzprozess, wurde die Leistungsdiode für eine Stunde bei 700°C zur lokalen Getterung des Platins nachgetempert. Durch das Verfahren kann eine vertikal inhomogene Platinverteilung in dem Halbleiterbauelement ausgebildet werden. Die Softness des Rückstromverlaufs 226 hat deshalb weiter zugenommen und es existiert praktisch kein Rückstromabriss mehr.
  • 13 zeigt den Pt-Konzentrationsverlauf in einem Wafer mit einer Dicke von 670 μm. Die Messpunkte wurden mit Hilfe der Deep-Level-Transient-Spectroscopy (DLTS) aufgenommen. Der Wafer wurde mittels thermischer Diffusion von Pt aus einer PtSi Quelle, die sich in dem Diagramm auf der rechten Seite befunden hat mit Pt dotiert. Das Pt ist in der gesamten Tiefe als Rekombinationszentrum mit einer energetischen Lage von 0.23 eV unterhalb der Leitungsbandkante (Ec – 0.23 eV) nachweisbar. Die Verteilung entspricht dem klassischen „badewan nenförmigen" Konzentrationsverlauf, wobei die rechte Flanke etwas tiefer als die Linke reicht, da von dieser Seite das Pt eindiffundiert wurde.
  • Im Gegensatz dazu zeigt die tiefenaufgelöste DLTS-Analyse bei einer Probe mit Phosphorgetterung von der Waferrückseite in 14 eine vollständige Abreicherung des Pt unmittelbar vor der Phosphorrandschicht. Die Waferdicke beträgt wiederum 670 μm und die Phosphorrandschicht befindet sich in dem Diagramm auf der rechten Seite. Im Bereich der Phosphorrandschicht weist das gegetterte Pt ein anderes Energieniveau auf, nämlich bei ca. Ec – 0.3 eV, in dem es eine nur geringe Rekombinationswirksamkeit besitzt. Im konkreten Beispiel wird das Pt unmittelbar vor der Phosphorrandschicht bis auf eine Tiefe von etwa 200 μm vollständig abgereichert. Das kann zu einem praktisch unendlichen hohen Gradienten im Abfall der Pt-Konzentration führen. Das Pt kann in diesem Bereich unter der Nachweisgrenze mittels DLTS-Analyse liegen. Im mittleren Bereich kann das nahezu horizontale Konzentrationsniveau um etwa eine halbe Größenordnung abgesenkt werden. Die beiden Ausführungsbeispiele der vorliegenden Erfindung in 11 und 12 zeigen, dass durch das erfindungsgemäße Verfahren zur Herstellung einer vertikal inhomogenen Platinverteilung in einem Halbleiterbauelement, wichtige Bauelemente Parameter – für Leistungsdioden z. B. der Durchlassspannungsabfall Vf, die Schaltverluste und die Softness des Rückstromverlaufs eingestellt werden können. Die Absenkung des Durchlassspannungsabfalls Vf durch die lokale Getterung des Platins kann durch eine Erhöhung der Platingettertemperatur kompensiert werden. Durch die Wahl von Temperatur und Zeit, kann die angestrebte Softness im Rückstromverlauf des Halbleiterbauelements eingestellt werden. Für eine Anwendung in einem Halbleiterbauelement kann durch diese Parameter ein Optimum zwischen Schaltverlusten und Softness im Rückstromverlauf eingestellt werden. Bei der Durchführung der Platindiffusion von der Anodenseite sollte darauf geachtet werden, dass bei der Entfernung der platinaufweisenden Rückstände durch eine Ätzsequenz die erforderlichen Oxiddicken, mit denen das Halbleiterbauelement teilweise von der Anodenseite her bedeckt sein kann, durch einen entsprechenden Vorhalt nicht unterschritten werden.
  • Das erfindungsgemäße Verfahren zur Herstellung einer vertikal inhomogenen Platinverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement beruht auf einer thermischen Platindiffusion, bei der die homogene Verteilung der Platinatome im Siliziumgitter durch einen gezielten Nachbehandlungsschritt gestört wird, so dass eine asymmetrische Platinverteilung resultiert. Bei dem Prozess der Platindiffusion kann z. B. auch eine natürliche Oxidschicht an der Halbleitersubstratoberfläche bzw. der Waferoberfläche vor der Platindiffusion durch eine Vorbehandlung mit Flußsäure entfernt werden. Ferner kann nach der Bildung der Platinsilizidschicht durch Bedampfen mit Platin, beispielsweise in einer Dicke von 10 nm bis 20 nm und Ausbilden einer Platinsilizidschicht durch einen Ofenprozess im Temperaturbereich von beispielsweise 470°C das überschüssige metallische Platin durch eine Ätzung mit Königswasser entfernt werden. An diesen Prozess kann sich dann die Eindiffusion von Platin in das kristalline Silizium aus der Platinsilizidschicht bei Temperaturen oberhalb der Silizierungstemperatur, beispielsweise im Temperaturbereich von 700°C bis 800°C anschließen. Zur Ausbildung von Kontakten an dem Halbleitersubstrat oder an dem Halbleiterbauelement kann ein Kontaktmetall aufgebracht werden und z. B. in einen Temperaturbereich von 300°C bis 500°C angesintert werden.
  • Bei der Herstellung von Dioden können zuerst die Emitter durch Erwärmen auf beispielsweise 800°C bis 1200°C voll ausgebildet, also hinreichend tief diffundiert und thermisch aktiviert werden. Dies kann zumindest für den p-Emitter, der gleichzeitig den pn-Übergang bildet, erforderlich sein, um durch eine hinreichende hohe Eindiffusionstiefe den für die dynamische Robustheit der Diode nötigen Abstand zu dem Kon takt, der z. B. Aluminium aufweisen kann, zu erreichen. Denkbar ist auch, dass sich nach der Platindiffusion zusätzliche Implantationsschritte anschließen, um den Emitter bzw. den ohmschen Kontakt zu einer Metallisierungsschicht zu verbessern.
  • In einem Halbleiterbauelemnt kann die Konzentration des eingebauten Platins berechnet werden. Beispielsweise liegen im Durchlassfall einer Diode die Konzentrationswerte von Elektronen und Löchern weit über der Basisdotierung und die charakteristische Größe für die Berechnung des Vf-Wertes ist die so genannte Hochinjektionslebensdauer τ, auch ambipolare Lebensdauer genannt, die von beiden Trägersorten bestimmt wird. Diese ergibt sich gemäß:
    Figure 00220001
  • Wobei σn und σp den Einfangquerschnitt für Elektronen und Löcher, vn bzw. vP die dazugehörige thermische Geschwindigkeit und NPt die Platinkonzentration bezeichnet. Der Vorfaktor kann zu 7.5 × 10–8 cm3 angenommen werden. Da die Vf-Werte der platindiffundierten Dioden nach 10 noch die Unsicherheit in Bezug auf den Emitterwirkungsgrad aufgrund der nicht vollständig ausgeheilten End-of-Range-Defekte, aber auch im Hinblick auf die vollständige Aktivierung des Dotierstoffes beinhalten, wird der Vf-Wert einer Diode betrachtet, die eine Stunde bei 500°C getempert wurde. Hierbei kann davon ausgegangen werden, dass durch diesen Schritt der gesamte Emitter aktiviert und die End-of-Range-Defekte so weit ausgeheilt sind, dass sie vernachlässigt werden können. Der experimentell erhaltene Vf-Wert sinkt auf 3.6 V. In einer Bauelementesimulation kann nun das τ so angepasst werden, dass der experimentelle Vf-Wert reproduziert werden kann. Daraus resultiert ein Wert von 8.4 μs. Setzt man diesen Wert und den oben genannten Wert für den Vorfaktor ein und löst die Gleichung nach NPt auf, so erhält man eine Platinkonzentration von NPt = 1.6 × 1012 cm–3. Dieser Wert ist ausreichend niedrig und sollte damit nach den obigen Ausführungen kein Problem darstellen.
    • 100
    Diffusion von Platin oder Gold
    102
    Entfernen der platin- oder goldaufweisenden Rückstände
    104
    Ausbilden einer Phosphor- oder bordotierten Randschicht
    105
    Erwärmen des Halbleitersubstrates
    106
    Erzeugen eines p-dotierten Gebietes
    107
    Erzeugen eines phosphordotierten n-Gebietes
    108
    Diffusion von Platin oder Gold
    109
    Entfernen der platin- oder goldaufweisenden Rückstände
    110
    Erwärmen des Halbleitersubstrates
    111
    Halbleitersubstrat
    112
    Erste Oberfläche des Halbleitersubstrats
    114
    Zweite Oberfläche des Halbleitersubstrats
    116
    Diagramm der Platinkonzentrationsverteilung
    118
    Erstes Gebiet mit einer Pt-Konzentration größer als C1
    120
    Zweites Gebiet mit einer Pt-Konzentration kleiner als C2
    122
    Halbleiterbauelement
    124
    p-dotiertes Gebiet des Halbleiterbauelementes
    126
    Erste Oberfläche des Halbleiterbauelementes
    128
    n-dotiertes Gebiet des Halbleiterbauelementes
    130
    Zweite Oberfläche des Halbleiterbauelementes
    200
    Platinkonzentrationsverlaufskurve nach einer herkömmlichen Diffusion
    202
    Platinkonzentrationsverlaufskurve nach einem herkömmlichen Getterprozess
    204
    Gradient der Platinkonzentrationsverlaufskurve nach dem herkömmlichen Getterprozess
    206
    Platinkonzentrationsverlaufskurve nach dem erfindungsgemäßen Verfahren
    208
    Gradient der Platinkonzentrationsverlaufskurve nach dem erfindungsgemäßen Verfahren
    220
    Rückstromverlaufskurve der Diode
    222
    Spannungsverlauf der Diode
    224
    Gatespannungsverlauf des Transistors
    226
    Rückstromabriss
    230
    Trägermaterial
    232
    Platinsilizidkristallite
    240
    Oberflächennaher Phosphordotierungspeak
    242
    Phosphordotierungskurve
    244
    Oxidschicht
    250
    Durchlassspannungsabfallskurve einer Leistungsdiode ohne Platindotierung
    252
    Durchlassspannungsabfallskurve einer Leistungsdiode mit Platindotierung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • - H. Zimmermann („Messung und Modellierung von Gold- und Platinprofilen in Silizium", Universität Erlangen Nürnberg 1991) [0037]

Claims (34)

  1. Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat mit einer ersten und einer zweiten Oberfläche, die der ersten Oberfläche gegenüberliegt, das folgendes aufweist: Diffundieren (100) von Platin oder Gold in das Halbleitersubstrat von einer der ersten und zweiten Oberfläche des Halbleitersubstrats; Entfernen (102) von an der einen der ersten und zweiten Oberfläche nach dem Eindiffundieren des Platins oder Gold zurückgebliebenen platin- oder goldaufweisenden Rückständen; Ausbilden (104) einer Phosphor- oder bordotierten Randschicht an der ersten oder zweiten Oberfläche; und Erwärmen (105) des Halbleitersubstrats zur lokalen Getterung des Platins oder Goldes durch die Phosphor- oder bordotierte Randschicht.
  2. Verfahren gemäß Anspruch 1, bei dem das Ausbilden einer Phosphor- oder bordotierten Randschicht an der ersten oder zweiten Oberfläche vor dem Diffundieren (100) von Platin in das Halbleitersubstrat von einer der ersten und zweiten Oberfläche des Halbleitersubstrats durchgeführt wird.
  3. Verfahren gemäß Anspruch 1 oder 2, bei dem das Ausbilden einer Phosphor- oder bordotierten Randschicht eine Implantation vor dem Eindiffundieren des Platins in das Halbleitersubstrat von einer der ersten und zweiten Oberfläche des Halbleitersubstrats aus und einer Implantation nach dem Eindiffundieren von Platin in das Halbeitersubstrat aufweist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die phosphor- oder bordotierte Randschicht eine Maximalkonzentration von mindestens 5 × 1018 cm–3 aufweist.
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, wobei das Eindiffundieren von Platin in Silizium aus einer Platinsilizidschicht bei Temperaturen zwischen 600°C und 1000°C oder zwischen 700°C und 800°C durchgeführt wird.
  6. Verfahren gemäß einem der Ansprüche 1 bis 5, wobei das Entfernen von an der einen der ersten und zweiten Oberfläche nach dem Eindiffundieren des Platins zurückgebliebenen platinaufweisenden Rückständen durch einen Ätzschritt mit einer sequenziellen Ätzung aus einer Ätzlösung, welche HF/HNO3 aufweist, und einer anschließenden Ätzung mit einer Ätzlösung die Königswasser aufweist, durchgeführt wird.
  7. Verfahren gemäß einem der Ansprüche 1 bis 6, wobei das Erwärmen (105) des Halbleitersubstrats zur lokalen Getterung des Platins bei einer Temperatur von 450°C bis 850°C oder von 500°C bis 750°C durchgeführt wird.
  8. Verfahren gemäß einem der Ansprüche 1 bis 7, wobei es sich bei dem Halbleitersubstrat um ein Siliziumsubstrat handelt, das Float-Zone-Siliziummaterial aufweist.
  9. Verfahren gemäß einem der Ansprüche 1 bis 8, wobei die Diffusion (100) von Platin in das Halbleitersubstrat so durchgeführt wird, dass das Halbleitersubstrat eine Platinmaximalkonzentration von 5 × 1014 cm–3 aufweist.
  10. Verfahren gemäß einem der Ansprüche 1 bis 9, wobei das Erwärmen (105) des Halbleitersubstrats zur lokalen Getterung des Platins durch die phosphor- oder bordotierte Randschicht über eine Dauer von einer halben Stunde bis zwölf Stunden durchgeführt wird.
  11. Verfahren gemäß einem der Ansprüche 1 bis 10, wobei das Erwärmen (105) so durchgeführt wird, dass sich in dem Halbleitersubstrat das eine Dicke L aufweist zwischen der ersten Oberfläche und der zweiten Oberfläche, eine vertikal inhomogenes Platindotierungsprofil ausbildet, wobei das Halbleitersubstrat über einen ersten Tiefenbereich einer Dicke größer L/6 hinweg eine erste Platindotierungskonzentration größer C1 und über einen zweiten Tiefenbereich einer Dicke größer L/6 hinweg eine zweite Platindotierungskonzentration kleiner als C2 aufweist, wobei C1 > 4 × C2 ist.
  12. Verfahren gemäß Anspruch einem der Ansprüche 1 bis 11, wobei das Erwärmen (105) so durchgeführt wird, dass sich der zweite Tiefenbereich mit einer zweiten Platindotierungskonzentration C2 über eine Dicke von 50 μm–600 μm erstreckt.
  13. Verfahren zur Herstellung eines Halbleiterbauelements in einem Halbleitersubstrat mit einer ersten und einer zweiten Oberfläche, die der ersten Oberfläche gegenüberliegt; Erzeugen (106) eines p-dotierten Gebietes an der ersten Oberfläche; Erzeugen (107) eines n-dotierten Gebietes an der zweiten Oberfläche, wobei das n-dotierte Gebiet mit Phosphor dotiert ist, um eine phosphordotierte Randschicht an der zweiten Oberfläche zu bilden; Eindiffundieren (108) von Platin oder Gold von einer der ersten und der zweiten Oberfläche; Entfernen (109) von an der einen der ersten und der zweiten Oberfläche nach dem Eindiffundieren des Platins oder Goldes zurückgebliebenen platin- oder goldaufweisenden Rückständen; Erwärmen (110) des Halbleitersubstrats zur lokalen Getterung des Platins oder des Goldes durch eine phosphordotierte Randschicht und damit zur Ausbildung einer vertikalen inhomogenen Platin- oder Goldverteilung in dem Halbleiterbauelement durch die phosphordotierte Randschicht.
  14. Verfahren gemäß Anspruch 13, wobei es sich bei dem Halbleitersubstrat um Float-Zone-Siliziummaterial handelt und sowohl die p-dotierten Gebiete als auch die n-dotierten Gebiete vor dem Eindiffundieren von Platin durch Erwärmung auf Temperaturen von 800°C bis 1200°C thermisch aktiviert werden.
  15. Verfahren gemäß Anspruch 13, wobei es sich bei dem Halbleitersubstrat um Float-Zone-Siliziummaterial handelt, wobei die p-dotierten Gebiete durch eine Erwärmung auf Temperaturen von 800°C bis 1200°C thermisch aktiviert werden, und wobei die mit Phosphor dotierten n-Gebiete erst nach dem Eindiffundieren von Platin erzeugt werden.
  16. Verfahren gemäß Anspruch 13, wobei es sich bei dem Halbleitersubstrat um Float-Zone-Siliziummaterial handelt, wobei die p-dotierten Gebiete durch Erwärmen auf Temperaturen von 800°C bis 1200°C thermisch aktiviert werden, und wobei das Erzeugen der mit Phosphor dotierten n-Gebiete in zwei Teilschritten erfolgt, wobei der erste Teilschritt vor dem Eindiffundieren von Platin stattfindet und der zweite Schritt nach dem Eindiffundieren von Platin durchgeführt wird, und wobei das Eindiffundieren so durchgeführt wird, dass die phosphordotierte Randschicht zur Getterung des Platins in dem Halbleiterbauelement eine Maximalkonzentration von minimal 5 × 1018 cm–3 aufweist.
  17. Verfahren gemäß einem der Ansprüche 13 bis 16, wobei das Entfernen (109) von an dem einen der ersten und zweiten Oberfläche nach dem Eindiffundieren des Platins zurückgebliebenen platinaufweisenden Rückständen durch einen Ätzschritt mit einer sequentiellen Ätzung aus einer Ätzlösung, welche HF/HNO3 aufweist und einer anschließenden Ätzung mit einer Ätzlösung, die Königswasser aufweist, durchgeführt wird.
  18. Verfahren gemäß einem der Ansprüche 13 bis 17, wobei das Erwärmen (110) eines Halbleitersubstrats zur lokalen Getterung des Platins und damit zur Ausbildung einer vertikal inhomogenen Platinverteilung in dem Halbleiterbauelement durch die phosphordotierte Randschicht, in einem Temperaturbereich von 450°C bis 850°C oder von 500°C bis 750°C durchgeführt wird.
  19. Verfahren gemäß einem der Ansprüche 13 bis 18, wobei die Diffusion (108) von Platin von einer der ersten und zweiten Oberfläche so durchgeführt wird, dass das Halbleiterbauelement eine Platinmaximalkonzentration von 5 × 1014 cm–3 aufweist.
  20. Verfahren gemäß einem der Ansprüche 13 bis 19, wobei das Erwärmen (110) des Halbleitersubstrats zur lokalen Getterung des Platins über eine Dauer von einer halben Stunde bis zwölf Stunden durchgeführt wird.
  21. Verfahren gemäß einem der Ansprüche 13 bis 20, wobei das Erwärmen (110) des Halbleitersubstrats so durchgeführt wird, dass sich in dem Halbleiterbauelement, das eine Dicke L aufweist eine vertikal inhomogenes Platindotierungsprofil ausbildet, wobei das Halbleiterbauelement über einen ersten Tiefenbereich einer Dicke größer L/6 hinweg eine erste Platindotierungskonzentration größer C1 und über einen zweiten Tiefenbereich einer Dicke größer L/6 hinweg eine zweite Platindotierungskonzentration kleiner als C2 aufweist, wobei C1 > 4 × C2 ist.
  22. Verfahren gemäß einem der Ansprüche 13, 14, 15, 17, 19, 20, 21, wobei eine bordotierte Randschicht an der ersten oder zweiten Oberfläche erzeugt wird, und wobei das lokale Gettern des Platins und damit das Ausbilden einer vertikal inhomoge nen Platinverteilung in dem Halbleiterbauelement durch Erwärmen der bordotierten Randschicht durchgeführt wird.
  23. Halbleitersubstrat mit folgenden Merkmalen: ein Halbleitersubstrat einer Dicke L, mit einer ersten und einer zweiten Oberfläche, die der ersten Oberfläche gegenüberliegt, mit einem vertikal inhomogenen Platin- oder Golddotierungsprofil, das über einen ersten Tiefenbereich einer Dicke größer L/6 hinweg eine erste Platin- oder Golddotierungskonzentration größer als C1 und über einen zweiten Tiefenbereich einer Dicke größer L/6 hinweg eine zweite Platin- oder Golddotierungskonzentration kleiner als C2 aufweist, wobei C1 > 4 × C2 ist.
  24. Halbleitersubstrat gemäß Anspruch 23, wobei es sich bei dem Halbleitersubstrat um Float-Zone-Siliziummaterial handelt.
  25. Halbleitersubstrat gemäß einem der Ansprüche 23 bis 24, wobei der erste Tiefenbereich einer Dicke größer L/4 hinweg eine erste Platindotierungskonzentration größer als C1 und über einen zweiten Tiefenbereich einer Dicke größer L/4 hinweg eine zweite Platindotierungskonzentration kleiner als C2 aufweist, wobei C1 > 4 × C2 ist.
  26. Halbleitersubstrat gemäß einem der Ansprüche 23 bis 25, wobei der erste Tiefenbereich eine Dicke größer L/6 hinweg eine erste Platindotierungskonzentration größer als C1 und über einen zweiten Tiefenbereich einer Dicke L/6 hinweg eine zweite Dotierungskonzentration C2 aufweist, wobei C1 > 10 × C2 ist.
  27. Halbleiterbauelement einer Dicke L mit folgenden Merkmalen: einem p-dotierten Gebiet; einem n-dotierten Gebiet; einem vertikal inhomogenen Platin- oder Golddotierungsprofil, das über einen ersten Tiefenbereich einer Dicke größer L/6 hinweg eine erste Platin- oder Golddotierungskonzentration größer als C1 und über einen zweiten Tiefenbereich einer Dicke größer L/6 hinweg eine zweite Platin- oder Golddotierungskonzentration kleiner als C2 aufweist, wobei C1 > 4 × C2 ist.
  28. Halbleiterbauelement gemäß Anspruch 27, wobei das Halbleiterbauelement Float-Zone-Siliziummaterial aufweist.
  29. Halbleiterbauelement gemäß einem der Ansprüche 27 bis 28, wobei der erste Tiefenbereich einer Dicke größer L/4 hinweg eine Platinsdotierungskonzentration größer als C1 und über einen zweiten Tiefenbereich einer Dicke größer L/4 hinweg eine zweite Platindotierungskonzentration kleiner als C2 aufweist, wobei C1 > 4 × C2 ist.
  30. Halbleiterbauelement gemäß einem der Ansprüche 27 bis 29, wobei der erste Tiefenbereich einer Dicke größer L/6 hinweg eine erste Platindotierungskonzentration größer als C1 und über einen zweiten Tiefenbereich einer Dicke größer L/6 hinweg eine zweite Platindotierungskonzentration kleiner als C2 aufweist, wobei C1 > 10 × C2 ist.
  31. Halbleiterbauelement gemäß einem der Ansprüche 27 bis 30, wobei das Platindotierungsprofil zwischen dem ersten Tiefenbereich und dem zweiten Tiefenbereich einen Gradienten mit einem Abfall der Platindotierungskonzentration um mindestens einer Zehnerpotenz pro 100 μm Halbleiterdiodendicke L aufweist.
  32. Halbleiterbauelement gemäß einem der Ansprüche 27 bis 31, wobei der zweite Tiefenbereich mit einer zweiten Platin dotierungskonzentration C2 eine Dicke von 50 μm bis 600 μm aufweist.
  33. Halbleiterbauelement gemäß einem der Ansprüche 27 bis 32, wobei das Halbleiterbauelement eine Diode ist.
  34. Halbleiterbauelement gemäß einem der Ansprüche 27 bis 33, wobei das Halbleiterbauelement ein Isolated-Gate-Bipolar-Transistor ist.
DE102007020039A 2007-04-27 2007-04-27 Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement Active DE102007020039B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102007020039A DE102007020039B4 (de) 2007-04-27 2007-04-27 Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement
US12/110,090 US8440553B2 (en) 2007-04-27 2008-04-25 Method of producing a vertically inhomogeneous platinum or gold distribution in a semiconductor substrate and in a semiconductor device
US13/865,691 US8999826B2 (en) 2007-04-27 2013-04-18 Method of producing a vertically inhomogeneous platinum or gold distribution in a semiconductor substrate and in a semiconductor device
US14/664,825 US9263529B2 (en) 2007-04-27 2015-03-21 Semiconductor device with vertically inhomogeneous heavy metal doping profile

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007020039A DE102007020039B4 (de) 2007-04-27 2007-04-27 Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE102007020039A1 true DE102007020039A1 (de) 2008-10-30
DE102007020039B4 DE102007020039B4 (de) 2011-07-14

Family

ID=39777517

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007020039A Active DE102007020039B4 (de) 2007-04-27 2007-04-27 Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement

Country Status (2)

Country Link
US (3) US8440553B2 (de)
DE (1) DE102007020039B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009051317A1 (de) 2009-10-29 2011-06-01 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Halbleiterbauelement sowie Halbleiterbauelement
US9209027B1 (en) 2014-08-14 2015-12-08 Infineon Technologies Ag Adjusting the charge carrier lifetime in a bipolar semiconductor device

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007020039B4 (de) * 2007-04-27 2011-07-14 Infineon Technologies Austria Ag Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement
US8779462B2 (en) 2008-05-19 2014-07-15 Infineon Technologies Ag High-ohmic semiconductor substrate and a method of manufacturing the same
US8471307B2 (en) * 2008-06-13 2013-06-25 Texas Instruments Incorporated In-situ carbon doped e-SiGeCB stack for MOS transistor
DE102008035816B4 (de) * 2008-07-31 2011-08-25 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG, 01109 Leistungssteigerung in PMOS- und NMOS-Transistoren durch Verwendung eines eingebetteten verformten Halbleitermaterials
US8580667B2 (en) * 2010-12-14 2013-11-12 Alpha And Omega Semiconductor Incorporated Self aligned trench MOSFET with integrated diode
WO2013035817A1 (ja) * 2011-09-08 2013-03-14 富士電機株式会社 半導体装置および半導体装置の製造方法
EP2871679B1 (de) * 2012-07-03 2019-02-06 Shindengen Electric Manufacturing Co., Ltd. Halbleiterbauelement
US9349799B2 (en) 2014-08-14 2016-05-24 Infineon Technologies Ag Adjusting the charge carrier lifetime in a bipolar semiconductor device
WO2016051973A1 (ja) 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102014119088A1 (de) 2014-12-18 2016-06-23 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements und eines Halbleitersubstrats
US20160211258A1 (en) * 2015-01-05 2016-07-21 Maxpower Semiconductor Inc. Reverse-Conducting Gated-Base Bipolar-Conduction Devices and Methods with Reduced Risk of Warping
DE102015112919B4 (de) * 2015-08-06 2019-12-24 Infineon Technologies Ag Halbleiterbauelemente, eine Halbleiterdiode und ein Verfahren zum Bilden eines Halbleiterbauelements
CN105428234B (zh) * 2015-11-14 2019-02-15 中国振华集团永光电子有限公司（国营第八七三厂） 一种平面型三极管芯片的制备方法
US10276362B2 (en) * 2016-04-29 2019-04-30 Infineon Technologies Ag Method for processing a semiconductor region and an electronic device
KR102568778B1 (ko) 2016-05-12 2023-08-22 삼성디스플레이 주식회사 박막트랜지스터 및 이를 포함하는 표시 장치
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
CN109148605B (zh) * 2017-06-19 2022-02-18 比亚迪半导体股份有限公司 快恢复二极管及制备方法、电子设备
CN109671625A (zh) * 2017-10-13 2019-04-23 华润微电子（重庆）有限公司 快恢复二极管的制备方法
CN110473913A (zh) * 2019-09-11 2019-11-19 厦门芯达茂微电子有限公司 一种反向导通场截止型igbt及其制作方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL241982A (de) * 1958-08-13 1900-01-01
US3473976A (en) * 1966-03-31 1969-10-21 Ibm Carrier lifetime killer doping process for semiconductor structures and the product formed thereby
US3440113A (en) * 1966-09-19 1969-04-22 Westinghouse Electric Corp Process for diffusing gold into semiconductor material
US3486950A (en) * 1967-04-26 1969-12-30 Motorola Inc Localized control of carrier lifetimes in p-n junction devices and integrated circuits
DE1942838A1 (de) * 1968-08-24 1970-02-26 Sony Corp Verfahren zur Herstellung integrierter Schaltungen
US3625781A (en) * 1969-05-09 1971-12-07 Ibm Method of reducing carrier lifetime in semiconductor structures
US3860947A (en) * 1970-03-19 1975-01-14 Hiroshi Gamo Thyristor with gold doping profile
US3660156A (en) * 1970-08-19 1972-05-02 Monsanto Co Semiconductor doping compositions
US3658584A (en) * 1970-09-21 1972-04-25 Monsanto Co Semiconductor doping compositions
US4140560A (en) * 1977-06-20 1979-02-20 International Rectifier Corporation Process for manufacture of fast recovery diodes
JPS55102266A (en) * 1979-01-31 1980-08-05 Fujitsu Ltd Fabricating method of semiconductor device
DE3037316C2 (de) * 1979-10-03 1982-12-23 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren zur Herstellung von Leistungsthyristoren
JPS5821342A (ja) * 1981-07-31 1983-02-08 Hitachi Ltd 半導体装置
US4702941A (en) * 1984-03-27 1987-10-27 Motorola Inc. Gold metallization process
CH668860A5 (de) 1986-02-05 1989-01-31 Bbc Brown Boveri & Cie Halbleiterbauelement und verfahren zu dessen herstellung.
WO1990007796A1 (en) * 1989-01-03 1990-07-12 Massachusetts Institute Of Technology Insulator films on diamond
US4925812A (en) * 1989-09-21 1990-05-15 International Rectifier Corporation Platinum diffusion process
IT1244119B (it) * 1990-11-29 1994-07-05 Cons Ric Microelettronica Processo di introduzione e diffusione di ioni di platino in una fetta di silicio
IT1245365B (it) * 1991-03-28 1994-09-20 Cons Ric Microelettronica Struttura integrata di dispositivo bipolare di potenza ad elevata densita' di corrente e diodo veloce e relativo processo di fabbricazione
DE4236300A1 (de) * 1992-10-28 1994-05-11 Telefunken Microelectron Verfahren zur Herstellung von Halbleiterbauelementen mit geringer Schaltzeit
DE4310444C2 (de) 1993-03-31 1995-05-11 Semikron Elektronik Gmbh Schnelle Leistungsdiode
US5412242A (en) * 1993-04-14 1995-05-02 Yeda Research And Development Co., Ltd. Semiconductor device with p-n junction based on dopant profile in equilibrium with internal electric field created by this junction
US6043548A (en) * 1993-04-14 2000-03-28 Yeda Research And Development Co., Ltd. Semiconductor device with stabilized junction
DE10031461B4 (de) 2000-06-28 2006-06-29 Infineon Technologies Ag Hochvolt-Diode
US7015562B2 (en) 2000-06-28 2006-03-21 Infineon Technologies Ag High-voltage diode
CA2482258A1 (en) * 2001-04-17 2002-10-24 California Institute Of Technology A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby
US6777317B2 (en) * 2001-08-29 2004-08-17 Ultratech Stepper, Inc. Method for semiconductor gate doping
JP4539011B2 (ja) * 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
KR100468865B1 (ko) * 2003-06-18 2005-01-29 삼성전자주식회사 이차원적인 도펀트 분포의 분석을 위한 선택적 전기화학에칭방법
WO2005045884A2 (en) * 2003-11-10 2005-05-19 Ramot At Tel-Aviv Universitiy Ltd. Optical amplification in semiconductors
US7361946B2 (en) * 2004-06-28 2008-04-22 Nitronex Corporation Semiconductor device-based sensors
DE102004047749B4 (de) * 2004-09-30 2008-12-04 Infineon Technologies Austria Ag Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren
US8461648B2 (en) * 2005-07-27 2013-06-11 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
US7655489B2 (en) * 2005-10-19 2010-02-02 The University Of Notre Dame Du Lac Monolithically-pumped erbium-doped waveguide amplifiers and lasers
DE102005056426B4 (de) * 2005-11-28 2012-03-15 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
US20070228505A1 (en) * 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
DE102006035630B4 (de) * 2006-07-31 2012-12-06 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterbauelements
US7858406B2 (en) * 2007-02-06 2010-12-28 Infineon Technologies Ag Semiconductor device test structures and methods
US7615847B2 (en) * 2007-03-23 2009-11-10 Infineon Technologies Austria Ag Method for producing a semiconductor component
DE102007020039B4 (de) * 2007-04-27 2011-07-14 Infineon Technologies Austria Ag Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Del Cañinzo et al.: "Influencce of depth-inhomo- geneity of lifetime in silicon solar cells", In: J. Electrochem. Soc., ISSN 0013-4651, 2002, 149, G522-G525
Del Cañinzo et al.: "Influencce of depth-inhomogeneity of lifetime in silicon solar cells", In: J. Electrochem. Soc., ISSN 0013-4651, 2002, 149, G522-G525 *
H. Zimmermann ("Messung und Modellierung von Gold- und Platinprofilen in Silizium", Universität Erlangen Nürnberg 1991)
S. Coffa et al.: "Kinetics and thermodynamics constraints in Pt gettering by P diffusion in Si", In: J. Appl. Phys., ISSN 0021-8979, 1996, 80, 161- 166
S. Coffa et al.: "Kinetics and thermodynamics constraints in Pt gettering by P diffusion in Si", In: J. Appl. Phys., ISSN 0021-8979, 1996, 80, 161166 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009051317A1 (de) 2009-10-29 2011-06-01 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Halbleiterbauelement sowie Halbleiterbauelement
US9209027B1 (en) 2014-08-14 2015-12-08 Infineon Technologies Ag Adjusting the charge carrier lifetime in a bipolar semiconductor device

Also Published As

Publication number Publication date
US20080296612A1 (en) 2008-12-04
US9263529B2 (en) 2016-02-16
US20150194491A1 (en) 2015-07-09
US8440553B2 (en) 2013-05-14
US8999826B2 (en) 2015-04-07
DE102007020039B4 (de) 2011-07-14
US20130228903A1 (en) 2013-09-05

Similar Documents

Publication Publication Date Title
DE102007020039B4 (de) Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement
DE102012102341B4 (de) Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
EP1979934B1 (de) Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement
DE112019001123B4 (de) Halbleitervorrichtung und herstellungsverfahren davon
DE102008024464B4 (de) Halbleitervorrichtung
DE10330571B4 (de) Vertikales Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Randbereich und Herstellungsverfahren dafür
DE112015001055B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102012209429B4 (de) Leistungshalbleiterbauelemente mit hoher spannungsfestigkeit und verfahren zu deren herstellung
DE102013216195B4 (de) Verfahren zur Nachdotierung einer Halbleiterscheibe
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE102018205274B4 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE112010004241T5 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE102006002903A1 (de) Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement
DE102017130355A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102015114429B4 (de) Partikelbestrahlungsgerät, Strahlmodifikatorvorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Junctionabschlussextensionszone
DE112015006631T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015108929A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Feldstoppzone
DE102014118328A1 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements
DE3037316A1 (de) Verfahren zur herstellung von leistungs-schaltvorrichtungen
DE112019002290T5 (de) Halbleitervorrichtung und verfahren zum herstellen
DE102004039209B4 (de) Verfahren zur Herstellung einer n-dotierten Feldstoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Feldstoppzone
DE112020002227T5 (de) Halbleitervorrichtung
DE102007017788A1 (de) Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper sowie damit hergestelltes Halbleiterbauelement
DE112020002205T5 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE102005032074A1 (de) Halbleiterbauelement mit Feldstopp

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20111015