DE102009051317A1

DE102009051317A1 - Verfahren zur Herstellung eines Halbleiterbauelement sowie Halbleiterbauelement

Info

Publication number: DE102009051317A1
Application number: DE200910051317
Authority: DE
Inventors: Gerhard Schmidt; Stefan Padlesak; Holger Schulze; Petra Fischer
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2009-10-29
Filing date: 2009-10-29
Publication date: 2011-06-01
Anticipated expiration: 2029-10-30
Also published as: DE102009051317B4

Abstract

Es wird ein Verfahren zur Herstellung eines Halbleiterbauelements bereitgestellt. Das Verfahren umfasst das Bereitstellen eines Siliziumhalbleitersubstrats mit einer ersten Oberfläche (S11), das Abscheiden einer geringen Menge an Edelmetall oder Schwermetall zumindest auf die erste Oberfläche mittels stromloser galvanischer Abscheidung, wobei die Menge an abgeschiedenem Edelmetall oder Schwermetall so gewählt ist, dass sie nicht zur Ausbildung einer Edelmetallsilizidschicht oder Schwermetallsilizidschicht ausreicht (S12), und das Durchführen einer Temperaturbehandlung zum Eindiffundieren des Edelmetalls oder Schwermetalls in das Siliziumhalbleitersubstrat (S13).

Description

Die vorliegende Beschreibung betrifft Ausführungsformen von Verfahren zur Herstellung von Halbleiterbauelementen, insbesondere von Leistungshalbleiterbauelementen, sowie Halbleiterbauelemente.
HINTERGRUND
Zum Steuern von induktiven Lasten wie z. B. Elektromotoren in sogenannten Spannungszwischenkreisumrichtern für drehzahlveränderliche Antriebe, die sowohl im Consumer-Bereich (Beispiele sind hier Waschmaschine und Klimageräte) als auch in der Antriebstechnik für Bahn und Industrie Anwendung finden, werden heute im höheren Spannungsbereich schnell schaltende Leistungshalbleiterbauelemente und insbesondere MOS-Leistungstransistoren wie IGBTs (Insulated Gate Bipolar Transistor) eingesetzt.
Diese Bauelemente sind je nach Einsatzgebiet auf ein Sperrvermögen von 600 V bis hin zu 6,5 kV dimensioniert. Durch wechselseitiges Ein- und Ausschalten in einer Brückenschaltung wird am Ausgang die gewünschte Frequenz erzeugt (Pulsweitenmodulation). Um die Schaltverluste so gering wie möglich zu halten, wird eine hohe Schaltgeschwindigkeit angestrebt. Aufgrund der induktiven Last kann beim plötzlichen Abschalten jedoch eine hohe Induktionsspannung entstehen, die den aktiven Schalter zerstören würde. Deshalb wird typischerweise in einem Parallelzweig eine Freilaufdiode vorgesehen, die den durch die Induktivität getriebenen Stromfluss weiter führt. Beim Wiedereinschalten des Transistors wird der gegebenenfalls noch durch die Diode fließende Strom auf den IGBT abkommutiert. Dabei bestimmt die Einschaltgeschwindigkeit des Transistors die Steilheit des Stromrückgangs in der Diode, das sogenannte dI/dt (I = Strom, t = Zeit).
Für die Schaltverluste ist neben der Schaltgeschwindigkeit und dem Vorstrom die sogenannte Speicherladung im Halbleiterbauelement bestimmend. Deren Höhe wird durch die Schnelligkeit der Rekombination von Elektronen und Löchern, die den Strom in Vorwärtsrichtung tragen, während des Ausräumvorgangs der Driftzone des Leistungshalbleiterbauelements, beispielsweise einer Diode, bestimmt. Die charakteristische Zeitkonstante hierfür ist die sogenannte Minoritätsladungsträger-Lebensdauer, üblicherweise und im Folgenden abgekürzt mit dem griechischen Symbol τ.
Um die Schaltverluste abzusenken, ist es erstrebenswert, die Minoritätsladungsträger-Lebensdauer τ abzusenken. Eine Möglichkeit hierfür besteht in der Eindiffusion von Schwermetallen wie Gold oder Platin in die Driftzone des Halbleiterbauelementes. Diese bilden Störstellen im Halbleitergitter mit einem Energieniveau im Bereich der Bandmitte und führen auf Grund des damit verbundenen hohen Einfangquerschnittes sowohl für Elektronen als auch für Löcher zu einer effektiven Erhöhung der Rekombinationsrate.
Platin bzw. Gold werden bei herkömmlichen Verfahren zunächst als Schicht aufgedampft, die dann durch einen Ofenprozess in eine Silizidschicht umgewandelt wird. Danach wird überschüssiges metallisches Platin bzw. Gold durch eine Königswasser-Ätzung entfernt. Im Anschluss daran erfolgt die Eindiffusion von Platin bzw. Gold in den Siliziumkristall aus der Silizidschicht bei einer zweiten Temperaturbehandlung. Anschließend wird das Kontaktmetall aufgebracht und an den Halbleiterkörper angesintert.
Alternativ kann für die Einstellung der Minoritätsladungsträger-Lebensdauer τ auch die Bestrahlung mit hochenergetischen Teilchen wie Elektronen, Protonen oder Helium eingesetzt werden. Doch können diese vor allem bei MOS-Bauelementen mir integrierter Rückwärtsdiode wie beispielsweise einem rückwärtsleitenden IGBT (RC-IGBT = Reverse Conducting IGBT) zu unerwünschten Nebenwirkungen wie der Schädigung des Gateoxids führen. Deshalb sind je nach Anwendung beide Techniken im Einsatz.
KURZDARSTELLUNG
Gemäß einer Ausführungsform wird ein Verfahren zur Herstellung eines Halbleiterbauelements bereitgestellt. Das Verfahren umfasst das Bereitstellen eines Siliziumhalbleitersubstrats mit einer ersten Oberfläche, das Abscheiden einer geringen Menge an Edelmetall oder Schwermetall zumindest auf die ersten Oberfläche mittels stromloser galvanischer Abscheidung, wobei die Menge an abgeschiedenem Edelmetall oder Schwermetall so gewählt ist, dass sie nicht zur Ausbildung einer Edelmetallsilizidschicht oder Schwermetallsilizidschicht ausreicht, und das Durchführen einer Temperaturbehandlung zum Eindiffundieren des Edelmetalls oder Schwermetall in das Siliziumhalbleitersubstrat.
Gemäß einer weiteren Ausführungsform wird ein Verfahren zur Herstellung eines Halbleiterbauelements bereitgestellt. Das Verfahren umfasst das Bereitstellen eines Siliziumhalbleitersubstrats mit einer ersten Oberfläche, das Abscheiden einer Edelmetallschicht oder Schwermetall zumindest auf die ersten Oberfläche mittels stromloser galvanischer Abscheidung, das Durchführen einer ersten Temperaturbehandlung zur Bildung einer Edelmetallsilizidschicht oder Schwermetallsilizidschicht, das Durchführen einer zweiten Temperaturbehandlung zum Eindiffundieren des Edelmetalls oder Schwermetall aus der Edelmetallsilizidschicht oder Schwermetallsilizidschicht in das Siliziumhalbleitersubstrat bei einer Temperatur, die oberhalb der Silizierungstemperatur für das Edelmetall oder Schwermetall liegt, und das Entfernen der Edelmetallsilizidschicht oder Schwermetallsilizidschicht von der ersten Oberfläche.
Gemäß einer Ausführungsform wird ein Halbleiterbauelement vorgeschlagen, das ein Siliziumhalbleitersubstrat mit einer ersten und einer zweiten Oberfläche aufweist. Das Halbleiterbauelement umfasst weiterhin ein erstes Dotierungsgebiet vom ersten Leitungstyp und ein zweites Dotierungsgebiet vom zweiten Leitungstyp, die einen pn-Übergang im Siliziumhalbleitersubstrat bilden. Das Siliziumhalbleitersubstrat ist mit einem Edelmetall oder einem Schwermetall dotiert, wobei die erste und zweite Oberfläche edelmetallsilizid- und schwermetallsilizidfrei ist.
Weitere Ausführungsformen, Modifikationen und Verbesserungen des Halbleiterbauelements und des Verfahrens ergeben sich anhand der folgenden Beschreibung und den beigefügten Ansprüchen.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Die beiliegenden Zeichnungen sollen ein besseres Verständnis der vorliegenden Erfindung vermitteln und sind Teil dieser Beschreibung. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung der Prinzipien der Erfindung. Andere Ausführungsformen und viele der damit einhergehenden Vorteile der vorliegenden Erfindung sind unter Bezugnahme auf die folgende ausführliche Beschreibung ohne weiteres verständlich. Die Elemente der Zeichnungen sind relativ zueinander und nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
1 zeigt die prinzipielle Verfahrensführung gemäß einer Ausführungsform.
2 zeigt die prinzipielle Verfahrensführung gemäß einer Ausführungsform.
3A zeigt die Herstellung einer Diode und 3B und 3C zeigen das Aufbringen einer Platinschicht bei der Herstellung von IGBTs mit und ohne integrierter Freilaufdiode.
4 zeigt den Konzentrationsverlauf von substitutionell eingebautem Platin nach einer Eindiffusion bei 775°C über die vertikale Tiefe eines Halbleitersubstrats.
5 zeigt die statistische Verteilung der Dioden-Flussspannung bei einem Nennstrom von 75 A, entsprechend 2,2 A/mm², eines mittels galvanischer Platin-Abscheidung prozessierten Halbleitersubstrats und eines Referenzhalbleitersubstrats, bei dem Platin aufgedampft wurde.
6 zeigt einen Vergleich der Schalttransienten beim Abkommutieren von Dioden, bei denen das Platin galvanisch abgeschieden wurde, mit Referenzdioden, bei denen das Platin aufgedampft wurde.
7 zeigt einen DLTS-Temperaturscan bei einer Sperrspannung von –5 V am Schottky-Kontakt aus Au auf der Chipvorderseite bei Referenzdioden und Dioden, die nach Ausführungsbeispielen hergestellt wurden.
8 zeigt Platinsilizidausscheidungen an der Oberfläche eines Halbleitersubstrats, die bei der herkömmlichen Prozessführung entstehen.
9 zeigt die Oberfläche eines Halbleitersubstrats nach der Platindiffusion gemäß einer Ausführungsform.
DETAILLIERTE BESCHREIBUNG
In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung verwirklicht werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa ”oben” ”Ober-”, ”unten”, ”Unter-”, ”Vorderseite”, ”Rückseite”, ”vorderer”, bzw. ”hinterer” unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen der vorliegenden Erfindung in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen.
Jede der hierin erläuterten Ausführungsformen bzw. Beispiele stellt keine Beschränkung der beigefügten Ansprüche dar. Beispielsweise können als Teil einer Ausführungsform dargestellte oder beschriebene Merkmale mit oder in Verbindung mit anderen Ausführungsformen verwendet werden, um noch weitere Ausführungsformen zu ergeben. Es ist beabsichtigt, dass die vorliegende Beschreibung solche Modifikationen und Variationen umfasst. Die Beispiele werden unter Verwendung spezifischer Sprache beschrieben, die nicht als den Schutzbereich der beigefügten Ansprüche beschränkend ausgelegt werden soll.
Der Ausdruck „lateral”, wie er in dieser Spezifikation verwendet wird, soll eine Orientierung parallel zur Hauptoberfläche eines Halbleitersubstrats beschreiben.
Der Ausdruck „vertikal”, wie er in dieser Spezifikation verwendet wird, soll eine Orientierung beschreiben, die senkrecht zur Hauptoberfläche des Halbleitersubstrats angeordnet ist.
In dieser Spezifikation wird eine zweite Oberfläche eines Halbleitersubstrats als durch die untere oder rückseitige Oberfläche gebildet angesehen, während eine erste Oberfläche als durch die Hauptoberfläche, auch als eine obere oder Frontoberfläche bezeichnet, des Halbleitersubstrats gebildet angesehen wird. Die Ausdrücke „oben” und „unten”, wie sie in dieser Spezifikation verwendet werden, beschreiben deshalb einen Ort eines strukturellen Merkmals relativ zu einem anderen strukturellen Merkmal unter Berücksichtigung dieser Orientierung.
In dieser Spezifikation beschriebene und in den Zeichnungen dargestellte Ausführungsformen betreffen, ohne darauf beschränkt zu sein, bipolare und unipolare Leistungshalbleiterbauelemente und insbesondere Bauelemente, die durch einen Feldeffekt gesteuert werden, wie etwa FETs und IGBTs, sowie Dioden.
In dieser Spezifikation wird n-dotiert als ein erster Leitfähigkeitstyp bezeichnet, während p-dotiert als ein zweiter Leitfähigkeitstyp bezeichnet wird. Es braucht nicht erwähnt zu werden, dass die Halbleiterbauelemente mit entgegengesetzten Dotierungsbeziehungen ausgebildet werden können, so dass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann. Weiterhin zeigen die Figuren der Zeichnungen relative Dotierungskonzentrationen durch Anzeigen von „–” oder „+” bei dem Dotierungstyp. Beispielsweise bedeutet „n–” eine Dotierungskonzentration, die geringer ist als die Dotierungskonzentration eines „n”-Dotierungsgebiets, während ein „n+”-Dotierungsgebiet eine größere Dotierungskonzentration als das „n”-Dotierungsgebiet aufweist. Das Anzeigen der relativen Dotierungskonzentration bedeutet jedoch nicht notwendigerweise, dass Dotierungsgebiete mit der gleichen relativen Dotierungskonzentration die gleiche absolute Dotierungskonzentration aufweisen, sofern nicht etwas anderes angegeben ist. Beispielsweise können zwei verschiedene n+-Gebiete verschiedene absolute Dotierungskonzentrationen aufweisen. Das gleiche gilt beispielsweise für ein n+- und ein p+-Gebiet.
Mit Bezug auf 1 wird nachfolgend eine erste Ausführungsform am Beispiel von Platin als Edelmetall beschrieben, ohne darauf beschränkt zu sein. Andere Edelmetalle wie Gold und Palladium oder Schwermetalle wie Eisen und Kupfer können ebenfalls verwendet werden.
Zunächst wird ein Halbleitersubstrat bereitgestellt (S11), bei dem es sich typischerweise um ein Siliziumhalbleitersubstrat handelt. Das Halbleitersubstrat weist typischerweise eine erste und eine zweite Oberfläche auf, die einander gegenüberliegen. Auf eine der beiden Oberflächen oder auf beide Oberflächen wird nachfolgend mittels stromloser galvanischer Abscheidung eine vorbestimmte Menge von Platin aufgebracht (S12). Die Menge an abgeschiedenem Platin ist dabei so gewählt, das sie noch unterhalb einer kritischen Menge liegt, welche für die Ausbildung einer metallurgischen Platinsilizidschicht erforderlich ist. Dadurch wird die Ausbildung einer Platinsilizidschicht verhindert. Anschließend wird das abgeschiedene Platin in das Halbleitersubstrat mittels einer Temperaturbehandlung eindiffundiert (S13). Auf Grund der sehr geringen Menge an abgeschiedenem Platin scheidet sich nach der Temperaturbehandlung kein metallisches Platin oder Platinsilizid an der Oberfläche des Halbleitersubstrats aus bzw. segregiert dort. Nachfolgende Reinigungsprozesse zum Entfernen von Platinrückständen oder Platinsilizidrückständen sind somit nicht mehr erforderlich. Dadurch vereinfacht sich die Herstellung des Halbleiterbauelements erheblich. Im Ergebnis ist das Halbleitersubstrat daher im Wesentlich silizidfrei, wobei sich ”silizidfrei” auf das abgeschiedene Platin, oder eines anderen Edelmetalls oder Schwermetalls zur Einstellung der Minoritätsladungsträger-Lebensdauer, bezieht.
Durch das Eindiffundieren wirkt Platin als Rekombinationszentrum. Die Temperaturbehandlung wird dabei so durchgeführt, dass Platin insbesondere in den Bereich der späteren Driftzone des Halbleiterbauelementes eindiffundiert. Dies kann, je nach Lage der Driftzone im fertigen Halbleiterbauelement, von der ersten und/oder der zweiten Oberfläche aus erfolgen. Platin bildet Störstellen im Silizium-Gitter mit einem Energieniveau im Bereich der Bandmitte und führt auf Grund des damit verbundenen hohen Einfangquerschnittes sowohl für Elektronen als auch für Löcher zu einer effektiven Erhöhung der Rekombinationsrate. Dies gilt ebenso für Gold.
Der Einbau von Platin bzw. Gold als Rekombinationszentren kann neben der erwünschten Reduktion der Schaltverluste aber andererseits zur Erhöhung des Spannungsabfalls V_F, auch als Diodenflussspannung bezeichnet, unter Vorwärtsbelastung (Durchlassverlustleistung) und des Leckstromes im Sperrzustand der Diode (Sperrverlustleistung) führen. Für letzteren ist die genaue Lage des Rekombinationszentrums in der Bandlücke (engl. band gap) entscheidend. Während beispielsweise Gold für das Sperrstromniveau durch die fast exakte Lage in der Bandmitte bei einigen Anwendungen eher ungünstig sein kann, ermöglicht Platin (Pt) auf Grund der etwas dezentralen energetischen Lage, einen günstigeren Ausgleich zwischen Schaltverlusten und Sperrstrom. Deshalb wird häufig Platin bevorzugt, insbesondere dann, wenn höhere Betriebstemperaturen (beispielsweise zwischen etwa 125°C und etwa 150°C) gefordert werden. Die Anforderungen, die an die Aufbautechnik zur Vermeidung des thermischen Driftens des Gesamtsystems wie z. B. einem IGBT-Modul gestellt werden, nämlich ein geringer Wärmewiderstand und eine effektive Kühlung, werden dadurch wesentlich entlastet.
Die Temperaturbehandlung zum Eindiffundieren von Platin kann typischerweise bei einer Temperatur erfolgen, die oberhalb der Silizierungstemperatur liegt. Dies sichert eine schnelle und weitgehend vollständige Eindiffusion von Platin. Bei einigen Ausführungsformen liegt die Temperatur im Bereich von etwa 600°C bis etwa 1000°C. Bei weiteren Ausführungsformen liegt die Temperatur im Bereich von etwa 700°C bis etwa 900°C. Bei einigen Ausführungsformen erfolgt die Temperaturbehandlung im Bereich von etwa 700°C bis etwa 850°C erfolgt.
Aufgrund der verhältnismäßig hohen Temperatur während der Platin-Diffusion, die gemäß einer Ausführungsform bei der Herstellung von Halbleiterbauelementen im Bereich von etwa 700°C bis etwa 800°C liegt, wird ein Teil des Platins rasch in die gesamte Tiefe des Wafers eindiffundiert. Dabei wird angenommen, dass im Temperaturbereich von etwa 700°C bis etwa 850°C der auf Frank und Turnbull zurückgehende dissoziative Diffusionsmechanismus dominiert. Darunter versteht man die Reaktion eines interstitiell diffundierenden Metallatoms mit einer Gitterleerstelle (Vacancy), die zum substitutionellen Einbau in das Silizium-Gitter unter Ausbildung einer tiefen Störstelle führt.
Dieses Auffüllen der originär im Kristall vorhandenen Leerstellen läuft sehr rasch ab. So findet bereits nach wenigen Sekunden, beispielsweise nach etwa 10 sec, eine Sättigung der Pt-Konzentration im Volumen des Silizium-Kristalls statt, die sich auch nach mehreren Stunden Diffusionszeit praktisch nicht mehr verändert. Das eindiffundierte Platin verteilt sich weitgehend gleichmäßig im Volumen des Festkörpers, wobei die Konzentration dem Massenwirkungsgesetz folgt und ausschließlich durch die Temperatur und durch das Angebot der Leerstellen bestimmt ist.
Ein gewisser Anteil des gelösten Platins wird beim Abkühlen des Wafers wieder an der Halbleiteroberfläche unter Bildung eines charakteristischen ”badewannenförmigen” Konzentrationsverlaufes zur Kristalloberfläche hin ausgeschieden. Das ”badewannenförmige” Profil folgt, ohne sich festlegen zu wollen, der Verteilung von Leerstellen oder Kristalldefekten, welche zur Oberfläche hin zunehmen, da das Platin bevorzugt solche Stellen besetzt. Eine derartige ”badewannenförmige” Verteilung ist beispielsweise in 4 dargestellt, welche die Platinverteilung in einer Diode mit einer Substratdicke von etwa 650 μm zeigt. Deutlich erkennbar ist der jeweils steile Anstieg der Platinkonzentration zu den jeweiligen Oberflächen des Wafers hin, die bei 0 μm und etwa 650 μm liegen. Die mit der hier beschriebenen Verfahrensweise hergestellten Halbleiterbauelemente weisen eine vergleichbare Verteilung von Platin wie die herkömmlich hergestellten Halbleiterbauelemente auf. Dies lässt sich durch eine tiefenaufgelöste DLTS-Messung (Deep Level Transient Spectroscopy) ermitteln und auch aus den nahezu gleichen Schalttransienten ableiten; siehe dazu 6.
Die Begrenzung der Menge an abgeschiedenem Platin bzw. Gold hat auf Grund der hier vorgeschlagenen galvanischen Abscheidung neben der Vermeidung der Ausbildung einer Silizidschicht auch noch den weiteren positiven Effekt, dass deutlich weniger Edelmetall bzw. Schwermetall benötigt wird. Die aufgebrachte Menge an Edelmetall bzw. Schwermetall kann mittels der stromlosen galvanischen Abscheidung sehr genau gesteuert werden, so dass es sogar möglich ist, eine Schicht aufzubringen, die eine Schichtstärke von lediglich einer oder zwei Monolagen aufweist. Diese an sich geringe Menge genügt für die meisten Zwecke. Eine noch geringere Beladung mit Platin, ausgedrückt als Dosis, ist ebenfalls möglich, so dass noch nicht einmal eine ”geschlossene” Platinschicht entsteht, d. h. die abgeschiedene Dosis kann auf einen Bruchteil einer Monolage eingestellt werden. Dies gilt auch für den Fall einer ”partikulären” Schicht, d. h. einer Schicht aus vereinzelten Atomen oder Platinpartikeln. Auch hier kann die mittlere Dosis, bezogen auf die Gesamtfläche, kleiner sein als die Dosis, die für die Ausbildung einer geschlossenen Monolage erforderlich ist. Etwa 10¹⁵ Platinatome/cm² werden für die Ausbildung einer geschlossenen Monolage benötigt. Die Dosis kann daher im Bereich von weniger als 10¹⁵/cm² bis beispielsweise 2·10¹⁵/cm² eingestellt werden. Im Ergebnis wird eine Konzentration des elektrisch aktiven Edelmetalls oder Schwermetalls im Siliziumhalbleitersubstrat im Bereich von etwa 10¹¹/cm³ bis etwa 10¹⁴/cm³ und insbesondere im Bereich von etwa 10¹²/cm³ bis etwa 10¹³/cm³ erreicht.
Die erforderliche Menge an Platin zur Einstellung der Minoritätsladungsträger-Lebensdauer τ lässt sich relativ leicht abschätzen. Dies wird nachfolgend am Beispiel einer Diode als Referenzbauelement erläutert, welche mittels der herkömmlichen Verfahrensführung prozessiert wurde.
Abhängig von der Sperrspannung und der gewünschten Schaltgeschwindigkeit der Diode wird über die Diffusionstemperatur die Höhe der Platin-Konzentration im Kristall eingestellt. Ein Ausführungsbeispiel für eine 6,5 kV-Diode ist in 4 dargestellt. Die Temperatur während der zweistündigen Platineindiffusion betrug 775°C. Das Platinprofil wurde mittels tiefenaufgelöster DLTS (Deep Level Transient Spectroscopy) analysiert.
Die Platin-Zentren, die hierbei gemessen wurden, befinden sich energetisch praktisch ausschließlich im rekombinationswirksamen Zentrum E_C = –0,23 eV, das dem substitutionell eingebauten Platin zugeschrieben wird. Andere Platinkorrelierte Zentren, die z. B. durch Komplexbildung entstehen, sind bei der Platindiffusion nach herkömmlichen Verfahren von untergeordneter Bedeutung und haben kaum Einfluss auf die Minoritätsladungsträger-Lebensdauer τ.
Die aus der 4 durch Integration über die Waferdicke von etwa 650 μm bestimmte Platindosis beträgt etwa 1,3·10¹¹ cm^–2. Eine weitere Analyse bei einer schnell schaltenden 1200 V-Diode (die Platindiffusionstemperatur betrug hier 850°C) lieferte bei der Integration über etwa 100 μm Tiefe eine Dosis von 1,4·10¹¹ cm^–2. In beiden Fällen wurde die Platindiffusion an einem Wafer mit der Ausgangsdicke von etwa 650 μm durchgerührt. Durch die geringere Sperrfähigkeit wird der Wafer im Fall der schnell schaltenden 1200 V-Diode aber stärker gedünnt, so dass die verbleibende Platindosis im Dickenintervall von 100 μm etwa 4-mal so hoch ist wie im Fall der 6,5 kV-Diode. Das bedeutet, grob abgeschätzt, dass bei Silizium-Leistungsdioden zur Einstellung des Schaltverhaltens je nach Sperrspannung lediglich eine Platinmenge, die einer Dosis zwischen etwa 1·10¹¹ cm^–2 und etwa 6·10¹¹ cm^–2 entspricht, erforderlich ist.
Im Vergleich dazu beinhaltet eine 10 nm dicke Platinschicht hingegen eine Dosis von 6,6·10¹⁶ cm^–2. Zur Einstellung von τ wird also weniger als 10 ppm der eingesetzten Platinmenge benötigt. Damit würde auch eine nur 1 nm oder sogar eine lediglich eine Monolage (etwa 0,5 nm dick) dicke Platinschicht immer noch genug Platin bereitstellen.
Mittels DLTS wird die Konzentration des elektrisch aktiven Platins gemessen. Das elektrisch inaktive Platin, welches keine Gitterleerstellen besetzt, lässt sich mittels DLTS nicht bestimmen. Dieses Platin kann in Form von Ausscheidungen an der Oberfläche oder an Kristalldefekten vorliegen.
Mit der hier beschriebenen Prozessführung ist es möglich, die Menge an abgeschiedenem Platin deutlich zu verringern. Dies ist bei der herkömmlichen Prozessführung, bei der das Platin üblicherweise aufgedampft wird, nicht möglich. Eine Reduktion der Schichtdicke um Größenordnungen ist bei einem Bedampfungsprozess kaum möglich, da Schichtstärken unter wenigen Nanometern hinsichtlich Gleichmäßigkeit (engl. Uniformity) und Reproduzierbarkeit nicht mehr beherrschbar sind. Darüber hinaus werden bei einem Bedampfungsprozess alle freien Oberflächen in der Bedampfungsanlage, die nicht mit Wafern belegt sind, ebenfalls mit einer Platinschicht belegt und führen damit zu einer weiteren Erhöhung im Materialverbrauch. Von diesen Oberflächen (Metallflächen) kann zwar das Edelmetall teilweise wieder zurück gewonnen werden, doch ist dieser Recycling-Prozess aufwändig und teuer. Mit zunehmendem Scheibendurchmesser wachst das Missverhältnis zwischen nicht von Wafern abgedeckten Oberflächen und genutzter Wafer-Oberfläche schließlich weiter an. Somit ist zum Bedampfen eine Edelmetallmenge erforderlich, die deutlich höher ist als für die eigentliche Funktion der Lebensdauereinstellung erforderlich. Vor allem im Hinblick auf zukünftige Waferdurchmesser von 8 Zoll (etwa 20 cm) und darüber ist eine Alternative zur Bedampfung wünschenswert. Die hier beschriebene Verfahrensweise stellt eine geeignete Alternative dar.
Eine Möglichkeit, dünne Edelmetall-Schichten reproduzierbar auf Siliziumhalbleitersubstraten abzuscheiden, bietet die hier beschriebene stromlose galvanische Beschichtung aus einer geeigneten Verbindung in einem nasschemischen Prozess. Dabei kann durch eine entsprechende Einstellung des pH-Wertes des Abscheidebades über die elektrochemische Spannungsreihe die Reduktion des Edelmetalls an der Siliziumoberfläche begünstigt werden. Für Gold kann beispielsweise eine Tetrachloro-Goldsäure-Lösung verwendet werden. Außerdem erfolgt die Abscheidung ”selektiv”, d. h. das Edelmetall scheidet sich nur auf der freiliegenden Halbleitersubstratoberfläche ab. Dies verringert zusätzlich den Verbrauch an Edelmetall bzw. Schwermetall.
Daher wird gemäß einer Ausführungsform vorgeschlagen, eine dünne Edelmetallschicht, beispielsweise eine Platin-Schicht, mit etwa einer Monolage Schichtstärke auf einem Siliziumwafer stromlos galvanisch abzuscheiden. Damit kann der übliche unverhältnismäßig hohe Edelmetalleinsatz und -verbrauch zur Einstellung der Minoritätsladungsträger-Lebensdauer τ deutlich gesenkt werden. Diese Vorgehensweise senkt die Kosten einerseits durch Einsparung von Edelmetall und andererseits durch eine vereinfachte Prozessführung. Anstelle des Bedampfens wird ein nasschemischer Prozess durchgeführt, bei dem der nachfolgende Silizierungsschritt und das Abätzen des überschüssigen metallischen Platins entfallen können. Außerdem scheidet sich das Edelmetall nur auf den freiliegenden Oberflächen des Halbleitermaterials ab, so dass auch aus diesem Grund ein abschließendes Entfernen von überschüssigem Edelmetall oder Edelmetallsilizid nicht erforderlich ist.
Die Nichtsilizierung auf Grund der geringen Menge an abgeschiedenem Edelmetall führt weiterhin zu dem positiven Effekt, dass kein Silizid die Ausbildung einer Metallisierung zur Kontaktierung des Halbleiterbauelements behindert. Zwar kann eine Silizidschicht die ohmsche Kontaktierung des Siliziumhalbleitersubstrats verbessern, andererseits bildet beispielsweise Platinsilizid mit Aluminium die ternäre Phase PtSiAl, welche die Kontakteigenschaften der Metallisierung wieder verschlechtert. Diese Verschlechterung tritt bei der hier vorgestellten Vorgehensweise nicht auf, da von vornherein die Bildung einer Silizidschicht bzw. von Silizidinseln verhindert wird.
Die bei der herkömmlichen Prozessführung auftretende Ausbildung von Platinsilizidinseln nach dem Abkühlen eines Siliziumwafers ist beispielsweise in 8 gezeigt, welche eine REM-Aufnahme der Oberfläche des Siliziumwafers zeigt. Die Ausgangsdicke der aufgedampften Platinschicht betrug etwa 20 nm. Deutlich erkennbar sind etwa 100 nm große Platinsilizidausscheidungen, die sich an der Oberfläche des Halbleitersubstrats ausgebildet haben. Im Gegensatz dazu scheidet sich bei der hier vorgestellten Prozessführung praktisch kein Platin oder Platinsilizid nach der Temperaturbehandlung aus, da die ursprünglich aufgebrachte Menge an Platin entsprechend gering ist. 9 zeigt die Oberfläche eines Siliziumwafers nach dem Abkühlen, wobei hier mittels stromloser galvanischer Abscheidung eine Platinschicht von wenigen Monolagen (etwa 1 bis 2 nm) aufgebracht war. Zwar ist auch diese Menge immer noch deutlich größer als zur Einstellung der Minoritätsladungsträger-Lebensdauer τ erforderlich, allerdings ist sie für die Ausbildung einer metallurgischen Platinsilizidschicht bzw. von Platinsilizidinseln zu gering. Eine Silizierung unterbleibt daher, wie die 9 zeigt.
Die Eignung einer lediglich 1 bis 2 Monolagen starken Edelmetallschicht, die stromlos galvanisch abgeschieden wurde, zur Einstellung der Minoritätsladungsträger-Lebensdauer τ in einem Siliziumhalbleitersubstrat konnte durch Versuche belegt werden. Dabei hat es sich gezeigt, dass eine Vielzahl von Platin-Verbindungen unter geeigneten Bedingungen beim stromlosen Abscheiden zu Diodenflussspannungen V_F führen, die vergleichbar sind zu den Diodenflussspannungen von Referenzdioden, die mit dem herkömmlichen Standardprozess hergestellt wurden.
Dioden mit nasschemisch abgeschiedenem Platin zeigen somit elektrisch ein vergleichbares Verhalten wie mit aufgedampftem Platin prozessierte Dioden. Hier sind von besonderem Interesse insbesondere die Flussspannung (5) als auch die Schalttransienten beim Abkommutieren (6), da diese direkt mit dem Platin-Prozess eingestellt werden.
Platin kann insbesondere aus einer Lösung abgeschieden werden, welche Platinkomplexe, beispielsweise Hexachloroplatinat-Ionen, enthält. In einigen Ausführungsformen zur stromlosen Abscheidung von Platin werden insbesondere das Platinsalz Diammoniumhexachloroplatinat sowie Dihydrogenhexachloroplatinat eingesetzt. Insbesondere werden Lösungen verwendet, welche 4-wertige Platinionen aufweisen.
Bei einigen Ausführungsformen erfolgt die Abscheidung in einer sauren Lösung. Durch Wahl des pH-Werts kann die Abscheidungsrate genau gesteuert werden.
In 2 ist der Verfahrensablauf gemäß einer weiteren Ausführungsform gezeigt. Auch hier wird zunächst ein Halbleitersubstrat bereitgestellt bereitgestellt (S21), bei dem es sich typischerweise um ein Siliziumhalbleitersubstrat handelt. Auf eine der beiden Oberflächen oder auf beide Oberflächen des Halbleitersubstrats wird nachfolgend mittels stromloser galvanischer Abscheidung Platin oder ein anderes Edelmetall, das geeignet zur Einstellung der Minoritätsladungsträger-Lebensdauer ist, aufgebracht (S22). Die Menge an abgeschiedenem Platin kann dabei jedoch für die Ausbildung einer Platinsilizidschicht noch ausreichend sein. Anschließend wird das abgeschiedene Platin in das Halbleitersubstrat durch eine Temperaturbehandlung eindiffundiert (S23). Sofern sich Platinsilizid nachfolgend an der Oberfläche oder den Oberflächen des Halbleitersubstrats ausscheidet bzw. segregiert, erfolgt dann ein Entfernen der Platinsilizidrückstände (S24). Zwar kann diese Vorgehensweise einen Reinigungsschritt zum Entfernen des Platinsilizids umfassen, jedoch kann auch hier die Menge des abgeschiedenen Platins im Vergleich zu einem Bedampfungsprozess noch deutlich geringer sein. Dadurch kann auch die Konzentration des Platinsilizids gering gehalten werden. Unabhängig davon profitiert diese Vorgehensweise ebenfalls davon, dass sich das Platin auf Grund der galvanischen Abscheidung nur selektiv auf den freiliegenden Halbleiteroberflächen und nicht wie bei einem Bedampfungsprozess auch auf anderen Oberflächen abscheidet. Die Gesamtmenge an abgeschiedenem Platin wird also auch hier deutlich verringert.
3B und 3C zeigen verschiedene Stadien bei der Herstellung von IGBTs. In 3B sind in einem Halbleitersubstrat 30 mit einer ersten Oberfläche 11 und einer zweiten Oberfläche 12 bereits ein Driftgebiet 32 vom ersten Leitungstyp, ein oder mehrere Bodygebiete 33 vom zweiten Leitungstyp und Gateelektroden 41, die hier in Gräben 40 angeordnet sind, ausgebildet. Zwischen Driftgebiet 32 und dem oder den Bodygebieten 33 bildet sich ein pn-Übergang 44, welcher hier den Lastübergang darstellt. Die Gateelektroden 41 sind vom umgebenden Halbleitersubstrat 30 durch eine Isolationsschicht 42 isoliert, welche hier das Gatedielektrikum darstellt. Die Isolationsschicht 42 bedeckt die Gateelektroden 41 auch an der ersten Oberfläche 11. Sofern in diesem Verfahrensstadium beispielsweise eine Platinschicht 55 nasschemisch mittels stromloser Galvanik abgeschieden wird, bildet sich die Platinschicht 55 nur auf den freiliegenden Bereichen des Halbleitersubstrats 30, die dann von den freiliegenden Bereichen der gesamten ersten Oberfläche 11 mit Ausnahme der Gräben 40 gebildet werden, da letztere mit der Isolationsschicht 42 verschlossen sind. Sofern das Halbleitersubstrat 30 vollständig in das Abscheidebad eingetaucht wird, scheidet sich Platin auch auf der zweiten Oberfläche 12 ab. Sofern dies nicht gewünscht ist, beispielsweise um die Gesamtmenge des abgeschiedenen Platins möglichst gering zu halten, kann die zweite Oberfläche 12 beispielsweise zuvor mit einer Schutzschicht bedeckt werden. Die abgeschiedene Platinschicht 55 ist in den Figuren durch eine gepunktete Linie angedeutet.
In 3B und 3C wurde die Platinschicht 55 dagegen zu einem späteren Zeitpunkt aufgebracht, und zwar nachdem zusätzlich noch Sourcegebiete 34 vom ersten Leitungstyp an der ersten Oberfläche 11 und ein Emittergebiet 31 vom zweiten Leitungstyp an der zweiten Oberfläche 12 gebildet wurden. Außerdem wurden bereits Feldisolationsschichten 45 auf der ersten Oberfläche 11 ausgebildet. Falls ein Leistungs-FET hergestellt werden soll, wird an Stelle des Emittergebiets 31 ein Draingebiet vom ersten Leitungstyp ausgebildet. 3B zeigt einen Ausschnitt eines IGBTs mit aktivem Gebiet AA (engl. active area) und peripherem Gebiet PA (engl. peripheral area), welches typischerweise das aktive Gebiet lateral umgibt und den IGBT lateral begrenzt. Daher hat die Feldisolationsschicht 45 im peripheren Gebiet PA eine größere laterale Ausdehnung in dieser Schnittdarstellung. Bei einer nun erfolgenden stromlosen galvanischen Abscheidung wird die Platinschicht 55 nur auf den nicht von der Feldisolationsschicht 45 bedeckten Bereichen der ersten Oberfläche 11 abgeschieden.
Da Platin sich nur auf freiliegende Bereiche des Halbleitersubstrats abscheidet, kann dies auch zur weiteren Begrenzung der abgeschiedenen Menge an Platin ausgenutzt werden, beispielsweise in dem eine Hilfsschicht aus einem isolierenden Material zuvor aufgebracht und geeignet strukturiert wird, welche die zur Verfügung stehende Fläche an freiliegendem Halbleitersubstrat begrenzt. Dadurch kann noch wirkungsvoller die Gesamtmenge an abgeschiedenem Platin begrenzt und damit die Ausbildung einer Platinsilizidschicht unterdrückt werden.
Grundsätzlich ist es auch möglich, die Platinabscheidung in einem sehr frühen Stadium bei der Herstellung von Halbleiterbauelementen durchzuführen, d. h. beispielsweise bevor andere Dotierungsgebiete gebildet werden. Dies kann insbesondere dann sinnvoll sein, wenn die Temperaturbehandlung zum Eindiffundieren des Platins oder Golds eine zu hohe thermische Belastung für die Dotierungsgebiete darstellt. Andererseits kann auch auf eine separate Temperaturbehandlung verzichtet werden, wenn die sonstigen thermischen Behandlungen, denen ein Halbleiterbauelement während seiner Herstellung unterworfen wird, ausreichend für die Platineindiffusion sind.
In einigen Ausführungsformen wird die Platinabscheidung von der ersten Oberfläche 11 her, d. h. von der Wafervorderseite, durch das sogenannte Anodenkontaktloch vorgenommen. Das Anodenkontaktloch ist der nicht vom Feldoxid bedeckte Bereich bei einer Diode. Im Fall eines IGBTs und FETs kann die Platinabscheidung durch das Kontaktloch zum Kontaktieren von Source vorgenommen werden Die Ausbildung einer ganzflächigen Platinschicht auf der beispielsweise unstrukturierten Waferrückseite (zweite Oberfläche 12) ist jedoch ebenso möglich und wird bei einigen Ausführungsformen angewendet.
Wenn an Stelle eines IGBTs eine Leistungsdiode hergestellt wird, werden typischerweise ein Driftgebiet 22 vom ersten Leitungstyp, ein Anodengebiet 23 vom zweiten Leitungstyp an der ersten Oberfläche 11 und ggf. ein im Vergleich zum Driftgebiet hochdotiertes Kathodengebiet bzw. Kontaktgebiet 21 vom ersten Leitungstyp an der zweiten Oberfläche 12 eines Siliziumhalbleitersubstrats 20 gebildet. Sourcegebiete und Gateelektroden werden dagegen nicht gebildet. Eine Diode mit galvanisch abgeschiedener Platinschicht 55 ist in 3A gezeigt.
Grundsätzlich kann die hier vorgeschriebene Vorgehensweise auch bei anderen Halbleiterbauelementen Anwendung finden, sofern auch dort die Minoritätsladungsträger-Lebensdauer geeignet eingestellt werden soll. Beispiele für solche Halbleiterbauelemente sind IGBTs mit integrierter Freilaufdiode (engl.: free wheeling diode), wie in der 3C gezeigt, und MOSFETs, bei denen die aus Bodygebiet, Driftgebiet und Draingebiet gebildete Diode zum Schalten verwendet wird. Bei den IGBTs mit integrierte Freilaufdiode (3C) ist das Emittergebiet 31 durch hochdotierte n⁺-Gebiete 35 strukturiert, um die Freilaufdioden auszubilden.
Das Halbleitersubstrat 20, 30 kann ein einzelnes monokristallines Material bzw. Wafer sein. Es ist auch möglich, dass das Halbleitersubstrat 30 ein monokristallines Volumenmaterial und mindestens eine darauf ausgebildete Epitaxieschicht umfasst. Durch den Einsatz von Epitaxieschichten erhält man eine größere Freiheit beim Einstellen der Hintergrunddotierung des Materials, da die Dotierungskonzentration während der Abscheidung der Epitaxieschicht oder Epitaxieschichten justiert werden kann. Bei einigen Ausführungsformen können auch mehrere einkristalline Schichten epitaktisch abgeschieden werden. Die Epitaxieschicht oder Epitaxieschichten nehmen typischerweise das Driftgebiet 22, 32, das Bodygebiet 33 bzw. Anodengebiet 23 und das oder die Sourcegebiete 34 auf. Während der epitaktischen Abscheidung wird die gewünschte Dotierungskonzentration des Driftgebiets 22, 32 durch Liefern einer bestimmten Menge an Dotierstoff justiert.
Bei anderen Ausführungsformen wird ein Substratwafer mit der gewünschten Hintergrunddotierungskonzentration des Driftgebiets 22, 32 bereitgestellt. Das Bodygebiet 33 bzw. Anodengebiet 23 im Falle einer Diode und das oder die Sourcegebiete 34 werden durch Implantation im Bereich der ersten Oberfläche 11 ausgebildet. Gegebenenfalls kann der Substratwafer an der zweiten Oberfläche 12 gedünnt werden, und nachfolgend das Draingebiet 31, Emittergebiet 31 bzw. Kathodengebiet 21 durch Implantation im Bereich der zweiten Oberfläche 12 ausgebildet werde. Es ist auch möglich, den Substratwafer vor dem Implantieren von Source- und Bodygebieten zu dünnen, wenn der gedünnte Substratwafer noch vernünftig gehandhabt werden kann. Durch Verwenden eines dieser Ansätze kann eine aufwendige epitaktische Abscheidung vermieden werden.
In einigen Ausführungsformen ist das Driftgebiet 32 ist ein schwach n-dotiertes Gebiet. Im Fall eines Leistungs-FETs ist das Draingebiet 31 beispielsweise stark n-dotiert.
Bei einigen Ausführungsformen kann ein Feldstoppgebiet vom ersten Leitfähigkeitstyp mit einer höheren Dotierungskonzentration als das Driftgebiet 32 und einer niedrigeren Dotierungskonzentration als das Draingebiet 31 zwischen dem Driftgebiet 32 und dem Draingebiet 31 ausgebildet sein. Im Falle eines IGBTs ist das Emittergebiet 31 typischerweise ein hochdotiertes p-Gebiet. Die Source-Gebiete 34 sind sowohl beim IGBT als auch beim Leistungs-FET typischerweise hochdotierte n-Gebiete, während das Bodygebiet 33 ein p-Gebiet von mittlerer Dotierung ist.
Bei Leistungsdioden ist das Driftgebiet 22 typischerweise ein schwach n-dotiertes Gebiet während das Kathodengebiet 21 ein hochdotiertes n-Gebiet ist. Das Anodengebiet 23 ist typischerweise ein p-Gebiet, wobei dessen Dotierungskonzentration in Abgängigkeit vom Diodentyp geeignet eingestellt wird.
Nachfolgend werden einige konkrete Beispiele beschrieben, welche jedoch keine Einschränkung der oben beschriebenen allgemeinen Vorgehensweise darstellen.
Beispiel 1 (HF Prozess)
Zur Herstellung eines Abscheidebades werden TMAH (Tetramethylammoniumhydroxid) und HF (Fluorwasserstoff) in Wasser gemischt. In der TMAH-HF Lösung wird dann ein geeignetes Platinsalz gelöst. Beispielsweise kann (NH₄)2PtCl₆·6H₂O in der oben angegebenen Lösung gelöst werden. Nach dem sich das Platinsalz gelöst hat, wird der pH Wert mit HF und TMAH auf einen geeigneten Bereich, typischerweise im sauren Bereich, eingestellt.
Das Siliziumhalbleitersubstrat bzw. ein Wafer wird für eine kurze Zeit in eine 1%-igen HF-Lösung getaucht (HF-Dip), um die native Siliziumoxidschicht vom Silizium zu entfernen. Danach wird das Siliziumhalbleitersubstrat mit Wasser gespült und in das auf eine vorbestimmte Temperatur erhitzte Abscheidebad für eine vorbestimmte Zeit getaucht. Sowohl über die Temperatur als auch die Tauchzeit lässt sich die Menge an abgeschiedenem Platin einstellen. Daher können diese Parameter geeignet gewählt werden. Beispielsweise kann das Abscheidebad auf eine Temperatur zwischen etwa 60°C und etwa 80°C erhitzt werden. Beim vorliegenden Beispiel wurde das Abscheidebad auf eine Temperatur von etwa 70° erhitzt. Es ist auch möglich, deutlich tiefere Temperaturen zu wählen oder bei Raumtemperatur zu arbeiten.
Über die Tauchzeit kann die Menge an abgeschiedenem Platin am einfachsten eingestellt werden. Daher wird in der Regel dieser Parameter geeignet gewählt. Beispielsweise genügt eine Tauchzeit von etwa wenigen Minuten, beispielsweise 10 Minuten, bei einer Temperatur des Abscheidebades von etwa 70°C, um eine entsprechend dünne Platinschicht zu erzeugen. Anschließend wird das Siliziumhalbleitersubstrat in ein Wasserbecken getaucht und danach mit N₂ getrocknet. Das Siliziumhalbleitersubstrat ist nun mit Platin beschichtet.
Beispiel 2 (Hydrazin Aufschleuderprozess; spin coating process)
Zur Herstellung einer Platinlösung werden (NH₄)2PtCl₆·6H₂O in Wasser gelöst und dann der Lösung ggf. eine geringe Menge eines geeigneten Netzmittels zugegeben. Weiterhin wird eine Hydrazin-Lösung hergestellt, in dem man zu einer N₂H₄·H₂O-Lösung ein Netzmittel gibt.
Das Siliziumhalbleitersubstrat bzw. ein Wafer wird für eine kurze Zeit in einer 1%-igen HF-Lösung getaucht (HF-Dip), um die native Siliziumoxidschicht vom Silizium zu entfernen. Danach wird das Siliziumhalbleitersubstrat mit Wasser gespült. Das überschüssige Wasser wird vom Siliziumhalbleitersubstrat in einer Schleuder entfernt. Nun wird das Siliziumhalbleitersubstrat mit einer vorgewählten Umdrehungszahl gedreht. Jetzt werden beispielsweise gleiche Teile der Platinlösung und der Hydrazin-Lösung gemischt und auf das Siliziumhalbleitersubstrat gegeben. Man lässt die Lösung für eine gewisse Zeit einwirken.
Anschließend wird das Siliziumhalbleitersubstrat in ein Wasserbecken getaucht, und dann mit einer Schleuder das anhaftende Wasser entfernt. Danach wird mit N₂ getrocknet. Das Siliziumhalbleitersubstrat ist nun mit Platin beschichtet.
Die nach den Beispielen 1 und 2 behandelten Halbleitersubstrate wurden weiter zu Diodenstrukturen prozessiert und mit einer Referenzprobe verglichen, bei der Platin mittels eines herkömmlichen Bedampfungsverfahrens aufgebracht wurde.
7 zeigt DLTS-Messungen an einer Referenzprobe 71 (Pt-Bedampfung) und an zwei mit der hier beschriebenen Verfahrensführung behandelten Proben. Diese wurden mittels der oben beschriebenen elektrochemischen Platin-Abscheidung hergestellt. Konkret wurden die Messungen bei einer Sperrspannung von –5 V am Schottky-Kontakt aus Gold (Au) auf der Chipvorderseite der jeweiligen Dioden durchgeführt. Bei der Probe 71 handelt es sich um die Referenzprobe, während mit 72 eine mittels des HF-Prozesses (Beispiel 1) und mit 73 eine mittels des Hydrazin-Aufschleuderprozesses (Beispiel 2) hergestellten Dioden bezeichnet sind. Die V_F-Werte der drei Proben waren im Versuch praktisch gleich und lagen bei etwa 1,8 V, gemessen bei der Nennstromdichte von 2,2 A/mm².
Es ist festzustellen, dass alle drei Proben sehr ähnliche Ergebnisse im Hinblick auf die mittels DLTS detektierten Energieniveaus und Konzentrationen der Störstellen aufweisen. Der mit P1 indizierte Peak in 7, welcher zu einer energetischen Lage in der Bandlücke bei etwa E_C = –0,23 eV korrespondiert, ist jeweils dominant und weist Konzentrationen von etwa 10¹³ cm^–3 auf. Dieser Peak kann dem gewünschten rekombinationswirksamen Platin-Akzeptorniveau zugeordnet werden. Der mit P2 indizierte Peak entspricht einem Energieniveau von etwa E_C = –0,53 eV bis etwa –0,55 eV und kann ebenfalls dem eindiffundierten Platin zugeordnet werden. Die entsprechenden Konzentrationen sind um einen Faktor zwischen etwa 100 und etwa 300 geringer als die des Peaks P1. Daher ist auch die Bestimmung des Energieniveaus von P2 schwieriger. In der Literatur liegt z. B. das PtH-Niveau bei etwa E_C = –0,50 eV.
Es konnte gezeigt werden, dass sich selbst bei Erhöhung der Sperrspannung und somit bei Messung auch tiefer liegender Bereiche der Probe das prinzipielle Verhalten nicht ändert. Peak P1 bleibt dominant und P2 ist der einzige weitere Peak. Die Konzentrationen der einzelnen Störstellen werden mit zunehmender Tiefe etwas geringer, wie nach 4 zu erwarten ist.
Die leicht unterschiedlichen Konzentrationen der Störstellen von Referenzprobe 71 im Vergleich zu den Proben 72 bzw. 73 entspricht in erster Näherung dem Verhältnis der jeweils ermittelten Dotierungskonzentrationen. Möglicherweise ist der jeweilige Unterschied der Dotierungskonzentrationen aber auch auf leicht unterschiedlich große Kontaktflächen der Schottky-Kontakte auf Grund der bei der Herstellung verwendeten Schattenwurfmasken zurückzuführen.
5 zeigt die statistische Verteilung der Dioden-Flussspannung bei einem Nennstrom von 75 A, entsprechend 2,2 A/mm², eines mittels galvanischer Platin-Abscheidung prozessierten Halbleitersubstrats 51 (Linie mit Kreisen) und einer Referenzprobe 52 (Linie mit Quadraten), bei der Platin aufgedampft wurde. Auch zeigen die mittels galvanischer Platin-Abscheidung hergestellten Dioden praktisch das gleiche Verhalten wie die mit herkömmlicher Bedampfung hergestellten Dioden.
6 zeigt einen Vergleich der Schalttransienten beim Abkommutieren von Dioden, bei denen das Platin galvanisch abgeschieden wurde, mit Referenzdioden, bei denen das Platin aufgedampft wurde. Mit 61 ist der Spannungsabfall U_d und mit 63 der Stromverlauf I_d der mittels galvanischer Platinabscheidung hergestellten Dioden bezeichnet. Mit 62 ist dagegen die Spannungsabfall U_d und mit 64 der Stromverlauf I_d der Referenzdioden bezeichnet. Auch hier ist erkennbar, dass die mittels galvanischer Platinabscheidung hergestellten Dioden im Wesentlichen das gleiche Schaltverhalten wie die Referenzdioden aufweisen.
Zusammenfassend kann daher festgestellt werden, dass die beiden beschriebenen Versuchsvarianten eine Platinverteilung aufweisen, die der Referenzprobe entspricht. Ebenso findet sich das Platin fast ausschließlich im rekombinationswirksamen Zentrum E_C = –0,23 eV, was letztendlich auch durch die übereinstimmenden V_F-Werte aller Proben bestätigt wird. Damit ist die Eignung der elektrochemischen Platinabscheidung nachgewiesen.
Die hier vorgestellte Prozessführung lässt sich durch eine beispielsweise tiefenaufgelöste DLTS-Messung überprüfen. Weiterhin kann durch eine zusätzliche REM-Analyse überprüft werden, ob sich eine Silizidphase gebildet hat. Während bei herkömmlichen Verfahren beispielsweise das Platinsilizid zur Ausbildung eines ohmschen Kontaktes auf dem Wafer verbleibt und in einem REM-Querschnittsbild in Form von 100-500 nm großen Kristalliten gut erkennbar ist, werden diese bei der hier beschriebenen nasschemischen Abscheidung aufgrund des sehr viel geringeren Platinüberschusses nicht ausgebildet.
Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden kann, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll alle Adaptionen oder Variationen der hierhin erörterten spezifischen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon beschränkt werden.
REFERENZEN

• H. Zimmermann and H. Ryssel, Gold and Platinum Diffusion: The Key to the Understanding of Intrinsic Point Defect Behavior in Silicon, Appl. Phys. A 55, 121–134 (1992)
• R. Freudenberger, Die elektrolytische Abscheidung von Edelmetallen für technische Anwendungen, Galvanotechnik 4/2009, 794–803
• DE 10 2007 020 039 A1
• DE 33 18 001 A1
• DE 197 57 320 A1
• DE 1 963 514
• US 6 255 187 B1
• US 2 321 390

Claims

Verfahren zur Herstellung eines Halbleiterbauelements, insbesondere zur Einstellung der Minoritätsladungsträger-Lebensdauer, umfassend: – Bereitstellen eines Siliziumhalbleitersubstrats (30) mit einer ersten Oberfläche (11); – Abscheiden einer geringen Menge an Edelmetall oder Schwermetall (55) auf die ersten Oberfläche (11) mittels stromloser galvanischer Abscheidung, wobei die Menge an abgeschiedenem Edelmetall oder Schwermetall so gewählt ist, dass sie nicht zur Ausbildung einer Edelmetallsilizidschicht oder Schwermetallsilizidschicht führt; – Durchführen einer Temperaturbehandlung zum Eindiffundieren des Edelmetalls oder Schwermetalls (55) in das Siliziumhalbleitersubstrat (2).
Verfahren nach Anspruch 1, wobei die Menge an Edelmetall oder Schwermetall (55) so gewählt ist, dass sie zur Bildung einer Edelmetallschicht oder Schwermetallschicht (55) mit einer Dicke von maximal 3 nm auf dem Siliziumhalbleitersubstrat (30) führt.
Verfahren nach Anspruch 1 oder 2, wobei die Menge an Edelmetall oder Schwermetall so gewählt ist, dass sie zur Bildung einer Edelmetallschicht oder Schwermetallschicht (55) mit einer Dicke von etwa einer Monolage auf dem Siliziumhalbleitersubstrat (30) führt.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Temperaturbehandlung bei einer Temperatur durchgeführt wird, die oberhalb der Silizierungstemperatur für das Edelmetall oder Schwermetall liegt.
Verfahren zur Herstellung eines Halbleiterbauelements, umfassend: – Bereitstellen eines Siliziumhalbleitersubstrats (30) mit einer ersten Oberfläche (11); – Abscheiden einer Edelmetallschicht oder Schwermetall (55) auf die ersten Oberfläche (11) mittels stromloser galvanischer Abscheidung; – Durchführen einer ersten Temperaturbehandlung zur Bildung einer Edelmetallsilizidschicht oder Schwermetallsilizidschicht; – Durchführen einer zweiten Temperaturbehandlung zum Eindiffundieren des Edelmetalls oder Schwermetall aus der Edelmetallsilizidschicht oder Schwermetallsilizidschicht in das Siliziumhalbleitersubstrat (30) bei einer Temperatur, die oberhalb der Silizierungstemperatur für das Edelmetall oder Schwermetall liegt; – Entfernen der Edelmetallsilizidschicht oder Schwermetallsilizidschicht von der ersten Oberfläche (11).
Verfahren nach einem der vorhergehenden Ansprüche, wobei das Edelmetall Platin ist.
Verfahren nach Anspruch 6, wobei Platin aus einer Lösung abgeschieden wird, welche Hexachloroplatinat-Ionen enthält.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Temperaturbehandlung zum Eindiffundieren des Edelmetalls oder Schwermetall bei einer Temperatur im Bereich von etwa 600°C bis etwa 1000°C und insbesondere zwischen 700°C und 900°C erfolgt.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Abscheidung in einer sauren Lösung erfolgt.
Halbleiterbauelement mit – einem Siliziumhalbleitersubstrat (20, 30) mit einer ersten (11) und einer zweiten (12) Oberfläche; – einem ersten Dotierungsgebiet (22, 32) vom ersten Leitungstyp und einem zweiten Dotierungsgebiet (23, 33) vom zweiten Leitungstyp, die einen pn-Übergang (44) im Siliziumhalbleitersubstrat (20, 30) bilden; – wobei das Siliziumhalbleitersubstrat (20, 30) mit einem Edelmetall oder einem Schwermetall dotiert ist, wobei die erste und zweite Oberfläche (11, 12) edelmetallsilizid- und schwermetallsilizidfrei ist.
Halbleiterbauelement nach Anspruch 10, wobei die Konzentration des elektrisch aktiven Edelmetalls oder Schwermetalls im Siliziumhalbleitersubstrat im Bereich von etwa 10¹¹/cm³ bis etwa 10¹⁴/cm³ und insbesondere im Bereich von etwa 10¹²/cm³ bis etwa 10¹³/cm³ liegt.
Halbleiterbauelement nach Anspruch 10 oder 11, wobei das Halbleiterbauelement ein IGBT (Insulated Gate Bipolar Transistor), ein FET (Field Effect Transistor) oder eine Diode ist.