DE19712796B4 - Epitaktischer SiC-Wafer, Verfahren zu seiner Herstellung und Halbleiter-Vorrichtung, die diesen verwendet - Google Patents
Epitaktischer SiC-Wafer, Verfahren zu seiner Herstellung und Halbleiter-Vorrichtung, die diesen verwendet Download PDFInfo
- Publication number
- DE19712796B4 DE19712796B4 DE19712796A DE19712796A DE19712796B4 DE 19712796 B4 DE19712796 B4 DE 19712796B4 DE 19712796 A DE19712796 A DE 19712796A DE 19712796 A DE19712796 A DE 19712796A DE 19712796 B4 DE19712796 B4 DE 19712796B4
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- conductivity
- silicon carbide
- layer
- sic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 23
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 169
- 239000000758 substrate Substances 0.000 claims abstract description 163
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 145
- 238000012937 correction Methods 0.000 claims abstract description 57
- 239000012535 impurity Substances 0.000 claims abstract description 39
- 239000010410 layer Substances 0.000 claims description 158
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 35
- 229910052710 silicon Inorganic materials 0.000 claims description 35
- 239000010703 silicon Substances 0.000 claims description 35
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 27
- 239000007789 gas Substances 0.000 claims description 24
- 229910052799 carbon Inorganic materials 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 239000002344 surface layer Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 229910021431 alpha silicon carbide Inorganic materials 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 229910003460 diamond Inorganic materials 0.000 claims description 7
- 239000010432 diamond Substances 0.000 claims description 7
- 239000012298 atmosphere Substances 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 2
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000013078 crystal Substances 0.000 description 60
- 230000007547 defect Effects 0.000 description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 8
- 230000002411 adverse Effects 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 7
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 6
- 239000002253 acid Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 229910002804 graphite Inorganic materials 0.000 description 6
- 239000010439 graphite Substances 0.000 description 6
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 6
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 239000012808 vapor phase Substances 0.000 description 6
- 238000001771 vacuum deposition Methods 0.000 description 5
- -1 Aluminum ions Chemical class 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 239000012300 argon atmosphere Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910001873 dinitrogen Inorganic materials 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- 239000001294 propane Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000009279 wet oxidation reaction Methods 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000009395 breeding Methods 0.000 description 2
- 230000001488 breeding effect Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 229910052984 zinc sulfide Inorganic materials 0.000 description 2
- 238000010306 acid treatment Methods 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- WGPCGCOKHWGKJJ-UHFFFAOYSA-N sulfanylidenezinc Chemical group [Zn]=S WGPCGCOKHWGKJJ-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/02447—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
Abstract
Epitaktischer
Siliciumcarbid-Wafer mit
– einem Siliciumcarbid-Substrat von einem Leitfähigkeitstyp;
– einer Siliciumcarbid-Leitfähigkeits-Korrekturschicht des einen Leitfähigkeitstyps, die eine Verunreinigungskonzentration von 1 × 1018 cm–3 oder mehr aufweist, auf dem Substrat epitaktisch gewachsen ist und eine Dicke von 3 μm oder mehr hat; und
– einer oberen Schicht, die auf der Leitfähigkeits-Korrekturschicht epitaktisch gewachsen ist, eine geringere Verunreinigungskonzentration als die Leitfähigkeits-Korrekturschicht und das Substrat hat und deren elektrische Leitfähigkeit kleiner ist als die des Substrats.
– einem Siliciumcarbid-Substrat von einem Leitfähigkeitstyp;
– einer Siliciumcarbid-Leitfähigkeits-Korrekturschicht des einen Leitfähigkeitstyps, die eine Verunreinigungskonzentration von 1 × 1018 cm–3 oder mehr aufweist, auf dem Substrat epitaktisch gewachsen ist und eine Dicke von 3 μm oder mehr hat; und
– einer oberen Schicht, die auf der Leitfähigkeits-Korrekturschicht epitaktisch gewachsen ist, eine geringere Verunreinigungskonzentration als die Leitfähigkeits-Korrekturschicht und das Substrat hat und deren elektrische Leitfähigkeit kleiner ist als die des Substrats.
Description
- Gebiet der Erfindung
- Die Erfindung betrifft einen Siliciumcarbid (hiernach kurz "SiC")-Wafer, auf dem eine Halbleiter-Vorrichtung gebildet wird, ein Verfahren zur Behandlung der Oberfläche des SiC-Wafers und eine Halbleiter-Vorrichtung, welche den SiC-Wafer verwendet.
- Stand der Technik
- Für die Verwendung von Silicium-Leistungsvorrichtungen zur Steuerung von elektrischen Hochfrequenz-Leistungen sind verschiedene Untersuchungen unternommen worden, die Eigenschaften von Silicium-Leistungsvorrichtungen zu verbessern. Die üblichen Silicium-Leistungsvorrichtungen können jedoch nicht bei hoher Temperatur oder bei Vorhandensein von Strahlung verwendet werden. Verschiedene Materialien wurden untersucht, um Leistungsvorrichtungen zu entwickeln, die bessere Eigenschaften als die der bekannten Silicium-Leistungsvorrichtungen zeigen. So zeigt beispielsweise SiC, da es ein breites verbotenes Band hat (z. B. 2,93 V für 6H-SiC) eine gut steuerbare elektrische Leitfähigkeit bei hoher Temperatur und ausgezeichneter Beständigkeit gegen Strahlung. Da die Isolations-Durchschlagsspannung von SiC um etwa eine Größenordnung höher ist als die von Silicium, hat man erwartet, daß SiC für Vorrichtungen mit hoher Durchbruchsspannung verwendbar ist. Da SiC eine gesättigte Elektronen-Drift-Geschwindigkeit etwa 2 mal so hoch wie die von Silicium zeigt, hat man vermutet, daß SiC zum Steuern von elektrischer Hochfrequenzleistung verwendbar ist. Neuerdings wurden Einkristalle von 6H-SiC und 4H-SiC mit hoher Qualität gezüchtet. Diese 6H-SiC und 4H-SiC-Materialien gehören zu α-Siliciumcarbid (Siliciumcarbid mit α-Phase), das einen Stapel von Zinkblende und Wurzit-Strukturen aufweist.
- Um diese ausgezeichneten Materialeigenschaften von SiC für Leistungsvorrichtungen zu verwenden, sind verschiedene Herstellungsstufen, wie Feinbearbeitung der SiC-Substratoberfläche bis zu einer Spiegelebene, epitaktisches Züchten der SiC-Schicht, Dotieren von Donor- und Akzeptorverunreinigungen und Abscheidung von Metall- und Oxidfilmen in der gleichen Weise wie bei den Siliciumvorrichtungen erforderlich.
- Probleme, welche durch die Erfindung gelöst werden sollen
- Im Gegensatz zum Siliciumsubstrat ist es schwierig, im SiC-Substrat eine tiefe Diffusionszone zu bilden, da die Verunreinigungen nur schwer in das SiC-Substrat diffundieren. Infolgedessen wurde vor allem das epitaktische Züchten verwendet, um Halbleiterschichten auf dem SiC-Substrat zu bilden.
- Im allgemeinen wurden 6H-SiC und 4H-SiC als Substrat der für Hochleistungszwecke untersuchten SiC-Vorrichtungen verwendet. Einige Versuchs-Schottky-Dioden wurden experimentell hergestellt. Die Versuchs-Schottky-Dioden weisen einen Chip aus 6H-SiC-Einkristallen, eine auf dem Einkristall epitaktisch gewachsene SiC-Schicht und auf der SiC-Schicht eine Schottky-Elektrode auf. Der 6H-SiC-Chip zeigt hohe elektrische Leitfähigkeit, d. h. die Verunreinigungskonzentration im 6H-SiC-Chip ist hoch. Die SiC-Schicht zeigt eine geringe elektrische Leitfähigkeit, d. h. die Verunreinigungskonzentration in der SiC-Schicht ist gering. Die Eigenschaften, einschließlich der Durchschlagsspannung, Leckstrom und Ein-Spannung der Versuchs-Schottky-Dioden sind instabil und schwanken stark von Diode zu Diode.
- Die Veränderung der elektrischen Leitfähigkeit der Versuchs-Schottky-Dioden wurden gemessen nach der Punktkontakt-Strom-Spannungs-Methode (point-contact current voltage method = PCIV-Methode). Die Meßanordnung ist schematisch in
7 gezeigt. - Der SiC-Wafer mit den epitaktischen Schichten wird schräg geschliffen (Fläche F); auf diese Ebene werden in einem Abstand (d) voneinander zwei Punktkontakte P1 und P2 gesetzt, zwischen denen man einen konstanten Strom I von z. B. 5 × 10–8 A fließen läßt. Die Spannung V zwischen P1 und P2 wird gemessen. Die Punkte P1 und P2 werden bei gleichbleibendem Abstand d auf der Fläche F senkrecht zur Schnittlinie der epitaktischen Ebenen verschoben und die jeweils zwischen P1 und P2 gemessene Spannung V wird in elektrische Leitfähigkeit umgerechnet. Die Ergebnisse sind in
1 und2 in einer willkürlich angenommenen Einheit (a. u. = arbitrary unit) dargestellt. Die elektrische Leitfähigkeit verändert sich in Richtung der Dicke der epitaktischen Schicht. Im oben erwähnten Fall der Versuchs-Schottky-Diode sinkt die elektrische Leitfähigkeit allmählich von der Grenzschicht des SiC-Substrats1 zur epitaktischen Schicht10 , wie in2 gezeigt. Diese Veränderung der elektrischen Leitfähigkeit kann auf folgenden Ursachen beruhen. - Bisher liegt SiC bei seiner Verwendung als Substrat, auf dem epitaktische Schichten gezüchtet werden, hinsichtlich der Kristallvollkommenheit weit hinter Silicium. Der SiC-Kristall enthält viele Kristalldefekte, wie Stapelfehler und unvollkommene Oberflächenschichten. Es wurde auch gefunden, daß solche Kristalldefekte erhebliche große planare (seitliche) Abweichungen aufweisen. Die Kristalldefekte im SiC-Substrat erstrecken sich zu der auf dem SiC-Substrat aufgewachsenen epitaktischen Schicht und beeinflussen diese, was vermutlich die Ursache der Veränderung der elektrischen Leitfähigkeit ist. Es ist zu erwarten, daß die elektrische Leitfähigkeit gering ist in der vorangehenden Zone, welche der Grenzzone des SiC-Substrats und der epitaktischen Schicht benachbart ist, da die Grenzzone gering dotiert ist. Die zahlreichen in der Grenzzone vorkommenden Kristalldefekte erhöhen jedoch die elektrische Leitfähigkeit. Es wird angenommen, daß die Veränderungen der elektrischen Leitfähigkeit in Richtung der Dicke der epitaktischen Schicht die Veränderungen der Vorrichtungseigenschaften der Schottky-Diode verursachen. Obgleich große Bemühungen unternommen wurden, die Perfektion des SiC-Kristalls und die Verfahren der Filmbildung auf dem SiC-Kristall zu verbessern, wurde das oben beschriebene Problem der Veränderung der elektrischen Leitfähigkeit bisher noch nicht gelöst.
- Die aus
WO 95/05006 A1 - Dafür genügen auch nicht bisher bekannte SiC-Schichten, die epitaktisch auf ds SiC-Substrat aufgebracht sind.
- Im Hinblick darauf ist es ein Zweck der Erfindung, einen SiC-Wafer zu schaffen, welcher die Veränderung der elektrischen Leitfähigkeit in der Dickenrichtung vermeidet. Ein weiterer Zweck der Erfindung ist es, ein Verfahren zur Herstellung des SiC-Wafers zu schaffen. Noch ein weiterer Zweck der Erfindung ist es, eine Halbleitervorrichtung zu schaffen, welche den SiC-Wafer verwendet und stabile Eigenschaften zeigt.
- Lösung der Aufgabe
- Gemäß einem Aspekt der Erfindung wird ein epitaktischer Siliciumcarbid-Wafer geschaffen, der folgende Einzelheiten aufweist:
ein Siliciumcarbid-Substrat von einem Leitfähigkeitstyp;
eine auf dem Substrat epitaktisch aufgewachsene Siliciumcarbid-Leitfähigkeits-Korrekturschicht desselben Leitfähigkeitstyps, die eine Verunreinigungskonzentration von 1 × 1018 cm–3 oder mehr aufweist, auf dem Substrat epitaktisch gewachsen ist und eine Dicke von 3 μm oder mehr hat, wobei die Leitfähigkeits-Korrekturschicht hoch genug dotiert ist, um nachteilige Effekte von Kristalldefekten des Substrats zu maskieren, und eine auf der Leitfähigkeits-Korrekturschicht epitaktisch aufgewachsene obere Schicht, die eine geringere Verunreinigungskonzentration als die Leitfähigkeits-Korrekturschicht und das Substrat hat und deren elektrische Leitfähigkeit geringer ist als die des Substrats. - Der Beitrag der Verunreinigungen in der hochdotierten Leitfähigkeits-Korrekturschicht zur elektrischen Leitfähigkeit liegt über dem Anteil der Kristalldefekte im Substratkristall und die Veränderung der elektrischen Leitfähigkeit über dem SiC-Wafer wird vermieden.
- Vorteilhafterweise ist das Siliciumcarbid-Substrat ein α-Siliciumcarbid. Ein ausgezeichneter α-Siliciumcarbid-Einkristall wird leicht gezüchtet. Die Ladungsträgerbeweglichkeit ist groß in der <0001> Richtung des α-Siliciumcarbid-Einkristalls. Vorteilhafterweise weist das Siliciumcarbidsubstrat eine mit einem Abweichungswinkel von 3° oder mehr von der (0001) Siliciumebene zur <11, –2,0> Richtung des α-Siliciumcarbids oder eine mit einem Abweichungswinkel von 3° oder mehr von einer (000, –1) Kohlenstoffebene zu einer <11, –2,0> Richtung des α-Siliciumcarbids geneigte Ebene auf.
- Die Leitfähigkeits-Korrekturschicht wird einfach auf einer der beiden schräg geneigten Ebenen gezüchtet, da viele Stufen zwischen den (0001) Ebenen oder (000, –1) Ebenen eines α-Siliciumcarbids existieren.
- Vorteilhafterweise ist die elektrische Leitfähigkeit der Leitfähigkeits Korrekturschicht fast die gleiche wie die elektrische Leitfähigkeit des Substrats.
- Wenn die Leitfähigkeitskorrekturschicht 1 × 1018 cm–3 oder mehr Verunreinigungen enthält und fast die gleiche elektrische Leitfähigkeit wie die des Substrats zeigt, maskieren die Verunreinigungen der Leitfähigkeitskorrekturschicht die nachteiligen Effekte von Kristalldefekten im Substrat.
- Ausgezeichnete SiC-Kristallfilme werden auf der Leitfähigkeits-Korrekturschicht gezüchtet, da die Kristalldefekte des Substrats sich nicht weiter in die dicke Leitfähigkeits-Korrekturschicht erstrecken.
- Gemäß einem anderen Aspekt der Erfindung wird ein Verfahren zur Herstellung des epitaktischen Siliciumcarbid-Wafers geschaffen, der ein Siliciumcarbid-Substrat von einem Leitfähigkeitstyp, eine Siliciumcarbid-Leitfähigkeits-Korrekturschicht desselben Leitfähigkeitstyps, die hoch genug dotiert ist, um nachteilige Effekte von Kristalldefekten des Substrats zu maskieren, und eine auf der Leitfähigkeits-Korrekturschicht epitaktisch gewachsene obere Schicht aufweist, die eine geringere Verunreinigungskonzentration als die Leitfähigkeitskorrekturschicht und das Substrat hat und deren elektrische Leitfähigkeit kleiner ist als die des Substrats, wobei das Verfahren folgende Stufen umfaßt: Abtragen einer 0,5 bis 10 μm dicken Oberflächenschicht des Substrats; epitaktisches Züchten der Leitfähigkeits-Korrekturschicht auf dem Substrat und epitaktisches Züchten der oberen Schicht auf der Leitfähigkeits-Korrekturschicht. Es ist wichtig, zunächst 0,5 bis 10 μm der Oberflächenschicht des Substrats abzutragen, bevor die Leitfähigkeitskorrekturschicht gezüchtet wird.
- Da das im Handel verfügbare SiC-Substrat Polierschäden in der Größenordnung von μm aufweist, muß zunächst die Oberflächenschicht in einer Dicke von 0,5 bis 10 μm abgetragen werden, um die Politurschäden zu entfernen. Es genügt nicht, die Oberflächenschicht weniger als 0,5 μm abzutragen, andererseits ist es zu viel, mehr als 10 μm der Oberflächenschicht abzutragen.
- Vorzugsweise wird ein Diamantschleifmittel von höchstens 1 μm Korndurchmesser verwendet, um die Substratoberfläche zu einer Spiegelfläche zu polieren. Wenn der Korndurchmesser der Diamantpaste mehr als 1 μm beträgt, wird der Polierschaden nicht beseitigt.
- Stattdessen können 0,5 bis 10 μm der Oberflächenschicht durch Ätzen mit reaktiven Ionen in einer Gasmischung entfernt werden, die ein Fluor und Sauerstoff oder Argon enthaltendes reaktives Gas einschließt, wobei das Ätzen während 5 bis 30 Minuten unter einem Gesamtgasdruck des Gemisches von 1 bis 100 Pa und mit einer zugeführten elektrischen Leistung von 1 bis 10 W × 10–2 durchgeführt wird.
- Weiter alternativ kann die Oberflächenschicht entfernt werden, indem man einen Siliciumoxidfilm von 1 μm oder mehr Dicke auf der Substratoberfläche durch thermische Oxidation derselben bei 1000 bis 1300°C in einer trockenen oder nassen oxidierenden Atmosphäre erzeugt und den Siliciumoxidfilm abätzt.
- Durch Oxidieren von Siliciumcarbid unter Bildung eines Siliciumoxidfilms einer bestimmten Dicke wird Siliciumcarbid mit der Hälfte der bestimmten Dicke verbraucht. Daher wird der Oberflächenanteil von 0,5 μm oder mehr Dicke entfernt, indem man einen Siliciumoxidfilm von 1 μm oder mehr Dicke wegätzt. Es ist unpraktisch, Siliciumcarbid unter 1000°C zu oxidieren, da die Oxidationsgeschwindigkeit unter 1000°C zu gering ist. Oberhalb 1300°C erweicht der für die Reaktionsgefäße und Halter verwendete Quarz.
- Schließlich wird die Substratoberfläche, auf der die Leitfähigkeits-Korrekturschicht epitaktisch gezüchtet wird, vorzugsweise um 0,1 μm oder mehr poliert durch Dampfphasenpolieren der nahezu (000, –1) Kohlenstoffebene des Substrats, indem man das Substrat 1 bis 30 Minuten auf eine Temperatur von 1200 und 1500°C in einer Atmosphäre, die 0,1 bis 5% HCl verdünnt mit Wasserstoffgas enthält, erhitzt.
- Da die (0001) Siliciumebene und die (000, –1) Kohlenstoffebene auf das gleiche Ätzmittel verschieden reagieren, sollten bei der (0001) Siliciumebene und der (000, –1) Kohlenstoffebene verschiedene Polierbedingungen angewandt werden. Die Poliermethode, die man bereits als wirksam für die Vorbehandlung der (0001) Siliciumebene des SiC-Kristalls vor dem Züchten der epitaktischen Schicht als wirksam angenommen hat (vergleiche Japanische ungeprüfte offengelegte Patentanmeldung (KOKAI)
JP H07-6971 A - Die nahezu (0001) Siliciumebene des Substrats, auf der die Leitfähigkeits-Korrekturschicht epitaktisch gezüchtet wird, wird um 0,1 μm oder mehr poliert (geätzt), indem man das Substrat
5 bis 90 Minuten bei einer Temperatur zwischen 1500 und 1700°C in einer Wasserstoffatmosphäre erhitzt. Diese Poliermethode wurde als besonders effektiv angegeben für die Vorbehandlung der (0001) Siliciumebene, bevor auf dieser eine epitaktische Schicht gezüchtet wird (vergleiche C. Hallin et al., Inst. Phys. Conf. Ser. No. 142 (1996), S. 613). - In dem erfindungsgemäßen epitaktischen SiC-Wafer ist die Veränderung der elektrischen Leitfähigkeit, die durch Erstreckung der Kristalldefekte vom Substrat verursacht wird, vermieden. Die Leitfähigkeits-Korrekturschicht zeigt bessere Kristallperfektion als das Substrat, das der Oberflächenbehandlung unterworfen wird. Die auf der Leitfähigkeits-Korrekturschicht aufgewachsene obere Schicht zeigt eine stabilere Verteilung der elektrischen Leitfähigkeit. Außerdem zeigen die auf dem gleichen erfindungsgemäßen epitaktischen SiC-Wafer gebildeten Vorrichtungen eine geringere Streuung der Vorrichtungseigenschaften unter den Vorrichtungen.
- Gemäß einem weiteren Aspekt der Erfindung wird eine Siliciumcarbid-Halbleitervorrichtung mit einem epitaktischen Siliciumcarbid-Wafer geschaffen, wobei der epitaktische Siliciumcarbid-Wafer ein Siliciumcarbid-Substrat von einem Leitfähigkeitstyp, eine Siliciumcarbid-Leitfähigkeits-Korrekturschicht des einen Leitfähigkeitstyps, die auf dem Substrat epitaktisch gezüchtet ist und hoch genug dotiert ist, um nachteilige Effekte von Kristalldefekten des Substrats zu maskieren, und eine auf der Leitfähigkeitsschicht epitaktisch gezüchtete obere Schicht aufweist, die eine geringere Verunreinigungskonzentration als die Leitfähigkeitskorrekturschicht und das Substrat hat und deren elektrische Leitfähigkeit kleiner ist als die des Substrats, und die Siliciumcarbid-Halbleitervorrichtung außerdem eine auf einer Hauptfläche derselben angeordnete Hauptelektrode und eine auf einer anderen Hauptfläche derselben angeordnete Hauptelektrode aufweist, wobei die Hauptflächen zueinander entgegengesetzt gerichtet sind.
- Vorteilhafterweise ist der Siliciumcarbid-Halbleiter eine Schottky-Diode, indem die eine Elektrode eine Schottky-Elektrode auf der gering dotierten Schicht und die andere Elektrode eine Ohm'sche Elektrode auf der Rückseite des Substrats ist.
- Vorteilhafterweise ist die Siliciumcarbid-Halbleitervorrichtung eine Flächendiode (junction diode), welche eine Diffusionszone des zum Leitfähigkeitstyp des Substrats entgegengesetzten Leitfähigkeitstyps umfaßt, die im Oberflächenbereich der oberen Schicht gebildet ist. In der Flächendiode ist die eine Elektrode eine Ohm'sche Elektrode auf der Diffusionszone und die andere Elektrode eine Ohm'sche Elektrode auf der Rückseite des Substrats.
- In den oben angegebenen vertikalen SiC-Vorrichtungen erstreckt sich die Verarmungsschicht in der Richtung der Dicke des Substrats und der Strom fließt senkrecht zu den Hauptflächen des SiC-Wafers und durchläuft die Grenze zwischen dem Substrat und der darauf gebildeten epitaktischen Schicht. Daher stabilisieren die erfindungsgemäßen SiC-Vorrichtungen, die auf dem SiC-Wafer gebildet sind, der Streuung der elektrischen Leitfähigkeit vermeidet, deren Eigenschaften.
- Ausführungsformen der Erfindung
- Der erfindungsgemäße SiC-Wafer weist ein SiC-Substrat, eine auf dem SiC-Substrat epitaktisch aufgewachsene SiC-Leitfähigkeits-Korrekturschicht und eine auf der Leitfähigkeits-Korrekturschicht epitaktisch aufgewachsene weitere (obere) SiC-Schicht auf. Der SiC-Substrat-Kristall wird einer Oberflächenbehandlung unterworfen. Die SiC-Leitfähigkeits-Korrekturschicht weist den gleichen Leitfähigkeitstyp wie das SiC-Kristallsubstrat auf und enthält Verunreinigungen in genügender Höhe, z. B. 1 × 1018 cm–3, um die nachteiligen Effekte von Kristalldefekten des SiC-Substrats zu maskieren. Die andere (obere) SiC-Schicht enthält weniger Verunreinigungen als die Leitfähigkeitskorrekturschicht und das SiC-Kristallsubstrat und zeigt eine geringere elektrische Leitfähigkeit als das SiC-Kristallsubstrat.
- Die Erfindung wird mit weiteren Einzelheiten erläutert durch die folgende Beschreibung mit Bezug auf die beigefügten Zeichnungen, welche bevorzugte Ausführungsformen zeigen:
- Erste Ausführungsform
-
3 ist ein Querschnitt einer erfindungsgemäßen Schottky-Diode. Eine stark dotierte n-leitende Schicht2 (hiernach als "Leitfähigkeits-Korrekturschicht" bezeichnet) mit einer Verunreinigungskonzentration von 1 × 1018 cm–3 und einer Dicke von 5 μm befindet sich auf einem n-leitenden 6H-SiC-Substrat1 mit einer Verunreinigungskonzentration von 1 × 1018 cm–3. Eine obere Schicht3 mit einer Verunreinigungskonzentration von 1 × 1016 cm–3 und einer Dicke von 5 μm befindet sich auf der Leitfähigkeits-Korrekturschicht2 . Das Substrat1 , die Leitfähigkeits-Korrekturschicht2 und die obere Schicht3 bilden einen epitaktischen SiC-Wafer. Eine Ohm'sche Elektrode4 ist durch Dampfabscheidung auf der Rückseite des Substrats1 gebildet. Eine Gold-Schottky-Elektrode ist durch Dampfabscheidung auf der oberen Schicht3 gebildet. - Das Herstellungsverfahren der Schottky-Diode wird im folgenden erläutert: Die Leitfähigkeits-Korrekturschicht
2 und die obere Schicht3 werden durch thermisches Züchten aus der Dampfphase aufgebracht. - Zuerst wird ein 6H-SiC-Kristall poliert, um das Substrat
1 zu bilden. Der polierte 6H-SiC-Kristall wird mittels eines Substrat-Zerteilers in Chips von 5 mm × 5 mm zerteilt. In der ersten Ausführungsform wird der 6H-SiC-Kristall poliert, um eine um 3,5° von der (0001) Silicium-Ebene zur <11, –2,0> Richtung geneigte Schrägfläche zu erhalten. Nachdem die Schrägfläche durch Schwabbeln mit Diamantpaste von 1 μm Korndurchmesser bis zu einer Spiegelebene fertiggestellt ist, wird die Oberfläche des Substrats1 mit organischem Lösungsmittel und Säure gereinigt. - Das Substrat
1 wird auf einem mit Siliciumcarbid beschichteten Graphit-Suszeptor montiert, so daß seine Schrägfläche nach oben zeigt. Der Graphit-Suszeptor mit dem darauf montierten Substrat1 wird in einem Reaktionsrohr einer Dampfphasen-Züchtvorrichtung angeordnet, die dann auf 1 Pa Vakuum evakuiert wird. Die Oberfläche des Substrats1 wird bei 1300°C 5 Minuten in einem gemischten Gasstrom geätzt, der aus Wasserstoffgas, das mit 1 l/min strömt und Chlorwasserstoffgas, das mit 3 ml/min strömt, besteht, wobei der Suszeptor durch Hochfrequenz-Induktionsheizung erhitzt wird. - Dann wird die 6H-SiC-Leitfähigkeits-Korrekurschicht
2 auf dem Substrat1 bis auf eine Dicke von 5 μm gezüchtet, indem man das Substrat1 2 Stunden bei 1500°C in einem Gasgemisch- Strom erhitzt, der aus Wasserstoffgas (3 l/min), Monosilangas (0,3 ml/min), Propangas (0,25 ml/min) und Stickstoffgas (0,2 ml/min) besteht. - Das soweit hergestellte Halbleiterwerkstück wird aus dem Reaktionsrohr entnommen, um die Halter auszutauschen. Das Halbleiterwerkstück wird in ähnlicher Weise wie das Substrat
1 gereinigt und geätzt. Die gering dotierte 6H-SiC-Schicht3 wird bis auf eine Dicke von 2,5 μm durch thermisches Züchten aus der Dampfphase bei 1500°C während einer Stunde in einem Gasgemisch-Strom bestehend aus Wasserstoffgas (3 l/min), Monosilangas (0,3 ml/min), Propangas (0,25 ml/min) und Stickstoffgas (0,002 ml/min) aufgebracht. - Dann werden die Elektroden auf dem so hergestellten SiC-Wafer abgeschieden. Auf der Rückseite des Substrats
1 , d. h. der (000, –1) Kohlenstoffebene des SiC-Kristalls wird ein Nickelfilm bis auf eine Dicke von 200 mm durch Vakuum-Abscheidung abgeschieden. Die Ohm'sche Kathode4 wird gebildet, indem man den SiC-Wafer mit dem darauf abgeschiedenen Nickelfilm 10 Minuten in einer Argon-Atmosphäre bei 1200°C behandelt. Dann wird die Gold-Schottky-Elektrode5 mit 200 nm Dicke und 200 μm Durchmesser auf der (0001) Siliciumebene des SiC-Kristalls durch Dampfabscheidung gebildet. -
1 zeigt die Ergebnisse der PCIV-Messung am SiC-Wafer der wie oben hergestellten Schottky-Diode. Die elektrische Leitfähigkeit der Leitfähigkeits-Korrekturschicht2 ist fast die gleiche wie die des Substrats1 . Das heißt, es tritt wegen der stark dotierten Stickstoffatome kein Abfall der elektrischen Leitfähigkeit in Richtung der Dicke über das Substrat1 und die Leitfähigkeits-Korrekturschicht2 auf. Die bei etwa 1 × 1018 cm–3 liegende Stickstoffkonzentration ist groß genug, um die nachteiligen Effekte von Kristalldefekten zu maskieren. Im allgemeinen kann man die gleiche Verunreinigungskonzentration wie die des Substrats als Standard nehmen. - Die elektrische Leitfähigkeit ändert sich abrupt an der Grenze zwischen der Leitfähigkeits-Korrekturschicht
2 und der oberen Schicht3 , vermutlich deshalb, weil die Kristalldefekte sich nicht weiter in die 5 μm dicke Leitfähigkeits-Korrekturschicht2 erstrecken. Zusätzliche Untersuchungen haben gezeigt, daß die obere Schicht3 nicht beeinflußt wird durch Kristalldefekte des Substrats1 bei Abscheidung von mehr als 4 μm der stark dotierten Leitfähigkeits-Korrekturschicht2 . - Die in der oben beschriebenen Weise hergestellte Schottky-Diode zeigt eine Rückwärts-Sperrspannung von 500 V oder mehr bei Raumtemperatur und einen Leckstrom von ca. 0,1 mA cm2 bei Anlegen von 500 V. Das heißt, die Schottky-Diode gemäß der ersten Ausführungsform der Erfindung zeigt eine Durchbruchsspannung von fast gleich der theoretischen Durchbruchsspannung berechnet aus der Dicke und der Ladungsträgerkonzentration der oberen Schicht
3 . - Einige Schottky-Dioden, die auf die oben beschriebene Weise auf SiC-Chips (5 mm × 5 mm) hergestellt wurden, die aus der gleichen SiC-Kristallplatte von 30 mm Durchmesser ausgeschnitten waren, zeigten Abweichungen ihrer Eigenschaften, vermutlich wegen Ungleichmäßigkeit der Substratoberfläche wie Abweichungen von Oberflächenflachheit und Kristallperfektion.
- Zweite Ausführungsform
- Eine zweite Ausführungsform löst das beschriebene Problem.
- In der ersten Ausführungsform wird die Oberfläche des Substrats
1 mit Diamantpaste von 1 μm Korndurchmesser geschwabbelt, mit organischem Lösungsmittel und Säure gereinigt und durch Dampfphasen-Ätzung geätzt. In der zweiten Ausführungsform wird die Oberfläche des Substrats1 poliert und dann die unvollkommene Oberflächenschicht auf dem Substrat1 durch Ätzen mit reaktiven Ionen und thermische Oxidation entfernt. Das Ätzen mit reaktiven Ionen wird 20 Minuten in einem Gasgemisch durchgeführt, das z. B. 83% Kohlenstofftetrafluorid (CF4) und 17% Sauerstoff (O2) enthält, bei einem Druck von etwa 5 Pa und mit einer elektrischen Energie von 2 Wcm–2. Vorzugsweise wird die Oberfläche des Substrats1 durch reaktive Ionen vor der thermischen Oxidation geätzt, da die (0001) Siliciumebene durch thermische Oxidation aufgerauht wird, wenn nicht das Ätzen mit reaktiven Ionen vorgeschaltet ist. Durch die thermische Oxidation, d. h. eine feuchte Oxidation bei 1200°C während 25 Stunden, wird ein Siliciumoxidfilm von etwa 1 μm Dicke gebildet. Anschließend zur feuchten Oxidation wird die Oberfläche des Substrats1 gereinigt mit organischem Lösungsmittel und Säure. Der gebildete Oxidfilm wird bei dem Reinigen mit Säure, das eine Behandlung mit Fluorwasserstoffsäure einschließt, weggeätzt. - Dann wird das Substrat
1 auf einen mit Siliciumcarbid beschichteten Graphit-Suszeptor so montiert, daß die (0001) Siliciumebene nach oben gerichtet ist und die Schrägfläche genau mit einem 3,5° Winkel von der (0001) Siliciumebene in die <11, –2,0> Richtung geneigt ist. Der Graphit-Suszeptor mit dem darauf montierten Substrat1 wird in einem Reaktionsrohr eines Dampfphasen-Züchtgeräts positioniert, das dann auf 1 Pa Vakuum oder darunter evakuiert wird. Die Oberfläche des Substrats1 wird 30 Minuten bei 1600°C in einem mit 1 l/min, strömenden Wasserstoffgas geätzt, um den auf der Oberfläche des Substrats1 natürlich gebildeten Oxidfilm zu entfernen. Der Suszeptor wird durch Hochfrequenz-Induktionsheizung erhitzt. Die mit 3,5° von der (0001) Siliciumebene zur <11, –2,0> Richtung geneigte Schrägfläche wird nur mit Wasserstoff geätzt, um die Substratoberfläche nicht aufzurauhen. Im Gegensatz zum Ätzen der (000, –1) Kohlenstoffebene wird die (0001) Siliciumebene aufgerauht, wenn dem Ätzgas Chlorwasserstoff zugesetzt wird. - Dann werden eine Leitfähigkeits-Korrekurschicht
2 und eine obere Schicht3 in der gleichen Weise wie in der ersten Ausführungsform gebildet. Schließlich wird eine Kathode4 auf der Rückseite, das heißt der (000, –1) Kohlenstoffebene und eine Gold-Schottky-Elektrode5 mit 200 nm Dicke und 200 μm Durchmesser auf der (0001) Siliciumebene gebildet. - Die wie oben beschriebene Schottky-Diode zeigt eine Rückwärts-Sperrspannung von 500 V oder mehr bei Raumtemperatur und einen Leckstrom von ca. 0,1 mA cm2 bei Anlegen von 500 V. Viele Schottky-Dioden wurden nach der oben beschriebenen Methode auf fünf SiC-Chips (5 mm × 5 mm) hergestellt, die aus einer SiC-Kristallplatte von 30 mm Durchmesser ausgeschnitten waren. Es wurden fast keine Abweichungen der Rückwärts-Sperrspannung bei jedem Probestück der Vorrichtung und unter diesen Probestücken beobachtet. Die Vorbehandlung gemäß der zweiten Ausführungsform ist also recht wirksam, um Abweichungen der Vorrichtungseigenschaften zu verhindern.
- Die PCIV-Messungen an dem SiC-Wafer der zweiten Ausführungsform lieferten fast die gleichen Ergebnisse wie die der
1 , das heißt die elektrische Leitfähigkeit zeigt fast den gleichen Wert und bleibt unverändert über die Dicke von Substrat1 und Leitfähigkeits-Korrekturschicht2 . Die elektrische Leitfähigkeit verändert sich stark an der Grenze zwischen der Leitfähigkeits-Korrekturschicht2 und der oberen Schicht3 und verändert sich dann nicht über die Dicke der oberen Schicht3 . Offensichtlich erstrecken sich die Kristalldefekte nicht über die 5 μm dicke Leitfähigkeits-Korrekturschicht2 hinaus. - In der ersten Ausführungsform, in der die Oberfläche des Substrats
1 poliert, aber nicht vorbehandelt wird, sollte die Leitfähigkeits-Korrekturschicht mindestens 4 μm dick sein, um zu verhindern, daß sich Kristalldefekte des Substrats1 in die obere Schicht3 erstrecken. In der zweiten Ausführungsform, in der die polierte Oberfläche des Substrats1 einer Vorbehandlung unterworfen wird, kann die Leitfähigkeits-Korrekturschicht2 3 μm oder mehr dick sein, um zu verhindern, daß Kristalldefekte des Substrats1 die obere Schicht3 beeinflussen. - Dritte Ausführungsform
- Die Vorrichtungen der ersten und zweiten Ausführungsform enthalten die Leitfähigkeits-Korrekturschicht
2 und obere Schicht3 , die epitaktisch auf der (0001) Siliciumebene aufgewachsen sind, die exakt den Schrägflächen-Winkel von 3,5° von der (0001) Siliciumebene in die <11, –2,0> Richtung des Substrats1 beschreibt, und eine Kathode4 auf der (000, –1) Kohlenstoffebene des Substrats1 . Andererseits kann eine Schottky-Diode, welche die epitaktischen Schichten auf der (000, –1) Kohlenstoffebene und eine Kathode auf der (0001) Siliciumebene aufweist, durch geeignete Schichtaufwachsstufen erhalten werden. - Die Schottky-Diode einer dritten Ausführungsform wird wie folgt hergestellt. Zuerst wird ein 6H-SiC-Kristall poliert, um das Substrat
1 zu bilden. Der polierte 6H-SiC-Kristall wird mittels eines Substrat-Zerteilers in Chips von 5 mm × 5 mm zerteilt. In der dritten Ausführungsform wird der 6H-SiC-Kristall poliert, um einen Schrägflächenwinkel von 3,5° von der (000, –1) Kohlenstoffebene in die (11, –2,0) Richtung zu erhalten. Die Schrägfläche wird mit Diamantpaste von 1 μm Korndurchmesser geschwabbelt. Dann wird die Oberfläche des Substrats1 zur Entfernung der darauf vorhandenen unvollkommenen Oberflächenschicht durch feuchte Oxidation bei 1200°C während 4 Stunden thermisch oxidiert. Es wird ein Siliciumoxidfilm von 0,2 μm Dicke gebildet. Da die Oxidation auf der (000, –1) Kohlenstoffebene rascher fortschreitet als auf der (0001) Siliciumebene wird ein dickerer Oxidfilm in einer kürzeren Zeit gebildet. Anschließend an die feuchte Oxidation wird die Oberfläche des Substrats1 mit organischem Lösungsmittel und Säure gereinigt. Der Oxidfilm wird durch die Säurereinigung, welche eine Behandlung mit Fluorwasserstoffsäure umfaßt, weggeätzt. - Das Substrat
1 wird auf einem mit Siliciumcarbid beschichteten Graphit-Suszeptor montiert, wobei die (000, –1) Kohlenstoffebenen, die genau die Schrägfläche mit 3,5° Winkel von der (000, –1) Kohlenstoffebene in Richtung auf die <11, –2,0> Richtung beschreibt, nach oben zeigt. Der Graphit-Suszeptor mit dem darauf montierten Substrat1 wird in einem Reaktionsrohr einer Dampfphasen-Züchtvorrichtung angeordnet, die dann auf ein Vakuum von etwa 1 Pa evakuiert wird. Die Oberfläche des Substrats1 wird bei 1400°C 5 Minuten in einem Mischgasstrom, bestehend aus Wasserstoffgas mit 1 l/min und Chlorwasserstoffgas mit 3 ml/min geätzt, um den natürlich entstandenen Oxidfilm zu entfernen. Der Suszeptor wird durch Hochfrequenz-Induktionsheizung erhitzt. - Dann wird die 6H-SiC-Leitfähigkeits-Korrekturschicht
2 auf dem Substrat1 bis auf eine Dicke von 5 μm durch thermisches Züchten in der Dampfphase bei 1500°C während 2 Stunden in einem Mischgasstrom bestehend aus Wasserstoffgas (3 l/min), Monosilangas (0,3 ml/min), Propangas (0,25 ml/min) und Stickstoffgas (0,2 ml/min) gezüchtet. - Das soweit hergestellte Halbleiterwerkstück wird aus dem Reaktionsrohr entnommen, um die Halter auszutauschen. Das Halbleiterwerkstück wird gereinigt und geätzt durch Dampfphasenätzung in ähnlicher Weise wie bei der Bildung der Leitfähigkeits-Korrekturschicht
2 . Die obere 6H-SiC-Schicht3 wird epitaktisch auf eine Dicke von 2,5 μm durch thermisches Züchten in der Dampfphase bei 1500°C während einer Stunde in einem Gasgemischstrom bestehend aus Wasserstoffgas (3 l/min), Monosilangas (0,3 ml/min), Propangas (0,25 ml/min) und Stickstoffgas (0,002 ml/min) gezüchtet. - Dann werden die Elektroden auf dem so hergestellten SiC-Wafer abgeschieden. Ein Nickelfilm wird bis auf eine Dicke von 200 mm auf der Rückseite des Substrats
1 , d. h. der (0001) Siliciumebene des SiC-Kristalls durch Vakuum-Abscheidung abgeschieden. Die Ohm'sche Kathode4 wird gebildet durch Wärmebehandlung des SiC-Wafers mit dem darauf abgeschiedenen Nickelfilm in einer Argon-Atmosphäre bei 1200°C während 10 Minuten. Dann wird die Gold-Schottky-Elektrode5 mit 200 nm Dicke und 200 μm Durchmesser auf der (000, –1) Kohlenstoffebene des SiC-Kristalls durch Dampfabscheidung gebildet. - Die wie oben hergestellte Schottky-Diode zeigt eine Rückwärts-Sperrspannung von 500 V oder mehr bei Raumtemperatur und einen Leckstrom von ca. 0,1 mA cm2 bei Anlegen von 500 V. Viele Schottky-Dioden wurden auf die oben beschriebene Weise auf 5 SiC-Chips (5 mm × 5 mm) hergestellt, die aus einer SiC-Kristallplatte von 30 mm Durchmesser ausgeschnitten waren. Es wurden fast keine Abweichungen der Rückwärts-Sperrspannung in jeder dieser Vorrichtungen und zwischen diesen Vorrichtungen beobachtet. Die Vorbehandlung der dritten Ausführungsform ist also recht wirksam zur Unterdrückung von Abweichungen von Eigenschaften der Vorrichtung.
- Fast die gleichen Ergebnisse wie diejenigen der
1 wurden bei der PCIV-Messung am SiC-Wafer der dritten Ausführungsform erhalten. Offensichtlich wird dadurch, daß die stark dotierte Leitfähigkeits-Korrekturschicht2 bis auf eine Dicke von 3 μm oder mehr gezüchtet wird, verhindert, daß die Kristalldefekte im Substrat1 die obere Zone3 nachteilig beeinflussen. - Vierte Ausführungsform
-
4 ist ein Querschnitt einer erfindungsgemäßen planaren pn-Diode. - In dieser Figur weist die planare pn-Diode ein 6H-SiC-Einkristallsubstrat
1 mit einer Verunreinigungskonzentration von 1 × 1018 cm–3, eine n-leitende Leitfähigkeits-Korrekturschicht2 mit 5 μm Dicke mit einer Verunreinigungskonzentration von 1 × 1018 cm–3 auf der Schrägfläche des Substrats1 , die einen Neigungswinkel von 3,5° von der (0001) Siliciumebene hat, eine obere n-leitende Schicht3 mit 2,5 μm Dicke mit einer Verunreinigungskonzentration von 1 × 1016 cm–3 auf der Leitfähigkeits-Korrekturschicht2 , eine p-leitende Anodenzone6 im Oberflächenbereich der oberen Schicht3 , eine Ohm'sche Elektrode4 auf der Rückseite des Substrats1 und eine Aluminiumanode7 in Kontakt mit der Anodenzone6 auf. Diese pn-Diode wird wie folgt hergestellt: Die Leitfähigkeits-Korrekturschicht2 und die obere Schicht3 werden epitaktisch in der gleichen Weise gezüchtet wie die Schottky-Diode der zweiten Ausführungsform. Dann wird ein Siliciumoxidfilm8 von 50 nm Dicke auf der oberen Schicht3 in einer feuchten sauren Atmosphäre bei 1200°C während 60 Minuten gebildet. Ein Fenster von 200 μm Durchmesser wird durch den Siliciumoxidfilm mittels fotolithografischer Methoden gebohrt. Aluminiumionen werden bei Raumtemperatur durch das Fenster unter einer Beschleunigungsspannung von 30, 90 und 180 keV implantiert. Die Aluminiumdosis ist 6,11 × 1013 cm–2 für die Beschleunigungsspannung von 30 keV, 1,57 × 1014 cm–2 für 90 keV und 2,80 × 1014 cm–2 für 180 keV Beschleunigungsspannung. Die Anodenzone6 wird gebildet, indem man das soweit hergestellte Probestück in einer Argonatmosphäre bei 1700°C 10 Minuten tempert. Dann wird eine Anode7 gebildet, indem man in dem Fenster unter Verwendung des Siliciumoxidfilms8 als Maske selektiv Aluminium abscheidet. Die Kathode4 wird auf der Rückseite des Substrats1 durch Vakuumabscheidung von Nickel gebildet. - Die wie oben hergestellte pn-Diode zeigt eine Rückwärts-Sperrspannung von 500 V oder mehr bei Raumtemperatur äquivalent zum theoretischen Wert und einen Leckstrom von ca. 0,1 mA cm2 bei Anlegen von 500 V.
- Fünfte Ausführungsform
- Man kann auch in der gleichen Weise wie in der vierten Ausführungsform eine planare pn-Diode bilden, welche epitaktische Schichten auf der (000, –1) Kohlenstoffebene des SiC-Substrats und eine Kathode auf der (0001) Siliciumebene des Substrats aufweist.
- Die planare pn-Diode einer fünften Ausführungsform weist ein 6H-SiC-Einkristallsubstrat mit einer Verunreinigungskonzentration von 1 × 1018 cm–3, eine n-leitende Leitfähigkeits-Korrekturschicht mit 5 μm Dicke mit einer Verunreinigungskonzentration von 1 × 1018 cm–3 auf der Schrägfläche, die einen Winkel von 3,5° mit der (000, –1) Kohlenstoffebene des Substrats bildet, und eine obere n-leitende Schicht mit 2,5 μm Dicke mit einer Verunreinigungskonzentration von 1 × 1016 cm–3 auf der Leitfähigkeits-Korrekturschicht auf. Die Leitfähigkeits-Korrekturschicht und die obere Schicht werden epitaktisch in der gleichen Weise gezüchtet wie die der Schottky-Diode der dritten Ausführungsform. Dann wird ein Siliciumoxidfilm von 300 nm Dicke auf der oberen Schicht in einer feuchten sauren Atmosphäre bei 1200°C während 60 Minuten gebildet. Ein Fenster von 200 μm Durchmesser wird durch den Siliciumoxidfilm mittels fotolithografischer Methoden gebohrt. Aluminiumionen werden bei Raumtemperatur durch das Fenster unter einer Beschleunigungsspannung von 30, 90 und 180 keV implantiert. Die Aluminiumdosis beträgt 6 × 1013 cm–2 für 30 keV, 2 × 1014 cm–2 für 90 keV und 3 × 1014 cm–2 für 180 keV Beschleunigungsspannung. Ein Anodenbereich wird gebildet durch Tempern des soweit hergestellten Werkstücks in einer Argonatmosphäre bei 1800°C während 10 Minuten. Dann wird eine Anode gebildet, indem in dem Fenster unter Verwendung des Siliciumoxidfilms als Maske selektiv Aluminium deponiert wird. Eine Kathode
4 wird auf der Rückseite des Substrats durch Vakuumabscheidung von Nickel gebildet. - Die wie oben beschrieben hergestellte pn-Diode der fünften Ausführungsform zeigt eine Rückwärts-Sperrspannung von 500 V oder mehr bei Raumtemperatur, äquivalent zum theoretischen Wert, und einen Leckstrom von ca. 0,1 mA cm2 beim Anlegen von 500 V. Zahlreiche pn-Dioden-Werkstücke wurden in der gleichen Weise wie oben beschrieben auf fünf SiC-Chips (5 mm × 5 mm) hergestellt, die aus einer SiC-Kristallplatte von 30 mm Durchmesser ausgeschnitten waren. Es wurden fast keine Abweichungen der Rückwärts-Sperrspannungseigenschaften bei jedem Probestück der Vorrichtungen und zwischen den Vorrichtungs-Probestücken beobachtet.
- Sechste Ausführungsform
-
5 ist ein Querschnitt eines erfindungsgemäßen Graben-MOSFET. - Der gezeigte Graben-MOSFET weist ein 6H-SiC-Einkristallsubstrat
1 mit einer Verunreinigungskonzentration von 1 × 1018 cm–3, eine n-leitende Leitfähigkeits-Korrekturschicht2 von 5 μm Dicke mit einer Verunreinigungskonzentration von 1 × 1018 cm–3 auf der Schrägfläche des Substrats1 , die einen Winkel von 3,5° mit der (0001) Siliciumebene des Substrats1 bildet, eine obere n-leitende Schicht3 von 2,5 μm Dicke mit einer Verunreinigungskonzentration von 1 × 1016 cm–3 auf der Leitfähigkeits-Korrekturschicht2 und eine p-leitende Basis-Schicht9 von 1 μm Dicke mit einer Verunreinigungskonzentration von 4 × 1017 cm–3 auf der oberen Schicht3 auf. Das Dotierungsmittel in der p-leitenden Basis-Schicht9 ist Aluminium. Eine n-leitende Quellzone (Source)11 wird im Oberflächenteil der p-leitenden Basis-Schicht9 durch Implantieren von Stickstoffionen und anschließender Wärmebehandlung gebildet. Ein Graben (trench)12 wird von der Oberfläche der n-leitenden Quellzone11 nach unten in die obere Schicht3 gebildet. Die Oberfläche des Grabens12 wird mit einem Siliciumoxid-Gate-Isolationsfilm13 beschichtet und gefüllt mit einer polykristallinen Silicium-Gate-Elektrodenschicht14 . Eine Nickel-Drain-Elektrode15 wird auf der Rückseite des Substrats1 durch Vakuum-Abscheidung gebildet. Eine Quell-Elektrode (source)16 ist in Konkakt mit der n-leitenden Quellzone11 . Obgleich in5 nicht gezeigt, ist eine Metallfilm-Gate-Elektrode in Kontakt mit der Gate-Elektrodenschicht14 . - Siebente Ausführungsform
- Man kann auch einen Graben-MOSFET, der epitaktische Schichten auf der (000, –1) Kohlenstoffebene des SiC-Substrats und eine Drain-Elektrode auf der (0001) Siliciumebene des Substrats aufweist, in der gleichen Weise wie in der sechsten Ausführungsform bilden. Der Graben-MOSFET der siebten Ausführungsform hat im Querschnitt einen ähnlichen Aufbau wie die sechste Ausführungsform. Abgesehen von den Stufen der Bildung des epitaktischen SiC-Wafers wird der Graben-MOSFET der siebenten Ausführungsform mit den gleichen Stufen hergestellt wie die sechste Ausführungsform.
- Die Graben-MOSFET der sechsten und siebten Ausführungsform zeigen bestimmte Charakteristika ohne irgendeine Abweichung der Durchbruchsspannung und des Leckstroms in einem Chip und zwischen verschiedenen Chips.
- Achte Ausführungsform
-
6 ist ein Querschnitt eines erfindungsgemäßen Siliciumcarbid-Thyristors. - Der gezeigte Siliciumcarbid-Thyristor weist ein 6H-SiC-Einkristallsubstrat
1 mit einer Verunreinigungskonzentration von 1 × 1018 cm–3, einer p-leitenden Leitfähigkeits-Korrekturschicht2 von 5 μm Dicke mit einer Verunreinigungskonzentration von 1 × 1018 cm–3 auf der Schrägfläche des Substrats1 , die in einem Winkel von 3,5° von der (0001) Siliciumebene des Substrats1 verläuft, eine obere n-leitende Schicht3 von 2,5 μm Dicke mit einer Verunreinigungskonzentration von 1 × 1016 cm–3 auf der Leitfähigkeits-Korrekturschicht2 und eine p-leitende Basis-Schicht9 von 1 μm Dicke mit 4 × 1017 cm–3 Verunreinigungen auf der oberen Schicht3 auf. Eine n-leitende Kathodenzone17 wird im Oberflächenbereich der p-leitenden Basisschicht9 durch selektive Implantation von Stickstoffionen und anschließende Wärmebehandlung gebildet. Eine Aluminium-Gate-Elektrode18 wird auf der p-leitenden Basisschicht9 abgeschieden. Eine Anode19 wird auf der Rückseite des Substrats1 abgeschieden. Eine Kathode20 ist in Kontakt mit der n-leitenden Kathodenzone17 . - Neunte Ausführungsform
- Man kann auch in gleicher Weise wie in der achten Ausführungsform einen Siliciumcarbid-Thyristor bilden, der epitaktische Schichten auf der (000, –1) Kohlenstoffebene des SiC-Substrats und eine Anode auf der (0001) Siliciumebene des Substrats aufweist.
- Ausgenommen die Stufen der Bildung des epitaktischen SiC-Wafers wird der Siliciumcarbid-Thyristor der neunten Ausführungsform nach den gleichen Stufen wie der der achten Ausführungsform hergestellt.
- Die Thyristoren der achten und neunten Ausführungsform zeigen bestimmte Charakteristika, ohne daß irgendeine Abweichung der Durchbruchsspannung und des Leckstroms innerhalb eines Chips und zwischen verschiedenen Chips beobachtet wird.
- Wirkung der Erfindung
- Wie oben erläutert, weist der erfindungsgemäße Siliciumcarbid-Wafer auf: ein Einkristall-SiC-Substrat; eine SiC-Leitfähigkeits-Korrekturschicht, die den gleichen Leitfähigkeitstyp wie das Substrat hat, epitaktisch auf dem Substrat aufgewachsen ist und stark genug dotiert ist, um die nachteiligen Effekte von Kristalldefekten im Einkristall-SiC-Substrat zu maskieren, und eine obere SiC-Schicht, die epitaktisch auf der Leitfähigkeits-Korrekturschicht aufgewachsen ist, wobei die elektrische Leitfähigkeit der oberen Schicht geringer ist als die des Substrats und der Leitfähigkeits-Korrekturschicht. Halbleitervorrichtungen, wie Schottky-Diode, pn-Diode, MOSFET und Thyristor lassen sich erfolgreich auf dem erfindungsgemäßen SiC-Wafer herstellen.
- Durch Entfernen der unvollkommenen Oberflächenschicht vom SiC-Substrat durch geeignete Oberflächenbehandlung und indem man die SiC-Schichten epitaktisch auf der behandelten Oberfläche des Substrats züchtet, werden die nachteiligen Effekte der Kristallfehler des Substrats vermieden, die Eigenschaften der auf dem SiC-Substrat gebildeten Halbleitervorrichtungen werden stabilisiert und die Reproduzierbarkeit der SiC-Vorrichtungen wird stark verbessert.
- Figurenbeschreibung
-
1 ist ein Diagramm der Veränderung der elektrischen Leitfähigkeit im Querschnitt des erfindungsgemäßen SiC-Wafers; -
2 ist ein Diagramm der Veränderung der elektrischen Leitfähigkeit im Querschnitt einer üblichen Schottky-Diode; -
3 ist ein Querschnitt einer erfindungsgemäßen Schottky-Diode; -
4 ist ein Querschnitt einer erfindungsgemäßen planaren pn-Diode; -
5 ist ein Querschnitt eines erfindungsgemäßen Graben-MOSFET; -
6 ist ein Querschnitt eines erfindungsgemäßen Siliciumcarbid-Thyristors; -
7 ist eine schematische Darstellung der PCIV-Methode zur Bestimmung der Leitfähigkeit. -
- 1
- Substrat
- 2
- Leitfähigkeits-Korrekturschicht
- 3
- obere Schicht
- 4
- Kathode
- 5
- Schottky-Elektrode
- 6
- p-leitende Anodenzone
- 7
- Anode
- 8
- Siliciumoxidfilm
- 9
- p-leitende Basiszone
- 10
- epitaktische Schicht
- 11
- n-leitende Source-Zone
- 12
- Graben
- 13
- Gate-Isolationsfilm
- 14
- Gate-Elektrodenschicht
- 15
- Drain-Elektrode
- 16
- Source-Elektrode
- 17
- n-leitende Kathodenzone
- 18
- Gate-Elektrode
- 19
- Anode
- 20
- Kathode
Claims (17)
- Epitaktischer Siliciumcarbid-Wafer mit – einem Siliciumcarbid-Substrat von einem Leitfähigkeitstyp; – einer Siliciumcarbid-Leitfähigkeits-Korrekturschicht des einen Leitfähigkeitstyps, die eine Verunreinigungskonzentration von 1 × 1018 cm–3 oder mehr aufweist, auf dem Substrat epitaktisch gewachsen ist und eine Dicke von 3 μm oder mehr hat; und – einer oberen Schicht, die auf der Leitfähigkeits-Korrekturschicht epitaktisch gewachsen ist, eine geringere Verunreinigungskonzentration als die Leitfähigkeits-Korrekturschicht und das Substrat hat und deren elektrische Leitfähigkeit kleiner ist als die des Substrats.
- Epitaktischer Siliciumcarbid-Wafer nach Anspruch 1, worin das Siliciumcarbid-Substrat α-Siliciumcarbid enthält oder daraus besteht.
- Epitaktischer Siliciumcarbid-Wafer nach Anspruch 2, dadurch gekennzeichnet, daß das Siliciumcarbid-Substrat eine mit einem Abweichungswinkel von 3° oder mehr von einer (0001) Silicium-Ebene des α-Siliciumcarbids zu einer <11, –2,0> Richtung des α-Siliciumcarbids geneigte ebene Fläche aufweist, die von der auf ihr epitaktisch gewachsenen Leitfähigkeits-Korrekturschicht bedeckt ist.
- Epitaktischer Siliciumcarbid-Wafer nach Anspruch 2, dadurch gekennzeichnet, daß das Siliciumcarbid-Substrat eine mit einem Abweichungswinkel von 3° oder mehr von einer (000, –1) Kohlenstoffebene des α-Siliciumcarbids zu einer <11, –2,0> Richtung des α-Siliciumcarbids geneigte ebene Fläche aufweist, die von der auf ihr epitaktisch gewachsenen Leitfähigkeits-Korrekturschicht bedeckt ist.
- Epitaktischer Siliciumcarbid-Wafer nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die elektrische Leitfähigkeit der Leitfähigkeits-Korrekturschicht die gleiche ist wie die des Substrats.
- Verfahren zur Herstellung eines epitaktischen Siliciumcarbid-Wafers nach einem der Ansprüche 1 bis 5 mit einem Siliciumcarbid-Substrat eines Leitfähigkeitstyps, einer Siliciumcarbid-Leitfähigkeits-Korrekturschicht des einen Leitfähigkeitstyps, die eine Verunreinigungskonzentration von 1 × 1018 cm–3 oder mehr aufweist und eine Dicke von 3 μm oder mehr hat und mit einer auf der Leitfähigkeits-Korrekturschicht epitaktisch gewachsenen oberen Schicht, die eine geringere Verunreinigungskonzentration als die Leitfähigkeits-Korrekturschicht und das Substrat hat und deren elektrische Leitfähigkeit kleiner ist als die des Substrats, welches folgende Verfahrensstufen aufweist: – Abtragen einer 0,5–10 μm dicken Oberflächenschicht des Substrats; – epitaktisches Züchten der Leitfähigkeits-Korrekturschicht auf dem Substrat und – epitaktisches Züchten der oberen Schicht auf der Leitfähigkeits-Korrekturschicht.
- Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Abtragen die Stufe des Polierens der Oberfläche des Substrats zu einer Spiegelfläche mit Hilfe eines Diamant-Schleifmittels umfaßt.
- Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß das Diamant-Schleifmittel eine Korngröße von höchstens 1 μm aufweist.
- Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Abtragen die Stufe eines Ätzens mittels reaktiver Ionen zum Abtragen der Oberflächenschicht umfaßt.
- Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Ätzen mittels reaktiver Ionen in einem Gasgemisch durchgeführt wird, das ein reaktives Gas enthält, welches Fluor und Sauerstoff oder Argon enthält.
- Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß das Polieren mittels reaktiver Ionen während 5 bis 30 Minuten unter einem Gesamtdruck des Gasgemisches von 1 bis 100 Pa und mit einer zugeführten elektrischen Leistung von 1 bis 10 W × cm–2 durchgeführt wird.
- Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Verfahrensstufe des Abtragens folgende Stufen umfaßt: – Ausbilden eines Siliciumoxidfilms auf der Oberfläche des Substrats durch thermische Oxidation und – Wegätzen des Silicumoxidfilms.
- Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der Siliciumoxidfilm gebildet wird, indem die Oberfläche des Substrats bei zwischen 1000 und 1300°C in einer trockenen oder nassen oxidierenden Atmosphäre gebildet wird.
- Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß der Siliciumoxidfilm mit einer Dicke von 1 μm oder mehr gebildet wird.
- Siliciumcarbid-Halbleiter-Vorrichtung mit einem epitaktischen Siliciumcarbid-Wafer nach einem der Ansprüche 1 bis 5, welche folgende Merkmale aufweist: – ein Siliciumcarbid-Substrat von einem Leitfähigkeitstyp; – eine Siliciumcarbid-Leitfähigkeits-Korrekturschicht des einen Leitfähigkeitstyps, die eine Verunreinigungskonzentration von 1 × 1018 cm–3 oder mehr aufweist, welche epitaktisch auf dem Substrat gewachsen ist und eine Dicke von 3 μm oder mehr hat; – eine obere Schicht, die auf der Leitfähigkeits-Korrekturschicht epitaktisch gewachsen ist, die eine geringere Verunreinigungskonzentration als die Leitfähigkeits-Korrekturschicht und das Substrat hat und deren elektrische Leitfähigkeit kleiner ist als die des Substrats; – eine auf einer Hauptfläche der Halbleitervorrichtung angeordnete Hauptelektrode; und – eine auf einer anderen Hauptfläche der Halbleitervorrichtung angeordnete andere Hauptelektrode, wobei die eine Hauptfläche und die andere Hauptfläche einander gegenüberliegen.
- Siliciumcarbid-Halbleiter-Vorrichtung nach Anspruch 15, wobei die eine Elektrode eine Schottky-Elektrode auf der oberen Schicht umfaßt und die andere Elektrode eine Ohm'sche Elektrode auf der Rückseite des Substrats umfaßt.
- Siliciumcarbid-Halbleiter-Vorrichtung nach Anspruch 15, die außerdem eine Diffusionszone vom entgegengesetzten Leitfähigkeitstyp wie der Leitfähigkeitstyp des Substrats aufweist, wobei die Diffusionszone im Oberflächenteil der oberen Schicht gebildet ist und die eine Elektrode eine Ohm'sche Elektrode auf dem Diffusionsbereich umfaßt und die andere Elektrode eine Ohm'sche Elektrode auf der Rückseite des Substrats umfaßt.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7160896 | 1996-03-27 | ||
JPP8-071608 | 1996-03-27 | ||
JP33651196A JP3230650B2 (ja) | 1996-03-27 | 1996-12-17 | 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子 |
JPP8-336511 | 1996-12-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19712796A1 DE19712796A1 (de) | 1997-10-30 |
DE19712796B4 true DE19712796B4 (de) | 2008-11-06 |
Family
ID=26412720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19712796A Expired - Fee Related DE19712796B4 (de) | 1996-03-27 | 1997-03-26 | Epitaktischer SiC-Wafer, Verfahren zu seiner Herstellung und Halbleiter-Vorrichtung, die diesen verwendet |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3230650B2 (de) |
DE (1) | DE19712796B4 (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6228720B1 (en) * | 1999-02-23 | 2001-05-08 | Matsushita Electric Industrial Co., Ltd. | Method for making insulated-gate semiconductor element |
US6537921B2 (en) * | 2001-05-23 | 2003-03-25 | Vram Technologies, Llc | Vertical metal oxide silicon field effect semiconductor diodes |
JP3960837B2 (ja) * | 2002-03-22 | 2007-08-15 | 三菱電機株式会社 | 半導体装置およびその製法 |
JP4856350B2 (ja) * | 2002-12-16 | 2012-01-18 | Hoya株式会社 | ダイオード |
JP4786223B2 (ja) * | 2005-05-24 | 2011-10-05 | 新日本製鐵株式会社 | エピタキシャル炭化珪素単結晶基板及びその製造方法 |
JP2006351744A (ja) * | 2005-06-15 | 2006-12-28 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体装置の製造方法 |
JP4844330B2 (ja) * | 2006-10-03 | 2011-12-28 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
JP5078314B2 (ja) * | 2006-10-18 | 2012-11-21 | ローム株式会社 | ショットキーバリアダイオードおよびその製造方法 |
JP2008226997A (ja) * | 2007-03-09 | 2008-09-25 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
JP2010182762A (ja) * | 2009-02-04 | 2010-08-19 | Oki Semiconductor Co Ltd | 半導体素子及びこの製造方法 |
JP5721351B2 (ja) | 2009-07-21 | 2015-05-20 | ローム株式会社 | 半導体装置 |
JP5110445B2 (ja) * | 2009-09-16 | 2012-12-26 | 独立行政法人産業技術総合研究所 | 半導体装置 |
TW201417149A (zh) * | 2012-10-31 | 2014-05-01 | Lg Innotek Co Ltd | 磊晶晶圓 |
JP6248532B2 (ja) * | 2013-10-17 | 2017-12-20 | セイコーエプソン株式会社 | 3C−SiCエピタキシャル層の製造方法、3C−SiCエピタキシャル基板および半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0612104A2 (de) * | 1993-01-25 | 1994-08-24 | Ohio Aerospace Institute | Zusammengesetzte Halbleiter und ihre kontrollierte Dotierung |
WO1995005006A1 (en) * | 1993-08-09 | 1995-02-16 | Cree Research, Inc. | Silicon carbide thyristor |
-
1996
- 1996-12-17 JP JP33651196A patent/JP3230650B2/ja not_active Expired - Lifetime
-
1997
- 1997-03-26 DE DE19712796A patent/DE19712796B4/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0612104A2 (de) * | 1993-01-25 | 1994-08-24 | Ohio Aerospace Institute | Zusammengesetzte Halbleiter und ihre kontrollierte Dotierung |
WO1995005006A1 (en) * | 1993-08-09 | 1995-02-16 | Cree Research, Inc. | Silicon carbide thyristor |
Non-Patent Citations (5)
Title |
---|
Davis R.F., et al., "Thin Film Deposition and Mi- croelectronic and Optoelectronic Device Fabrica- tion and Characteriszation in Monocrystalline Alpha and Beta Siclcon Carbide", IN: Proceedings of the IEEE, Vol.79, No.5, May 1991 |
Davis R.F., et al., "Thin Film Deposition and Microelectronic and Optoelectronic Device Fabrication and Characteriszation in Monocrystalline Alpha and Beta Siclcon Carbide", IN: Proceedings of the IEEE, Vol.79, No.5, May 1991 * |
Powell J.A., et al.: "Growth of high quality 6H- SiC epitaxial films on vicinal (0001) 6H-SiC wafers", IN: Appl. Phys. Lett. 56 (15), 9 April 1990 |
Powell J.A., et al.: "Growth of high quality 6HSiC epitaxial films on vicinal (0001) 6H-SiC wafers", IN: Appl. Phys. Lett. 56 (15), 9 April 1990 * |
Powell J.A., et al.: "Growth of improved quality 3C-SiC films on 6H-SiC substrates", IN: Appl. Phy.Lett. 56 (14), 2 April 1990 * |
Also Published As
Publication number | Publication date |
---|---|
DE19712796A1 (de) | 1997-10-30 |
JPH09321323A (ja) | 1997-12-12 |
JP3230650B2 (ja) | 2001-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60031173T2 (de) | Misfet | |
DE19712796B4 (de) | Epitaktischer SiC-Wafer, Verfahren zu seiner Herstellung und Halbleiter-Vorrichtung, die diesen verwendet | |
DE4202154C2 (de) | Elektronikbauelemente mit halbleitendem polykristallinem Diamanten, bei denen eine isolierende Diamantschicht verwendet wird und Verfahren zu deren Herstellung | |
DE102016120771B3 (de) | Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält | |
DE4226888C2 (de) | Diamant-Feldeffekt-Transistor und Verfahren zu dessen Herstellung | |
DE102007047231B4 (de) | Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE69635299T2 (de) | Herstellungsverfahren von Schottky Elektroden auf Halbleitervorrichtungen | |
DE102006016327A1 (de) | Verfahren zur Herstellung von Siliciumcarbid-Halbleitervorrichtungen | |
DE19702110A1 (de) | Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE102007023204A1 (de) | Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung | |
DE102016112139B3 (de) | Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper | |
DE102019108754A1 (de) | Halbleitervorrichtung mit einem porösen bereich, waferverbundstruktur und verfahren zum herstellen einerhalbleitervorrichtung | |
DE2023936A1 (de) | Halbleitereinrichtung und Verfahren zu seiner Herstellung | |
DE4313625C2 (de) | Gleichrichterkontakt zwischen einer halbleitenden Diamantschicht und einer amorphen Siliciumschicht und Verfahren zu seiner Herstellung | |
DE69823450T2 (de) | Vorrichtung mit einer Oxidschicht auf GaN und Verfahren zur Herstellung | |
DE112017006972T5 (de) | Siliziumcarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung | |
DE102006025342B4 (de) | Halbleitervorrichtung mit isoliertem Gate und Herstellungsverfahren dafür | |
DE2460682C2 (de) | Planares Halbleiterbauelement | |
EP0005744B1 (de) | Verfahren zum Aufwachsen von Epitaxieschichten auf selektiv hochdotierten Siliciumsubstraten | |
DE102021113253A1 (de) | Verfahren zur Herstellung eines Siliziumkarbid-Epitaxie-Wafers | |
DE2517252A1 (de) | Halbleiterelement | |
DE2832153C2 (de) | Verfahren zur Herstellung von Halbleitervorrichtungen | |
DE102009051317B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelement | |
DE2430687B2 (de) | Kaltemissionshalbleitervorrichtung | |
DE102019135490A1 (de) | Ionenstrahl-implantationsverfahren und halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP |
|
R082 | Change of representative | ||
R084 | Declaration of willingness to licence | ||
R081 | Change of applicant/patentee |
Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP Effective date: 20110826 Owner name: FUJI ELECTRIC CO., LTD., JP Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP Effective date: 20110826 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |