DE2460682C2 - Planares Halbleiterbauelement - Google Patents

Planares Halbleiterbauelement

Info

Publication number
DE2460682C2
DE2460682C2 DE2460682A DE2460682A DE2460682C2 DE 2460682 C2 DE2460682 C2 DE 2460682C2 DE 2460682 A DE2460682 A DE 2460682A DE 2460682 A DE2460682 A DE 2460682A DE 2460682 C2 DE2460682 C2 DE 2460682C2
Authority
DE
Germany
Prior art keywords
layer
main surface
polycrystalline silicon
junction
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2460682A
Other languages
English (en)
Other versions
DE2460682A1 (de
Inventor
Hiroyasu Itami Hyogo Hagino
Yasuya Kajiwara
Seiichi Nagai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE2460682A1 publication Critical patent/DE2460682A1/de
Application granted granted Critical
Publication of DE2460682C2 publication Critical patent/DE2460682C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Description

Die Erfindung betrifft ein planares Halbleiterbauelement, bestehend aus einer Scheibe aus Halbleitermaterial mit einer Hauptfläche, an die wenigstens ein n-Halbleiterbereich und ein in diesem angeordneter, durch Diffusion gebildeter pn-Halbleiterbereich angrenzen, die zwischen sich einen pn-übergang bilden, die in die Hauptfläche mündet, mit einer unmittelbar auf der Hauptfläche angeordneten, den Endabschnitt des in die Hauptfläche mündenden pn-Übergangs bedeckenden elektrisch isolierenden Schicht, mit einer an diese elektrisch isolierende Schicht angrenzenden, auf dem n-Halbleiterbereich der Hauptfläche angeordneten und mit ihm in Kontakt stehenden polykristallinen Siliziumschicht, die mit einer weiteren Isolierschicht bedeckt ist, und mit wenigstens zwei Elektrodenanschlüssen.
Planare Halbleiterbauelemente kennzeichnen sich dadurch, daß ihre Zuverlässigkeit hoch ist und daß sie sich für die Herstellung auf Massenfertigungsbasis eignen, doch besitzen die bisher benutzten Halbleiterbauelemente dieser Art den Nachteil, daß Bauelemente mit hoher Durchbruchspannung schwierig herzustellen sind. Ein Grund hierfür liegt in der Konzentration eines anliegenden elektrischen Felds auf dem gekrümmten Abschnitt des pn-Übergangs. Außerdem ist bei Planar-Halbleiterbauelementen mit einem Siliziumsubstral an der Grenzschicht zwischen dem Siliziumsubstrat und einem darauf aufgetragenen Siliziumdioxidfilm eine positive Oberflächcnladung vorhanden, welche das
/ 1*1 Γ Γ I: CNl:- Κ AN I Vi: I::'it 1:1. ElU R I. SUH
SOL Γ FRENDr-. SCHICHT
Substrat in der Weise beeinflußt, daß sich eine darin vorgesehene Verarmungsschicht schwierig auf der Oberfläche des Siliziumsubstrats ausbreiten kann, was zur Begünstigung der Konzentration des elektrischen Felds auf der Substratoberfläche führt Dies stellt einen weiteren Grund dafür dar, weshalb Planar-Halbleiterelememe mit hoher Durchbruchspannung schwierig herzustellen sind.
Aus der FR-OS 21 78 932 ist ein planares Halbleiterbauelement der eingangs genannten Art mit erhöhter Durchbruchspannung bekannt
Bei diesem bekannten Halbleiterbauelement ist der p-Halbleiterbereich durch eine Metallelektrode nahezu vollständig bedeckt Der Randbereich des p-Halbleiter-
bereichs und die Enden des pn-Übergangs sind von einer Siliziumdioxidschicht bedeckt, wobei diese Schicht als primäre Schicht dient und wobei auf dieser Schicht eine weitere Schicht aus hochohmigen Material wie beispielsweise aus polykristallinem Silizium aufgebracht
Μ ist die mit der Metallelektrode und mit dem n-Halbleiterbereich in Berührung steht
Die polykristailine Siliziumschicht bewirkt zwar bei diesem bekannten Halbleiterbauelement eine Erhöhung der Durchbruchspannung, diese kann jedoch nicht optimal sein und zwar aufgrund der vergleichsweise sehr großen Entfernung zwischen der polykristallinen Schicht und der Hauptfläche der Scheibe.
Die der Erfindung zugrunde liegend: Aufgabe besteht darin, ein verbessertes planares Halbleiterbauelement der eingangs definierten Art mit hoher Durchbruchspannung zu schaffen, welches einen niedrigen Oberflächen-Kriechstrom besitzt.
Ausgehend von dem planerem Halbleiterbauelement der eingangs definierten Art wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß die gesamte polykristalline Siliziumschicht unmittelbar auf dem n-Halbleiterbereich angeordnet ist und sich bis zu einem Punkt kurz vor dem Endabschnitt des pn-Übergangs erstreckt.
Bei dem erfindungsgemäßen planaren Halbleiterbauelement ergibt sich u. a. der Vorteil, daß sich eine negative Oberflächenladung an der Grenzschicht zwischen dem Siliziumsubstrat und der polykristallinen Siliziumschicht sehr stark ausprägen kann, was zu einer entsprechenden Erhöhung der Durchbruchsspannung führt, wobei jedoch gleichzeitig die dadurch bedingten nachteiligen Erscheinungen wie die Entstehung von Oberflächenkriechströmen und an dem pn-Übergang entwickelter Kanalstrom beseitigt werden.
Eine besonders wirksame Beseitigung des Kanalstroms kann bei der Weiterbildung der Erfindung gemäß Anspruch 3 erreicht werden, bei welcher auf dem Umfangsabschnitt der Hauptfläche der Scheibe eine Schicht aus Siliziumdioxid angeordnet ist.
Durch diese Maßnahme wird erreicht, daß der Kriechstrom auf einen so niedrigen Wert verringert wird, wie er beispielsweise für herkömmliche planare Dioden üblich ist.
Weitere Weiterbildungen der Erfindung ergeben sich aus den Ansprüchen 2 und 4.
Im folgenden sind der Stand der Technik und bevorzugte Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Es zeigt
Fig. 1 einen Schnitt durch eine Planar-Halbleiterdiode gemäß dem Stand der Technik,
Fig. 2 einen Schnitt durch einen MIS-Kondensator zur Veranschaulichung der Wirkung einer polykristallinen Siliziumschicht auf einen Siliziumsubstrat,
Fig.3 eine graphische Darstellung der Beziehung zwischen der Kapazität und einer angelegten Spannung bei der Anordnung gemäß F i g. 2,
Fig.4 eine graphische Darstellung der Beziehung zwischen einer Flachbandspannung und der Dicke der polykristallinen Siliziumschicht gemäß F i g. 2,
F i g. 5 eine graphische Darstellung der Beziehung zwischen einer Flachbandspannung und der Temperatur, bei welcher eine polykristalline Siliziumschicht auf das Siliziumsubstrat gemäß F i g. 2 aufgetragen wird,
Fig.6 eine graphische Darstellung eines Vergleichs zwischen einer Planar-Kalbleiterdiode mit einer polykristallinen Siliziumschicht unmittelbar auf der Hauptfläche eines Siliziumsubstrats und einer bereits bekannten Planar-Halbleiterdiode anhand der Kennlinie der Durchbruchspannung in Abhängigkeit von der Obergangstiefe,
F i g. 7 eine F i g. 6 ähnelnde graphische Darstellung, welche jedoch die Kriechstrom/Temperatur-Kennlinie zeigt,
Fig.8 und 9 Schnittansichten von Ausführungsbeispielen der Erfindung,
Fig. 10 einen Schnitt durch ein als Transistor ausgebildetes Ausführungsbeispiel der Erfindung, und
F i g. 11 einen Schnitt durch ein als Thyristor ausgebildetes Ausführungsbeispiel der Erfindung.
F i g. 1 ist eine Schnittansicht einer Planar-Halbleiterdiode herkömmlicher Konstruktion. Die dargestellte Konstruktion weist ein n-Siliziumsubstrat 10 mit zwei einander gegenüberliegenden Hauptflächen, einen in einem vorbestimmten Abschnitt der einen Hauptfläche angeordneten p-Halbleiterbereich 12, welcher bei der dargestellten Anordnung an der Oberseite des Substrats 10 angeordnet ist und einen pn-übergang zu letzterem bildet, sowie eine Schicht 16 aus einem elektrisch isolierenden Material, z. B. Siliziumdioxid (SiO2), mit einem Fenster auf, über das der p-Bereich 12 mit Ausnahme seines Umfangsabschnitts nach außen hin freiliegt. Zur Ausbildung des p-Bereichs 12 kann der Isolierfilm 16 zunächst über die gesamte Hauptfläche des Substrats 10 hinweg ausgebildet und dann in einem vorbestimmten Abschnitt mit dem Fenster versehen werden. Anschließend wird ein zweckmäßiges Fremdatom vom p-Typ durch das Fenster hindurch selektiv in das η-Substrat eindiffundiert.
Danach werden zwei metallene Elektroden 18 und 20 einerseits mit dem über das Fenster freiliegenden Abschnitt der einen Hauptfläche und andererseits mit der anderen Hauptfläche des Substrats in ohmschen Kontakt gebracht, um die Planar-Halbleiterdiode fertigzustellen.
Bei der so gebildeten Planardiode endet der pn-Übergang 14 bei 22 an der oberen Hauptfläche des Substrats 10. Dies führt zwangsläufig zur Bildung von gekrümmten Bereichen 24 im pn-übergang 14. Wenn eine Sperrspannung über den pn-übergang 14 gemäß F i g. 1 angelegt wird, d. h. wenn die Spannung an der Elektrode 18 gegenüber der Spannung an der Elektrode gemäß Fig. 1 negativ ist, neigt das resultierende elektrische Feld zu einer Konzentration an den gekrümmten Abschnitten 24 des pn-Übergangs 14. Dies hat aber zur Folge, daß der Durchbruch bei einer niedrigeren Spannung auftritt als im Fall von flachen pn-Übergängen. Je kleiner der Krümmungsradius der gekrümmten Abschnitte 24 ist, um so niedriger ist die Durchbruchspannung dieses gekrümmten pn-Übergangs. Zur Gewährleistung von Halbleiterbauelementen mit hoher Durciibruchspannung muß dieser Krümmungsradius durch tiefe Diffusion größer ausgebildet werden. Beispielsweise im Fall von Transistoren ist eine derartige tiefe Diffusion aber nicht wünschenswert, weil hierdurch sowohl der Stromverstärkungsgrad als auch die Grenzfrequenz herabgesetzt werden.
Die bisher zur Bedeckung des Übergangs verwendeten, elektrisch isolierenden Schichten wurden außerdem häufig aus Siliziumdioxid (SiO2), das durch thermisches Oxydieren des zugeordneten Sihziumsubstrats hergestellt wird, ober aus Siliziumnitrid (Si2N4) gebildet, das auf der Oberfläche des zugeordneten Siliziumsubstrats aus der Dampfphase gezüchtet wird, nachdem die Oberfläche des Substrats mit einer geeigneten Säure, wie Fluorwasserstoffsäure, Salpetersäure o. dgl, chemisch behandelt worden ist Es ist bekannt, daß an der Grenzschicht zwischen der Siliziumoberfläche und dieser bisher angewandten Schicht aus Siliziumdioxid oder Siliziumnitrid eine positive elektrische Oberflächenladung vorhanden ist. Da diese positive elektrische Oberflächenladung eine Ausbreitung der Verarmungsschicht der pn-Übergang an der Siliziumoberfläche behindert, kann sie, wenn sie eine übermäßige Größe besitzt, dazu führen, daß sich das betreffende elektrische Feld in der Nähe der Oberfläche des Siliziumsubstrats konzentriert, was zu einem Durchbrich führt. In F i g. 1 gibt die gestrichelte Linie die Ausbreitung der Verarmungsschicht an.
Es hat sich nun herausgestellt, daß dann, wenn polykristallines Silizium unmittelbar auf die Oberfläche des Siliziumsubstrats aufgebracht wird, eine negative elektrische Ladung an der Grenzschicht zwischen den beiden Materialien gebildet wird. Diese Tatsache wurde durch das Ergebnis von Messungen der elektrischen Oberflächenladung nach der bekannten Kapazitäts-/ Spannungs-Messung bestätigt, die bei Proben durchgeführt wurden, weiche eine MIS-(Metall-lsolator-Halb-Ieiter)-Struktur gemäß F i g. 2 besitzen.
Der MIS-Aufbau gemäß Fig.2 kann dadurch gebildet werden, daß ein p-Siliziumsubstrat 10 mit einem spezifischen Widerstand von 10—20£l/cm hergestellt und in einer Atmosphäre von Wasserstoff (H2) durch Pyrolyse von Monosilan (SiH4) eine polykristalline Siliziumschicht 30 in einer Dicke von 90 mm auf einer Kristallebene (100) des Substrats 10 abgelagert wird. Die Schicht 30 wird dabei bei einer Temperatur von 8500C abgelagert. Sodann wird das Monosilan (SiH4) in einer Atmosphäre von Stickstoff (N2) mit Sauerstoff (O2) bei 6500C umgesetzt, um auf der polykristallinen Siliziumschicht 30 eine Siliziumdioxidschicht 16 mit einer Dicke von 150 nm zu bilden. Das so erhaltene Gebilde wird in einer Atmosphäre trockenen Sauerstoffs (O2) 10-15 min lang bei ItOO0C geglüht. Anschließend wird Aluminium (Al) zur Bildung einer Elektrode 18 auf die Siliziumdioxidschicht 16 aufgedampft, während nach einem Galvanisierverfahren eine Elektrode 20 aus Nickel (Ni) mit der anderen Fläche des Substrats 10 in ohmschen Kontakt gebracht wird. Das auf diese Weise hergestellte, in F i g. 2 veranschaulichte MIS-Gebilde bildet einen MIS-Kondensator.
Eine an sich bekannte Kapazitätsbrückenschaltung wurde zur Messung der Kapazität von Proben mit dem MIS-Aufbau gemäß F i g. 2 bei verschiedenen Frequenzen benutzt, wobei die an die Probe angelegte Vorspannung variiert wurde. Die Ergebnisse dieser Messungen sind in Fig. 3 veranschaulicht, in welcher xhnfl\Z\ (in pF) auf der Ordinate in Abhängigkeit von der Vorspannung (in V^auf der Abszisse aufgetragen ist, wobei der Parameter eine Meßfrequenz /"darstellt. Der
Ausdruck \Ζ\ bezeichnet (Jen Absolutwert der gemessenen Impedanz der Probe. Aus F i g. 3 ist ersichtlich, daß eine Flachbandspannung VVe einen positiven Wert besitzt Der Ausdruck »Flachbandspannung« stellt ein Maß für die Krümmung des Energiebands auf der Oberfläche des Halbleiterkörpers dar, das normalerweise der Dichte einer Oberflächenladung proportional ist. Gemäß Fig.3 besitzt diese Flachbandspannung VFb einen Wert von etwa +50V. Bei dieser Größe der Spannung besitzt die Oberflächenladung eine Dichte von 6 χ 1012 pro cm2. Das Vorhandensein der positiven Flachbandspannung liefert den Beweis dafür, daß an der Grenzschicht zwischen dem Siliziumsubstrat und der polykristallinen Siliziumschicht eine bisher überhaupt nicht bekannte negative Oberflächenladung induziert wird. Außerdem hat es sich gezeigt, daß diese negative Oberladung nur dann erzeugt wird, wenn Siliziumsubstrate unmittelbar mit der polykristallinen Siliziumschicht in Berührung gebracht werden. Mit anderen Worten: Die negative Oberflächenladung ist bei mit dem Film aus Siliziumdioxid beschichteten Siliziumsubstraten nicht zu beobachten, obgleich dieser Film eine sehr geringe Dicke in der Größenordnung von 5 nm besitzt
Von Wichtigkeit ist daher die Vorbehandlung der Siliziumsubstrate vor der Ausbildung der polykristallinen Siliziumschicht auf ihnen. Dies bedeutet, daß es erforderlich ist, alle unerwünschten Überzüge, wie SiO2-Überzüge, dadurch von den Siliziumsubstraten zu entfernen, daß diese mit Fluorwasserstoffsäure geätzt, mit Wasser gespült und getrocknet werden, worauf die polykristalline Siliziumschicht unmittelbar, d. h. sofort, auf die saubere Fläche aufgetragen werden sollte.
F i g. 4 veranschaulicht die Beziehung zwischen einer Flachbandspannung Vfb in Volt (auf der Ordinate) und einer Dicke (in μιτι) (auf der Abszisse) einer bei 8500C abgelagerten polykristallinen Siliziumschicht, während F i g. 5 die Beziehung zwischen einer Flachbandspannung Vfb (in V) (auf der Ordinate) und der Bildungsoder Ablagerungstemperatur (in 0C) (auf der Abszisse) für eine polykristalline Siliziumschicht zeigt Es hat sich gezeigt, daß die Flachbandspannung VVs weniger von der Dicke der polykristallinen Siliziumschicht gemäß F i g. 4, aber desto mehr von der Abiagerungstemperatur der polykristallinen Siliziumschicht gemäß Fig.5 abhängt Es wird angenommen, daß eine Erhöhung der Ablagerungstemperatur für die polykristalline Siliziumschicht eine Tendenz des Siliziums bewirkt, in Form eines Einkristalls ähnlich dem Aufwachsverfahren (Epitaxialschicht) zu wachsen. Auf diese Weise wird eine Oberflächenladung an der Grenzschicht zwischen dem Siliziumsubstrat und der polykristallinen Siliziumschicht vermindert Aus diesem Grund wird letztere vorzugsweise bei einer Temperatur im Bereich von 700- 10000C gebildet
Obgleich der Mechanismus, nach dem eine negative Oberflächenladung an der Grenzschicht zwischen dem Siliziumsubstrat und der polykristallinen Siliziumschicht induziert wird, noch nicht voll verständlich ist und in Zukunft näher untersucht werden soll, nützt die Erfindung die Erscheinung der beschriebenen negativen Oberflächenladung für die Schaffung der noch näher zu erläuternden Planar-Halbleiterbauelemente mit hoher Durchbruchspannung aus.
In der graphischen Darstellung von Fig. 6 ist die Übergangstiefe Xj des pn-Übergangs in μπι auf der Abszisse in Abhängigkeit von der Durchbruchspannung (in V) auf der Ordinate für Planar-Halbleiterdioden mit einer polykristallinen Siliziumschicht unmittelbar auf der Hauptfläche eines Siliziumsubstrats und für eine herkömmliche Planar-Halbleiterdiode aufgetragen. Wie durch die gestrichtelte Linie in Fig.6 angedeutet, wird
die Durchbruchspannung einer herkömmlichen Planardiode im Bereich von etwa 600 V bei Abnahme der Übergangstiefe Xj stark verringert werden, während die Planardiode mit der polykristallinen Siliziumschicht eine Durchbruchspannung in der Größenordnung von
κι 1000 V besitzt, die — wie durch die ausgezogene Linie in F i g. 6 dargestellt — bei abnehmender Übergangstiefe praktisch konstant bleibt
Der Kriechstrom durch Planar-Halbleiterdioden besitzt die Temperaturkennlinie gemäß F i g. 7, in
i'. welcher die Achse der Ordinate einen Kriechstrom in μΑ und die Achse der Abszisse eine Reziproktempera-..Jj-Jn io-J° K-' angibt Aus F i g. 7 ist ersichtlich, daß bei einer Planar-Halbleiterdiode mit einer polykristallinen Siliziumschicht unmittelbar auf der Hauptfläche eines Siliziumsubstrats der Kriechstrom um etwa eine Zehnerpotenz größer ist als bei einer herkömmlichen Diode der Art gemäß Fig. 1. Der Kriechstrom umfaßt einen über die polykristalline Siliziumschicht oder, je nach Fall, durch die Siliziumdioxidschicht fließenden
ohmschen Strom und einen am betreffenden pn-Übergang entwickelten Kanalstrom usw. Es wird angenommen, daß dieser Unterschied in der Kriechstromgröße von einem Unterschied im spezifischen Widerstand zwischen der polykristallinen Siliziumschicht und der
Siliziumdioxidschicht herrührt Übliches Siliziumdioxid besitzt nämlich einen spezifischen Widerstand im Bereich von 10'°-10Ι2Ω/αη, während polykristallines Silizium einen solchen von etwa 10*il/cm besitzt. Infolgedessen kann der Strom durch die polykristalline
y> Siliziumschicht wesentlich leichter fließen.
Bei dem Ausführungsbeispiel der Erfindung nach F i g. 8 ist der Oberflächenkriechstrom verringert. Gemäß F i g. 8 erstreckt sich die polykristalline Siliziumschicht 30 auf der Hauptfläche des Substrats 10 von dessen Umfang bis zu einem Punkt kurz vor dem Endabschnitt 22 des pn-Übergangs 14. Mit anderen Worten: Der Endabschnitt 22 des pn-Übergangs 14 und die benachbarten Abschnitte des p + -Bereichs 12 und des n-Substrats 10 stehen mit einer Schicht 16a eines zweckmäßigen, elektrisch isolierenden Materials, wie Siliziumdioxid, in Berührung, wobei diese Schicht eine nach unten gezogene Verlängerung bzw. Fortsetzung der mit der Siliziumschicht 30 unterlegten Isolierschicht 16 sein kann. Die Isolierschicht 16a verringert den
so Oberflächenkriechstrom, der sie zu durchfließen trachtet
Bei dem Halbleiterbauelement gemäß F i g. 8 kann an der Grenzschicht zwischen der polykristallinen Siliziumschicht 30 und dem Siliziumsubstrat 10 eine negative Oberflächenladung mit übermäßiger Größe induziert werden, durch weiche die an der Oberfläche des Substrats 10 vorhandene Verarmungsschicht 32 übermäßig verbreitert wird. Dies führt zum Fließen eines Kanalstroms. Um diesen Mangel zu beseitigen, kann das Siliziumsubstrat 10 an der Umfangskante der mit der Siliziumschicht 30 bedeckten Hauptfläche mit einer Schicht 16Z> aus einem geeigneten, elektrisch isolierenden Material, wie Siliziumdioxid, versehen sein, wie dies in F i g. 9 dargestellt ist in welcher den Teilen von F i g. 8
b5 entsprechende oder ähnelnde Teile mit den gleichen Bezugsziffern bezeichnet sind. Die Schicht 166 ist dabei mit der Isolierschicht 16 verbunden.
Versuche haben gezeigt, daß bei dem Halbleiterbau-
element gemäß Fig. 9 der durch dieses fließende Kriechstrom auf einen so niedrigen Wert verringert wird, wie er in Fig. 7 für eine herkömmliche Planardiode gemäß F i g. 1 dargestellt ist. Das Halbleiterbauelement gemäß Fig. 9 stellt somit das bevorzugteste Ausführungsbeispiel der Erfindung dar.
Das Halbleiterbauelement gemäß Fig. 9 läßt sich ohne weiteres durch eine Kombination an sich bekannter photolithographischer C.V.D.-Verfahren, Ätztechniken usw. herstellen.
Das Halbleiterbauelement gemäß Fig.9 kann beispielsweise wie folgt hergestellt werden: Zunächst sei angenommen, daß bei einem Abschnitt des n-Siliziumsubstrats 10, in welchem der pn-Übergang 14 durch selektive Diffusion eines Fremdatoms gebildet wurde, eine polykristalline Siliziumschicht 30 ohne Fremdatom oder mit einer geringen Menge an Fremdaiom selektiv in einer Dicke von 0,2—15 μπι auf die eine Hauptfläche des n-Siliziumsubstrats, mit Ausnahme des Umfangsrandbereichs, so aufgebracht wird, daß sie den Endabschnitt 22 des nachträglich in diesem Substrat auszubildenden pn-Übergangs 12 nicht schneidet. Es hat sich gezeigt, daß die Hauptfläche des Substrats bei einer Dicke der polykristallinen Siliziumschicht von weniger als 0,2 μπι Abschnitte aufweisen kann, an denen diese Schicht nicht haftet. Wenn dagegen die Dicke der polykristallinen Siliziumschicht 1,5 μιη übersteigt, sind die anschließenden Arbeitsgänge schwierig durchzuführen. Die Dicke der polykristallinen Siliziumschicht sollte daher im Bereich von 0,2—1,5 μπι liegen. Die hohe Reinheit des polykristallinen Siliziums sollte außerdem aus dem Grund gewährleistet sein, daß ein solches Silizium eine Herabsetzung einer an der Grenzschicht zwischen dem Siliziumsubstrat und der polykristallinen Siliziumschicht erzeugten negativen Oberflächenladung zu verhindern vermag, während gleichzeitig ein Kriechstromfluß durch die polykristalline Siliziumschicht herabgesetzt wird.
Auf die polykristalline Siliziumschicht und den freiliegenden, nicht mit der Siliziumschicht belegten Oberflächenabschnitt des Siliziumsubstrats wird sodann eine Schicht aus einem elektrisch isolierenden Material, wie Siliziumdioxid, aufgebracht, wobei diese Schicht eine Maskenfunktion bei der anschließenden Diffusion eines Fremdatoms erfüllt Hierdurch wird die Isolierschicht 16 einschließlich der Isolierschicht 16Zj gebildet, welche sowohl die freiliegende Oberfläche der Substrat-Hauptfläche als auch die polykristalline Siliziumschicht überziehen. Im Anschluß hieran wird in einem vorbestimmten Abschnitt der Isolierschicht ein Ausschnitt oder Fenster ausgebildet, so daß ein das Fenster umgebender Teil der Isolierschicht den Endabschnitt 22 οrtr/>Klit»rtör»i-lo Γ\ΐΡ(Ίι
den, um in einem n-Siliziumsubsirat einen p + -Halbleiterbereich und zwischen beiden Abschnitten einen pn-Übergang auszubilden, dessen Enden gegenüber der benachbarten Hauptfläche des Substrats freiliegen. Sodann wird in an sich bekannter Weise eine elektrisch isolierende Schicht auf die gesamte Hauptfläche des Substrats, einschließlich des ρ+ -Bereichs, aufgetragen, worauf die Isolierschicht unter Verwendung einer Maske mit Ausnahme des Umfangsrandabschnitts und des nahe des Endpunkts des pn-Übergangs des Substrats liegenden Abschnitts abgetragen wird. Auf den durch diese selektive Abtragung der Isolierschicht gebildeten, freiliegenden Teil der Hauptfläche des Substrats wird dann eine polykristalline Siliziumschicht aufgebracht. Hierauf wird eine elektrisch isolierende Schicht, wie die Schicht 16, 16a und 166, auf den Umiangsrandabsehnitl des Substrats sowie auf die neben den Endabschnitten des Übergangs befindlichen Abschnitte des η-Substrats und des ρ+-Bereichs und auf die polykristalline Siliziumschicht aufgetragen, so daß sich ein Halbleiterbauelement gemäß F i g. 9 ergibt Die Isolierschicht kann ein Oxidfilm sein, auf dem sich eine positive Oberflächenladung entwickelt Die Schichten 16, 16a und 166 gemäß F i g. 9 bilden die so hergestellte Isolierschicht.
Durch das Vorhandensein der Isolierschicht 16 wird eine Verunreinigung der Oberfläche der polykristallinen Siliziumschicht 30 durch Feuchtigkeit, Schmutz usw. verhindert, während gleichzeitig auch eine Dotierung der polykristallinen Siliziumschicht durch unerwünschte Fremdstoffe bzw. Fremdatome, wie Metallatome, verhindert wird. Das auf diese Weise erhaltene Halbleiterbauelement vermag somit während einer langen Betriebslebensdauer stabil zu arbeiten.
Die Fig. 10 und 11, in denen den Teilen von Fig.9 entsprechende oder ähnelnde Teile mit den gleichen Bezugsziffern bezeichnet sind, veranschaulichen abgewandelte Ausführungsbeispiele der Erfindung in Anwendung auf einen Transistor bzw. einen Thyristor mit Planar-Aufbau. Gemäß Fig. 10 ist in einem eine Kollektorschicht bildenden n-Substrat 10 ein p-Diffusionsbereich 12 vorgesehen, der eine Basisschicht mit dazwischen angeordnetem pn-Übergang 14 bildet, dessen Endabschnitt mit der Isolierschicht 16a in Berührung steht. Außerdem ist im p+-Bereich 12 ein η+ -Diffusionsbereich 34 vorgesehen, der eine Emitterschicht mit einem pn-Übergang zwischen den Bereichen 12 und 34 bildet, wobei der Übergang mit der Isolierschicht 16a und einer weiteren Isolierschicht 16c in Berührung steht
Das Halbleiterbauelement gemäß F i g. 11 unterscheidet sich nur darin von demjenigen gemäß Fig. 10, daß _. ... gtiuou
bildenden pn-Übergangs 14 abdeckt Hierauf wird ein zweckmäßiges Fremdatom selektiv in den im Fenster freiliegenden Abschnitt der Hauptfläche des Substrats eindiffundiert, um einen p+-Diffusionsbereich und außerdem einen pn-Übergang zwischen dem Substrat und diesem Diffusionsbereich zu bilden. Auf diese Weise werden der ρ+-Halbleiterbereich 12, der pn-Übergang 12 und die die Endabschnitte 22 des Übergangs abdeckende Isolierschicht 16a gemäß Fig.9 ausgebildet
Als wahlweise Möglichkeit kann zuerst ein herkömmliches selektives Diffusionsverfahren angewandt wer-
c·: — 11 _: Tr :..__
115. Ii vviii CIIiCi p-diiuici-
schicht 126 umgeben ist, wobei der zwischen ihnen festgelegte pn-Übergang 13 mit der Isolierschicht 166 in Berührung steht Der n+-Bereich 34, der p-Bereich 12a und das n-Substrat 10 bilden eine η-Emitter-, eine p- Basis- bzw. eine η+- Basisschicht
Bei den Halbleiterbauelementen gemäß den Fig. 10 und 11 ist durch die auf der Oberfläche des Siliziumsubstrats angeordnete polykristalline Siliziumschicht 30 eine hohe Durchbruchspannung gewährleistet
Die Erfindung ist gleichermaßen auf integrierte Schaltkreiskonfigurationen anwendbar.
Hierzu 3 Blatt Zeichnungen 308 113/96

Claims (4)

ου ooz Patentansprüche:
1. Planares Halbleiterbauelement, bestehend aus einer Scheibe aus Halbleitermaterial mit einer Hauptfläche, an die wenigstens ein n-Halbleiterbereich und ein in diesem angeordneter, durch Diffusion gebildeter p-Halbleiterbereich angrenzen, die zwischen sich einen pn-übergang bilden, der in die Hauptfläche mündet, mit einer unmittelbar auf der Hauptfläche angeordneten, den Endabschnitt des in die Hauptfläche mündenden pn-Obergangs bedeckenden elektrisch isolierenden SchichÄngrenzenden, auf dem n-Halbleiterbereich der Hauptfläche angeordneten und mit ihm in Kontakt stehenden polykristallinen Siliziumschicht, die mit einer weiteren Isolierschicht bedeckt ist, und mit wenigstens zwei Elektrodenanschlüssen, dadurch gekennzeichnet, daß die gesamte polykristalline Silizium-Schichi (30) unmittelbar auf dem n-Halbleiterbereich (10) angeordnet ist und sich bis zu einem Punkt kurz vor dem Endabschnitt (22) des pn-Obergangs (14) erstreckt
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Isolierschichten (16, 16ajaus Siliziumdioxid bestehen.
3. Halbleiterbauelement nach den Ansprüchen I und 2, dadurch gekennzeichnet, daß auf dem Umfangsabschnitt der Hauptfläche der Scheibe (10) eine Schicht (16ty aus Siliziumdioxid angeordnet ist.
4. Halbleiterbauelement nach einem oder mehreren der vorangegangenen Ansprüchen, dadurch gekennzeichnet, daß eine weitere Schicht aus Siliziumdioxid auf den Oberflächen der auf der Hauptfläche der Scheibe (10) vorgesehenen Schichten aus Siliziumdioxid (16, 16a, \%b) und der polykristallinen Siliziumschicht (30) vorgesehen ist.
DE2460682A 1973-12-26 1974-12-20 Planares Halbleiterbauelement Expired DE2460682C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP742156A JPS541431B2 (de) 1973-12-26 1973-12-26

Publications (2)

Publication Number Publication Date
DE2460682A1 DE2460682A1 (de) 1975-07-03
DE2460682C2 true DE2460682C2 (de) 1983-03-31

Family

ID=11521477

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2460682A Expired DE2460682C2 (de) 1973-12-26 1974-12-20 Planares Halbleiterbauelement

Country Status (4)

Country Link
US (1) US4001873A (de)
JP (1) JPS541431B2 (de)
DE (1) DE2460682C2 (de)
SE (1) SE409386C (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4176372A (en) 1974-03-30 1979-11-27 Sony Corporation Semiconductor device having oxygen doped polycrystalline passivation layer
JPS51121263A (en) * 1975-04-17 1976-10-23 Sony Corp Method of manufacturing a semiconductor divice
ZA773577B (en) * 1976-07-19 1978-05-30 Westinghouse Electric Corp An improvement in or relating to high voltage thyristor
US4194934A (en) * 1977-05-23 1980-03-25 Varo Semiconductor, Inc. Method of passivating a semiconductor device utilizing dual polycrystalline layers
US4473597A (en) * 1978-02-01 1984-09-25 Rca Corporation Method and structure for passivating a PN junction
US4742384A (en) * 1978-02-01 1988-05-03 Rca Corporation Structure for passivating a PN junction
US4174252A (en) * 1978-07-26 1979-11-13 Rca Corporation Method of defining contact openings in insulating layers on semiconductor devices without the formation of undesirable pinholes
US4242697A (en) * 1979-03-14 1980-12-30 Bell Telephone Laboratories, Incorporated Dielectrically isolated high voltage semiconductor devices
US4297149A (en) * 1980-05-05 1981-10-27 Rca Corporation Method of treating SiPOS passivated high voltage semiconductor device
JPS5721838A (en) * 1980-07-15 1982-02-04 Toshiba Corp Semiconductor device
US4901133A (en) * 1986-04-02 1990-02-13 Texas Instruments Incorporated Multilayer semi-insulating film for hermetic wafer passivation and method for making same
US4903086A (en) * 1988-01-19 1990-02-20 E-Systems, Inc. Varactor tuning diode with inversion layer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3602782A (en) * 1969-12-05 1971-08-31 Thomas Klein Conductor-insulator-semiconductor fieldeffect transistor with semiconductor layer embedded in dielectric underneath interconnection layer
FR2178932A1 (de) * 1972-04-03 1973-11-16 Motorola Inc
JPS503270A (de) * 1973-05-11 1975-01-14
JPS5147582A (ja) * 1974-10-22 1976-04-23 Toshuki Natsume Gansekinoshorihoho

Also Published As

Publication number Publication date
JPS541431B2 (de) 1979-01-24
SE409386C (sv) 1981-08-03
USB535209I5 (de) 1976-03-16
JPS5098284A (de) 1975-08-05
SE7416049L (sv) 1975-06-27
DE2460682A1 (de) 1975-07-03
US4001873A (en) 1977-01-04
SE409386B (sv) 1979-08-13

Similar Documents

Publication Publication Date Title
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE2655341C2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Halbleitermaterial und Verfahren zu ihrer Herstellung
DE2513459B2 (de) Halbleiterbauelement mit einer polykristallinen Siliciumabdeckung und Verfahren zu seiner Herstellung
DE112015003970T5 (de) Halbleiterelement und Herstellungsverfahren
DE2605830C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2460682C2 (de) Planares Halbleiterbauelement
DE19641839A1 (de) Halbleiter-Bauteil
DE19919955A1 (de) Halbleitervorrichtung mit hoher Spannungsfestigkeit
DE3241184C2 (de) Leistungs-MOS-FET
DE112015003943T5 (de) Halbleiterelement und kristalline Laminatstruktur
EP1410442A1 (de) Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement
DE2901094A1 (de) Halbleitervorrichtung mit mis- heterouebergangsstruktur
DE69014454T2 (de) Hochspannungs-Halbleiteranordnung und Verfahren zur Herstellung.
DE19712796B4 (de) Epitaktischer SiC-Wafer, Verfahren zu seiner Herstellung und Halbleiter-Vorrichtung, die diesen verwendet
DE2059072A1 (de) Halbleiter-Einrichtung
DE69219405T2 (de) Halbleiteranordnung mit hoher Durchbruchsspannung
DE102017201550B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use
DE69025784T2 (de) Nichtflüchtige Speicher-Halbleiteranordnung
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE2657511A1 (de) Monolithisch integrierbare speicherzelle
DE1514082B2 (de) Feldeffekt-Transistor und Planar-Transistor
DE2147291C3 (de) Kapazitätsdiode mit einem großen Kapazitätshub und Verfahren zu ihrer Herstellung
DE2606743C3 (de) Als leistungsunabhängige Speichervorrichtung verwendbarer Feldeffekttransistor und Verfahren zu dessen Herstellung
DE1961641A1 (de) MOS-Bauelement

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: KERN, R., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN

8125 Change of the main classification

Ipc: H01L 29/06

D2 Grant after examination
8380 Miscellaneous part iii

Free format text: IN SPALTE 1 ZEILE 12 MUSS RICHTIG LAUTEN: "BEDECKENDEN ELEKTRISCH ISOLIERENDEN SCHICHT, MIT EINER AN DIESE ELEKTRISCH ISOLIERENDE SCHICHT ANGREN-"

8363 Opposition against the patent
8365 Fully valid after opposition proceedings