DE112015003943T5 - Halbleiterelement und kristalline Laminatstruktur - Google Patents

Halbleiterelement und kristalline Laminatstruktur Download PDF

Info

Publication number
DE112015003943T5
DE112015003943T5 DE112015003943.0T DE112015003943T DE112015003943T5 DE 112015003943 T5 DE112015003943 T5 DE 112015003943T5 DE 112015003943 T DE112015003943 T DE 112015003943T DE 112015003943 T5 DE112015003943 T5 DE 112015003943T5
Authority
DE
Germany
Prior art keywords
layer
substrate
buffer layer
acceptor impurity
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112015003943.0T
Other languages
English (en)
Other versions
DE112015003943B4 (de
Inventor
Kohei Sasaki
Ken Goto
Masataka Higashiwaki
Man Hoi Wong
Akinori Koukitu
Yoshinao Kumagai
Hisashi Murakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Information and Communications Technology
Tamura Corp
Tokyo University of Agriculture and Technology NUC
Original Assignee
National Institute of Information and Communications Technology
Tamura Corp
Tokyo University of Agriculture and Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Information and Communications Technology, Tamura Corp, Tokyo University of Agriculture and Technology NUC filed Critical National Institute of Information and Communications Technology
Publication of DE112015003943T5 publication Critical patent/DE112015003943T5/de
Application granted granted Critical
Publication of DE112015003943B4 publication Critical patent/DE112015003943B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Es wird eine kristalline Laminatstruktur geschaffen, die verwendet werden kann, um ein Halbleiterelement herzustellen, bei dem eine Widerstandszunahme in einer Kanalschicht unterdrückt ist, und um ein Element für das Halbleiterelement herzustellen. Gemäß einer Ausführungsform schafft die vorliegende Erfindung ein Ga2O3-Halbleiterelement (10), das aufweist: ein Substrat (11) mit hohem spezifischen elektrischen Widerstand, das einen β-Ga2O3-Einkristall umfasst, der Akzeptorstörstellen enthält; eine Pufferschicht (12), die sich auf dem Substrat (11) mit hohem spezifischen elektrischen Widerstand befindet und die einen β-Ga2O3-Einkristall umfasst; und eine Kanalschicht (13), die sich auf der Pufferschicht (12) befindet und die einen β-Ga2O3-Einkristall, der Donatorstörstellen enthält, umfasst.

Description

  • [Technisches Gebiet]
  • Die Erfindung bezieht sich auf ein Halbleiterelement und eine kristalline Laminatstruktur.
  • [Technischer Hintergrund]
  • MESFETs (Metall-Halbleiter-Feldeffekttransistor) sind als herkömmliche Halbleiterelemente bekannt, in denen eine Kanalschicht, die eine Donatorstörstelle enthält, auf einem Ga2O3-basierten Substrat mit hohem spezifischen elektrischen Widerstand, das eine Akzeptorstörstelle enthält, ausgebildet ist (siehe z. B. die PTL 1).
  • [Liste der Entgegenhaltungen]
  • [Patentliteratur]
  • [PTL 1]
    • WO 2013/069729
  • [Zusammenfassung der Erfindung]
  • [Technisches Problem]
  • In dem in der PTL 1 offenbarten MESFET kann jedoch die Akzeptorstörstelle von dem Ga2O3-Substrat mit hohem spezifischen elektrischen Widerstand in die Kanalschicht diffundiert sein, so dass der Widerstand der Kanalschicht aufgrund der Ladungsträgerkompensation zunimmt.
  • Deshalb ist es eine Aufgabe der Erfindung, sowohl ein Halbleiterelement, das die Zunahme des Widerstands der Kanalschicht verhindert, als auch eine kristalline Laminatstruktur, die für die Herstellung des Elements verfügbar ist, zu schaffen.
  • Um die obige Aufgabe zu lösen, schafft ein Aspekt der Erfindung ein im Folgenden durch [1] bis [6] definiertes Halbleiterelement.
    • [1] Ein Halbleiterelement, das umfasst: ein Substrat mit hohem spezifischen elektrischen Widerstand, das einen β-Ga2O3-basierten Einkristall, der eine Akzeptorstörstelle umfasst, umfasst; eine Pufferschicht auf dem Substrat mit hohem spezifischen elektrischen Widerstand, wobei die Pufferschicht einen β-Ga2O3-basierten Einkristall umfasst; und eine Kanalschicht auf der Pufferschicht, wobei die Kanalschicht einen β-Ga2O3-basierten Einkristall, der eine Donatorstörstelle umfasst, umfasst.
    • [2] Halbleiterelement nach [1], wobei die Pufferschicht und die Kanalschicht die von dem Substrat mit hohem spezifischen elektrischen Widerstand diffundierte Akzeptorstörstelle umfassen, wobei eine Konzentration der Akzeptorstörstelle der Kanalschicht geringer als eine Konzentration der Akzeptorstörstelle der Pufferschicht ist und wobei eine Konzentration der Donatorstörstelle der Kanalschicht höher als eine Konzentration der Akzeptorstörstelle der Kanalschicht ist.
    • [3] Halbleiterelement nach [1], wobei eine untere Schicht der Pufferschicht auf einer Seite des Substrats mit hohem spezifischen elektrischen Widerstand eine von dem Substrat mit hohem spezifischen elektrischen Widerstand diffundierte Akzeptorstörstelle umfasst und wobei eine obere Schicht der Pufferschicht auf einer Seite der Kanalschicht und die Kanalschicht keine von dem Substrat mit hohem spezifischen elektrischen Widerstand diffundierte Akzeptorstörstelle umfassen.
    • [4] Halbleiterelement nach einem von [1] bis [3], wobei eine Hauptfläche des Substrats mit hohem spezifischen elektrischen Widerstand eine Ebenenorientierung von (001) aufweist.
    • [5] Halbleiterelement nach einem von [1] bis [3], wobei die Akzeptorstörstelle wenigstens eines von Fe, Be, Mg und Zn umfasst.
    • [6] Halbleiterelement nach einem von [1] bis [3], das einen MESFET oder einen MOSFET umfasst.
  • Um die obige Aufgabe zu lösen, schafft ein weiterer Aspekt der Erfindung eine kristalline Laminatstruktur, die durch [7] bis [11] im Folgenden definiert ist.
    • [7] Kristalline Laminatstruktur, die umfasst: ein Substrat mit hohem spezifischen elektrischen Widerstand, das einen β-Ga2O3-basierten Einkristall, der eine Akzeptorstörstelle umfasst, umfasst; eine Pufferschicht auf dem Substrat mit hohem spezifischen elektrischen Widerstand, wobei die Pufferschicht einen β-Ga2O3-basierten Einkristall umfasst; und eine Donatorstörstellen enthaltende Schicht auf der Pufferschicht, wobei die Donatorstörstellen enthaltende Schicht einen β-Ga2O3-basierten Einkristall, der eine Donatorstörstelle umfasst, umfasst.
    • [8] Kristalline Laminatstruktur nach [7], wobei die Pufferschicht und die Donatorstörstellen enthaltende Schicht die von dem Substrat mit hohem spezifischen elektrischen Widerstand diffundierte Akzeptorstörstelle umfassen, wobei eine Konzentration der Akzeptorstörstelle der Donatorstörstellen enthaltenden Schicht geringer als eine Konzentration der Akzeptorstörstelle der Pufferschicht ist und wobei eine Konzentration der Donatorstörstelle der Donatorstörstellen enthaltenden Schicht höher als eine Konzentration der Akzeptorstörstelle der Donatorstörstellen enthaltenden Schicht ist.
    • [9] Kristalline Laminatstruktur nach [7], wobei eine untere Schicht der Pufferschicht auf einer Seite des Substrats mit hohem spezifischen elektrischen Widerstand die von dem Substrat mit hohem spezifischen elektrischen Widerstand diffundierte Akzeptorstörstelle umfasst und wobei eine obere Schicht der Pufferschicht auf einer Seite der Donatorstörstellen enthaltenden Schicht und die Donatorstörstellen enthaltende Schicht keine von dem Substrat mit hohem spezifischen elektrischen Widerstand diffundierte Akzeptorstörstelle umfassen.
    • [10] Kristalline Laminatstruktur nach einem von [7] bis [9], wobei eine Hauptfläche des Substrats mit hohem spezifischen elektrischen Widerstand eine Ebenenorientierung von (001) aufweist.
    • [11] Kristalline Laminatstruktur nach einem von [7] bis [9], wobei die Akzeptorstörstelle wenigstens eines von Fe, Be, Mg und Zn umfasst.
  • [Die vorteilhafte Wirkung der Erfindung]
  • Gemäß der Erfindung können sowohl ein Halbleiterelement, das die Zunahme des Widerstands der Kanalschicht verhindert, als auch eine kristalline Laminatstruktur, die für die Herstellung des Elements verfügbar ist, geschaffen werden.
  • [Kurzbeschreibung der Zeichnungen]
  • 1 ist eine vertikale Querschnittsansicht, die ein Ga2O3-basiertes Halbleiterelement in einer ersten Ausführungsform zeigt.
  • 2 ist eine graphische Darstellung gemessener Daten, die die Beziehung zwischen der Tiefe von einer Oberfläche einer epitaktischen Ga2O3-Schicht und den Fe- und Si-Konzentrationen zeigt, wenn die Si als eine Donatorstörstelle enthaltende epitaktische Ga2O3-Schicht auf einem Ga2O3-Substrat mit hohem spezifischen elektrischen Widerstand, das Fe als eine Akzeptorstörstelle enthält, gezüchtet wird.
  • 3A ist eine vertikale Querschnittsansicht, die ein Ga2O3-basiertes Halbleiterelement als ein Vergleichsbeispiel zeigt, in dem die Kanalschicht direkt auf einem Substrat mit hohem spezifischen elektrischen Widerstand ausgebildet ist.
  • 3B ist eine graphische Darstellung, die die Beziehung zwischen der Tiefe von einer Oberfläche der Kanalschicht und einer Akzeptorstörstellenkonzentration in dem Ga2O3-basierten Halbleiterelement nach 3A konzeptionell zeigt.
  • 4A ist eine vertikale Querschnittsansicht, die das Ga2O3-basierte Halbleiterelement in der ersten Ausführungsform zeigt, in dem die Kanalschicht über eine Pufferschicht auf dem Substrat mit hohem spezifischen elektrischen Widerstand ausgebildet ist.
  • 4B ist eine graphische Darstellung, die die Beziehung zwischen der Tiefe von einer Oberfläche der Kanalschicht und einer Akzeptorstörstellenkonzentration in dem Ga2O3-basierten Halbleiterelement nach 4A konzeptionell zeigt.
  • 5 ist eine graphische Darstellung gemessener Daten, die die Beziehung zwischen der Tiefe und der Fe-Konzentration zeigt, wenn eine epitaktische Ga2O3-Schicht auf einem Ga2O3-Substrat mit hohem spezifischen elektrischen Widerstand, das Fe als eine Akzeptorstörstelle enthält, gezüchtet wird.
  • 6A ist eine graphische Darstellung gemessener Daten, die die Beziehung zwischen der Tiefe von einer Oberfläche eines Ga2O3-Kristallfilms und der Be-Konzentration zeigt, wenn der Ga2O3-Kristallfilm in der Nähe seiner Oberfläche mit Be dotiert wird und dann geglüht wird.
  • 6B ist eine graphische Darstellung gemessener Daten, die die Beziehung zwischen der Tiefe von einer Oberfläche eines Ga2O3-Kristallfilms und der Mg-Konzentration zeigt, wenn der Ga2O3-Kristallfilm in der Nähe seiner Oberfläche mit Mg dotiert wird und dann geglüht wird.
  • 7 ist eine graphische Darstellung gemessener Daten, die die Beziehung zwischen der Tiefe von einer Oberfläche eines Ga2O3-Kristallfilms und der Zn-Konzentration zeigt, wenn der Ga2O3-Kristallfilm in der Nähe seiner Oberfläche mit Zn dotiert wird und dann geglüht wird.
  • 8 ist eine vertikale Querschnittsansicht, die ein Ga2O3-basiertes Halbleiterelement in einer zweiten Ausführungsform zeigt.
  • 9 ist eine vertikale Querschnittsansicht, die ein Ga2O3-basiertes Halbleiterelement in einer dritten Ausführungsform zeigt.
  • 10 ist eine vertikale Querschnittsansicht, die ein Ga2O3-basiertes Halbleiterelement in einer vierten Ausführungsform zeigt.
  • [Beschreibung der Ausführungsformen]
  • [Die erste Ausführungsform]
  • Die erste Ausführungsform verwendet einen MESFET als das Halbleiterelement.
  • (Die Konfiguration des Halbleiterelements)
  • 1 ist eine vertikale Querschnittsansicht, die ein Ga2O3-basiertes Halbleiterelement 10 in der ersten Ausführungsform zeigt. Das Ga2O3-basierte Halbleiterelement 10 weist eine Pufferschicht 12, die auf einem Substrat 11 mit hohem spezifischen elektrischen Widerstand ausgebildet ist, eine Kanalschicht 13, die auf der Pufferschicht 12 ausgebildet ist, eine Source-Elektrode 15 und eine Drain-Elektrode 16, die auf der Kanalschicht 13 ausgebildet sind, eine Gate-Elektrode 14, die auf der Kanalschicht 13 ausgebildet ist, so dass sie sich zwischen der Source-Elektrode 15 und der Drain-Elektrode 16 befindet, und die Kontaktbereiche 17, die in der Kanalschicht 13 ausgebildet sind, so dass sie sich unter der Source-Elektrode 15 und der Drain-Elektrode 16 befinden, auf.
  • Das Substrat 11 mit hohem spezifischen elektrischen Widerstand ist ein Substrat, das aus einem β-Ga2O3-basierten Einkristall, der mit einer Akzeptorstörstelle, wie z. B. Fe, Be, Mg oder Zn, dotiert ist, ausgebildet ist, und weist aufgrund der Dotierung mit der Akzeptorstörstelle einen hohen spezifischen elektrischen Widerstand auf. Der β-Ga2O3-basierte Einkristall ist hier ein β-Ga2O3-Einkristall oder ist ein β-Ga2O3-Einkristall, der nicht leitfähige Störstellen, wie z. B. Al oder In, enthält.
  • Um das Substrat 11 mit hohem spezifischen elektrischen Widerstand zu bilden, wird z. B. ein Fe-dotierter β-Ga2O3-Einkristall mit hohem spezifischen elektrischen Widerstand z. B. durch das EFG-Verfahren (das kantendefinierte Filmwachstumsverfahren – ”Edge-defined Film-fed Growth”) gezüchtet und dann auf eine Solldicke in Scheiben geschnitten und poliert.
  • Die Hauptfläche des Substrats 11 mit hohem spezifischen elektrischen Widerstand ist z. B. eine Fläche, die nicht weniger als 50° und nicht mehr als 90° von der (100)-Ebene des β-Ga2O3-basierten Einkristalls gedreht ist. Mit anderen Worten, ein Winkel θ (0 < θ ≤ 90°), der zwischen der Hauptfläche des Substrats 11 mit hohem spezifischen elektrischen Widerstand und der (100)-Ebene ausgebildet ist, ist nicht kleiner als 50°. Beispiele der Fläche, die nicht weniger als 50° und nicht mehr als 90° von der (100)-Ebene gedreht sind, enthalten eine (010)-Ebene, eine (001)-Ebene, eine (–201)-Ebene, eine (101)-Ebene und eine (310)-Ebene.
  • Wenn die Hauptfläche des Substrats 11 mit hohem spezifischen elektrischen Widerstand eine Fläche ist, die nicht weniger als 50° und nicht mehr als 90° von der (100)-Ebene gedreht ist, ist es möglich, zum Zeitpunkt des epitaktischen Wachstums des β-Ga2O3-basierten Kristalls auf dem Substrat 11 mit hohem spezifischen elektrischen Widerstand eine erneute Verdampfung der Rohmaterialien des β-Ga2O3-basierten Kristalls von dem Substrat 11 mit hohem spezifischen elektrischen Widerstand wirksam zu unterdrücken. Wenn ausführlich ein Prozentsatz des erneut verdampften Rohmaterials während des Wachstums des β-Ga2O3-basierten Kristalls bei einer Wachstumstemperatur von 500°C als 0% definiert ist, kann der Prozentsatz des erneut verdampften Rohmaterials auf nicht mehr als 40% unterdrückt werden, wenn die Hauptfläche des Substrats 11 mit hohem spezifischen elektrischen Widerstand eine Fläche ist, die nicht weniger als 50° und nicht mehr als 90° von der (100)-Ebene gedreht ist. Es ist folglich möglich, nicht weniger als 60% des zugeführten Rohmaterials zu verwenden, um den β-Ga2O3-basierten Kristall zu bilden, was vom Standpunkt der Wachstumsrate und der Herstellungskosten des β-Ga2O3-basierten Kristalls bevorzugt ist.
  • In dem β-Ga2O3-Kristall stimmt die (100)-Ebene mit der (310)-Ebene überein, wenn sie um 52,5° um die c-Achse gedreht ist, während sie mit der (010)-Ebene übereinstimmt, wenn sie um 90° gedreht ist. Unterdessen stimmt die (100)-Ebene mit der (101)-Ebene überein, wenn sie um 53,8° um die b-Achse gedreht ist, wobei sie mit der (001)-Ebene übereinstimmt, wenn sie um 76,3° gedreht ist, und mit der (–201)-Ebene übereinstimmt, wenn sie um 53,8° gedreht ist.
  • Alternativ ist die Hauptfläche des Substrats 11 mit hohem spezifischen elektrischen Widerstand z. B. die (010)-Ebene, oder eine innerhalb eines Winkelbereichs von nicht mehr als 37,5° bezüglich der (010)-Ebene gedrehte Fläche. In diesem Fall ist es möglich, eine steile Grenzfläche zwischen dem Substrat 11 mit hohem spezifischen elektrischen Widerstand und der epitaktischen Schicht 12 zu schaffen, wobei es außerdem möglich ist, die Dicke der epitaktischen Schicht im hohen Grade genau zu steuern. Zusätzlich ist es möglich, eine ungleichmäßige Elementaufnahme durch die epitaktische Schicht 12 zu verhindern und dadurch die homogene epitaktische Schicht 12 zu erhalten. Es wird angegeben, dass die (010)-Ebene mit der (310)-Ebene übereinstimmt, wenn sie um 37,5° um die c-Achse gedreht ist.
  • Wenn (001) die Ebenenorientierung der Hauptfläche des Substrats 11 mit hohem spezifischen elektrischen Widerstand ist, ist die epitaktische Wachstumsrate des β-Ga2O3-basierten Einkristalls auf dem Substrat 11 mit hohem spezifischen elektrischen Widerstand unter diesen Ebenenorientierungen besonders hoch, wobei es möglich ist, die Diffusion der Akzeptorstörstelle von dem Substrat 11 mit hohem spezifischen elektrischen Widerstand in die Pufferschicht 12 und die Kanalschicht 13 zu unterdrücken, die auf dem Substrat 11 mit hohem spezifischen elektrischen Widerstand ausgebildet sind. Folglich ist die Ebenenorientierung der Hauptfläche des Substrats 11 mit hohem spezifischen elektrischen Widerstand vorzugsweise (001).
  • Die Pufferschicht 12 ist aus einem β-Ga2O3-basieren Einkristall ausgebildet, der die von dem Substrat 11 mit hohem spezifischen elektrischen Widerstand diffundierte Akzeptorstörstelle enthält.
  • Die Pufferschicht 12 wird durch das epitaktische Aufwachsen eines β-Ga2O3-basierten Einkristalls auf dem als ein Basissubstrat verwendeten Substrat 11 mit hohem spezifischen elektrischen Widerstand gebildet. Die Akzeptorstörstelle diffundiert während des epitaktische Wachstums von dem Substrat 11 mit hohem spezifischen elektrischen Widerstand in die Pufferschicht 12.
  • Die Kanalschicht 13 wird aus einem β-Ga2O3-basierten Einkristall, der eine Donatorstörstelle enthält, gebildet. Die Donatorstörstelle ist vorzugsweise ein Element der Gruppe IV, wie z. B. Si oder Sn. Ungleich zu einem Transistor mit hoher Elektronenbeweglichkeit ist hier ein Heteroübergang zwischen einer i-Typ-Schicht und einer n-Typ-Schicht nicht erforderlich. Deshalb kann ein Zusammensetzungsverhältnis in dem β-Ga2O3-basierten Einkristall als ein Basiskristall der Pufferschicht 12 das gleiche wie das der Kanalschicht 13 sein.
  • Weil der Basiskristall der Kanalschicht 13 der β-Ga2O3-basierte Einkristall in der gleichen Weise wie die Pufferschicht 12 ist, können die Pufferschicht 12 und die Kanalschicht 13 durch epitaktisches Wachstum kontinuierlich gebildet werden. Die Dicke der Kanalschicht 13 beträgt z. B. etwa 10 bis 1000 nm.
  • Das Verfahren zum Einleiten der Donatorstörstelle in die Kanalschicht 13 ist z. B. die Ionenimplantation der Donatorstörstelle in einen aufgewachsenen β-Ga2O3-Einkristallfilm oder das epitaktische Wachstum eines β-Ga2O3-Einkristallfilms, der eine Donatorstörstelle enthält.
  • Im Fall der Verwendung des ersteren Verfahrens wird z. B. ein 300 nm dicker β-Ga2O3-Einkristallfilm durch das HVPE-Verfahren oder das Molekularstrahl-Epitaxieverfahren homoepitaktisch auf der Pufferschicht 12 gezüchtet, wobei anschließend Si durch mehrstufige Ionenimplantation in die gesamte Oberfläche des Films implantiert wird.
  • Im Fall der Verwendung des letzteren Verfahrens wird z. B. ein 300 nm dicker β-Ga2O3-Einkristallfilm, der Sn enthält, durch das HVPE-Verfahren oder das Molekularstrahl-Epitaxieverfahren homoepitaktisch auf der Pufferschicht 12 gezüchtet.
  • Die Kanalschicht 13 enthält die von dem Substrat 11 mit hohem spezifischen elektrischen Widerstand diffundierte Akzeptorstörstelle, wobei sie aber eine geringere Akzeptorstörstellenkonzentration als die Pufferschicht 12 aufweist, weil sie sich ferner von dem Substrat 11 mit hohem spezifischen elektrischen Widerstand als die Pufferschicht 12 befindet. Zusätzlich ist in der Kanalschicht 13 die Donatorstörstellenkonzentration höher als die Akzeptorstörstellenkonzentration, daher n-Typ-Leitfähigkeit.
  • Die Gate-Elektrode 14, die Source-Elektrode 15 und die Drain-Elektrode 16 sind z. B. aus einem Metall, wie z. B. Au, Al, Ti, Sn, Ge, In, Ni, Co, Pt, W, Mo, Cr, Cu oder Pb, einer Legierung, die zwei oder mehr derartige Metalle enthält, oder einer leitfähigen Verbindung, wie z. B. ITO, ausgebildet oder können alternativ eine Zweischichtstruktur aufweisen, die aus zwei verschiedenen Metallen besteht, z. B. Ti/Al, Ti/Au, Ti/Pt, Al/Au, Ni/Au oder Au/Ni.
  • Um die Kontaktbereiche 17 zu bilden, wird eine Donatorstörstelle, wie z. B. Si oder Sn, durch das Ionenimplantationsverfahren usw. in die Kanalschicht 13 dotiert und durch Glühen aktiviert. Die Donatorstörstellenkonzentration der Kontaktbereiche 17 ist höher als die Donatorstörstellenkonzentration der Kanalschicht 13, wobei sich die Kontaktbereiche 17 mit der Source-Elektrode 15 und der Drain-Elektrode 16 in ohmschen Kontakt befinden.
  • Wie oben beschrieben worden ist, wird das Ga2O3-basierte Halbleiterelement 10 unter Verwendung einer kristallinen Laminatstruktur hergestellt, die ein Substrat 11 mit hohem spezifischen elektrischen Widerstand, eine Pufferschicht 12 auf dem Substrat 11 mit hohem spezifischen elektrischen Widerstand und eine Donatorstörstellen enthaltende Schicht auf der Pufferschicht 12 aufweist. Die Gate-Elektrode 14, die Source-Elektrode 15 und die Drain-Elektrode 16 sind mit der kristallinen Laminatstruktur, in der die Kontaktbereiche 17 ausgebildet sind, verbunden, wobei dadurch das Ga2O3-basierte Halbleiterelement 10 erhalten wird. Die Donatorstörstellen enthaltende Schicht der kristallinen Laminatstruktur ist hier eine Schicht, die als eine Kanalschicht dient, sobald sie in dem Ga2O3-basierten Halbleiterelement 10 ausgebildet ist, wobei sie dieselbe wie die Kanalschicht 13 ist.
  • Das Ga2O3-basierte Halbleiterelement 10 kann in Abhängigkeit von der Donatorkonzentration und der Dicke der Kanalschicht 13 direkt unter der Gate-Elektrode 14 ein selbstleitender Typ oder ein selbstsperrender Typ sein.
  • In dem Fall, in dem das Ga2O3-basierte Halbleiterelement 10 ein selbstleitender Typ ist, ist die Source-Elektrode 15 über die Kanalschicht 13 mit der Drain-Elektrode 16 elektrisch verbunden. Falls in einem Zustand, in dem keine Spannung an die Gate-Elektrode 14 angelegt ist, eine Spannung zwischen der Source-Elektrode 15 und der Drain-Elektrode 16 angelegt ist, fließt deshalb ein Strom von der Source-Elektrode 15 zur Drain-Elektrode 16 hindurch. Falls andererseits eine Spannung an die Gate-Elektrode 14 angelegt ist, ist in der Kanalschicht 13 in einem Bereich unter der Gate-Elektrode 14 eine Verarmungsschicht ausgebildet, wobei kein Strom von der Source-Elektrode 15 zu der Drain-Elektrode 16 hindurchfließt, selbst wenn zwischen der Source-Elektrode 15 und der Drain-Elektrode 16 eine Spannung angelegt ist.
  • Falls das Ga2O3-basierte Halbleiterelement 10 ein selbstsperrender Typ ist, fließt in einem Zustand, in dem keine Spannung an die Gate-Elektrode 14 angelegt ist, kein Strom hindurch, selbst wenn zwischen der Source-Elektrode 15 und der Drain-Elektrode 16 eine Spannung angelegt ist. Falls andererseits eine Spannung an die Gate-Elektrode 14 angelegt ist, ist die Verarmungsschicht in der Kanalschicht 13 in dem Bereich unter der Gate-Elektrode 14 geschmälert, wobei ein Strom von der Source-Elektrode 15 zu der Drain-Elektrode 16 hindurchfließt, falls zwischen der Source-Elektrode 15 und der Drain-Elektrode 16 eine Spannung angelegt ist.
  • 2 ist eine graphische Darstellung gemessener Daten, die die Beziehung zwischen der Tiefe von einer Oberfläche einer epitaktischen Ga2O3-Schicht und der Fe- und Si-Konzentrationen zeigt, wenn eine undotierte epitaktische Ga2O3-Schicht mit einer Dicke von etwa 300 nm auf einem Ga2O3-Substrat mit hohem spezifischen elektrischen Widerstand, das Fe als eine Akzeptorstörstelle enthält, gezüchtet wird und Si-Ionen als eine Donatorstörstelle anschließend in die epitaktische Schicht implantiert werden.
  • Wie in 2 gezeigt ist, ist das Fe in dem Ga2O3-Substrat mit hohem spezifischen elektrischen Widerstand in die epitaktische Ga2O3-Schicht diffundiert. Weil die Fe-Konzentration der epitaktischen Ga2O3-Schicht selbst in der Nähe der Oberfläche, die sich am entferntesten von dem Ga2O3-Substrat mit hohem spezifischen elektrischen Widerstand befindet, so hoch wie 6 × 1017 cm–3 ist, ist der Widerstand der epitaktischen Ga2O3-Schicht aufgrund der Ladungsträgerkompensation erhöht. Es ist nicht bevorzugt, eine derartige epitaktische Ga2O3-Schicht als eine n-Typ-Kanalschicht zu verwenden.
  • 3A ist eine vertikale Querschnittsansicht, die ein Ga2O3-basiertes Halbleiterelement 50 als ein Vergleichsbeispiel zeigt, in dem die Kanalschicht 13 direkt auf dem Substrat 11 mit hohem spezifischen elektrischen Widerstand ausgebildet ist. 3B ist eine graphische Darstellung, die die Beziehung zwischen der Tiefe von der Oberfläche der Kanalschicht 13 und der Akzeptorstörstellenkonzentration in dem Ga2O3-basierten Halbleiterelement 50 konzeptionell zeigt.
  • 4A ist eine vertikale Querschnittsansicht, die das Ga2O3-basierte Halbleiterelement 10 in der ersten Ausführungsform zeigt, in dem die Kanalschicht 13 über die Pufferschicht 12 auf dem Substrat 11 mit hohem spezifischen elektrischen Widerstand ausgebildet ist. 4B ist eine graphische Darstellung, die die Beziehung zwischen der Tiefe von der Oberfläche der Kanalschicht 13 und einer Akzeptorstörstellenkonzentration in dem Ga2O3-basierten Halbleiterelement 10 konzeptionell zeigt.
  • Weil in dem Ga2O3-basierten Halbleiterelement 50 der Abstand zwischen der Kanalschicht 13 und dem Substrat 11 mit hohem spezifischen elektrischen Widerstand klein ist, zeigt die Konzentration der Akzeptorstörstelle, wie z. B. des Fe, die von dem Substrat 11 mit hohem spezifischen elektrischen Widerstand diffundiert ist, nur eine kleine Abnahme bei einer Zunahme in einer Diffusionsentfernung, wie in den 3A und 3B gezeigt ist. Die Kanalschicht 13 enthält folglich eine hohe Konzentration der Akzeptorstörstelle.
  • Weil andererseits in dem Ga2O3-basierten Halbleiterelement 10 der Abstand zwischen der Kanalschicht 13 und dem Substrat 11 mit hohem spezifischen elektrischen Widerstand groß ist, enthält die Kanalschicht 13 eine viel geringere Konzentration der von dem Substrat 11 mit hohem spezifischen elektrischen Widerstand diffundierten Akzeptorstörstelle, wie in den 4A und 4B gezeigt ist. Deshalb ist die Akzeptorstörstellenkonzentration der Kanalschicht 13 in dem Ga2O3-basierten Halbleiterelement 10 geringer als die in dem Ga2O3-basierten Halbleiterelement 50.
  • (Die Bewertung der Diffusion der Akzeptorstörstellen)
  • 5 ist eine graphische Darstellung gemessener Daten, die die Beziehung zwischen der Tiefe und der Fe-Konzentration zeigt, wenn eine epitaktische Ga2O3-Schicht auf einem Ga2O3-Substrat mit hohem spezifischen elektrischen Widerstand, das Fe als eine Akzeptorstörstelle enthält, gezüchtet wird. Eine Position einer Grenzfläche zwischen dem Ga2O3-Substrat mit hohem spezifischen elektrischen Widerstand und der epitaktischen Ga2O3-Schicht ist der Ursprung der Tiefe.
  • Die bei dieser Messung verwendete Fe-Konzentration des Ga2O3-Substrats mit hohem spezifischen elektrischen Widerstand beträgt 5 × 1018 cm–3. Die bei dieser Messung verwendete Wachstumstemperatur der epitaktischen Ga2O3-Schicht beträgt unterdessen 1000°C.
  • Die gemessenen Daten, wenn die Ebenenorientierung der Hauptfläche des Ga2O3-Substrats mit hohem spezifischen elektrischen Widerstand (010) ist, und die gemessenen Daten, wenn sie (001) ist, sind in 5 gezeigt. In jedem Fall nimmt die Fe-Konzentration der epitaktischen Ga2O3-Schicht bei einer Zunahme eines Abstands von der Grenzfläche in einer Tiefenrichtung ab.
  • Wenn die Ebenenorientierung der Hauptfläche des Ga2O3-Substrats mit hohem spezifischen elektrischen Widerstand (010) ist, wächst die epitaktische Ga2O3-Schicht mit einer Rate von etwa 0,3 μm/h, wobei die Fe-Konzentration der epitaktischen Ga2O3-Schicht in einem Bereich in einem Abstand von etwa 1 μm von der Grenzfläche in der Tiefenrichtung kleiner als 1 × 1016 cm–3 wird. Deshalb kann in diesem Fall die Kanalschicht 13, die eine hohe elektrische Leitfähigkeit aufweist, erhalten werden, wenn die Kanalschicht 13 auf der Pufferschicht 12, die eine Dicke von nicht kleiner als 1 μm aufweist, gebildet wird.
  • Wenn die Ebenenorientierung der Hauptfläche des Ga2O3-Substrats mit hohem spezifischen elektrischen Widerstand (001) ist, wächst unterdessen die epitaktische Ga2O3-Schicht mit einer Rate von etwa 6 μm/h, wobei die Fe-Konzentration der epitaktischen Ga2O3-Schicht in einem Bereich in einem Abstand von etwa 0,18 μm von der Grenzfläche in der Tiefenrichtung kleiner als 1 × 1016 cm–3 wird. Deshalb kann in diesem Fall die Kanalschicht 13 mit einer hohen elektrischen Leitfähigkeit erhalten werden, wenn die Kanalschicht 13 auf der Pufferschicht 12, die eine Dicke von nicht kleiner als 0,18 μm aufweist, gebildet wird.
  • Die dünnere Pufferschicht ist bevorzugt, weil der Herstellungszeitraum oder der Rohmaterialverbrauch verringert werden kann. Die Ebenenorientierung der Hauptfläche des Ga2O3-Substrats mit hohem spezifischen elektrischen Widerstand ist vorzugsweise (001), weil die Dicke der epitaktischen Ga2O3-Schicht, die erforderlich ist, um die Kanalschicht 13 mit hoher elektrischer Leitfähigkeit zu erhalten, kleiner ist, wie oben beschrieben worden ist.
  • Je höher die Wachstumstemperatur der epitaktischen Ga2O3-Schicht ist, desto größer ist die Menge des übertragenen Fe und desto größer ist die Dicke der epitaktischen Ga2O3-Schicht, die erforderlich sind, um die Fe-Konzentration ausreichend zu verringern. Andererseits ist die Menge des übertragenen Fe umso kleiner und ist die erforderliche Dicke der epitaktischen Ga2O3-Schicht umso kleiner, um die Fe-Konzentration ausreichend zu verringern, je tiefer die Wachstumstemperatur der epitaktischen Ga2O3-Schicht ist.
  • Obwohl die 2 und 5 demonstrieren, dass das Fe in dem Substrat 11 mit hohem spezifischen elektrischen Widerstand in die Pufferschicht 12 und die Kanalschicht 13 diffundiert ist, ist die in der vorliegenden Ausführungsform verwendeter Akzeptorstörstelle nicht auf Fe eingeschränkt, weil die Diffusion auftritt, selbst wenn ein anderes Element als Fe als die Akzeptorstörstelle verwendet wird.
  • 6A ist eine graphische Darstellung gemessener Daten, die die Beziehung zwischen der Tiefe von einer Oberfläche eines Ga2O3-Kristallfilms und der Be-Konzentration zeigt, wenn der Ga2O3-Kristallfilm in der Nähe seiner Oberfläche mit Be dotiert wird und dann geglüht wird.
  • 6B ist eine graphische Darstellung gemessener Daten, die die Beziehung zwischen der Tiefe von einer Oberfläche eines Ga2O3-Kristallfilms und der Mg-Konzentration zeigt, wenn der Ga2O3-Kristallfilm in der Nähe seiner Oberfläche mit Mg dotiert wird und dann geglüht wird.
  • 7 ist eine graphische Darstellung gemessener Daten, die die Beziehung zwischen der Tiefe von einer Oberfläche eines Ga2O3-Kristallfilms und der Zn-Konzentration zeigt, wenn der Ga2O3-Kristallfilm in der Nähe seiner Oberfläche mit Zn dotiert wird und dann geglüht wird.
  • Wie in den 6A, 6B und 7 gezeigt ist, werden alle des Be, Mg und Zn durch Glühen in die Ga2O3-Kristallfilme diffundiert, wobei der Betrag der Diffusion mit einer Zunahme der Glühtemperatur zunimmt. Diese Ergebnisse zeigen, dass die Akzeptorstörstelle von dem Substrat 11 mit hohem spezifischen elektrischen Widerstand in die Pufferschicht 12 und die Kanalschicht 13 diffundiert, selbst wenn die in das Substrat 11 mit hohem spezifischen elektrischen Widerstand dotierte Akzeptorstörstelle in der ersten Ausführungsform Be, Mg oder Zn ist.
  • [Die zweite Ausführungsform]
  • Die zweite Ausführungsform ist insofern von der ersten Ausführungsform verschieden, als ein oberer Abschnitt der Pufferschicht und die Kanalschicht keine Akzeptorstörstelle enthalten. Die Erklärung derselben Merkmale wie jener in der ersten Ausführungsform wird im Folgenden weggelassen oder vereinfacht.
  • (Die Konfiguration des Halbleiterelements)
  • 8 ist eine vertikale Querschnittsansicht, die ein Ga2O3-basiertes Halbleiterelement 20 in der zweiten Ausführungsform zeigt. Das Ga2O3-basierte Halbleiterelement 20 weist eine Pufferschicht 22, die auf dem Substrat 11 mit hohem spezifischen elektrischen Widerstand ausgebildet ist, eine Kanalschicht 23, die auf der Pufferschicht 22 ausgebildet ist, die Source-Elektrode 15 und die Drain-Elektrode 16, die auf der Kanalschicht 23 ausgebildet sind, die Gate-Elektrode 14, die auf der Kanalschicht 23 ausgebildet ist, so dass sie sich zwischen der Source-Elektrode 15 und der Drain-Elektrode 16 befindet, und die Kontaktbereiche 17, die in der Kanalschicht 23 ausgebildet sind, so dass sie sich unter der Source-Elektrode 15 und der Drain-Elektrode 16 befinden, auf.
  • Die Pufferschicht 22 ist auf einem β-Ga2O3-basierten Einkristall ausgebildet und weist einen unteren Abschnitt 22a, der sich auf der Seite des Substrats 11 mit hohem spezifischen elektrischen Widerstand befindet und die von dem Substrat 11 mit hohem spezifischen elektrischen Widerstand diffundierte Akzeptorstörstelle enthält, und einen oberen Abschnitt 22b, der sich auf der Seite der Kanalschicht 23 befindet und keine Akzeptorstörstelle enthält, auf.
  • Die Pufferschicht 22 wird durch epitaktisches Wachstum eines β-Ga2O3-basierten Einkristalls auf dem Substrat 11 mit hohem spezifischen elektrischen Widerstand, das als ein Basissubstrat verwendet wird, gebildet. Die Akzeptorstörstelle diffundiert während des epitaktischen Wachstums von dem Substrat 11 mit hohem spezifischen elektrischen Widerstand in die Pufferschicht 22.
  • Wie oben erwähnt worden ist, nimmt die Akzeptorstörstellenkonzentration der Pufferschicht 12 und der Kanalschicht 13 in der ersten Ausführungsformen bei einer Zunahme eines Abstands von dem Substrat 11 mit hohem spezifischen elektrischen Widerstand in der Tiefenrichtung ab.
  • Wenn z. B. in dem in 5 gezeigten Beispiel die epitaktische Ga2O3-Schicht auf dem Ga2O3-Substrat mit hohem spezifischen elektrischen Widerstand, das eine Hauptfläche aufweist, die zu (010) orientiert ist, bei einer Wachstumstemperatur von 1000°C gezüchtet wird, ist die Akzeptorstörstelle in einem Bereich der epitaktischen Ga2O3-Schicht in einem Abstand von nicht kleiner als 1 μm von dem Substrat 11 mit hohem spezifischen elektrischen Widerstand in der Tiefenrichtung (der Dickenrichtung) kaum enthalten.
  • Wenn in diesem Fall die epitaktische Ga2O3-Schicht, die eine Dicke von größer als 1 μm von der Oberfläche des Substrats 11 mit hohem spezifischen elektrischen Widerstand aufweist, als die Pufferschicht 22 verwendet wird, ist ein Bereich in einem Abstand von kleiner als 1 μm von dem Substrat 11 mit hohem spezifischen elektrischen Widerstand in der Dickenrichtung der untere Abschnitt 22a, während ein Bereich in einem Abstand von nicht kleiner als 1 μm von dem Substrat 11 mit hohem spezifischen elektrischen Widerstand in der Dickenrichtung der obere Abschnitt 22b ist.
  • Wenn in dem in 5 gezeigten Beispiel die epitaktische Ga2O3-Schicht auf dem Ga2O3-Substrat mit hohem spezifischen elektrischen Widerstand, das eine zu (001) orientierte Hauptfläche aufweist, bei einer Wachstumstemperatur von 1000°C gezüchtet wird, ist unterdessen die Akzeptorstörstelle in einem Bereich der epitaktischen Ga2O3-Schicht in einem Abstand von nicht kleiner als 0,18 μm von dem Substrat 11 mit hohem spezifischen elektrischen Widerstand in der Dickenrichtung kaum enthalten.
  • Wenn in diesem Fall die epitaktische Ga2O3-Schicht, die eine Dicke von größer als 0,18 μm von der Oberfläche des Substrats 11 mit hohem spezifischen elektrischen Widerstand aufweist, als die Pufferschicht 22 verwendet wird, ist ein Bereich in einem Abstand von kleiner als 0,18 μm von dem Substrat 11 mit hohem spezifischen elektrischen Widerstand in der Dickenrichtung der untere Abschnitt 22a, während ein Bereich in einem Abstand von nicht kleiner als 0,18 μm von dem Substrat 11 mit hohem spezifischen elektrischen Widerstand in der Dickenrichtung der obere Abschnitt 22b ist.
  • Die Kanalschicht 23 ist aus einem β-Ga2O3-basierten Einkristall, der eine Donatorstörstelle enthält, ausgebildet. Die Donatorstörstelle ist vorzugsweise ein Element der Gruppe IV, wie z. B. Si oder Sn.
  • Weil der Basiskristall der Kanalschicht 23 der β-Ga2O3-basierte Einkristall in der gleichen Weise wie die Pufferschicht 22 ist, können die Pufferschicht 22 und die Kanalschicht 23 kontinuierlich durch epitaktisches Wachstum gebildet werden. Die Dicke der Kanalschicht 23 beträgt z. B. etwa 10 bis 1000 nm.
  • Die Kanalschicht 23, die auf dem oberen Abschnitt 22b, der keine Akzeptorstörstelle enthält, ausgebildet ist, enthält folglich die Akzeptorstörstelle nicht und weist eine höhere elektrische Leitfähigkeit als die Kanalschicht 13 in der ersten Ausführungsform auf.
  • [Die dritte Ausführungsform]
  • Die dritte Ausführungsform verwendet einen MISFET (Metall-Isolator-Halbleiter-Feldeffekttransistor) als das Halbleiterelement. Die Erklärung für dieselben Merkmale wie jene in der ersten Ausführungsform wird im Folgenden weggelassen oder vereinfacht.
  • (Die Konfiguration des Halbleiterelements)
  • 9 ist eine vertikale Querschnittsansicht, die ein Ga2O3-basiertes Halbleiterelement 30 in der dritten Ausführungsform zeigt. Das Ga2O3-basierte Halbleiterelement 30 weist die Pufferschicht 12, die auf dem Substrat 11 mit hohem spezifischen elektrischen Widerstand ausgebildet ist, die Kanalschicht 13, die auf der Pufferschicht 12 ausgebildet ist, die Source-Elektrode 15 und die Drain-Elektrode 16, die auf der Kanalschicht 13 ausgebildet sind, die Gate-Elektrode 14, die über einen Gate-Isolierfilm 31 auf der Kanalschicht 13 ausgebildet ist, so dass sie sich zwischen der Source-Elektrode 15 und der Drain-Elektrode 16 befindet, und die Kontaktbereiche 17, die in der Kanalschicht 13 ausgebildet sind, so dass sie sich unter der Source-Elektrode 15 und der Drain-Elektrode 16 befinden, auf.
  • Der Gate-Isolierfilm 34 ist aus einem isolierenden Material, wie z. B. Al2O3, ausgebildet.
  • Das Ga2O3-basierte Halbleiterelement 30 kann in Abhängigkeit von der Donatorkonzentration und der Dicke der Kanalschicht 13 direkt unter der Gate-Elektrode 14 ein selbstleitender Typ oder ein selbstsperrender Typ sein.
  • In dem Fall, in dem das Ga2O3-basierte Halbleiterelement 30 ein selbstleitender Typ ist, ist die Source-Elektrode 15 über die Kanalschicht 13 mit der Drain-Elektrode 16 elektrisch verbunden. Falls in einem Zustand, in dem keine Spannung an die Gate-Elektrode 14 angelegt ist, eine Spannung zwischen der Source-Elektrode 15 und der Drain-Elektrode 16 angelegt ist, fließt deshalb ein Strom von der Source-Elektrode 15 zu der Drain-Elektrode 16 hindurch. Falls andererseits eine Spannung an die Gate-Elektrode 14 angelegt ist, ist in der Kanalschicht 13 in einem Bereich unter der Gate-Elektrode 14 eine Verarmungsschicht ausgebildet, wobei kein Strom von der Source-Elektrode 15 zu der Drain-Elektrode 16 hindurchfließt, selbst wenn zwischen der Source-Elektrode 15 und der Drain-Elektrode 16 eine Spannung angelegt ist.
  • Falls das Ga2O3-basierte Halbleiterelement 30 ein selbstsperrender Typ ist, fließt in einem Zustand, in dem keine Spannung an die Gate-Elektrode 14 angelegt ist, kein Strom hindurch, selbst wenn zwischen der Source-Elektrode 15 und der Drain-Elektrode 16 eine Spannung angelegt ist. Falls andererseits eine Spannung an die Gate-Elektrode 14 angelegt ist, ist die Verarmungsschicht in der Kanalschicht 13 in dem Bereich unter der Gate-Elektrode 14 geschmälert, wobei ein Strom von der Source-Elektrode 15 zu der Drain-Elektrode 16 hindurchfließt, falls zwischen der Source-Elektrode 15 und der Drain-Elektrode 16 eine Spannung angelegt ist.
  • In dem Ga2O3-basierten Halbleiterelement 30 ist die Kanalschicht 13 in der gleichen Weise wie in dem Ga2O3-basierten Halbleiterelement 10 in der ersten Ausführungsform über die Pufferschicht 12 auf dem Substrat 11 mit hohem spezifischen elektrischen Widerstand ausgebildet, wobei sie folglich eine geringe Konzentration der Akzeptorstörstelle enthält. Deshalb kann eine Zunahme des Widerstands der Kanalschicht 13 aufgrund der Ladungsträgerkompensation unterdrückt werden.
  • [Die vierte Ausführungsform]
  • Die vierte Ausführungsform verwendet einen MISFET als das Halbleiterelement. Die Erklärung für dieselben Merkmale wie jene in der zweiten und der dritten Ausführungsform wird im Folgenden weggelassen oder vereinfacht.
  • (Die Konfiguration des Halbleiterelements)
  • 10 ist eine vertikale Querschnittsansicht, die ein Ga2O3-basiertes Halbleiterelement 40 in der vierten Ausführungsform zeigt. Das Ga2O3-basierte Halbleiterelement 40 weist die Pufferschicht 22, die auf dem Substrat 11 mit hohem spezifischen elektrischen Widerstand ausgebildet ist, die Kanalschicht 23, die auf der Pufferschicht 22 ausgebildet ist, die Source-Elektrode 15 und die Drain-Elektrode 16, die auf der Kanalschicht 23 ausgebildet sind, die Gate-Elektrode 14, die über den Gate-Isolierfilm 31 auf der Kanalschicht 23 ausgebildet ist, so dass sie sich zwischen der Source-Elektrode 15 und der Drain-Elektrode 16 befindet, und die Kontaktbereiche 17, die in der Kanalschicht 23 ausgebildet sind, so dass sie sich unter der Source-Elektrode 15 und der Drain-Elektrode 16 befinden, auf.
  • In dem Ga2O3-basierten Halbleiterelement 40 ist die Kanalschicht 23 in der gleichen Weise wie in dem Ga2O3-basierten Halbleiterelement 20 in der zweiten Ausführungsform auf dem oberen Abschnitt 22b ohne Akzeptorstörstellen der Pufferschicht 22 ausgebildet, wobei sie folglich keine Akzeptorstörstelle enthält. Deshalb kann eine Zunahme des Widerstands der Kanalschicht 23 aufgrund der Ladungsträgerkompensation unterdrückt werden.
  • (Die Wirkungen der Ausführungsformen)
  • In den ersten bis vierten Ausführungsformen ist es möglich, eine Zunahme des Widerstands der Kanalschicht aufgrund der Ladungsträgerkompensation zu unterdrücken, weil die Kanalschicht eine geringe Konzentration der Akzeptorstörstelle, die von dem Substrat mit hohem spezifischen elektrischen Widerstand diffundiert ist, enthält oder die Kanalschicht die Akzeptorstörstelle kaum enthält.
  • Unterdessen ist es im Allgemeinen wahrscheinlich, dass unbeabsichtigte Störstellen oder Kristallfehler aufgrund einer Polierbeschädigung an dem Substrat an einer Grenzfläche zwischen einem Substrat und einer darauf epitaktisch aufgewachsenen epitaktischen Schicht gemischt/erzeugt werden, wobei derartige unbeabsichtigte Störstellen oder Kristallfehler verursachen, dass in einem Halbleiterelement ein Ableitungsweg ausgebildet ist. In den Halbleiterelementen in den ersten bis vierten Ausführungsformen ist jedoch zwischen dem Substrat mit hohem spezifischen elektrischen Widerstand und der Kanalschicht eine Pufferschicht vorhanden und befindet sich die Kanalschicht in einem Abstand von der Grenzfläche zwischen dem Substrat mit hohem spezifischen elektrischen Widerstand und der Pufferschicht. Deshalb kann eine durch die Störstellen oder die Kristallfehler an der Grenzfläche verursachte Ableitung verhindert werden.
  • Obwohl die Ausführungsformen der Erfindung oben beschrieben worden sind, ist sie Erfindung nicht auf die obenerwähnten Ausführungsformen eingeschränkt, wobei die verschiedenen Arten von Modifikationen implementiert werden können, ohne vom Wesentlichen der Erfindung abzuweichen.
  • Zusätzlich können die konstituierenden Elemente der obenerwähnten Ausführungsformen beliebig kombiniert werden, ohne vom Wesentlichen der Erfindung abzuweichen.
  • Zusätzlich ist die Erfindung gemäß den Ansprüchen nicht auf die obenerwähnten Ausführungsformen eingeschränkt. Ferner wird angegeben, dass alle Kombinationen der in den Ausführungsformen beschriebenen Merkmale nicht notwendig sind, um das Problem der Erfindung zu lösen.
  • [Industrielle Anwendbarkeit]
  • Es werden ein Halbleiterelement, in dem eine Zunahme des Widerstands einer Kanalschicht unterdrückt ist, und eine kristalline Laminatstruktur, die verwendet werden kann, um ein derartiges Element herzustellen, geschaffen.
  • Bezugszeichenliste
    • 10, 20, 30, 40
    Ga2O3-BASIERTES HALBLEITERELEMENT
    11
    SUBSTRAT MIT HOHEM SPEZIFISCHEN ELEKTRISCHEN WIDERSTAND
    12, 22
    PUFFERSCHICHT
    13, 23
    KANALSCHICHT
    22a
    UNTERER ABSCHNITT
    22b
    OBERER ABSCHNITT

Claims (11)

  1. Halbleiterelement, das Folgendes umfasst: ein Substrat mit hohem spezifischen elektrischen Widerstand, das einen β-Ga2O3-basierten Einkristall, der eine Akzeptorstörstelle umfasst, umfasst; eine Pufferschicht auf dem Substrat mit hohem spezifischen elektrischen Widerstand, wobei die Pufferschicht einen β-Ga2O3-basierten Einkristall umfasst; und eine Kanalschicht auf der Pufferschicht, wobei die Kanalschicht einen β-Ga2O3-basierten Einkristall, der eine Donatorstörstelle umfasst, umfasst.
  2. Halbleiterelement nach Anspruch 1, wobei die Pufferschicht und die Kanalschicht die von dem Substrat mit hohem spezifischen elektrischen Widerstand diffundierte Akzeptorstörstelle umfassen, wobei eine Konzentration der Akzeptorstörstelle der Kanalschicht geringer als eine Konzentration der Akzeptorstörstelle der Pufferschicht ist und wobei eine Konzentration der Donatorstörstelle der Kanalschicht höher als eine Konzentration der Akzeptorstörstelle der Kanalschicht ist.
  3. Halbleiterelement nach Anspruch 1, wobei eine untere Schicht der Pufferschicht auf einer Seite des Substrats mit hohem spezifischen elektrischen Widerstand die von dem Substrat mit hohem spezifischen elektrischen Widerstand diffundierte Akzeptorstörstelle umfasst und wobei eine obere Schicht der Pufferschicht auf einer Seite der Kanalschicht und die Kanalschicht keine von dem Substrat mit hohem spezifischen elektrischen Widerstand diffundierte Akzeptorstörstelle umfassen.
  4. Halbleiterelement nach einem der Ansprüche 1 bis 3, wobei eine Hauptfläche des Substrats mit hohem spezifischen elektrischen Widerstand eine Ebenenorientierung von (001) aufweist.
  5. Halbleiterelement nach einem der Ansprüche 1 bis 3, wobei die Akzeptorstörstelle wenigstens eines von Fe, Be, Mg und Zn umfasst.
  6. Halbleiterelement nach einem der Ansprüche 1 bis 3, das einen MESFET oder einen MOSFET umfasst.
  7. Kristalline Laminatstruktur, die Folgendes umfasst: ein Substrat mit hohem spezifischen elektrischen Widerstand, das einen β-Ga2O3-basierten Einkristall, der eine Akzeptorstörstelle umfasst, umfasst; eine Pufferschicht auf dem Substrat mit hohem spezifischen elektrischen Widerstand, wobei die Pufferschicht einen β-Ga2O3-basierten Einkristall umfasst; und eine Donatorstörstellen enthaltende Schicht auf der Pufferschicht, wobei die Donatorstörstellen enthaltende Schicht einen β-Ga2O3-basierten Einkristall, der eine Donatorstörstelle umfasst, umfasst.
  8. Kristalline Laminatstruktur nach Anspruch 7, wobei die Pufferschicht und die Donatorstörstellen enthaltende Schicht die von dem Substrat mit hohem spezifischen elektrischen Widerstand diffundierte Akzeptorstörstelle umfassen, wobei eine Konzentration der Akzeptorstörstelle der Donatorstörstellen enthaltenden Schicht geringer als eine Konzentration der Akzeptorstörstelle der Pufferschicht ist und wobei eine Konzentration der Donatorstörstelle der Donatorstörstellen enthaltenden Schicht höher als eine Konzentration der Akzeptorstörstelle der Donatorstörstellen enthaltenden Schicht ist.
  9. Kristalline Laminatstruktur nach Anspruch 7, wobei eine untere Schicht der Pufferschicht auf einer Seite des Substrats mit hohem spezifischen elektrischen Widerstand die von dem Substrat mit hohem spezifischen elektrischen Widerstand diffundierte Akzeptorstörstelle umfasst und wobei eine obere Schicht der Pufferschicht auf einer Seite der Donatorstörstellen enthaltenden Schicht und die Donatorstörstellen enthaltende Schicht keine von dem Substrat mit hohem spezifischen elektrischen Widerstand diffundierte Akzeptorstörstelle umfassen.
  10. Kristalline Laminatstruktur nach einem der Ansprüche 7 bis 9, wobei eine Hauptfläche des Substrats mit hohem spezifischen elektrischen Widerstand eine Ebenenorientierung von (001) aufweist.
  11. Kristalline Laminatstruktur nach einem der Ansprüche 7 bis 9, wobei die Akzeptorstörstelle wenigstens eines von Fe, Be, Mg und Zn umfasst.
DE112015003943.0T 2014-08-29 2015-08-18 Halbleiterelement und kristalline Laminatstruktur Active DE112015003943B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-175913 2014-08-29
JP2014175913A JP5907465B2 (ja) 2014-08-29 2014-08-29 半導体素子及び結晶積層構造体
PCT/JP2015/073150 WO2016031633A1 (ja) 2014-08-29 2015-08-18 半導体素子及び結晶積層構造体

Publications (2)

Publication Number Publication Date
DE112015003943T5 true DE112015003943T5 (de) 2017-05-11
DE112015003943B4 DE112015003943B4 (de) 2021-02-04

Family

ID=55399529

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015003943.0T Active DE112015003943B4 (de) 2014-08-29 2015-08-18 Halbleiterelement und kristalline Laminatstruktur

Country Status (6)

Country Link
US (1) US10861945B2 (de)
JP (1) JP5907465B2 (de)
CN (1) CN107078063B (de)
DE (1) DE112015003943B4 (de)
TW (1) TWI660406B (de)
WO (1) WO2016031633A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7008293B2 (ja) 2017-04-27 2022-01-25 国立研究開発法人情報通信研究機構 Ｇａ２Ｏ３系半導体素子
CN107369707B (zh) * 2017-06-07 2020-03-24 西安电子科技大学 基于4H-SiC衬底异质结自旋场效应晶体管及其制造方法
CN107658337B (zh) * 2017-06-07 2020-09-08 西安电子科技大学 高电子迁移率自旋场效应晶体管及其制备方法
CN107359127B (zh) * 2017-06-07 2020-03-24 西安电子科技大学 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法
CN107359122B (zh) * 2017-06-07 2020-09-08 西安电子科技大学 Mn掺杂异质结自旋场效应晶体管的制备方法
CN107481939B (zh) * 2017-07-20 2021-06-15 中国电子科技集团公司第十三研究所 帽层结构氧化镓场效应晶体管的制备方法
TW202006945A (zh) * 2018-07-12 2020-02-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統
TW202013716A (zh) * 2018-07-12 2020-04-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統
TW202013735A (zh) * 2018-07-12 2020-04-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統
TW202018819A (zh) * 2018-07-12 2020-05-16 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統
CN110880529A (zh) * 2018-09-05 2020-03-13 财团法人工业技术研究院 半导体元件及其制造方法
CN110571275A (zh) * 2019-09-17 2019-12-13 中国科学技术大学 氧化镓mosfet的制备方法
US11462402B2 (en) * 2020-10-21 2022-10-04 Cornell University Suboxide molecular-beam epitaxy and related structures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7393411B2 (en) * 2003-02-24 2008-07-01 Waseda University β-Ga2O3 single crystal growing method, thin-film single crystal growing method, Ga2O3 light-emitting device, and its manufacturing method
US7459718B2 (en) * 2005-03-23 2008-12-02 Nichia Corporation Field effect transistor
WO2013035841A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系ＨＥＭＴ
WO2013035842A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
JP2013056803A (ja) * 2011-09-08 2013-03-28 Tamura Seisakusho Co Ltd β−Ｇａ２Ｏ３系単結晶膜の製造方法
US20140217470A1 (en) 2011-09-08 2014-08-07 Tamura Corporation Ga2O3 SEMICONDUCTOR ELEMENT
EP2754736A4 (de) * 2011-09-08 2015-06-24 Tamura Seisakusho Kk Kristallschichtstruktur und verfahren zu ihrer herstellung
WO2013069729A1 (ja) * 2011-11-09 2013-05-16 株式会社タムラ製作所 半導体素子及びその製造方法
JP5536920B1 (ja) * 2013-03-04 2014-07-02 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板、及びその製造方法

Also Published As

Publication number Publication date
CN107078063B (zh) 2021-03-23
TW201620014A (zh) 2016-06-01
CN107078063A (zh) 2017-08-18
TWI660406B (zh) 2019-05-21
WO2016031633A1 (ja) 2016-03-03
US20170278933A1 (en) 2017-09-28
US10861945B2 (en) 2020-12-08
JP5907465B2 (ja) 2016-04-26
DE112015003943B4 (de) 2021-02-04
JP2016051794A (ja) 2016-04-11

Similar Documents

Publication Publication Date Title
DE112015003943B4 (de) Halbleiterelement und kristalline Laminatstruktur
DE112015003970B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE19822763B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren einer Leistungshalbleitervorrichtung
DE112011102787B4 (de) Epitaxialwafer und Halbleitereinrichtung
DE2526429A1 (de) Duennfilmwiderstand
DE102011085331B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE1005194B (de) Flaechentransistor
DE2925791A1 (de) Unlegierte ohm&#39;sche kontakte an n-leitende iii(a)/v(a)- halbleiter und verfahren zur herstellung
DE102005018319B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE102016114896B4 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
DE2455730B2 (de) Feldeffekt-Transistor
DE2512373A1 (de) Sperrschicht-oberflaechen-feldeffekt- transistor
DE102009014583A1 (de) Siliziumcarbid-MOS-Halbleitervorrichtung
DE112008000410T5 (de) Epitaxialer Galliumnitridkristall, Verfahren zu dessen Herstellung und Feldeffekttransistor
DE112011103588T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE112010004400T5 (de) Bildung von Nickelsilicid mit Gestaffelter PT-Zusammensetzung
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE1808928A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE69117866T2 (de) Heteroübergangsfeldeffekttransistor
DE69433738T2 (de) Halbleiterelement und Verfahren zur Herstellung desselben
DE102018104102A1 (de) Verfahren zur Herrstellung einer Halbleitervorrichtung
DE3751892T2 (de) Halbleiteranordnung mit zwei Verbindungshalbleitern und Verfahren zu ihrer Herstellung
DE102019004646A1 (de) Schaltung und elektronsiche Vorrichtung einschließlich eines Verstärkungs-Modus-Transistors
DE2460682C2 (de) Planares Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final