DE102018104102A1 - Verfahren zur Herrstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herrstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102018104102A1
DE102018104102A1 DE102018104102.0A DE102018104102A DE102018104102A1 DE 102018104102 A1 DE102018104102 A1 DE 102018104102A1 DE 102018104102 A DE102018104102 A DE 102018104102A DE 102018104102 A1 DE102018104102 A1 DE 102018104102A1
Authority
DE
Germany
Prior art keywords
region
semiconductor substrate
schottky electrode
insulating film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018104102.0A
Other languages
English (en)
Inventor
Tatsuji Nagaoka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102018104102A1 publication Critical patent/DE102018104102A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/426—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

In einem Verfahren zum Herstellen einer Halbleitervorrichtung wird eine Schottky-Elektrode auf einer oberen Fläche eines Halbleitersubstrates ausgebildet. Ein zweiter Bereich des Halbleitersubstrates wird geätzt, sodass ein erster Bereich höher als ein zweiter Bereich wird, wobei eine ansteigende Fläche zwischen dem ersten Bereich und dem zweiten Bereich ausgebildet wird und eine Außenumfangskante der Schottky-Elektrode an dem ersten Bereich angeordnet ist. Ein Isolierfilm wird auf der oberen Fläche des Halbleitersubstrates ausgebildet, sodass der Isolierfilm sich ringförmig entlang der ansteigenden Fläche erstreckt. Eine Feldplattenelektrode wird ausgebildet. Die Feldplattenelektrode wird mit der Schottky-Elektrode elektrisch verbunden und weist zur oberen Fläche des Halbleitersubstrates über den Isolierfilm innerhalb eines Bereiches, der sich von der Außenumfangskante der Schottky-Elektrode zum zweiten Bereich über die Anstiegsfläche erstreckt.

Description

  • TECHNISCHES GEBIET
  • Die hier offenbarte Lehre bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung
  • HINTERGRUND
  • Die japanische Patentanmeldungsveröffentlichung Nr. 2013-102081 beschreibt eine Halbleitervorrichtung. Diese Halbleitervorrichtung weist ein Halbleitersubstrat und eine Schottky-Elektrode auf, die auf einer Oberfläche des Halbleitersubstrates vorgesehen ist. Die Oberfläche des Halbleitersubstrates ist mit einer sogenannten Mesa-Struktur versehen. Das heißt, dass die obere Fläche des Halbleitersubstrates einen ersten Bereich und einen zweiten Bereich, der den ersten Bereich umgibt, aufweist und der erste Bereich höher als der zweite Bereich lokalisiert ist, wobei eine ansteigende Fläche zwischen dem ersten Bereich und dem zweiten Bereich vorgesehen ist. Die Schottky-Elektrode ist an dem ersten Bereich vorgesehen und eine Schicht mit hohem spezifischem Widerstand, die einer Außenumfangskante der Schottky-Elektrode zu weist, ist an einem Außenumfangsabschnitt des ersten Bereiches vorgesehen. Entsprechend einer solchen Struktur ist eine Konzentration des elektrischen Feldes in einer Nähe der Außenumfangskante der Schottky-Elektrode vermindert, was die Durchschlagsspannung der Halbleitervorrichtung verbessert.
  • Die japanische Patentanmeldungsveröffentlichung Nr. 2013-102081 beschreibt ferner eine andere Halbleitervorrichtung, die eine solche Mesa-Struktur nicht hat. Bei dieser Halbleitervorrichtung weist ein Außenumfangsabschnitt der Schottky-Elektrode zum Halbleitersubstrat über einen Isolierfilm. Entsprechend einer solchen Konfiguration arbeitet der Außenumfangsabschnitt der Schottky-Elektrode als eine Feldplattenelektrode und ist die Konzentration des elektrischen Feldes in der Nähe der Außenumfangskante innerhalb eines Bereiches, der den Schotty-Kontakt macht, durch ein Feldplatteneffekt vermindert. Aufgrund dessen ist die Durchschlagsspannung der Halbleitervorrichtung verbessert.
  • ZUSAMMENFASSUNG
  • Die Lehre hier sieht eine neue Struktur, die die Durchschlagsspannung einer Halbleitervorrichtung weiter verbessert, und ein Herstellungsverfahren dafür vor.
  • Eine Struktur einer Halbleitervorrichtung, die hier offenbart ist, kann ein Halbleitersubstrat aufweisen, wobei in einer oberen Fläche von diesem ein erster Bereich und ein zweiter Bereich, der den ersten Bereich umgibt, vorgesehen sind. Der erste Bereich kann höher als der zweiter Bereich lokalisiert sein und die Oberfläche des Halbleitersubstrates kann ferner eine ansteigende Fläche zwischen dem ersten Bereich und dem zweiten Bereich aufweisen. Eine Schottky-Elektrode, die mit der oberen Fläche des Halbleitersubstrates in Schottky-Kontakt ist, kann an dem ersten Bereich vorgesehen sein. Eine Außenumfangskante der Schottky-Elektrode kann an dem ersten Bereich lokalisiert sein und die ansteigende Fläche kann durch die Schottky-Elektrode nicht bedeckt sein. Ein Isolierfilm kann ferner an der oberen Fläche des Halbleitersubstrates vorgesehen sein. Der Isolierfilm kann sich ringförmig entlang der ansteigenden Fläche erstrecken und eine Innenumfangskante des Isolierfilms kann an der Schottky-Elektrode lokalisiert sein und eine Außenumfangskante des Isolierfilms kann an den zweiten Bereich lokalisiert sein. Eine Feldplattenelektrode kann an dem Isolierfilm vorgesehen sein. Die Feldplattenelektrode kann mit der Schottky-Elektrode elektrisch verbunden sein und zur oberen Fläche des Halbleitersubstrates über den Isolierfilm innerhalb eines Bereiches weisen, der sich von der Außenumfangskante der Schottky-Elektrode zum zweiten Bereich über die ansteigende Fläche erstreckt.
  • Bei der vorstehend genannten Struktur weist die obere Fläche des Halbleitersubstrates eine Mesa-Struktur auf und ist die Feldplattenelektrode in dem Bereich vorgesehen, der sich von der Außenumfangskante der Schottky-Elektrode erstreckt, über die ansteigende Fläche, und der den zweiten Bereich erreicht. Entsprechend einer solchen Struktur bereitet sich eine Verarmungsschicht in einfacher Weise von der Außenumfangskante der Schottky-Elektrode über die ansteigende Fläche und in den zweiten Bereich aus, wenn eine invertierte Vorspannung zwischen der Halbleitervorrichtung und der Schottky-Elektrode angelegt wird. Aufgrund dessen wird die Konzentration des elektrischen Feldes in einer Nähe der Außenumfangskante der Schottky-Elektrode vermindert und wird die Durchschlagsspannung der Halbleitervorrichtung weiter verbessert.
  • Die Lehre offenbart ferner hier ein Verfahren zum Herstellen der vorstehend genannten Halbleitervorrichtung. Dieses Verfahren kann aufweisen: Vorbereiten eines n-Typ-Halbleitersubstrates, das einen ersten Bereich und einen zweiten Bereich in einer oberen Fläche des Halbleitersubstrates aufweist, wobei der zweite Bereich den ersten Bereich umgibt; Ausbilden einer Schottky-Elektrode zumindest an dem ersten Bereich der oberen Fläche des Halbleitersubstrates, sodass die Schottky-Elektrode in Schottky-Kontakt mit der oberen Fläche des Halbleitersubstrates ist, Ätzen des zweiten Bereiches der oberen Fläche des Halbleitersubstrates, sodass der erste Bereich höher als der zweiter Bereich wird, wobei eine ansteigende Fläche zwischen dem ersten Bereich und dem zweiten Bereich vorgesehen ist und eine Außenumfangskante der Schottky-Elektrode an dem ersten Bereich lokalisiert ist, Ausbilden eines Isolierfilms an der oberen Fläche des Halbleitersubstrates, wobei der Isolierfilm sich entlang der ansteigenden Fläche ringförmig erstreckt, wobei eine Innenumfangskante des Isolierfilms an der Schottky-Elektrode lokalisiert ist und einer Außenumfangskante des Isolierfilms an den zweiten Bereich lokalisiert ist, und Ausbilden einer Feldplattenelektrode, wobei die Feldplattenelektrode mit der Schottky-Elektrode elektrisch verbunden ist und zur oberen Fläche des Halbleitersubstrates über den Isolierfilm innerhalb eines Bereiches weist, der sich von der Außenumfangskante der Schottky-Elektrode zum zweiten Bereich über die ansteigende Fläche erstreckt. Entsprechend diesem Herstellungsverfahren kann die Halbleitervorrichtung mit einer überlegenen Durchschlagsspannung gemäß Vorbeschreibung hergestellt werden.
  • Figurenliste
    • 1 ist eine Draufsicht einer Halbleitervorrichtung 10.
    • 2 ist eine Querschnittsansicht entlang einer Linie II-II von 1 und zeigt schematisch eine Struktur in Bezug auf die Durchschlagsspannung der Halbleitervorrichtung 10.
    • 3 ist ein Fließbild, das ein Ablauf eines Herstellungsverfahrens einer Halbleitervorrichtung 10 eines ersten Ausführungsbeispiels zeigt.
    • 4 ist ein Diagramm, das einen Prozess bei der Vorbereitung eines Halbleitersubstrates 12 (S12) erläutert, und zeigt einen Anfangszustand der Halbleitervorrichtung 12.
    • 5 ist ein Diagramm, das ein Prozess bei der Vorbereitung des Halbleitersubstrates 12 (S12) erläutert, und zeigt die Halbleitervorrichtung 12, in der eine Driftschicht 34 ausgebildet ist.
    • 6 ist ein Diagramm, das einen Prozess bei der Vorbereitung des Halbleitersubstrates 12 erläutert (S12), und zeigt das Halbleitersubstrat 12, in dem eine Nut 36c an einer Position ausgebildet ist, die einer Schicht 36 mit hohem spezifischen Widerstand entspricht.
    • 7 ist ein Diagramm, das einen Prozess bei der Vorbereitung des Halbleitersubstrates 12 erläutert (S12), und zeigt das Halbleitersubstrat 12, in dem die Schicht 36 mit hohem spezifischem Widerstand durch epitaxiales Wachstum ausgebildet wird.
    • 8 ist ein Diagramm, das ein Prozess bei der Vorbereitung des Halbleitersubstrates 12 erläutert (S12), und zeigt das Halbleitersubstrat 12, in dem ein übermäßiger Abschnitt der Schicht 36 mit hohem spezifischem Widerstand entfernt ist.
    • 9 ist ein Diagramm, das das Ausbilden einer Schottky-Elektrode 16 erläutert (S14).
    • 10 ist ein Diagramm, das das Ätzen eines zweiten Bereiches Y (S16) erläutert.
    • 11 ist ein Diagramm, das einen Prozess beim Ausbilden eines Isolierfilms 20 erläutert (S18), und zeigt das Halbleitersubstrat 12, in dem der Isolierfilm 20 über eine Gesamtheit einer oberen Fläche 12a ausgebildet ist.
    • 12 ist ein Diagramm, das einen Prozess beim Ausbilden des Isolierfilms 20 erläutert (S18), und zeigt das Halbleitersubstrat 12, in dem der Isolierfilm 20 gebildet ist.
    • 13 ist ein Diagramm, das einen Prozess beim Ausbilden einer Kontaktelektrode 18 erläutert (S20), und zeigt das Halbleitersubstrat 12, in dem die Kontaktelektrode 18 über die Gesamtheit einer oberen Fläche 12a ausgebildet ist.
    • 14 ist ein Diagramm, das einen Prozess bei der Ausbildung der Kontaktelektrode 18 erläutert (S20), und zeigt das Halbleitersubstrat 12, in dem die Kontaktelektrode 18 gebildet ist.
    • 15 ist ein Diagramm, das einen Prozess beim Ausbilden eines Schutzfilms 22 erläutert (S22), und zeigt das Halbleitersubstrat 12, in dem der Schutzfilm 22 über die Gesamtheit der oberen Fläche 12a ausgebildet ist.
    • 16 ist ein Diagramm, das einen Prozess beim Ausbilden des Schutzfilms 22 erläutert (S22), und zeigt das Halbleitersubstrat 12, in dem der Schutzfilm 22 gebildet ist.
    • 17 ist ein Fließbild, das einen Ablauf eines Herstellungsverfahrens der Halbleitervorrichtung 10 eines zweiten Ausführungsbeispiels zeigt.
    • 18 ist ein Diagramm, das das Vorbereiten eines Halbleitersubstrates 12 erläutert (S112).
    • 19 ist ein Diagramm, das das Ausbilden einer Schottky-Elektrode 16 erläutert (S114).
    • 20 ist ein Diagramm, das ein Ätzen eines zweiten Bereiches Y erläutert (S116).
    • 21 ist ein Diagramm, das das Ausführen eines Ion-Implantierens von Verunreinigungen erläutert (S117).
    • 22 ist ein Diagramm, das einen Prozess beim Ausbilden eines Isolierfilms 20 erläutert (S118), und zeigt das Halbleitersubstrat 12, in dem der Isolierfilm 20 über eine Gesamtheit einer oberen Fläche 12a ausgebildet ist.
    • 23 ist ein Diagramm, das ein Prozess beim Ausbilden des Isolierfilms 20 erläutert (S118), und zeigt das Halbleitersubstrat 12, in dem der Isolierfilm 20 gebildet ist.
  • DETAILIERTE BESCHREIBUNG
  • Eine Struktur und ein Herstellungsverfahren der vorliegenden Offenbarung können auf einer Halbleitervorrichtung angewendet werden, bei der ein Halbleiter Verwendung findet, in dem eine Ausbildung eines p-Typ-Bereiches schwierig ist. Im Allgemeinen ist eine Schutzringstruktur, die einen p-Typ-Schutzringbereich hat, als eine der Strukturen bekannt, die die Durchschlagsspannung einer Halbleitervorrichtung verbessern kann. Jedoch ist die Verwendung der Schutzringstruktur mit einem Halbleiter schwierig, bei dem ein p-Typ-Bereich nicht einfach ausgebildet werden kann. In dieser Hinsicht erfordern die Struktur und das Herstellungsverfahren der vorliegenden Offenbarung nicht die Ausbildung eines p-Typ-Bereiches, von dem ausgesagt werden kann, dass dieser für einen Halbleiter effektiv ist, bei dem die Ausbildung eines p-Typ-Bereiches schwierig ist. Als ein Halbleiter, bei dem die Ausbildung eines p-Typ-Bereiches schwierig ist, können Oxidhalbleiter, wie zum Beispiel Galliumoxid (Ga2O3) als Beispiele angeführt werden. Insbesondere mit einem Oxidhalbleiter, in dem ein Leitfähigkeitsbandminimum (CBM) des Oxidhalbleiters niedriger als -4,0 eV ist und ein Valenzbandmaximum (VBM) des Oxidhalbleiters niedriger als -6,0 eV ist, mit einem Vakuumpegel als eine Referenz ist die Ausbildung des p-Typ-Bereiches schwierig. Jedoch können die Struktur und das Herstellungsverfahren der vorliegenden Offenbarung in geeigneter Weise auf eine Halbleitervorrichtung weiter angewendet werden, die andere Halbleiter anwendet, zum Beispiel Galliumnitrid (GaN).
  • In einem Ausführungsbeispiel kann die Ausbildung eines Isolierfilms durch ein Nebel-CVD-Verfahren (chemische Gasphasenabscheidung) ausgeführt werden. Der Isolierfilm wird über sowohl einem ersten Bereich als auch einem zweiten Bereich ausgebildet, zwischen denen eine ansteigende Fläche vorgesehen ist. Im Allgemeinen ist es schwierig, den Isolierfilm auf einer Vorderfläche gleichmäßig auszubilden, die eine solche Flächenniveaudifferenz hat. In dieser Hinsicht ist das Nebel-CVD-Verfahren für das Filmabscheiden auf einer solchen Vorderfläche mit der Flächenniveaudifferenz geeignet und somit kann dieses effektiv bei der Ausbildung des Isolierfilms in der vorliegenden Offenbarung verwendet werden kann.
  • In einem Ausführungsbeispiel kann die Ausbildung einer Schottky-Elektrode die Schottky-Elektrode auf dem zweiten Bereich ebenfalls ausbilden. In diesem Fall kann das Ätzen des zweiten Bereiches die Schottky-Elektrode, die auf dem zweiten Bereich ebenfalls ausgebildet ist, vorzugsweise entfernen. Entsprechend einer solchen Konfiguration werden das Bilden der Schottky-Elektrode und das Bilden einer Mesa-Struktur eines Halbleitersubstrates in einem gleichen Schritt ausgeführt, sodass ein Herstellungsfehler (das heißt eine Differenz zum beabsichtigten Design), der in einer Positionsbeziehung zwischen der Schottky-Elektrode und der Mesa-Struktur des Halbleitersubstrates auftreten kann, unterdrückt werden.
  • In einem Ausführungsbeispiel kann die Vorbereitung des Halbleitersubstrates ein Halbleitersubstrat vorbereiten, das eine n-Typ-Driftschicht und eine n-Typ-Schicht mit hohem spezifischem Widerstand aufweist, wobei diese eine niedrige Trägerdichte als der Driftbereich hat. Dieses Halbleitersubstrat kann die Driftschicht und die Schicht mit hohem spezifischem Widerstand als Teil seiner oberen Fläche haben, wobei die Schicht mit hohem spezifischem Widerstand den Driftbereich in der oberen Schicht umgibt, und eine Grenze des ersten Bereiches und des zweiten Bereiches kann sich auf der Schicht mit hohem spezifischem Widerstand befinden. Entsprechend einer solchen Konfiguration gelangt eine Außenumfangskante der Schottky-Elektrode auf die Schicht mit hohem spezifischem Widerstand und kann eine Halbleitervorrichtung mit größerer Überlegenheit bei der Durchschlagsspannung hergestellt werden.
  • In dem vorstehend genannten Ausführungsbeispiel kann die Vorbereitung des Halbleitersubstrats das Ausbilden der Driftschicht durch epitaxiales Wachstum, das Ätzen eines Teils der Driftschicht, um eine Nut an einer Position auszubilden, wo die Schicht mit hohem spezifischem Widerstand ausgebildet werden soll, und das Ausbilden der Schicht mit hohem spezifischem Widerstand innerhalb der Nut durch epitaxiales Wachstum aufweisen. In diesem Fall kann, obwohl es nicht besonders darauf begrenzt ist, das epitaxiale Wachstum der Schicht mit hohem spezifischem Widerstand durch ein Nebel-CVD-Verfahren ausgeführt werden. Durch die Verwendung des Nebel-CVD-Verfahrens kann eine Schicht mit epitaxialem Wachstum, die von Leerräumen oder Spalten frei ist, sogar innerhalb der Nut ausgebildet werden, die Ecken hat.
  • Alternativ dazu kann als ein weiteres Ausführungsbeispiel eine Ion-Implantierung von Verunreinigungen bei der oberen Fläche des Halbleitersubstrates weiter zwischen dem Ätzen des zweiten Bereiches und der Ausbildung des Isolierfilms enthalten sein. Hier kann das Ion-Implantieren mit einer Verwendung einer Schottky-Elektrode als eine Maske ausgeführt werden und können die Verunreinigungen einer Eigenschaft des Verringerns der Trägerdichte des Halbleitersubstrates haben. In diesem Fall können die Verunreinigungen entlang einer Richtung implantiert werden, die in Bezug auf eine Normalrichtung des ersten Bereiches des Halbleitersubstrates in einem Winkel angeordnet ist, um unter der Schottky-Elektrode implantiert zu werden. Entsprechend einer solchen Konfiguration kann die vorstehend genannte Schicht mit hohem spezifischem Widerstand durch die Ion-Implantatierung ausgebildet werden. Da sie Schottky-Eletkrode als Maske dafür verwendet werden kann, kann ein Herstellungsfehler (das heißt eine Differenz zum beabsichtigten Design), der in einer Positionsbeziehung zwischen der Schottky-Elektrode und der Schicht mit hohem spezifischem Widerstand auftreten kann, unterdrückt werden.
  • Repräsentative, nicht begrenzende Beispiele der vorliegenden Erfindung werden nun detailliert unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben. Mit dieser detaillierten Beschreibung wird lediglich beabsichtigt, einen Fachmann über weitere Einzelheiten zum Umsetzen der bevorzugten Aspekte der vorliegenden Lehre zu unterweisen, und es ist nicht beabsichtigt, den Schutzbereich zu begrenzen. Ferner kann jeder der zusätzlichen Merkmale und Lehren, die nachstehend offenbart sind, getrennt oder in Zusammenhang mit anderen Merkmalen oder Lehren verwendet werden, damit eine verbesserte Halbleitervorrichtung vorgesehen wird, sowie Verfahren zur Verwendung und Herstellung von dieser.
  • Darüber hinaus können Kombinationen von Merkmalen und Schritten, die in der folgenden detaillierten Beschreibung offenbart sind, nicht notwendig sein, damit die Erfindung in dem breitesten Verständnis umgesetzt wird, und diese werden lediglich dafür genannt, dass die repräsentativen Beispiele der Erfindung besonders beschrieben werden. Ferner können unterschiedliche Merkmale der vorstehend beschriebenen und nachstehend beschriebenen repräsentativen Beispiele sowie unterschiedliche unabhängige und abhängige Ansprüche in einer Weise kombiniert werden, dass diese nicht spezifisch und ausdrücklich aufgeführt sind, damit zusätzliche nützliche Ausführungsbeispiele der vorliegenden Offenbarung vorgesehen werden.
  • Mit allen Merkmalen, die in der Beschreibung und/oder den Ansprüchen offenbart sind, wird beabsichtigt, dass diese getrennt und unabhängig voneinander zum Zweck der ursprünglichen schriftlichen Offenbarung offenbart sind, sowie zum Zweck des Beschränkens des beanspruchten Gegenstandes unabhängig von den Zusammensetzungen der Merkmale in den Ausführungsbeispielen und/oder den Ansprüchen. Außerdem wird mit allen Wertbereichen oder allen Anzeigen von Gruppen von Einheiten beabsichtigt, jeden möglichen Zwischenwert oder jede mögliche Zwischeneinheit zum Zwecke der ursprünglichen schriftlichen Offenbarung zu offenbaren, sowie zum Zwecke der Beschränkung des beanspruchten Gegenstandes.
  • (Erstes Ausführungsbeispiel) Eine Halbleitervorrichtung 10 und ein Herstellungsverfahren dafür von einem ersten Ausführungsbeispiel werden unter Bezugnahme auf die Zeichnungen beschrieben. Die Halbleitervorrichtung 10 ist ein Typ von einer Leistungshalbleitervorrichtung und kann in einer Schaltung zum Zuführen von Leistung zu einem Motor verwendet werden, der Räder in einem elektrisch angetriebenen Fahrzeug antreibt, wie zum Beispiel einem Elektrofahrzeug, einem Hybridfahrzeug und einem Brennstoffzellenfahrzeug. Es ist festzuhalten, dass technische Elemente, die in diesem Ausführungsbeispiel offenbart sind, nicht auf die Halbleitervorrichtung 10 und das Herstellungsverfahren dafür beschränkt sind, und dass diese auf unterschiedlicher anderer Halbleitervorrichtung und Herstellungsverfahren davon angewendet werden können. Nachstehend wird eine Konfiguration der Halbleitervorrichtung 10 als erstes beschrieben und dann das Herstellungsverfahren der Halbleitervorrichtung 10 beschrieben.
  • Wie es in den 1 und 2 gezeigt ist, weist die Halbleitervorrichtung 10 ein Halbleitersubstrat 12, eine obere Elektrode 14, einen Isolierfilm 20, einen Schutzfilm 22 und eine untere Elektrode 24 auf. Die obere Elektrode 14, der Isolierfilm 20 und der Schutzfilm 22 sind auf einer oberen Fläche 12a des Halbleitersubstrates 12 vorgesehen und die untere Elektrode 24 ist auf einer unteren Fläche 12b des Halbleitersubstrates 12 vorgesehen. Die obere Elektrode 14 weist eine Schottky-Elektrode 16 und eine Kontaktelektrode 18 auf. Die Kontaktelektrode 18 ist auf der Schottky-Elektrode 16 vorgesehen und mit der Schottky-Elektrode 16 elektrisch verbunden. Ein Außenumfangsabschnitt 18f der Kontaktelektrode 18 weist zum Halbleitersubstrat 12 über den Isolierfilm 20 und arbeitet als eine Feldplattenelektrode. Diese Feldplattenelektrode 18f weist zur oberen Fläche 12a des Halbleitersubstrates 12 an einer äußeren Seite als die äußeren Umfangskanten 16d (eine von diesen ist an der rechten Seite in 2 gezeigt) der Schottky-Elektrode 16 über den Isolierfilm 20.
  • Die obere Fläche 12a des Halbleitersubstrates 12 hat eine Mesa-Struktur. Genauer gesagt weist die Obere Fläche 12a des Halbleitersubstrates 12 einen ersten Bereich X und einen zweiten Bereich Y, der den ersten Bereich X umgibt, auf, und hat diese den ersten Bereich X auf einem höheren Pegel als den zweiten Bereich Y. Anders ausgedrückt steht der erste Bereich X nach oben in Bezug auf den zweiten Bereich Y vor. Der erste Bereich X und der zweite Bereich Y sind parallel zueinander und sind ebenfalls parallel zur unteren Fläche 12b des Halbleitersubstrates 12. Ansteigende Flächen Z sind zwischen dem ersten Bereich X und dem zweiten Bereich Y vorgesehen. Die ansteigenden Flächen Z sind geneigte Flächen oder vertikale Flächen, die den ersten Bereich X und den zweiten Bereich Y verbinden, die eine Höhendifferenz haben, und sind Flächen, die Winkel in Bezug auf den ersten Bereich X und den zweiten Bereich Y ausbilden.
  • Das Halbleitersubstrat 12 ist ein n-Typ-Halbleitersubstrat. Das Halbleitersubstrat 12 des vorliegenden Ausführungsbeispiels ist, obwohl es nicht speziell darauf begrenzt ist, ein Galliumoxid (Ga2O3)-Substrat. Die Halbleiterschicht 12 weist eine ohmsche Kontaktschicht 32 vom n-Typ, eine Driftschicht 34, die eine niedrigere Trägerdichte als die ohmsche Kontaktschicht 32 hat, und eine Schicht 36 mit hohem spezifischem Widerstand, die eine niedrigere Trägerdichte als die Driftschicht 34 hat, auf. Die ohmsche Kontaktschicht 32 befindet sich in einer unteren Schicht des Halbleitersubstrates 12 und bildet die untere Fläche 12b des Halbleitersubstrates 12. Die Driftschicht 34 und die Schicht 36 mit hohem spezifischem Widerstand sind auf der ohmschen Kontaktschicht 32 vorgesehen und bilden die obere Fläche 12a des Halbleitersubstrates 12. In der oberen Fläche 12a des Halbleitersubstrates 12 umgibt die Schicht 36 mit hohem spezifischem Widerstand die Driftschicht 34 und befinden sich die ansteigenden Flächen Z zwischen dem ersten Bereich X und dem zweiten Bereich Y auf der Schicht 36 mit hohem spezifischem Widerstand. Anders ausgedrückt ist die Schicht 36 mit hohem spezifischem Widerstand in einem Bereich vorgesehen, der sich vom ersten Bereich X zum zweiten Bereich Y über die ansteigenden Flächen Z erstreckt. In diesem Ausführungsbeispiel stellt die Schicht 36 mit hohem spezifischem Widerstand direkten Kontakt mit der ohmschen Kontaktschicht 32 her, jedoch kann in anderen Ausführungsbeispielen die Driftschicht 34 zwischen die Schicht 36 mit hohem spezifischem Widerstand und die ohmsche Kontaktschicht 32 zwischengefügt sein. Alternativ dazu ist die Schicht 36 mit hohem spezifischem Widerstand kein erforderliches bildendes Merkmal, sodass diese nach Erfordernis weggelassen werden kann.
  • Die Schottky-Elektrode 16 ist auf dem ersten Bereich X vorgesehen und ist mit der oberen Fläche 12a des Halbleitersubstrates 12 in Schotty-Kontakt. Die Außenumfangskanten 16d der Schottky-Elektrode 16 befinden sich auf dem ersten Bereich X. Das heißt, dass die ansteigenden Flächen Z durch die Schottky-Elektrode 16 nicht bedeckt sind. Ein Material der Schottky-Elektrode 16 kann einfach ein Material sein, dass Schottky-Kontakt mit der oberen Fläche 12a des Halbleitersubstrates 12 herstellt, und dieses ist insbesondere nicht begrenzt, jedoch kann dieses zum Beispiel Platin (Pt) sein.
  • Der Isolierfilm 20 erstreckt sich ringförmig entlang den steigenden Flächen Z. Innenumfangskanten 20c des Isolierfilms 20 befinden sich auf der Schottky-Elektrode 16 und Außenumfangskanten 20d des Isolierfilms 20 befinden sich auf dem zweiten Bereich Y. Obwohl dieses ein Beispiel ist, erreicht der Isolierfilm 20 des Ausführungsbeispiels Seitenflächen 12d des Halbleitersubstrates 12 und bedeckt dieser eine Gesamtheit des zweiten Bereiches Y. Ein Material des Isolierfilms 20 kann einfach ein Material mit gewünschter Isolation sein und dieses ist nicht besonders begrenzt, kann zum Beispiel jedoch Aluminiumoxid (Al2O3) sein.
  • Ein Außenumfangsabschnitt der Kontaktelektrode 18 befindet sich auf dem Isolierfilm 20 und gemäß Vorbeschreibung funktioniert dieser als die Feldplattenelektrode 18f. Andererseits ist ein Zentralabschnitt der Kontaktelektrode 18 in direkten Kontakt mit der Schottky-Elektrode 16 durch eine Öffnung, die durch die Umfangskanten 20c des Isolierfilms 20 definiert ist. Aufgrund dessen ist die Feldplattenelektrode 18f mit der Schottky-Elektrode 16 elektrisch verbunden. Die Feldplattenelektrode 18f weist zur oberen Fläche 12a des Halbleitersubstrates 12 über dem Isolierfilm 20 in einer Nähe der Außenumfangskanten 16d der Schottky-Elektrode 16. Genauer gesagt weist die Feldplattenelektrode 18f zur oberen Fläche 12a des Halbleitersubstrates 12 über den Isolierfilm 20 in einem Bereich, der von den Außenumfangskanten 16d der Schottky-Elektrode 16 reicht, über die ansteigenden Flächen Z, wobei der zweite Bereich Y erreicht wird. Ein Material der Kontaktelektrode 18 (das heißt der Feldplattenelektrode 18f) ist nicht besonders begrenzt, jedoch kann dieses beispielsweise Gold (Au) sein. Alternativ dazu kann die Kontaktelektrode 18 eine Laminatstruktur mit Schichten aus Titan (Ti), Nickel (Ni) und Gold haben.
  • Der Schutzfilm 22 erstreckt sich ringförmig entlang von Kanten des Halbleitersubstrates 12 und bedeckt einen Außenumfangsabschnitt der oberen Elektrode 14 und den Isolierfilm 20. Eine Außenumfangskante 22c des Schutzfilms 22 definiert eine Öffnung, durch die die obere Elektrode 14 freigelegt sein kann. Ein Material des Schutzfilms 22 muss einfach ein Isoliermaterial sein und dieses ist nicht besonders begrenzt, sondern kann zum Beispiel ein Polymermaterial, wie zum Beispiel Polyimid, sein.
  • Die untere Elektrode 24 ist in ohmschem Kontakt mit der unteren Fläche 12b des Halbleitersubstrates 12. Ein Material der unteren Elektrode 24 kann einfach ein Material sein, das ohmschen Kontakt mit der unteren Fläche 12b des Halbleitersubstrates 12 herstellen kann, und ist somit nicht besonders begrenzt. Die untere Elektrode 24 des vorliegenden Ausführungsbeispiels stellt Kontakt mit der gesamten unteren Fläche 12b des Halbleitersubstrates 12 her, jedoch kann als andere Ausführungsbeispiele die untere Elektrode 24 Kontakt nur mit einem Teil der unteren Fläche 12b des Halbleitersubstrates 12 herstellen.
  • Entsprechend der vorstehend genannten Struktur ist die Halbleitervorrichtung 10 des vorliegenden Ausführungsbeispiels mit einer Schottky-Sperrdiode (auf die sich nachfolgend einfach als eine Diode bezogen wird) versehen, die die obere Elektrode 14 als eine Anode und die untere Elektrode 12b als eine Kathode verwendet. Bei dieser Elektrode hat die obere Fläche 12a des Halbleitersubstrates 12 die Mesa-Struktur und ist die Feldplattenelektrode 18f in dem Bereich vorgesehen, der sich von den Außenumfangskanten 16d der Schottky-Elektrode 16 über die ansteigenden Flächen Z erstreckt und den zweiten Bereich Y erreicht. Entsprechend einer solchen Struktur kann sich eine Verarmungsschicht in einfacher Weise von den Außenumfangskanten 16d der Schottky-Elektrode 16 über die ansteigenden Flächen Z und zu dem zweiten Bereich Y ausbreiten, wenn eine invertierte Vorspannung zwischen das Halbleitersubstrat 12 und die Schottky-Elektrode 16 angelegt wird. Als ein Ergebnis wird die Konzentration des elektrischen Feldes in eine Nähe der Außenumfangskanten 16d der Schottky-Elektrode 16 stark erleichtert und die Durchschlagsspannung der Halbleitervorrichtung 10 stark verbessert. Insbesondere wenn die Halbleitervorrichtung 12 die Schicht 36 mit hohem spezifischem Widerstand verwendet und die Außenumfangskanten 16d der Schottky-Elektrode 16 auf der Schicht 36 mit hohem spezifischem Widerstand lokalisiert sind, wie bei der Halbleitervorrichtung 10 des vorliegenden Ausführungsbeispiels, gestattet dieses, das die vorstehend genannte Verarmungsschicht sich einfacher ausbreitet und wird die Durchschlagsspannung der Halbleitervorrichtung 10 weiter verbessert.
  • Als Nächstes wird ein Herstellungsverfahren einer Halbleitervorrichtung 10 beschrieben. 3 ist Fließbild, das einen Ablauf des Herstellungsverfahrens des vorliegenden Ausführungsbeispiels zeigt. Als Erstes wird in Schritt S12 ein Halbleitersubstrat 12 vorbereitet. Bei diesem Schritt wird, obwohl es nicht speziell begrenzend ist, das Halbleitersubstrat 12, das mit einer ohmschen Kontaktschicht 32, eine Driftschicht 34 und einer Schicht 36 mit hohem spezifischem Widerstand, wie es in 8 gezeigt ist, versehen ist, entsprechend Prozessen, die in den 4 bis 8 gezeigt sind, vorbereitet.
  • Als Erstes wird, wie es in 4 gezeigt ist, das Halbleitersubstrat 12, das nur die ohmsche Kontaktschicht 32 aufweist, vorbereitet. Gemäß Vorbeschreibung kann das Halbleitersubstrat 12 ein Galliumoxid-Substrat sein. Waschen und andere Prozesse werden bei dem Halbleitersubstrat 12 nach Erfordernis ausgeführt. Als Nächstes wird, wie es in 5 gezeigt ist, die Driftschicht 34 auf der ohmschen Kontaktschicht 32 ausgebildet. Die Driftschicht 34 ist über eine Gesamtheit der ohmschen Kontaktschicht 32 ausgebildet. Diese Driftschicht 34 ist nicht besonders begrenzt, sondern kann durch das epitaxiale Wachsen von Galliumoxid ausgebildet werden. Dieses epitaxiale Wachstum kann zum Beispiel durch ein MOCVD-Verfahren (Metal Organic Chemical Vapor Deposition) oder ein HVPE-Verfahren (Hydride Vapor Phase Epitaxy) ausgeführt werden. Alternativ dazu kann das epitaxiale Wachstum der Driftschicht 34 durch ein Nebel-CVD-Verfahren ausgeführt werden.
  • Als Nächstes wird, wie es in 6 gezeigt ist, ein Teil der Driftschicht 34 geätzt, sodass eine Nut 36c an einer Position ausgebildet wird, wo die Schicht 36 mit hohem spezifischem Widerstand ausgebildet werden soll. Dann wird, wie es in 7 gezeigt ist, die Schicht 36 mit hohem spezifischem Widerstand innerhalb der Nut 36c ausgebildet. In diesem Stadium kann die Schicht 36 mit hohem spezifischem Widerstand über die Gesamtheit einer oberen Fläche 12a des Halbleitersubstrates 12 ausgebildet werden, statt der Ausbildung nur innerhalb der Nut 36c. Die Schicht 36 mit hohem spezifischem Widerstand kann durch das epitaxiale Wachstum von Galliumoxid ausgeführt werden. Ferner kann, obwohl es nicht besonders begrenzt ist, dieses epitaxiale Wachstum durch das Nebel-CVD-Verfahren ausgeführt werden. Wenn das Nebel-CVD-Verfahren verwendet wird, wird ein Rohmaterial davon (das hier Galliumoxid ist) in einer Nebelform übertragen, sodass eine epitaxiale Wachstumsschicht, die ohne Leerräume oder Spalten sind, innerhalb einer kurzen Zeitperiode selbst in der Nut 36c, die Ecken hat, ausgebildet werden kann.
  • Bei dem epitaxialem Wachstum der Schicht 36 mit hohem spezifischem Widerstand im Vergleich zum epitaxialem Wachstum der Driftschicht 34 können Verunreinigungen von Eisen (Fe) und/oder Magnesium (Mg) bevorzugt hinzugefügt werden. Ein Zusatz dieser Verunreinigungen unterdrückt eine Trägerdichte der Schicht 36 mit hohem spezifischem Widerstand, die niedriger als die der Driftschicht 34 ist, und erhöht den spezifischen Widerstand davon. Es ist festzuhalten, dass die Verunreinigungen nicht auf bestimmte Typen von Substanzen beschränkt sind und dass diese eine beliebige Substanz sein können, die die Trägerdichte der n-Typ-Driftschicht 34 auf niedrig unterdrücken kann. Alternativ dazu kann eine Konzentration von n-Typ-Verunreinigungen, die hinzugefügt werden sollen, einfach abgesenkt werden. Als Nächstes wird, wie es in 8 gezeigt ist, eine übermäßige Schicht 36 mit hohem spezifischem Widerstand entfernt, um die Oberfläche 12a des Halbleitersubstrates 12 einzuebnen. Obwohl es nicht speziell begrenzend ist, kann dieser Einebnung durch ein CMP-Verfahren (Chemical Mechanical Polishing) ausgeführt werden. Die eingeebnete obere Fläche 12a des Halbleitersubstrates 12 hat die Driftschicht 32 und die Schicht 34 mit hohem spezifischem Widerstand, die dort freigelegt sind, und die Schicht 34 mit hohem spezifischem Widerstand umgibt die Driftschicht 32. Entsprechend dem
    Vorstehenden wird das Halbleitersubstrat 12, das die ohmschen Kontaktschicht 32, die Driftschicht 34 und die Schicht 36 mit hohem spezifischem Widerstand aufweist, vorbereitet.
  • Es wird zur 3 zurückgegangen, wobei in Schritt S14 eine Schotttky-Elektrode 16 auf der oberen Fläche 12a des Halbleitersubstrates 12 ausgebildet wird. Wie es in 9 gezeigt ist, wird in diesem Stadium die Schottky-Elektrode 16 über die Gesamtheit der oberen Fläche 12a ausgebildet, die einen ersten Bereich X und einen zweiten Bereich Y aufweist. In anderen Ausführungsbeispielen kann die Schottky-Elektrode 16 auswählend nur an dem ersten Bereich X ausgebildet werden. In solchen Fällen muss die Schottky-Elektrode 16 in einfacher Weise Schottky-Kontakt mit der oberen Fläche 12a des Halbleitersubstrates 12 zumindest in dem ersten Bereich X herstellen. Wie vorstehend genannt, kann ein Material der Schottky-Elektrode 16 beispielsweise Platin sein.
  • In Schritt S16 von 3 wird der zweite Bereich Y der oberen Fläche 12a des Halbleitersubstrates geätzt. Um dieses zu tun, wird, wie es in 10 gezeigt ist, der erste Bereich X in der oberen Fläche 12a des Halbleitersubstrates 12 höher als der zweite Bereich Y darin und werden ansteigende Flächen Z zwischen dem ersten Bereich X und dem zweiten Bereich Y ausgebildet. In diesem Schritt werden nicht nur das Halbleitersubstrat 12 in den zweiten Bereich Y, sondern ebenfalls die Schottky-Elektrode 16 auf dem zweiten Bereich Y ebenfalls entfernt. Gemäß Vorbeschreibung kann, wenn das Bilden der Schottky-Elektrode 16 und das Bilden der Mesa-Struktur des Halbleitersubstrates 12 in einem Schritt ausgeführt werden, ein Herstellungsfehler (das heißt eine Abweichung vom beabsichtigten Design), der in einer Positionsbeziehung zwischen der Schottky-Elektrode 16 und der Mesa-Struktur des Halbleitersubstrates 12 auftreten kann, unterdrückt werden.
  • In Schritt S18 von 3 wird ein Isolierfilm 20 auf der oberen Fläche 12a des Halbleitersubstrates 12 ausgebildet. Die Ausbildung des Isolierfilms 20 ist nicht besonders durch Prozesse, die in 11 und 12 gezeigt sind, begrenzt. Als Erstes wird, wie es in 11 gezeigt ist, der Isolierfilm 20 auf der oberen Fläche 12a des Halbleitersubstrates 12 ausgebildet. Die Ausbildung des Isolierfilms 20 kann z. B. durch ein Nebel-CVD-Verfahren ausgeführt werden. Entsprechend dem Nebel-CVD-Verfahren wird das Material des Isolierfilms 20 (z. B. Aluminiumoxid) in eine Nebelform übertragen, sodass der Isolierfilm 20, der frei von Zwischenräumen oder Leerräumen ist, auf der oberen Fläche 12a des Halbleitersubstrates 12 erzeugt werden kann, die Ecken mit ansteigenden Flächen Z aufweist. Dann wird, wie es in 12 gezeigt ist, der zentrale Abschnitt 20g des Isolierfilms 20 durch Ätzen zur Formgestaltung des Isolierfilms 20 in einer Ringform entfernt. Aufgrund dessen wird dem Isolierfilm 20 eine Öffnung gegeben, durch die auf die Schottky-Elektrode 16 Zugriff genommen werden kann.
  • Im vorliegenden Ausführungsbeispiel wird der Isolierfilm 20 ausgebildet, nachdem die Schottky-Elektrode 16 gebildet wurde. Anders ausgedrückt wird die Schottky-Elektrode 16 ausgebildet, bevor die Ausbildung des Isolierfilms 20 vorgenommen wird. Entsprechend einer solchen Prozedur kann die Schottky-Elektrode auf der oberen Fläche 12a des Halbleitersubstrates 12 ausgebildet werden, ohne dass das Risiko besteht, das die obere Fläche 12a des Halbleitersubstrates 12 Einflüsse (wie zum Beispiel Beschädigungen und Kontaminierung) aufnimmt, die durch die Ausbildung und das Ätzen des Isolierfilms 20 bewirkt werden können. Aufgrund dessen kann ein stabiles Schottky-Verbindungs-Interface zwischen der oberen Fläche 12a des Halbleitersubstrates 12 und der Schottky-Elektrode 16 erreicht werden.
  • In Schritt S20 von 3 wird eine Kontaktelektrode 18 oberhalb der oberen Fläche 12a des Halbleitersubstrates 12 ausgebildet. Die Ausbildung der Kontaktelektrode 18 ist nicht besonders beschränkt, jedoch kann diese durch Prozesse ausgeführt werden, die in 13 und 14 gezeigt sind. Als erstes wird, wie es in 13 gezeigt ist, die Kontaktelektrode 18 über der Gesamtheit der oberen Fläche 12a des Halbleitersubstrates 12 ausgebildet. Gemäß Vorbeschreibung kann das Material der Kontaktelektrode 18 zum Beispiel Gold sein. Alternativ dazu kann das Material der Kontaktelektrode 18 eine Laminatstruktur von unterschiedlichen Typen von Metallen sein. Dann wird, wie es in 14 gezeigt ist, ein Abschnitt 18e der Kontaktelektrode 18 durch Ätzen entfernt. Aufgrund dessen wird die Kontaktelektrode 18 gestaltet, sodass diese ihre gewünschte Form hat. Ein Teil der Kontaktelektrode 18 ist eine Feldplattenelektrode 18f und dieser Prozess ist daher ebenfalls ein Prozess zum Ausbilden einer Feldplattenelektrode 18f.
  • In Schritt S22 von 3 wird ein Schutzfilm 22 auf der oberen Fläche 12a des Halbleitersubstrates 12 ausgebildet. Die Ausbildung des Schutzfilms 22 ist nicht besonders beschränkt, jedoch kann diese durch Prozesse ausgeführt werden, die in den 15 und 16 gezeigt sind. Als erstes wird, wie es in 15 gezeigt, der Schutzfilm 22 über der Gesamtheit der oberen Fläche 12a des Halbleitersubstrates 12 ausgebildet. Gemäß Vorbeschreibung ist das Material des Schutzfilms 22 das Isoliermaterial und kann dieses zum Beispiel Polyimid sein. Dann kann, wie es in 16 gezeigt ist, ein zentraler Abschnitt 22g des Schutzfilms 22 durch Ätzen entfernt werden. Aufgrund dessen wird der Schutzfilm 22 zu einer Ringform gestaltet.
  • In Schritt S24 von 3 wird eine untere Elektrode 24 auf der unteren Fläche 12b des Halbleitersubstrates 12 ausgebildet. Aufgrund dessen wird die Struktur der Halbleitervorrichtung 10, die in den 1 und 2 gezeigt ist, abgeschlossen. Normalerweise wird eine Vielzahl von Halbleitervorrichtungen 10 auf einem Stück von Halbleiterwaver gleichzeitig hergestellt und wird ein Zerschneiden zum Trennen des Halbleiterwavers in eine Vielzahl von Halbleitervorrichtungen 10 ausgeführt.
  • Die Struktur der Halbleitervorrichtung 10 und das Herstellungsverfahren davon, wie es in diesem Ausführungsbeispiel beschrieben ist, sind nicht auf die Halbleitervorrichtungen beschränkt, die Galliumoxid als ein Material verwenden, sondern können in geeigneter Weise auf die die andere Typen von Halbleitermaterialien angewendet werden. Es ist festzuhalten, dass Galliumoxid als eine Substanz bekannt ist, in der ein p-Typ-Bereich nicht einfach hergestellt werden kann, sodass es schwierig ist, eine Schutzringstruktur zu verwenden, bei der ein p-Typ-Schutzringsbereich in der Halbleitervorrichtung 10 erforderlich ist, der das Galliumoxid-Halbleitersubstrat 12 verwendet. In dieser Hinsicht, kann entsprechend der Struktur und dem Herstellungsverfahren des vorliegenden Ausführungsbeispiels die Durchschlagsspannung der Halbleitervorrichtung 10 verbessert werden, ohne dass das Ausbilden des p-Typ-Bereiches notwendig ist. Somit können die Strukturen und das Herstellungsverfahren des vorliegenden Ausführungsbeispiels in geeigneter Weise verwendet werden, insbesondere in einer Halbleitervorrichtung, die Halbleitermaterial verwendet, mit dem die Ausbildung des p-Typ-Bereiches schwierig ist. Als solche Halbleitermaterialien können Oxidhalbleiter, bei denen ein Leitfähigkeitsbandminimum (CBM) niedriger als -4,0 eV ist und ein Valenzbandmaximum (VBM) niedriger als -6,0 eV ist, mit einem Vakuumpegel als eine Referenz, als Beispiele angeführt werden.
  • (Zweites Ausführungsbeispiel) Ein weiteres Ausführungsbeispiel eines Herstellungsverfahrens einer Halbleitervorrichtung 10 wird beschrieben. 17 ist ein Fließbild, das einen Ablauf des Herstellungsverfahrens des vorliegenden Ausführungsbeispiels zeigt. Als Erstes wird in Schritt S112 ein Halbleitersubstrat 12 vorbereitet. In diesem Schritt wird im Unterschied zu S12 des ersten Ausführungsbeispiels ein Halbleitersubstrat 12, das eine ohmsche Widerstandsschicht 32 und eine Driftschicht 34 aufweist, jedoch keine Schicht 36 mit hohem spezifischem Widerstand aufweist, wie es in 18 gezeigt ist, vorbereitet. Ein solches Halbleitersubstrat 12 kann beispielsweise entsprechend der in den 4 und 5 der ersten Ausführungs- dargestellten Prozedur vorbereitet werden. Schritt S112 des zweiten Ausführungsbeispiels entspricht S12 des ersten Ausführungsbeispiels, jedoch unterscheidet sich dieser von Schritt S12 des ersten Ausführungsbeispiels darin, dass das Halbleitersubstrat 12 nicht die Schicht 36 mit hohem spezifischem Widerstand hat.
  • In Schritt S114 von 17, wird eine Schottky-Elektrode 16 auf einer oberen Fläche 12a des Halbleitersubstrates 12 ausgebildet. Wie es 19 gezeigt ist, wird in diesem Stadium die Schottky-Elektrode 16 über eine Gesamtheit der oberen Fläche 12a mit einem ersten Bereich X und einem zweiten Bereich Y ausgebildet. Jedoch kann in anderen Ausführungsbeispielen die Schottky-Elektrode 16 auswählend nur in dem ersten Bereich X ausgebildet werden. In solchen Fällen muss die Schottky-Elektrode 16 lediglich Schottky-Kontakt mit der oberen Fläche 12a des Halbleitersubstrates 12 zumindest in dem Bereich X herstellen. Gemäß Vorbeschreibung kann ein Material der Schottky-Elektrode beispielsweise Platin sein. Schritt S114 des zweiten Ausführungsbeispiels entspricht S14 des ersten Ausführungsbeispiels und somit kann dieser in einer Weise wie Schritt S14 des ersten Ausführungsbeispiels ausgeführt werden.
  • In Schritt S116 von 17 wird der zweite Bereich Y der oberen Fläche 12a des Halbleitersubstrates 12 geätzt. Aufgrund dessen werden, wie es in 20 gezeigt ist, der erste Bereich X in der oberen Fläche 12a des Halbleitersubstrates 12 höher als der zweite Bereich Y darin und werden ansteigende Fläche Z zwischen dem ersten Bereich X und dem zweiten Bereich Y ausgebildet. In diesem Schritt werden nicht nur das Halbleitersubstrat 12 im zweiten Bereich Y sondern ebenfalls die Schottky-Elektrode 16 auf dem zweiten Bereich Y entfernt. Aufgrund dessen kann, wie es im ersten Ausführungsbeispiel beschrieben ist, ein Herstellungsfehler (das heißt eine Differenz vom beabsichtigten Design), der in einer Positionsbeziehung zwischen der Schottky-Elektrode 16 und einer Mesa-Struktur des Halbleitersubstrates 12 auftreten kann, unterdrückt. Hier können einige Teile der Schottky-Elektrode, die sich im ersten Bereich X befindet, weiter entfernt werden, sodass sich Außenumfangskanten 16d der Schottky-Elektrode 16 von den ansteigenden Flächen Z weg trennen. Schritt S116 des zweiten Ausführungsbeispiels entspricht Schritt S16 des ersten Ausführungsbeispiels und somit kann dieser in der gleichen Weise wie Schritt S16 des ersten Ausführungsbeispiels ausgeführt werden.
  • In Schritt S117 von 17 werden Verunreinigungen in Bezug auf die obere Fläche 12a des Halbleitersubstrates 12 ionenimplantiert. Bei diesem lonenimplantieren wird, wie es in 21 gezeigt ist, die Schottky-Elektrode 16 als eine Maske verwendet, damit die Verunreinigung in die ansteigenden Flächen Z und den zweiten Bereich Y implantiert werden, die nicht durch die Schottky-Elektrode 16 bedeckt sind. Pfeile, die in 21 mit „ION“ bezeichnet sind, zeigen schematisch die Verunreinigung-Ionenimplantation. Die Verunreinigungen, die zu implantieren sind, sind Verunreinigungen, die die Trägerdichte beim n-Typ-Halbleitersubstrat 12 unterdrücken (was hier die Driftschicht 34 ist), und sind nicht besonders begrenzt, sondern diese können beispielsweise Eisen (Fe) und/oder Magnesium (Mg) sein. Ferner werden die Verunreinigungen entlang einer Richtung implantiert, die bezüglich einer Normalrichtung des ersten Bereiches X im Winkel steht (Auf- und Abrichtung in 21), damit eine Implantierung unter der Schottky-Elektrode 16 stattfindet. Aufgrund dessen wird die Schicht 36 mit hohem spezifischem Widerstand, die bei der Trägerdichte niedriger als der Driftbereich 34 ist, in dem Halbleitersubstrat 12 ausgebildet. Da die Schottky-Elektrode 16 als die Maske verwendet wird, kann ein Herstellungsfehler (das heißt eine Differenz in Bezug auf das beabsichtigte Design), der in einer Positionsbeziehung zwischen der Schottky-Elektrode 16 und der Schicht 36 mit hohem spezifischem Widerstand auftreten kann, unterdrückt werden. In einem in 17 gezeigten Beispiel ist die Driftschicht 34 zwischen die ohmsche Kontaktschicht 32 und die Schicht 36 mit hohem spezifischem Widerstand zwischengefügt, jedoch kann in anderen Ausführungsbeispielen die Schicht 36 mit hohem spezifischem Widerstand die ohmsche Kontaktschicht 32 erreichen. Schritt S117 des zweiten Ausführungsbeispiels ist ein Schritt, der nicht bei dem Herstellungsverfahren des ersten Ausführungsbeispiels gesehen werden kann.
  • In Schritt S118 von 17 wird ein Isolierfilm 20 auf der oberen Fläche 12a des Halbleitersubstrates 12 ausgebildet. Die Ausbildung des Isolierfilms 20 ist nicht besonders begrenzt, sondern diese kann durch Prozesse ausgeführt werden, die in den 22 und 23 gezeigt sind. Als Erstes wird, wie es in 22 gezeigt ist, der Isolierfilm 20 über der Gesamtheit der oberen Fläche 12a des Halbleitersubstrates 12 ausgebildet. Die Ausbildung des Isolierfilms 20 kann zum Beispiel durch das Nebel-CVD-Verfahren, ähnlich dem ersten Ausführungsbeispiel ausgeführt werden. Dann wird, wie es in 23 gezeigt ist, ein zentraler Abschnitt 20g des Isolierfilms 20 durch Ätzen entfernt, um den Isolierfilm 20 in einer Ringform zu gestalten. Aufgrund dessen wird der Isolierfilm 20 mit einer Öffnung versehen, durch die die Schottky-Elektrode 16 erreicht werden kann. Schritt S118 des zweiten Ausführungsbeispiels entspricht Schritt S18 des ersten Ausführungsbeispiels und somit kann dieser in einer gleichen Weise wie Schritt S18 des ersten Ausführungsbeispiels ausgeführt werden.
  • In Schritt S120 von 17 ist eine Kontaktelektrode 18 auf der oberen Fläche 12a des Halbleitersubstrates 12 ausgebildet. Die Ausbildung der Kontaktelektrode 18 kann durch Prozesse, die in den 13 und 14 gezeigt sind, ähnlich zu Schritt S20 des ersten Ausführungsbeispiels ausgeführt werden. In Schritt S122 von 17 wird ein Schutzfilm 22 auf der oberen Fläche 12a des Halbleitersubstrates 12 ausgebildet. Die Ausbildung des Schutzfilms 22 kann durch Prozesse ausgeführt werden, die in den 15 und 16 gezeigt sind, ähnlich zu Schritt S22 von dem ersten Ausführungsbeispiel. Dann wird in Schritt S124 von 17 eine untere Elektrode 24 auf einer unteren Fläche 12b des Halbleitersubstrates 12 ähnlich dem Schritt S24 des ersten Ausführungsbeispiels ausgebildet. Aufgrund dessen ist die Struktur der Halbleitervorrichtung 10, die in 1 und 2 gezeigt ist (mit Ausnahme davon, dass die ohmsche Kontaktschicht 32 und die Schicht 36 mit hohem spezifischem Widerstand, in direkten Kontakt stehen) abgeschlossen.

Claims (9)

  1. Ein Verfahren zum Herstellen einer Halbleitervorrichtung (10), wobei das Verfahren aufweist: Vorbereiten eines n-Typ-Halbleitersubstrates (12), das einen ersten Bereich (X) und einen zweiten Bereich (Y) in einer oberen Fläche (12a) der Halbleitervorrichtung (12) aufweist, wobei der zweite Bereich (Y) den ersten Bereich (X) umgibt, Ausbilden einer Schottky-Elektrode (16) zumindest an dem ersten Bereich (X) der oberen Fläche (12a) des Halbleitersubstrates (12), sodass die Schottky-Elektrode (16) in Schottky-Kontakt mit der oberen Fläche (12a) des Halbleitersubstrates (12) ist; Ätzen des zweiten Bereiches (Y) der oberen Fläche (12a) des Halbleitersubstrates (12), sodass der erste Bereich (X) höher als der zweite Bereich (Y) wird, wobei eine ansteigende Fläche (Z) zwischen dem ersten Bereich (X) und dem zweiten Bereich (Y) ausgebildet wird und eine Außenumfangskante (16d) der Schottky-Elektrode (16) an dem ersten Bereich (X) lokalisiert ist, Ausbilden eines Isolierfilms (20) auf der oberen Fläche (12a) des Halbleitersubstrates (12), wobei sich der Isolierfilm (20) entlang der ansteigenden Fläche (Z) ringförmig erstreckt, eine Innenumfangskante (20c) des Isolierfilms (20) sich auf der Schottky-Elektrode (16) befindet und eine Außenumfangskante des Isolierfilms (20) sich auf dem zweiten Bereich (Y) befindet und Ausbilden einer Feldplattenelektrode (18f), wobei die Feldplattenelektrode (18f) mit der Schottky-Elektrode (16) elektrisch verbunden ist und zur oberen Fläche (12a) des Halbleitersubstrates (12) über den Isolierfilm (20) innerhalb eines Bereiches weist, der sich von der Außenumfangskante (16d) der Schottky-Elektrode (16) zum zweiten Bereich (Y) über die ansteigende Fläche (Z) erstreckt.
  2. Das Verfahren nach Anspruch 1, wobei das Halbleitersubstrat (12) ein Substrat aus Oxidhalbleiter ist und mit einem Vakuumpegel als eine Referenz ein Leitfähigkeitsbandminimum (CBM) des Oxidhalbleiters niedriger als -4,0 eV ist und ein Valenzbandmaximum (VBM) des Oxidhalbleiters niedriger als -6,0 eV ist.
  3. Das Verfahren nach Anspruch 1 oder 2, wobei das Halbleitersubstrat (12) ein Substrat aus Galliumoxid ist.
  4. Das Verfahren nach einem der Ansprüche 1 bis 3, wobei das Ausbilden des Isolierfilms (20) durch ein Nebel-CVD-Verfahren ausgeführt wird.
  5. Das Verfahren nach einem der Ansprüche 1 bis 4, wobei die Schottky-Elektrode (16) auf den zweiten Bereich (Y) der oberen Fläche (12a) beim Ausbilden der Schottky-Elektrode (16) ausgebildet wird und ein Teil der Schottky-Elektrode (16), der auf dem zweiten Bereich (Y) der oberen Fläche (12a) ausgebildet ist, ebenfalls beim Ätzen des zweiten Bereiches (Y) der oberen Fläche (12a) des Halbleitersubstrates (12) entfernt wird.
  6. Das Verfahren nach einem der Ansprüche 1 bis 5, wobei das Halbleitersubstrat (12), das beim Vorbereiten vorbereitet wird, eine n-Typ-Driftschicht (34) und eine n-Typ-Schicht (36) mit hohem spezifischem Widerstand, die eine niedrigere Trägerdichte als der Driftbereich (34) hat, aufweist die Schicht (36) mit hohem spezifischem Widerstand den Driftbereich (34) in der oberen Fläche (12a) umgibt und eine Grenze des ersten Bereiches (X) und des zweiten Bereiches (Y) sich in der Schicht (36) mit hohem spezifischem Widerstand befindet.
  7. Das Verfahren nach Anspruch 6, wobei das Vorbereiten des Halbleitersubstrates (12) aufweist: Bilden der Driftschicht (34) durch epitaxiales Wachstum, Ätzen eines Teils der Driftschicht (34), damit eine Nut (36c) an einer Position ausgebildet wird, wo die Schicht (36) mit hohem spezifischem Widerstand ausgebildet werden soll, und Ausbilden der Schicht (36) mit hohem spezifischem Widerstand innerhalb der Nut (36c) durch epitaxiales Wachstum.
  8. Das Verfahren nach Anspruch 7, wobei das epitaxiale Wachstum der Schicht (36) mit hohem spezifischem Widerstand durch ein Nebel-CVD-Verfahren ausgeführt wird.
  9. Das Verfahren nach einem der Ansprüche 1 bis 5, das ferner aufweist: Ausführen einer lonenimplantierung von Verunreinigungen bei der oberen Fläche (12a) des Halbleitersubstrates (12), wobei die lonenimplantierung zwischen dem Ätzen des zweiten Bereiches (Y) und dem Ausbilden des Isolierfilms (20) ausgeführt werden, wobei die lonenimplantierung mit einer Nutzung der Schottky-Elektrode (16) als eine Maske ausgeführt wird, wobei die Verunreinigungen eine Eigenschaft des Verringerns der Trägerdichte des Halbleitersubstrates (12) haben und die Verunreinigungen entlang einer Richtung implantiert werden, die zu einer Normalrichtung des ersten Bereiches (X) des Halbleitersubstrates (12) in einem Winkel angeordnet ist, um unter der Schottky-Elektrode (16) implantiert zu werden.
DE102018104102.0A 2017-02-23 2018-02-23 Verfahren zur Herrstellung einer Halbleitervorrichtung Pending DE102018104102A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-032307 2017-02-23
JP2017032307A JP6558385B2 (ja) 2017-02-23 2017-02-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE102018104102A1 true DE102018104102A1 (de) 2018-08-23

Family

ID=63046124

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018104102.0A Pending DE102018104102A1 (de) 2017-02-23 2018-02-23 Verfahren zur Herrstellung einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US10418494B2 (de)
JP (1) JP6558385B2 (de)
CN (1) CN108470775B (de)
DE (1) DE102018104102A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018137394A (ja) * 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置の製造方法
FR3085535B1 (fr) * 2019-04-17 2021-02-12 Hosseini Teherani Ferechteh Procédé de fabrication d’oxyde de gallium de type p par dopage intrinsèque, le film mince obtenu d’oxyde de gallium et son utilisation
JP7469201B2 (ja) 2020-09-18 2024-04-16 株式会社デンソー 半導体装置とその製造方法
WO2024058144A1 (ja) * 2022-09-16 2024-03-21 ヌヴォトンテクノロジージャパン株式会社 半導体装置および実装基板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4674177A (en) * 1984-12-19 1987-06-23 Eaton Corporation Method for making an edge junction schottky diode
JPH0618276B2 (ja) * 1988-11-11 1994-03-09 サンケン電気株式会社 半導体装置
US5610434A (en) * 1995-11-07 1997-03-11 General Instrument Corporation Of Delaware Mesa semiconductor structure
US7973381B2 (en) * 2003-09-08 2011-07-05 International Rectifier Corporation Thick field oxide termination for trench schottky device
US7417265B2 (en) * 2006-02-03 2008-08-26 Semiconductor Components Industries, L.L.C. Schottky diode structure with enhanced breakdown voltage and method of manufacture
JP4876927B2 (ja) * 2007-01-22 2012-02-15 住友電気工業株式会社 半導体デバイスを形成する方法
JP5056658B2 (ja) * 2008-08-04 2012-10-24 住友電気工業株式会社 ガードリング構造，その形成方法および半導体デバイス
JP2013102081A (ja) * 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
JP6197427B2 (ja) * 2013-07-17 2017-09-20 豊田合成株式会社 ショットキーバリアダイオード
CN103474478A (zh) * 2013-09-17 2013-12-25 西安电子科技大学 一种碳化硅sbd器件
JP2015076577A (ja) * 2013-10-11 2015-04-20 住友電気工業株式会社 半導体装置およびその製造方法
US20150255362A1 (en) * 2014-03-07 2015-09-10 Infineon Technologies Ag Semiconductor Device with a Passivation Layer and Method for Producing Thereof
JP6269276B2 (ja) * 2014-04-11 2018-01-31 豊田合成株式会社 半導体装置、半導体装置の製造方法
JP6513339B2 (ja) * 2014-04-30 2019-05-15 三菱電機株式会社 炭化珪素半導体装置
JP6803232B2 (ja) * 2014-11-11 2020-12-23 出光興産株式会社 新規な積層体
CN104465795B (zh) * 2014-11-19 2017-11-03 苏州捷芯威半导体有限公司 一种肖特基二极管及其制作方法
JP6260553B2 (ja) * 2015-02-27 2018-01-17 豊田合成株式会社 半導体装置およびその製造方法
JP6241572B2 (ja) * 2015-04-14 2017-12-06 三菱電機株式会社 半導体装置
JP2017139289A (ja) 2016-02-02 2017-08-10 トヨタ自動車株式会社 ダイオード
JP2017139293A (ja) 2016-02-02 2017-08-10 トヨタ自動車株式会社 ダイオード
JP2018137394A (ja) 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN108470775A (zh) 2018-08-31
US10418494B2 (en) 2019-09-17
JP6558385B2 (ja) 2019-08-14
US20180240914A1 (en) 2018-08-23
JP2018137393A (ja) 2018-08-30
CN108470775B (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102010061295B4 (de) Halbleitervorrichtung mit metallischem Träger
DE112010005626B4 (de) Halbleitervorrichtung
DE102018104102A1 (de) Verfahren zur Herrstellung einer Halbleitervorrichtung
DE102009061851B3 (de) Halbleiterbauelement mit Kanalstoppgraben
DE102010054723B4 (de) Halbleiterbauteil und zugehöriges Herstellungsverfahren
DE102005018318B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE102018104064A1 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE112015003970T5 (de) Halbleiterelement und Herstellungsverfahren
DE112010005443T5 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich
DE102009013781A1 (de) Halbleitervorrichtung aus Siliciumcarbid und Verfahren zu ihrer Herstellung
DE102015102129A1 (de) Halbleitervorrichtung und RC-IGBT mit direkt an eine Rückseitenelektrode angrenzenden Zonen
EP1745518A1 (de) Solarzelle mit integrierter schutzdiode
DE112017007040T5 (de) Halbleitereinheit
DE112011103470T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102012207309A1 (de) Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung
DE102015112350A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112015003943T5 (de) Halbleiterelement und kristalline Laminatstruktur
DE112017001490B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102014209931A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102019005867A1 (de) Siliciumcarbid-Gleichrichter mit niedriger Einschaltspannung
DE112011103588T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112012001565T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102017216930A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung der Halbleitervorrichtung
DE112011103675T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: WINTER, BRANDL, FUERNISS, HUEBNER, ROESS, KAIS, DE

Representative=s name: WINTER, BRANDL - PARTNERSCHAFT MBB, PATENTANWA, DE

R084 Declaration of willingness to licence
R016 Response to examination communication