WO2024058144A1

WO2024058144A1 - 半導体装置および実装基板

Info

Publication number: WO2024058144A1
Application number: PCT/JP2023/033097
Authority: WO
Inventors: 光章坂本; 正生浜崎; 亮一網師本; 弘吉田; 隆油井
Original assignee: ヌヴォトンテクノロジージャパン株式会社
Priority date: 2022-09-16
Filing date: 2023-09-11
Publication date: 2024-03-21

Abstract

フェイスアップ実装が可能なチップサイズパッケージ型の半導体装置（１）は、半導体層（４０）と、半導体層（４０）内に形成された縦型ＭＯＳトランジスタ（１０）と、保護膜（３５）と、縦型ＭＯＳトランジスタ（１０）のソース電極（１３）に接続された第１の配線電極（１２）と、縦型ＭＯＳトランジスタ（１０）のゲート電極（１９）に接続された第２の配線電極（５２）とを備え、半導体層（４０）の平面視における第１の配線電極（１２）の外周部分に、ソース電極（１３）と保護膜（３５）と第１の配線電極（１２）とがこの順に積層された、半導体装置（１）の上方に突出する第１の外周構造（１０１）が形成され、半導体層（４０）の平面視における第２の配線電極（５２）の外周部分に、ゲート電極（１９）と保護膜（３５）と第２の配線電極（５２）とがこの順に積層された、半導体装置（１）の上方に突出する第２の外周構造（１０２）が形成される。

Description

半導体装置および実装基板

　本開示は、半導体装置、および、半導体装置を実装する実装基板に関する。

　従来、半導体装置が知られている（例えば、特許文献１参照）。

特開２０１９－１６９５７９号公報

　近年、半導体装置を実装する実装基板の省スペース化を実現するために、半導体装置を実装基板内部に埋め込んで実装する実装方法が提案されている。

　そこで、本開示は、実装基板に埋め込んで実装される実装方法に適した構造を有する半導体装置等を提供することを目的とする。

　本開示の一態様に係る半導体装置は、フェイスアップ実装が可能なチップサイズパッケージ型の半導体装置であって、半導体層と、前記半導体層内に形成された縦型ＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタと、前記縦型ＭＯＳトランジスタの上面を被覆する保護膜であって、前記縦型ＭＯＳトランジスタのソース電極を前記保護膜の外部に露出させる第１の開口部と、前記縦型ＭＯＳトランジスタのゲート電極を前記保護膜の外部に露出させる第２の開口部と、を有する前記保護膜と、銅を主成分とし、前記第１の開口部における前記ソース電極の、前記保護膜の外部への露出部分を隙間なく被覆する、前記ソース電極に接続された第１の配線電極と、銅を主成分とし、前記第２の開口部における前記ゲート電極の、前記保護膜の外部への露出部分を隙間なく被覆する、前記ゲート電極に接続された第２の配線電極と、を備え、前記半導体層の平面視において、前記半導体装置は矩形であり、前記第１の配線電極の、前記半導体層の平面視における外周部分に、前記ソース電極と前記保護膜と前記第１の配線電極とがこの順で積層された第１の外周構造が形成され、前記第１の外周構造の最上層は、前記第１の配線電極であり、前記第２の配線電極の、前記半導体層の平面視における外周部分に、前記ゲート電極と前記保護膜と前記第２の配線電極とがこの順で積層された第２の外周構造が形成され、前記第２の外周構造の最上層は、前記第２の配線電極であり、前記第１の配線電極の上面である第１の配線電極露出部は、前記半導体装置の外部に露出し、前記第２の配線電極の上面である第２の配線電極露出部は、前記半導体装置の外部に露出し、前記第１の外周構造は、前記第１の配線電極露出部のうちの、前記第１の外周構造に含まれない部分の上面よりも上方に突出し、前記第２の外周構造は、前記第２の配線電極露出部のうちの、前記第２の外周構造に含まれない部分の上面よりも上方に突出し、前記半導体装置の最上方位置は、前記第１の外周構造または／および前記第２の外周構造に存在し、前記半導体層の平面視において、前記第１の配線電極露出部の面積は、前記第１の開口部の面積よりも大きく、前記半導体層の平面視において、前記第２の配線電極露出部の面積は、前記第２の開口部の面積よりも大きく、前記半導体層の平面視における前記半導体層の面積をＳ［ｍｍ^２］とし、前記半導体層の下面から前記保護膜の上面までの厚さをｈ［ｍｍ］とすると、ｈ／Ｓ≧０．０２５の関係が成立する。

　本開示の一態様に係る半導体装置は、フェイスアップ実装が可能なチップサイズパッケージ型の半導体装置であって、半導体層と、前記半導体層内に形成された縦型ＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタと、前記縦型ＭＯＳトランジスタの上面を被覆する保護膜であって、前記縦型ＭＯＳトランジスタのソース電極を前記保護膜の外部に露出させる第１の開口部と、前記縦型ＭＯＳトランジスタのゲート電極を前記保護膜の外部に露出させる第２の開口部と、を有する前記保護膜と、銅を主成分とし、前記第１の開口部における前記ソース電極の、前記保護膜の外部への露出部分を隙間なく被覆する、前記ソース電極に接続された第１の配線電極と、銅を主成分とし、前記第２の開口部における前記ゲート電極の、前記保護膜の外部への露出部分を隙間なく被覆する、前記ゲート電極に接続された第２の配線電極と、を備え、前記半導体層の平面視において、前記半導体装置は矩形であり、前記保護膜は、第１の保護膜層と、前記第１の保護膜層よりも上方に位置する第２の保護膜層とを含む複数の保護膜層からなる多層構造であり、前記第１の配線電極の、前記半導体層の平面視における外周部分に、前記ソース電極と前記第１の保護膜層と前記第１の配線電極と前記第２の保護膜層とがこの順で積層された第１の外周構造が形成され、前記第１の外周構造の最上層は、前記第２の保護膜層であり、前記第２の配線電極の、前記半導体層の平面視における外周部分に、前記ゲート電極と前記第１の保護膜層と前記第２の配線電極と前記第２の保護膜層とがこの順で積層された第２の外周構造が形成され、前記第２の外周構造の最上層は、前記第２の保護膜層であり、前記第１の配線電極の上面のうちの、前記第１の外周構造に含まれない部分である第１の配線電極露出部は、前記半導体装置の外部に露出し、前記第２の配線電極の上面のうちの、前記第２の外周構造に含まれない部分である第２の配線電極露出部は、前記半導体装置の外部に露出し、前記第１の外周構造は、前記第１の配線電極露出部の上面よりも上方に突出し、前記第２の外周構造は、前記第２の配線電極露出部の上面よりも上方に突出し、前記半導体装置の最上方位置は、前記第１の外周構造または／および前記第２の外周構造に存在し、前記第１の外周構造における前記第１の配線電極の厚さを第１の厚さとして、前記第１の外周構造における前記第２の保護膜層の厚さを第２の厚さとすると、前記第２の厚さは、前記第１の厚さの半分より大きく、かつ、前記第１の厚さ以下であり、前記半導体層の平面視において、前記第１の配線電極露出部の面積は、前記第１の開口部の面積よりも大きく、前記半導体層の平面視において、前記第２の配線電極露出部の面積は、前記第２の開口部の面積よりも大きい。

　本開示の一態様に係る実装基板は、第１の配線層と、層間絶縁層と、第２の配線層とがこの順で積層された実装基板であって、前記層間絶縁層内にフェイスアップで実装された上記半導体装置と、前記第２の配線層に形成された第１の配線と、前記第１の配線と前記第１の配線電極の上面とを接続する、前記実装基板に直交する方向に延伸する１以上の第１の接続配線であって、前記第１の配線電極の上面とは、前記第１の配線電極の上面のうち、前記半導体層の平面視において、前記第１の外周構造に重ならない部分において接続する前記１以上の第１の接続配線と、を備える。

　本開示の一態様に係る実装基板は、第１の配線層と、層間絶縁層と、第２の配線層とがこの順で積層された実装基板であって、前記層間絶縁層内にフェイスアップで実装された、半導体層を有する半導体装置であって、上面に第１の配線電極を有する前記半導体装置と、前記第２の配線層に形成された第１の配線と、前記第１の配線と前記第１の配線電極の上面とを接続する、前記実装基板に直交する方向に延伸する１以上の第１の接続配線とを備え、前記半導体装置は、前記第１の配線電極の、前記半導体層の平面視における外周部分に第１の外周構造が形成され、前記第１の外周構造は、前記第１の配線電極の上面のうちの、前記半導体層の平面視において、前記第１の外周構造に重ならない部分よりも上方に突出し、前記半導体装置の最上方位置は、前記第１の外周構造に存在し、前記第１の配線電極は、少なくとも、前記第１の配線電極の上面のうちの、前記半導体層の平面視において、前記第１の外周構造に重ならない部分において前記半導体装置の外部に露出し、前記１以上の第１の接続配線は、前記第１の配線電極の上面とは、前記半導体装置の前記第１の配線電極の上面のうち、前記半導体層の平面視において、前記第１の外周構造に重ならない部分において接続する。

　本開示の一態様に係る半導体装置等によると、実装基板に埋め込んで実装される実装方法に適した構造を有する半導体装置等が提供される。

図１は、実施の形態１に係る半導体装置の構造の一例を示す平面図である。図２は、実施の形態１に係る半導体装置の構造の一例を示す断面図である。図３は、実施の形態１に係る半導体装置の構造の一例を示す断面図である。図４は、実施の形態１に係る半導体装置の上面の一部を、斜め上方から撮像した撮像画像である。図５は、実施の形態１に係る第１の外周構造の構造を示す拡大断面図である。図６は、実施の形態１に係る半導体装置の耐性と、実施の形態１に係る半導体装置の形状およびＳｉ厚との関係を示す模式図である。図７は、熱処理工程により、実施の形態１に係る半導体装置が変形する様子の一例を模式的に示す、実施の形態１に係る半導体装置および第１の外周構造の断面図である。図８は、実施の形態１に係る半導体装置の構造の一例を示す平面図である。図９は、実施の形態１に係る半導体装置の構造の一例を示す断面図である。図１０は、実施の形態１に係る半導体装置の構造の一例を示す平面図である。図１１は、実施の形態１に係る半導体装置の構造の一例を示す断面図である。図１２は、実施の形態１に係る半導体装置の構造の一例を示す平面図である。図１３は、実施の形態２に係る半導体装置の構造の一例を示す平面図である。図１４は、実施の形態２に係る半導体装置の構造の一例を示す断面図である。図１５は、実施の形態２に係る第１の外周構造の構造を示す拡大断面図である。図１６は、実施の形態３に係る実装基板の構造の一例を示す平面図である。図１７は、実施の形態３に係る実装基板の構造の一例を示す断面図である。図１８は、実施の形態３に係る実装基板の構造の一例を示す拡大平面図である。

　（本開示の一態様を得るに至った経緯）
　発明者らは、縦型ＭＯＳトランジスタを備える半導体装置の開発を行っている。

　一方で、近年、半導体装置を実装する実装基板の省スペース化が要望されている。

　この要望に対して、発明者らは、半導体装置を実装基板内部に埋め込んで実装することができれば、実装基板の省スペース化を実現できるのではないかと考えた。

　そこで、発明者らは、この考えに基づいて、実装基板内に樹脂封止されてフェイスアップで実装される、縦型ＭＯＳトランジスタを備える半導体装置の開発を行うこととした。

　発明者らは、この開発を通じて、実装基板に埋め込んで実装される実装方法に適した構造を有する半導体装置が存在することに気が付いた。

　すなわち、発明者らは、半導体装置の上面に、半導体装置を封入する樹脂に食い込む突起を設けることで、この突起が樹脂内における半導体装置の位置を固定するアンカーの役目を果たし、その結果、実装基板における樹脂剥がれの抑制、および、実装基板内部における半導体装置の位置の安定化を実現できるという知見を得た。

　さらに、発明者らは、半導体装置の上面に突起が存在する場合、半導体装置を封入した後に固形化した樹脂の上面にも、半導体装置の上面の突起を反映した突起が形成されることを見出した。そして、発明者らは、この樹脂の上面に形成された突起を、実装基板を加工する際のガイドラインとして利用することで、この突起が存在しない場合に比べて、実装基板をより精度よく加工することが可能になるという知見を得た。

　そこで、発明者らは、これら知見に基づいて、さらに、実験、検討を重ねた。その結果、発明者らは、下記本開示に係る半導体装置等に想到した。

　上記構成の半導体装置によると、この半導体装置を実装基板内に樹脂封止されてフェイスアップで実装する場合、半導体装置の上面において、第１の外周構造および第２の外周構造が、樹脂に食い込む。

　このため、樹脂に食い込む第１の外周構造および第２の外周構造が、樹脂内における半導体装置の位置を固定するアンカーの役目を果たし、その結果、実装基板における樹脂剥がれの抑制、および、実装基板内部における半導体装置の位置の安定化が実現される。

　また、半導体装置を封入した後に固形化した樹脂の上面に、第１の外周構造および第２の外周構造を反映した突起が形成される。

　このため、樹脂に対して、樹脂の上面から第１の配線電極露出部に到達する穴を空ける加工を行う場合に、樹脂の上面に形成される、第１の外周構造に対応する突起をガイドラインとして、この突起の内側に穴を空ける加工を行うことで、この突起が存在しない場合に比べて、より精度よく、樹脂の上面から第１の配線電極露出部に到達する穴を空ける加工を行うことができる。

　さらには、同様に、樹脂に対して、樹脂の上面から第２の配線電極露出部に到達する穴を空ける加工を行う場合に、樹脂の上面に形成される、第２の外周構造に対応する突起をガイドラインとして、この突起の内側に穴を空ける加工を行うことで、この突起が存在しない場合に比べて、より精度よく、樹脂の上面から第２の配線電極露出部に到達する穴を空ける加工を行うことができる。

　このように、上記構成の半導体装置によると、実装基板に埋め込んで実装される実装方法に適した構造を有する半導体装置が提供される。

　また、さらに、前記半導体層の下面に接触して形成された金属層を備え、前記金属層の厚さは、前記第１の配線電極の最大の厚さよりも厚く、前記第１の配線電極は、前記半導体層の平面視における外周部分に、前記半導体層の断面視において、前記第１の配線電極の外側に向かって逆テーパ形状となる壁面を有し、前記壁面は、前記保護膜と接触しないとしてもよい。

　また、前記保護膜は、前記半導体層の平面視における前記第１の開口部の周囲の部分に、前記断面視において、前記第１の開口部に向かってテーパ形状となるテーパ形状領域を有し、前記半導体層の平面視において、前記壁面は、前記テーパ形状領域の内部に位置するとしてもよい。

　また、前記第２の保護膜層のうち、前記半導体層の平面視において前記第１の配線電極と重なる部分の最小の幅は、前記第２の保護膜層のうち、前記半導体層の平面視において前記第１の配線電極または前記第２の配線電極と重ならない部分の厚さよりも大きく、前記第２の保護膜層のうち、前記半導体層の平面視において前記第２の配線電極と重なる部分の最小の幅は、前記第２の保護膜層のうち、前記半導体層の平面視において前記第１の配線電極または前記第２の配線電極と重ならない部分の厚さよりも大きいとしてもよい。

　また、前記第１の配線電極露出部の上面を基準とする前記第１の外周構造の高さは、前記第１の開口部における前記第１の配線電極の厚さの５０％以上であり、前記第２の配線電極露出部の上面を基準とする前記第２の外周構造の高さは、前記第２の開口部における前記第２の配線電極の厚さの５０％以上であるとしてもよい。

　また、前記半導体層の平面視における前記ソース電極の面積をＭ１とし、前記半導体層の平面視における前記第１の開口部の面積をＳ１とする場合において、Ｓ１／Ｍ１により示される、前記半導体層の平面視における前記ソース電極の面積に対する前記半導体層の平面視における前記第１の開口部の面積の占有率である第１の占有率は、０．５以上１．０未満であるとしてもよい。

　また、前記第１の占有率は、０．９以上１．０未満であり、前記半導体層の平面視における前記第１の配線電極露出部の面積をＰ１とする場合において、Ｐ１／Ｍ１により示される、前記半導体層の平面視における前記ソース電極の面積に対する前記半導体層の平面視における前記第１の配線電極露出部の面積の占有率である第２の占有率は、０．９以上１．１以下であるとしてもよい。

　また、前記半導体層の平面視における前記第２の開口部の面積をＳ２とし、前記半導体層の平面視における前記第２の配線電極露出部の面積をＰ２とする場合において、Ｐ２／Ｓ２により示される、前記半導体層の平面視における前記第２の開口部の面積に対する、前記半導体層の平面視における前記第２の配線電極露出部の面積の占有率である第３の占有率は、１．２７以上であるとしてもよい。

　また、前記半導体層の平面視において、前記第１の配線電極の形状と、前記第２の配線電極の形状とは、中央線を対称軸とする線対称であり、前記中央線は、前記半導体装置を面積において二等分するとしてもよい。

　本開示の一態様に係る実装基板は、第１の配線層と、層間絶縁層と、第２の配線層とがこの順で積層された実装基板であって、前記層間絶縁層内にフェイスアップで実装された、請求項１または請求項４に記載の半導体装置と、前記第２の配線層に形成された第１の配線と、前記第１の配線と前記第１の配線電極の上面とを接続する、前記実装基板に直交する方向に延伸する１以上の第１の接続配線であって、前記第１の配線電極の上面とは、前記第１の配線電極の上面のうち、前記半導体層の平面視において、前記第１の外周構造に重ならない部分において接続する前記１以上の第１の接続配線と、を備える。

　上記構成の実装基板によると、半導体装置の上面において、第１の外周構造および第２の外周構造が、層間絶縁層を形成する物質に食い込む。

　このため、層間絶縁層を形成する物質に食い込む第１の外周構造および第２の外周構造が、層間絶縁層内における半導体装置の位置を固定するアンカーの役目を果たし、その結果、実装基板における層間絶縁層剥がれの抑制、および、実装基板内部における半導体装置の位置の安定化が実現される。

　また、層間絶縁層を形成する物質が例えば樹脂の場合、半導体装置を封入した後に固形化した樹脂の上面に、すなわち、層間絶縁層の上面に、第１の外周構造および第２の外周構造を反映した突起が形成される。

　このため、層間絶縁層に対して、層間絶縁層の上面から第１の配線電極露出部に到達する穴を空ける加工を行う場合に、層間絶縁層の上面に形成される、第１の外周構造に対応する突起をガイドラインとして、この突起の内側に穴を空ける加工を行うことで、この突起が存在しない場合に比べて、より精度よく、層間絶縁層の上面から第１の配線電極露出部に到達する穴を空ける加工を行うことができる。

　さらには、同様に、層間絶縁層に対して、層間絶縁層の上面から第２の配線電極露出部に到達する穴を空ける加工を行う場合に、層間絶縁層の上面に形成される、第２の外周構造に対応する突起をガイドラインとして、この突起の内側に穴を空ける加工を行うことで、この突起が存在しない場合に比べて、より精度よく、層間絶縁層の上面から第２の配線電極露出部に到達する穴を空ける加工を行うことができる。

　このように、上記構成の実装基板によると、実装基板に埋め込んで実装される実装方法に適した構造を有する半導体装置を実装する実装基板が提供される。

　また、さらに、前記第２の配線層に形成された第２の配線と、前記第２の配線と前記第２の配線電極の上面とを接続する、前記実装基板に直交する方向に延伸する第２の接続配線であって、前記第２の配線電極の上面とは、前記第２の配線電極の上面のうち、前記半導体層の平面視において、前記第２の外周構造に重ならない部分において接続する第２の接続配線と、を備え、前記１以上の第１の接続配線のそれぞれの、前記１以上の第１の接続配線のそれぞれが延伸する方向に直交する断面、および、前記第２の接続配線の、前記第２の接続配線が延伸する方向に直交する断面は円形であり、前記１以上の第１の接続配線のうちの少なくとも１つの断面は、前記第２の接続配線の断面よりも大きいとしてもよい。

　上記構成の実装基板によると、半導体装置の上面において、第１の外周構造が、層間絶縁層を形成する物質に食い込む。

　このため、層間絶縁層を形成する物質に食い込む第１の外周構造が、層間絶縁層内における半導体装置の位置を固定するアンカーの役目を果たし、その結果、実装基板における層間絶縁層剥がれの抑制、および、実装基板内部における半導体装置の位置の安定化が実現される。

　また、層間絶縁層を形成する物質が例えば樹脂の場合、半導体装置を封入した後に固形化した樹脂の上面に、すなわち、層間絶縁層の上面に、第１の外周構造を反映した突起が形成される。

　また、前記１以上の第１の接続配線は、複数であるとしてもよい。

　また、前記第１の配線電極の上面のうちの最も低い位置を基準とする、前記半導体装置の最上方位置までの高さは、前記実装基板に直交する方向における前記１以上の第１の接続配線の長さの１５％以上であるとしてもよい。

　また、前記第１の配線電極は、複数であり、前記１以上の第１の接続配線は、前記複数の第１の配線電極のそれぞれと１対１で対応する複数であり、前記複数の第１の接続配線のそれぞれは、当該第１の接続配線に１対１で対応する、前記複数の第１の配線電極のうちの１の第１の配線電極により、前記第１の配線に接続され、前記複数の第１の接続配線のそれぞれの、前記複数の第１の接続配線のそれぞれが延伸する方向に直交する断面は、互いに等しいとしてもよい。

　また、前記実装基板の平面視において、前記実装基板は、長手方向を有する形状であり、前記半導体装置は、長手方向を有する形状であり、前記実装基板の前記長手方向と、前記半導体装置の前記長手方向とは、互いに直交するとしてもよい。

　また、さらに、前記層間絶縁層よりも上方に配置された電子部品を備え、前記実装基板の平面視において、前記電子部品は、長手方向を有する形状であり、前記半導体装置は、長手方向を有する形状であり、前記電子部品は、少なくとも一部が前記半導体装置と重なり、前記電子部品の前記長手方向と、前記半導体装置の前記長手方向とは、互いに直交するとしてもよい。

　以下、本開示の一態様に係る半導体装置等の具体例について、図面を参照しながら説明する。ここで示す実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される数値、形状、構成要素、構成要素の配置および接続形態、ならびに、ステップ（工程）およびステップの順序等は、一例であって本開示を限定する趣旨ではない。また、各図は、模式図であり、必ずしも厳密に図示されたものではない。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化する。

　（実施の形態１）
　以下、実施の形態１に係る半導体装置について説明する。この半導体装置は、フェイスアップ実装が可能なチップサイズパッケージ型の半導体装置であって、実装基板に埋め込んで実装される実装方法に適した構造を有する半導体装置である。

　＜構造＞
　以下、実施の形態１に係る半導体装置の構造について説明する。実施の形態１に係る半導体装置は、Ｎ（Ｎは１以上の整数）個の縦型ＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタが形成された、フェイスアップ実装が可能なチップサイズパッケージ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ：ＣＳＰ）型の半導体デバイスである。上記Ｎ個の縦型ＭＯＳトランジスタは、いわゆる、トレンチ型ＭＯＳＦＥＴ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）である。

　本開示においては、Ｎは２であるとして説明をするが、Ｎは必ずしも２に限定される必要はなく、Ｎは１であってもよいし、３以上であってもよい。

　図１は、実施の形態１に係る半導体装置１の構造の一例を示す平面図である。図１に示すように、半導体装置１は、半導体装置１の平面視において（すなわち、後述する半導体層４０の平面視において）矩形である。

　図２、図３は、半導体装置１の構造の一例を示す断面図である。図２は、図１のＩ－Ｉにおける切断面を示し、図３は、図１のＩＩ－ＩＩにおける切断面を示す。

　図１～図３に示すように、半導体装置１は、金属層３０と、半導体層４０と、酸化膜３４と、保護膜３５と、半導体層４０内に形成された第１の縦型ＭＯＳトランジスタ１０と、半導体層４０内に形成された第２の縦型ＭＯＳトランジスタ２０と、第１の縦型ＭＯＳトランジスタ１０のソース電極として機能する第１のソース電極１３と、第１の縦型ＭＯＳトランジスタ１０のゲート電極として機能する第１のゲート電極１９と、第２の縦型ＭＯＳトランジスタ２０のソース電極として機能する第２のソース電極２３と、第２の縦型ＭＯＳトランジスタ２０のゲート電極として機能する第２のゲート電極２９と、第１のソース電極１３に接続された第１の配線電極１２と、第１のゲート電極１９に接続された第２の配線電極５２と、第２のソース電極２３に接続された第３の配線電極２２と、第２のゲート電極２９に接続された第４の配線電極５４とを備える。

　本開示においては、半導体装置１は、金属層３０を備えるとして説明をするが、半導体装置１は、必ずしも金属層３０を備える構成に限定される必要はない。

　なお、図１において、第１のソース電極１３と、第１のゲート電極１９と、第２のソース電極２３と、第２のゲート電極２９とを、破線によりあたかも視認することが出来るかの如く図示しているが、実際にはこれらの構成要素を半導体装置１の外部から直接視認することはできない。

　半導体層４０は、半導体基板３２と低濃度不純物層３３とが積層されて構成される。

　ここで、半導体層４０の平面視における半導体層４０の面積をＳ［ｍｍ^２］とし、半導体層４０の下面から保護膜３５の上面までの厚さをｈ［ｍｍ^２］とすると、ｈ／Ｓ≧０．０２５の関係が成立する。

　半導体基板３２は、半導体層４０の下面側に配置され、第１導電型の不純物を含むシリコンからなる。

　低濃度不純物層３３は、半導体層４０の上面側に配置され、半導体基板３２に接触して形成され、半導体基板３２の第１導電型の不純物の濃度より低い濃度の第１導電型の不純物を含む。低濃度不純物層３３は、例えば、エピタキシャル成長により半導体基板３２上に形成されてもよい。

　酸化膜３４は、半導体層４０の上面に配置され、低濃度不純物層３３に接触して形成される。

　保護膜３５は、第１の縦型ＭＯＳトランジスタ１０の上面、および、第２の縦型ＭＯＳトランジスタ２０の上面を被覆する保護膜であって、第１のソース電極１３を保護膜３５の外部に露出させる第１の開口部６１と、第１のゲート電極１９を保護膜３５の外部に露出させる第２の開口部６２と、第２のソース電極２３を保護膜３５の外部に露出させる第３の開口部６３と、第２のゲート電極２９を保護膜３５の外部に露出させる第４の開口部６４とを有する。

　ここで、保護膜３５が、第１の縦型ＭＯＳトランジスタ１０の上面、および、第２の縦型ＭＯＳトランジスタ２０の上面を被覆するとは、半導体層４０の平面視において、開口部を除く半導体装置１のほぼ全面で保護膜３５が製膜されている状態のことをいう。ここで、半導体装置１のほぼ全面とは、半導体装置１をウェーハからダイシングして切り出す際のダイシングマージンとして確保されたウェーハの領域のうち、ダイシング後の半導体装置１の四辺にわずかに残った外周領域を除く、半導体装置１の全面のことをいう。このため、この外周領域では、例外的に酸化膜３４が半導体装置１の上面に露出している。

　また、本開示でいう保護膜３５の開口部とは、半導体層４０の平面視において、開口部の外周の全長が保護膜３５で閉じている形状のことをいう。このため、半導体層４０の平面視において、外周の一部が、上記例外的に酸化膜３４が半導体装置１の上面に露出している外周領域と重複する形状は、本開示でいう保護膜３５の開口部には該当しない。

　本開示においては、保護膜３５は、第１のソース電極１３を保護膜３５の外部に露出させる開口部として、１つの第１の開口部６１を有するとして説明するが、保護膜３５は、第１のソース電極１３を保護膜３５の外部に露出させる開口部として複数の開口部を有するとしてもよい。

　同様に、本開示においては、保護膜３５は、第１のゲート電極１９を保護膜３５の外部に露出させる開口部として、１つの第２の開口部６２を有するとして説明するが、保護膜３５は、第１のゲート電極１９を保護膜３５の外部に露出させる開口部として複数の開口部を有するとしてもよい。

　本開示においては、保護膜３５は、第２のソース電極２３を保護膜３５の外部に露出させる開口部として、１つの第３の開口部６３を有するとして説明するが、保護膜３５は、第２のソース電極２３を保護膜３５の外部に露出させる開口部として複数の開口部を有するとしてもよい。

　同様に、本開示においては、保護膜３５は、第２のゲート電極２９を保護膜３５の外部に露出させる開口部として、１つの第４の開口部６４を有するとして説明するが、保護膜３５は、第２のゲート電極２９を保護膜３５の外部に露出させる開口部として複数の開口部を有するとしてもよい。

　なお、保護膜３５は、単層構造であってもよいし、複数の層が積層された多層構造であってもよい。本開示においては、保護膜３５は、第１の保護膜層３５Ａと、第１の保護膜層３５Ａよりも上方に位置する第２の保護膜層３５Ｂとが積層された多層構造（ここでは、２層構造）であるとして説明する。

　第１の保護膜層３５Ａは、限定されない一例として、窒化珪素で構成されてもよく、例えば、その膜厚は、０．３μｍである。

　第２の保護膜層３５Ｂは、限定されない一例として、ポリイミドで構成されてもよく、例えば、その膜厚は、８μｍである。

　金属層３０は、半導体基板３２の下面に接触して形成され、銀、銅、ニッケル、または、これらの合金からなってもよいし、電極として機能することが可能な、導電率の良好な金属材料からなってもよい。なお、金属層３０には、金属材料の製造工程において不純物として混入する金属以外の元素が微量に含まれていてもよい。

　低濃度不純物層３３の、第１の縦型ＭＯＳトランジスタ１０が形成される領域には、第１導電型と異なる第２導電型の不純物を含む第１のボディ領域１８が形成される。第１のボディ領域１８には、第１導電型の不純物を含む第１のソース領域１４、第１のゲート導体１５、および第１のゲート絶縁膜１６が形成される。

　第１のソース電極１３は、酸化膜３４の開口を通して、第１のソース領域１４および第１のボディ領域１８に接続される。

　第１のソース電極１３は、限定されない一例として、アルミニウム、銅、金、銀のうちのいずれか１つ以上を含む金属材料で構成されてもよい。

　第１の配線電極１２は、第１のソース電極１３に接続され、第１の開口部６１における第１のソース電極１３の、保護膜３５の外部への露出部分を隙間なく被覆する。これにより、第１のソース電極１３は、半導体装置１の外部の物質による腐食が抑制される。

　第１の配線電極１２は、銅を主成分とし、限定されない一例として、メッキにより形成される。第１の配線電極１２は、例えば、その厚さは、１０μｍである。

　なお、保護膜３５が、第１の開口部６１以外にも、第１のソース電極１３を保護膜３５の外部に露出させる１以上の開口部を有している場合には、半導体装置１は、それら１以上の開口部のそれぞれについて、第１の配線電極１２と同様の配線電極を備えることとなる。

　第１のゲート電極１９は、第１のゲート導体１５と電気的に接続される。

　第１のゲート電極１９は、限定されない一例として、アルミニウム、銅、金、銀のうちのいずれか１つ以上を含む金属材料で構成されてもよい。

　第２の配線電極５２は、第１のゲート電極１９に接続され、第２の開口部６２における第１のゲート電極１９の、保護膜３５の外部への露出部分を隙間なく被覆する。これにより、第１のゲート電極１９は、半導体装置１の外部の物質による腐食が抑制される。

　第２の配線電極５２は、銅を主成分とし、限定されない一例として、メッキにより形成される。第２の配線電極５２は、例えば、その厚さは、１０μｍである。

　なお、保護膜３５が、第２の開口部６２以外にも、第１のゲート電極１９を保護膜３５の外部に露出させる１以上の開口部を有している場合には、半導体装置１は、それら１以上の開口部のそれぞれについて、第２の配線電極５２と同様の配線電極を備えることとなる。

　低濃度不純物層３３の、第２の縦型ＭＯＳトランジスタ２０が形成される領域には、第１導電型と異なる第２導電型の不純物を含む第２のボディ領域２８が形成される。第２のボディ領域２８には、第１導電型の不純物を含む第２のソース領域２４、第２のゲート導体２５、および第２のゲート絶縁膜２６が形成される。

　第２のソース電極２３は、酸化膜３４の開口を通して、第２のソース領域２４および第２のボディ領域２８に接続される。

　第２のソース電極２３は、限定されない一例として、アルミニウム、銅、金、銀のうちのいずれか１つ以上を含む金属材料で構成されてもよい。

　第３の配線電極２２は、第２のソース電極２３に接続され、第３の開口部６３における第２のソース電極２３の、保護膜３５の外部への露出部分を隙間なく被覆する。これにより、第２のソース電極２３は、半導体装置１の外部の物質による腐食が抑制される。

　第３の配線電極２２は、銅を主成分とし、限定されない一例として、メッキにより形成される。第３の配線電極２２は、例えば、その厚さは、１０μｍである。

　なお、保護膜３５が、第３の開口部６３以外にも、第２のソース電極２３を保護膜３５の外部に露出させる１以上の開口部を有している場合には、半導体装置１は、それら１以上の開口部のそれぞれについて、第３の配線電極２２と同様の配線電極を備えることとなる。

　第２のゲート電極２９は、第２のゲート導体２５と電気的に接続される。

　第２のゲート電極２９は、限定されない一例として、アルミニウム、銅、金、銀のうちのいずれか１つ以上を含む金属材料で構成されてもよい。

　第４の配線電極５４は、第２のゲート電極２９に接続され、第４の開口部６４における第２のゲート電極２９の、保護膜３５の外部への露出部分を隙間なく被覆する。これにより、第２のゲート電極２９は、半導体装置１の外部の物質による腐食が抑制される。

　第４の配線電極５４は、銅を主成分とし、限定されない一例として、メッキにより形成される。第４の配線電極５４は、例えば、その厚さは、１０μｍである。

　なお、保護膜３５が、第４の開口部６４以外にも、第２のゲート電極２９を保護膜３５の外部に露出させる１以上の開口部を有している場合には、半導体装置１は、それら１以上の開口部のそれぞれについて、第４の配線電極５４と同様の配線電極を備えることとなる。

　ここで、第１の配線電極１２の最大の厚さ、第２の配線電極５２の最大の厚さ、第３の配線電極２２の最大の厚さ、および、第４の配線電極５４の最大の厚さは、金属層３０の厚さよりも薄い。すなわち、金属層３０の厚さは、第１の配線電極１２の最大の厚さ、第２の配線電極５２の最大の厚さ、第３の配線電極２２の最大の厚さ、および、第４の配線電極５４の最大の厚さよりも厚い。

　半導体装置１において、例えば、第１導電型をＮ型、第２導電型をＰ型として、第１のソース領域１４、第２のソース領域２４、半導体基板３２、および、低濃度不純物層３３はＮ型半導体であり、かつ、第１のボディ領域１８、および、第２のボディ領域２８はＰ型半導体であってもよい。

　また、半導体装置１において、例えば、第１導電型をＰ型、第２導電型をＮ型として、第１のソース領域１４、第２のソース領域２４、半導体基板３２、および、低濃度不純物層３３はＰ型半導体であり、かつ、第１のボディ領域１８、および、第２のボディ領域２８はＮ型半導体であってもよい。

　本開示においては、第１の縦型ＭＯＳトランジスタ１０と第２の縦型ＭＯＳトランジスタ２０とが、第１導電型をＮ型、第２導電型をＰ型とした、いわゆるＮチャネル型トランジスタであるとして説明する。

　また、本開示においては、第１の縦型ＭＯＳトランジスタ１０と第２の縦型ＭＯＳトランジスタ２０とが同様であり、第１のソース電極１３と第２のソース電極２３とが同様であり、第１のゲート電極１９と第２のゲート電極２９とが同様であり、第１の配線電極１２と第３の配線電極２２とが同様であり、第２の配線電極５２と第４の配線電極５４とが同様であるとして説明する。

　このため、以下では、第１の縦型ＭＯＳトランジスタ１０と第２の縦型ＭＯＳトランジスタ２０とについて、これらを代表して第１の縦型ＭＯＳトランジスタ１０について説明し、第１のソース電極１３と第２のソース電極２３とについて、これらを代表して第１のソース電極１３について説明し、第１のゲート電極１９と第２のゲート電極２９とについて、これらを代表して第１のゲート電極１９について説明し、第１の配線電極１２と第３の配線電極２２とについて、これらを代表して第１の配線電極１２について説明し、第２の配線電極５２と第４の配線電極５４とについて、これらを代表して第２の配線電極５２について説明する。

　図２、図３に示すように、第１の配線電極１２の上面は、半導体装置１の外部に露出し、第２の配線電極５２の上面は、半導体装置１の外部に露出する。

　本開示において、第１の配線電極１２の上面のうち、半導体装置１（実施の形態２においては、後述の半導体装置１Ａ）の外部に露出する部分を第１の配線電極露出部７１と定義し、第２の配線電極５２の上面のうち、半導体装置１（実施の形態２においては、後述の半導体装置１Ａ）の外部に露出する部分を第２の配線電極露出部７２と定義する。

　このため、実施の形態１においては、第１の配線電極露出部７１は、第１の配線電極１２の上面であり、第２の配線電極露出部７２は、第２の配線電極５２の上面である。

　すなわち、実施の形態１においては、第１の配線電極１２の上面である第１の配線電極露出部７１は、半導体装置１の外部に露出し、第２の配線電極５２の上面である第２の配線電極露出部７２は、半導体装置１の外部に露出する。

　ここで、図１～図３に示すように、半導体層４０の平面視において、第１の配線電極露出部７１の面積は、第１の開口部６１の面積よりも大きく、第２の配線電極露出部７２の面積は、第２の開口部６２の面積よりも大きい。

　また、図２、図３に示すように、第１の配線電極１２の、半導体層４０の平面視における外周部分に、第１のソース電極１３と保護膜３５と第１の配線電極１２とがこの順で積層された第１の外周構造１０１が形成され、第２の配線電極５２の、半導体層４０の平面視における外周部分に、第１のゲート電極１９と保護膜３５と第２の配線電極５２とがこの順で積層された第２の外周構造１０２が形成される。

　ここで、第１の外周構造１０１の最上層は、第１の配線電極１２であり、第２の外周構造１０２の最上層は、第２の配線電極５２である。

　図２、図３に示すように、第１の外周構造１０１は、第１の配線電極露出部７１のうちの、第１の外周構造１０１に含まれない部分の上面よりも上方に突出し、第２の外周構造１０２は、第２の配線電極露出部７２のうちの、第２の外周構造１０２に含まれない部分の上面よりも上方に突出し、半導体装置１の最上方位置は、第１の外周構造１０１、または／および、第２の外周構造１０２に存在する。

　図４は、半導体装置１の上面のうち、第２の配線電極５２近傍の部分を、半導体装置１の斜め上方から撮像した撮像画像である。

　図４から、第２の配線電極５２の、半導体層４０の平面視における外周部分に、第２の外周構造１０２に含まれない部分の上面よりも上方に突出する第２の外周構造１０２が形成されている様子が見て取れる。

　図５は、第１の外周構造１０１の構造を示す拡大断面図である。

　本開示においては、第２の外周構造１０２は、第１の外周構造１０１に対して、第１のソース電極１３を第１のゲート電極１９に読み替えたものと同様であるとして説明する。

　このため、以下では、第１の外周構造１０１と第２の外周構造１０２とについて、図５を用いて説明する。

　図５に示すように、第１の配線電極１２は、半導体層４０の平面視における外周部分に、半導体層４０の断面視において、第１の配線電極１２の外側に向かって逆テーパ形状となる第１の壁面２０１であって、保護膜３５と接触しない第１の壁面２０１を有する。

　また、図５に示すように、保護膜３５は、半導体層４０の平面視における第１の開口部６１の周囲の部分に、半導体層４０の断面視において、第１の開口部６１に向かってテーパ形状となる第１のテーパ形状領域２０２を有する。

　ここで、図５に示すように、半導体層４０の平面視において、第１の壁面２０１は、第１のテーパ形状領域２０２の内部に位置する。

　同様に、第２の配線電極５２は、半導体層４０の平面視における外周部分に、半導体層４０の断面視において、第２の配線電極５２の外側に向かって逆テーパ形状となる第２の壁面であって、保護膜３５と接触しない第２の壁面を有する。

　また、同様に、保護膜３５は、半導体層４０の平面視における第２の開口部６２の周囲の部分に、半導体層４０の断面視に置いて、第２の開口部６２に向かってテーパ形状となる第２のテーパ形状領域を有する。

　ここで、同様に、半導体層４０の平面視において、第２の壁面は、第２のテーパ形状領域の内部に位置する。

　＜考察＞
　上記構成の半導体装置１によると、この半導体装置１を実装基板内に樹脂封止されてフェイスアップで実装する場合、半導体装置１の上面において、第１の外周構造１０１および第２の外周構造１０２が、樹脂に食い込む。

　このため、樹脂に食い込む第１の外周構造１０１および第２の外周構造１０２が、樹脂内における半導体装置１の位置を固定するアンカーの役目を果たし、その結果、実装基板における樹脂剥がれの抑制、および、実装基板内部における半導体装置１の位置の安定化が実現される。

　また、半導体装置１を封入した後に固形化した樹脂の上面に、第１の外周構造１０１および第２の外周構造１０２を反映した突起が形成される。

　このため、樹脂に対して、樹脂の上面から第１の配線電極露出部７１に到達する穴を空ける加工を行う場合に、樹脂の上面に形成される、第１の外周構造１０１に対応する突起をガイドラインとして、この突起の内側に穴を空ける加工を行うことで、この突起が存在しない場合に比べて、より精度よく、樹脂の上面から第１の配線電極露出部７１に到達する穴を空ける加工を行うことができる。

　さらには、同様に、樹脂に対して、樹脂の上面から第２の配線電極露出部７２に到達する穴を空ける加工を行う場合に、樹脂の上面に形成される、第２の外周構造１０２に対応する突起をガイドラインとして、この突起の内側に穴を空ける加工を行うことで、この突起が存在しない場合に比べて、より精度よく、樹脂の上面から第２の配線電極露出部７２に到達する穴を空ける加工を行うことができる。

　このように、上記構成の半導体装置１によると、実装基板に埋め込んで実装される実装方法に適した構造を有する半導体装置が提供される。

　上述した通り、半導体層４０の平面視において、第１の配線電極露出部７１の面積は、第１の開口部６１の面積よりも大きく、第２の配線電極露出部７２の面積は、第２の開口部６２の面積よりも大きい。

　これにより、半導体層４０の平面視において、第１の配線電極露出部７１の面積は、第１の開口部６１の面積よりも大きくなく、第２の配線電極露出部７２の面積は、第２の開口部６２の面積よりも大きくない場合に比べて、樹脂の上面から第１の配線電極露出部７１に到達する穴を空ける加工、および、樹脂の上面から第２の配線電極露出部７２に到達する穴を空ける加工の自由度を高めることができる。

　半導体装置１を実装基板に埋め込んで実装する場合、半導体装置１は、実装基板から応力、衝撃を受けることがある。半導体層４０の平面視における半導体装置１の面積（以下、「チップ面積」とも称する）に対する、半導体層４０の下面から保護膜３５の上面までの厚さ（以下、「Ｓｉ厚」とも称する）が過度に小さいと、これら実装基板から受ける応力、衝撃に対する半導体装置１の十分な耐性が得られない。

　発明者らは、実装基板から受ける応力、衝撃に対する半導体装置１の耐性と、半導体層４０の平面視における半導体装置１の形状およびＳｉ厚との関係について、実験、検討を行った。その結果、発明者らは、半導体層４０の平面視における半導体装置１の形状が、２［ｍｍ］×２［ｍｍ］の場合に、Ｓｉ厚が０．１ｍｍ以上であれば、半導体装置１は、実装基板から受ける応力、衝撃に対する十分な耐性を得られるとの知見を得た。

　発明者らは、この知見を基に、さらに、実験、検討を重ね、半導体層４０の平面視における半導体装置１の形状を、２［ｍｍ］×２［ｍｍ］よりも小さくする場合には、チップ面積Ｓ［ｍｍ^２］に比例して、Ｓｉ厚ｈ［ｍｍ］を薄くしても、半導体装置１は、実装基板から受ける応力、衝撃に対する十分な耐性を得られるとの知見、および、半導体層４０の平面視における半導体装置１の形状を、２［ｍｍ］×２［ｍｍ］よりも大きくする場合には、チップ面積Ｓ［ｍｍ^２］に比例して、Ｓｉ厚ｈ［ｍｍ］を厚くすれば、半導体装置１は、実装基板から受ける応力、衝撃に対する十分な耐性を得られるとの知見を得た。

　図６は、発明者らが実験、検討を通じて得られた、実装基板から受ける応力、衝撃に対する半導体装置１の耐性と、半導体層４０の平面視における半導体装置１の形状およびＳｉ厚との関係を示す模式図である。

　図６に示すように、チップ面積をＳ［ｍｍ^２］とし、Ｓｉ厚を［ｍｍ］とすると、ｈ／Ｓ≧０．０２５の関係が成立する範囲において、半導体装置１は、実装基板から受ける応力、衝撃に対する十分な耐性を得られる。

　図７は、半導体装置１が実装基板内に樹脂封止されてフェイスアップで実装される場合における樹脂封止の際の熱処理工程により、半導体装置１が変形する様子の一例を模式的に示す、半導体装置１および第１の外周構造１０１の断面図である。

　上述した通り、半導体装置１は、裏面側に、第１の配線電極１２の最大の厚さ、第２の配線電極５２の最大の厚さ、第３の配線電極２２の最大の厚さ、および、第４の配線電極５４の最大の厚さよりも厚い金属層３０を備える。一般に、金属層３０を構成する金属（例えば、銀、銅、ニッケル、または、これらの合金）は、半導体層４０を構成する、不純物を含む半導体（例えば、不純物がドーピングされたシリコン）よりも、熱膨張率が大きい。

　このため、図７の（ｂ）に図示するように、半導体装置１を実装基板内に樹脂封止する際に行う樹脂を硬化させるための熱処理時には半導体装置１の温度も上昇するため、半導体装置１には、裏面を凸とする反りが生じる。これにより、熱処理時における、第１の外周構造１０１の、逆テーパ形状となる第１の壁面２０１の傾きは、図７の（ａ）および（ｂ）に図示されるように、熱処理前よりも、半導体装置１の上方側に変化することとなる。

　その後、熱処理が終了して、樹脂および半導体装置１の温度が冷却されると（常温に回帰すると）、図７の（ｃ）に図示するように、半導体装置１に生じていた裏面を凸とする反りが緩和される。これにより、冷却後における、第１の外周構造１０１の、逆テーパ形状となる第１の壁面２０１の傾きは、図７の（ｂ）および（ｃ）に図示されるように、熱処理時よりも、半導体装置１の下方側に変化することとなる。

　このように、第１の外周構造１０１の、逆テーパ形状となる第１の壁面２０１の傾きは、熱処理が終了して、樹脂および半導体装置１の温度が冷却される過程において、半導体装置１の反りの緩和に伴って、半導体装置１の上方側から下方側へと変化することとなる。この変化により、第１の外周構造１０１は、逆テーパ形状となる第１の壁面２０１を有さない構成に比べて、より強固に樹脂へ食い込むこととなる。

　したがって、上記構成の半導体装置１によると、第１の外周構造１０１は、逆テーパ形状となる第１の壁面２０１を有することで、第１の壁面２０１を有さない構成に比べて、樹脂内における半導体装置１の位置をより強固に固定するアンカーの役目を果たし、その結果、実装基板における樹脂剥がれのさらなる抑制、および、実装基板内部における半導体装置１の位置のさらなる安定化が実現される。

　また、同様の理由により、上記構成の半導体装置１によると、第２の外周構造１０２は、逆テーパ形状となる第２の壁面を有することで、第２の壁面を有さない構成に比べて、樹脂内における半導体装置１の位置をより強固に固定するアンカーの役目を果たし、その結果、実装基板における樹脂剥がれのさらなる抑制、および、実装基板内部における半導体装置１の位置のさらなる安定化が実現される。

　さらには、上述した通り、半導体層４０の平面視において、第１の壁面２０１は、第１のテーパ形状領域２０２の内部に位置する。

　これにより、上記構成の半導体装置１によると、第１の外周構造１０１は、第１の壁面２０１が、第１のテーパ形状領域２０２の内部に位置しない構成に比べて、より強固に樹脂へと食い込むこととなる。

　したがって、上記構成の半導体装置１によると、第１の外周構造１０１は、半導体層４０の平面視において、第１の壁面２０１が第１のテーパ形状領域２０２の内部に位置することで、半導体層４０の平面視において、第１の壁面２０１が第１のテーパ形状領域２０２の内部に位置しない構成に比べて、樹脂内における半導体装置１の位置をより強固に固定するアンカーの役目を果たし、その結果、実装基板における樹脂剥がれのさらなる抑制、および、実装基板内部における半導体装置１の位置のさらなる安定化が実現される。

　また、同様の理由により、上記構成の半導体装置１によると、第２の外周構造１０２は、半導体層４０の平面視において、第２の壁面が第２のテーパ形状領域の内部に位置することで、半導体層４０の平面視において、第２の壁面が第２のテーパ形状領域の内部に位置しない構成に比べて、樹脂内における半導体装置１の位置をより強固に固定するアンカーの役目を果たし、その結果、実装基板における樹脂剥がれのさらなる抑制、および、実装基板内部における半導体装置１の位置のさらなる安定化が実現される。

　ところで、逆テーパ形状となる第１の壁面２０１および第２の壁面は、半導体層４０の平面視において、第１の配線電極１２および第２の配線電極５２の外周に沿ってぐるりと逆テーパ形状となっていてもよいが、外周に沿って一部だけが逆テーパ形状となっていてもよい。

　第１の壁面２０１および第２の壁面を、外周に沿って一部だけを逆テーパ形状とする場合には、半導体装置１の反りが最も大きくなる方向と整合する部分に逆テーパ形状を設けることが好ましい。例えば、半導体層４０の平面視において、半導体装置１が長手方向を有する長方形である場合には、長手方向における反りが最も大きな反りとなるので、第１の壁面２０１および第２の壁面の、半導体装置１の長手方向と直交する位置を含む部分に逆テーパ形状が設けられることが好ましい。

　図８は、半導体層４０の平面視において、第１のソース電極１３の面積をＭ１、第１の開口部６１の面積をＳ１、第１の配線電極露出部７１の面積をＰ１とする場合において、Ｓ１／Ｍ１により示される、第１のソース電極１３の面積に対する第１の開口部６１の面積の占有率が、０．５以上１．０未満の場合（以下、「第１の場合」とも称する）における、半導体装置１の平面図である。なお、図８および後述の図１０には、第１の配線電極露出部７１が図示されていないが、半導体層４０の平面視における第１の配線電極露出部７１の面積Ｐ１は、図８および後述の図１０においては、第１の配線電極１２の面積と一致する。

　図９は、第１の場合における半導体装置１の断面図であって、図８におけるＩＩＩ－ＩＩＩにおける切断面を示す。

　図１０は、Ｓ１／Ｍ１により示される、第１のソース電極１３の面積に対する第１の開口部６１の面積の占有率が、０．９以上１．０未満であり、Ｐ１／Ｍ１により示される、第１のソース電極１３の面積に対する第１の配線電極露出部７１の面積の占有率が０．５以上である場合（以下、「第２の場合」とも称する）における、半導体装置１の平面図である。

　図１１は、第２の場合における半導体装置１の断面図であって、図１０におけるＩＶ－ＩＶにおける切断面を示す。

　一般に、はんだ等の接合材を用いてフェイスダウンで実装する半導体装置は、接合材のボイド等による実装不良の発生を抑制するために、常識的には、Ｓ１／Ｍ１は、０．５未満である。

　これに対して、本開示に係る半導体装置１は、はんだ等の接合材を用いずにフェイスアップで実装するために、接合材のボイド等による実装不良の発生を心配する必要がない。このため、半導体装置１のオン抵抗の低減、および、半導体装置１の放熱特性の向上の観点から、図８、図９に示す例のように、半導体装置１において、Ｓ１／Ｍ１は、０．５以上にすることが好ましい、すなわち、Ｓ１／Ｍ１は、０．５以上１．０未満であることが好ましい。

　Ｓ１／Ｍ１が１．０未満であることが好ましいとする理由は、半導体層３０の平面視において、第１の開口部６１の面積Ｓ１が第１のソース電極１３の面積Ｍ１よりも大きいと、第１の開口部６１により、第１のソース電極１３で被覆されていない酸化膜３４の領域まで開口されてしまうためである。

　半導体装置１のオン抵抗の低減、および、半導体装置１の放熱特性の向上の観点から、さらに言えば、図１０、図１１に示す例のように、半導体装置１において、Ｓ１／Ｍ１は、０．９以上１．０未満であり、かつ、Ｐ１／Ｍ１は、０．９以上１．１以下であることがより好ましい。これは、半導体装置１のオン抵抗の低減、および、半導体装置１の放熱特性のために、可能な限り第１のソース電極１３の外部への露出を大きくする意図である。

　なお、図１０、図１１に示す例では、半導体層４０の平面視において、第１のゲート電極１９の面積をＭ２、第２の開口部６２の面積をＳ２、第２の配線電極露出部７２の面積をＰ２とする場合において、Ｐ２／Ｍ２により示される、第１のゲート電極１９の面積に対する第２の配線電極露出部７２の面積の占有率は、０．９以上１．１以下となっている。

　図１０、図１１に示す例のように、Ｐ２／Ｍ２により示される、第１のゲート電極１９の面積に対する第２の配線電極露出部７２の面積の占有率が、０．９以上１．１以下であることは有効である。

　第２の配線電極露出部７２を、半導体装置１を封止する樹脂に空けた穴を介して半導体装置１の外部配線と良好に接続させるためには、半導体層４０の平面視における、第２の配線電極露出部７２の面積Ｐ２は、半導体層４０の平面視における、第２の開口部６２の面積Ｓ２よりも大きいことが好ましい。

　一般に、第２の開口部６２は、半導体層４０の平面視において円形であることが多い。これに対して、上述した通り、半導体装置１は、半導体層４０の平面視において矩形である。

　このため、Ｍ２をＳ２よりも拡大する際には、半導体層４０の平面視における第２の配線電極露出部７２は矩形にすることが好ましい。この場合、半導体層４０の平面視において、Ｓ２よりも大きくなる、矩形である第２の配線電極露出部７２の形状は、円形である第２の開口部６２に外接する正方形である。ここで、円に外接する正方形は、円の面積の１．２７倍である。

　これらのことから、Ｐ２／Ｓ２により示される、第２の開口部６２の面積に対する、第２の配線電極露出部７２の面積の占有率は、１．２７以上であることが好ましいと言える。

　また、第１の配線電極露出部７１を、半導体装置１を封止する樹脂に空けた穴を介して半導体装置１の外部配線と良好に接続させ、かつ、第２の配線電極露出部７２を、半導体装置１を封止する樹脂に空けた穴を介して半導体装置１の外部配線と良好に接続させるためには、半導体層４０の平面視において、第１の配線電極１２の面積と、第２の配線電極５２の面積とができるだけ広く、かつ、第１の配線電極１２の形状と、第２の配線電極５２の形状とが等しいことが好ましい。

　図１２は、第１の配線電極１２と第２の配線電極５２とが、上記望ましい形状を実現している半導体装置１の構造の一例を示す平面図である。

　図１２に示すように、半導体層４０の平面視において、第１の配線電極１２の形状と、第２の配線電極５２の形状とを、中央線を対称軸とする線対称とし、中央線が、半導体装置１を面積において二等分する形状とすることで、半導体装置１は、上記好ましい形状が実現される。

　（実施の形態２）
　以下、実施の形態１に係る半導体装置１から、第１の外周構造１０１が実施の形態２に係る第１の外周構造に変更され、第２の外周構造１０２が実施の形態２に係る第２の外周構造に変更されて構成される実施の形態２に係る半導体装置について説明する。

　ここでは、実施の形態２に係る半導体装置について、半導体装置１と同様の構成要素については、既に説明済みであるとして同じ符号を振ってその詳細な説明を省略し、半導体装置１との相違点を中心に説明する。

　なお、実施の形態１において、半導体装置１が備える保護膜３５は、単層構造であってもよいし、多層構造であってもよいとして説明したが、実施の形態２においては、実施の形態２に係る半導体装置が備える保護膜３５は、多層構造であることが必須である。このため、以下では、実施の形態２に係る半導体装置が備える保護膜３５は、第１の保護膜層３５Ａと第２の保護膜層３５Ｂとが積層された多層構造（ここでは、２層構造）であるとして説明する。

　＜構造＞
　図１３は、実施の形態２に係る半導体装置１Ａの構造の一例を示す平面図である。

　図１４は、半導体装置１Ａの構造の一例を示す断面図であって、図１４におけるＶ－Ｖにおける切断面を示す。

　図１３、１４に示すように、半導体装置１Ａは、実施の形態１に係る半導体装置１から、第１の外周構造１０１が実施の形態２に係る第１の外周構造１０１Ａに変更され、第２の外周構造１０２が実施の形態２に係る第２の外周構造１０２Ａに変更されて構成される。

　より具体的には、図１４に示すように、半導体装置１Ａにおいて、第１の配線電極１２の、半導体層４０の平面視における外周部分に、第１のソース電極１３と第１の保護膜層３５Ａと第１の配線電極１２と第２の保護膜層３５Ｂとがこの順で積層された第１の外周構造１０１Ａが形成され、第２の配線電極５２の、半導体層４０の平面視における外周部分に、第１のゲート電極１９と第１の保護膜層３５Ａと第２の配線電極５２と第２の保護膜層３５Ｂとがこの順で積層された第２の外周構造１０２Ａが形成される。

　ここで、第１の外周構造１０１Ａの最上層は、第２の保護膜層３５Ｂであり、第２の外周構造１０２Ａの最上層は、第２の保護膜層３５Ｂである。

　上記の変更に伴い、実施の形態１に係る半導体装置１においては、第１の配線電極１２の上面全体が半導体装置１の外部に露出し、第２の配線電極５２の上面全体が半導体装置１の外部に露出していたのに対して、半導体装置１Ａにおいては、第１の配線電極１２の上面のうちの、第１の外周構造１０１Ａに含まれない部分が半導体装置１Ａの外部に露出し、第２の配線電極５２の上面のうちの、第２の外周構造１０２Ａに含まれない部分が半導体装置１Ａの外部に露出することとなる。

　上述した通り、本開示において、第１の配線電極１２の上面のうち、半導体装置１Ａの外部に露出する部分を第１の配線電極露出部７１と定義し、第２の配線電極５２の上面のうち、半導体装置１Ａの外部に露出する部分を第２の配線電極露出部７２と定義する。

　このため、実施の形態２においては、第１の配線電極露出部７１は、第１の配線電極１２の上面のうちの、第１の外周構造１０１Ａに含まれない部分であり、第２の配線電極露出部７２は、第２の配線電極５２の上面のうちの、第２の外周構造１０２Ａに含まれない部分である。

　すなわち、実施の形態２においては、第１の配線電極１２の上面のうちの、第１の外周構造１０１Ａに含まれない部分である第１の配線電極露出部７１は、半導体装置１Ａの外部に露出し、第２の配線電極５２の上面のうちの、第２の外周構造１０２Ａに含まれない部分である第２の配線電極露出部７２は、半導体装置１Ａの外部に露出する。

　なお、半導体装置１Ａにおいても、実施の形態１に係る半導体装置１と同様に、半導体層４０の平面視において、第１の配線電極露出部７１の面積は、第１の開口部６１の面積よりも大きく、第２の配線電極露出部７２の面積は、第２の開口部６２の面積よりも大きい。

　図１４に示すように、第１の外周構造１０１Ａは、第１の配線電極露出部７１の上面よりも上方に突出し、第２の外周構造１０２Ａは、第２の配線電極露出部７２の上面よりも上方に突出し、半導体装置１Ａの最上方位置は、第１の外周構造１０１Ａ、または／および、第２の外周構造１０２Ａに存在する。

　ここで、第１の外周構造１０１Ａを第１の配線電極露出部７１の上面よりも上方に突出させるためには、第１の外周構造１０１Ａにおける第１の配線電極１２の厚さを第１の厚さとして、第１の外周構造１０１Ａにおける第２の保護膜層３５Ｂの厚さを第２の厚さとすると、第２の厚さは、第１の厚さ以下であることが望ましい。

　これは、仮に第２の厚さが第１の厚さを上回ると、第２の保護膜層３５Ｂは、第１の配線電極１２を一様に被覆してしまうため、第１の外周構造１０１Ａが形成されにくくなるからである。

　第２の厚さが第１の厚さよりも大きくなればなるほど、第２の保護膜層３５Ｂが第１の配線電極１２を一様に被覆する傾向が強まる。このため、少なくとも、第２の厚さは第１の厚さ以下であることが望ましい。

　同様に、第２の外周構造１０２Ａを第２の配線電極露出部７２の上面よりも上方に突出させるためには、前記第２の外周構造１０２Ａにおける第２の配線電極５２の厚さを第３の厚さとして、前記第２の外周構造１０２Ａにおける第２の保護膜層３５Ｂの厚さを第４の厚さとすると、第４の厚さは、第３の厚さ以下であることが望ましい。

　一方で、発明者らは、半導体装置１Ａを実装基板内に樹脂封止されてフェイスアップで実装する場合において、第１の外周構造１０１Ａおよび第２の外周構造１０２Ａを、樹脂に十分食い込ませるために必要となる、第１の配線電極露出部７１の上面を基準とする第１の外周構造１０１Ａの高さ、および、第２の配線電極露出部７２の上面を基準とする第２の外周構造１０２Ａの高さについて、実験、検討を繰り返した。その結果、発明者らは、第１の配線電極露出部７１の上面を基準とする第１の外周構造１０１Ａの高さが、第１の開口部６１における第１の配線電極１２の厚さの５０％であり、第２の配線電極露出部７２の上面を基準とする第２の外周構造１０２Ａの高さが、第２の開口部６２における第２の配線電極５２の厚さの５０％であれば、第１の外周構造１０１Ａおよび第２の外周構造１０２Ａを、樹脂に十分食い込ませることができるとの知見を得た。

　ここで、第１の外周構造１０１Ａおよび第２の外周構造１０２Ａを、樹脂に十分食い込ませるとは、樹脂に食い込む第１の外周構造１０１Ａおよび第２の外周構造１０２Ａが、樹脂内における半導体装置１Ａの位置を固定するアンカーの役目を果たす程度に食い込ませることを意味する。

　すなわち、発明者らは、実験、検討を通じて、第１の外周構造１０１Ａによる樹脂への食い込みを強めるためには、樹脂の厚さに対して１０％以上の食い込み量があると、安定して強固なアンカー効果を得る上で効果的であることがわかった。

　後述するが、第１の配線電極１２の厚さは、後に行うレーザ加工等による樹脂への穴空け工程において十分なマージンを有していなければならないため、第１の配線電極１２の厚さは、直上に封止される樹脂の厚さのおよそ１／３以上とすることが求められる。

　したがって、望ましい食い込み量（第１の配線電極露出部７１の上面を基準とする第１の外周構造１０１Ａの高さ、および、第２の配線電極露出部７２の上面を基準とする第２の外周構造１０２Ａの高さ）は、少なくとも第１の配線電極１２の厚さの３０％以上となるが、本開示においては、さらに安定して強固なアンカー効果を得るために、第１の配線電極１２の厚さの５０％以上とすることとした。

　また、発明者らは、第１の配線電極露出部７１の上面を基準とする第１の外周構造１０１Ａの高さが、第１の開口部６１における第１の配線電極１２の厚さの５０％であり、第２の配線電極露出部７２の上面を基準とする第２の外周構造１０２Ａの高さが、第２の開口部６２における第２の配線電極５２の厚さの５０％であれば、半導体装置１Ａを封入した後に固形化した樹脂の上面に、第１の外周構造１０１Ａおよび第２の外周構造１０２Ａを反映した突起が形成されるとの知見を得た。

　このため、発明者らは、半導体装置１Ａに対して、第２の厚さは、第１の厚さの半分より大きく、かつ、第１の厚さ以下であり、第４の厚さは、第３の厚さの半分より大きく、かつ、第３の厚さ以下であることとした。

　ところで、第２の保護膜層３５Ｂは、通常、粘性のあるポリイミドで形成される。このため、第１の外周構造１０１Ａおよび第２の外周構造１０２Ａのような段差のある構造を有する部分に第２の保護膜層３５Ｂを形成しようとする場合に、段差の上部側のポリイミドが段差の下部側へ流れてしまうことにより、所望の形状の第２の保護膜層３５Ｂが形成されないことがある。

　このため、発明者らは、第１の外周構造１０１Ａおよび第２の外周構造１０２Ａを形成するにあたって、段差の上部側のポリイミドが段差の下部側へ流れてしまうことを抑制することができる第２の保護膜層３５Ｂの形状と、第１の外周構造１０１Ａおよび第２の外周構造１０２Ａの形状とについて、実験、検討を繰り返した。その結果、発明者らは、第２の保護膜層３５Ｂのうち、半導体層４０の平面視において第１の配線電極１２と重なる部分の最小の幅が、第２の保護膜層３５Ｂのうち、半導体層４０の平面視において第１の配線電極１２または第２の配線電極５２と重ならない部分の厚さよりも大きければ、第１の外周構造１０１Ａを形成するにあたって、段差の上部側のポリイミドが段差の下部側へ流れてしまうことを抑制することができるとの知見、および、第２の保護膜層３５Ｂのうち、半導体層４０の平面視において第２の配線電極５２と重なる部分の最小の幅が、第２の保護膜層３５Ｂのうち、半導体層４０の平面視において第１の配線電極１２または第２の配線電極５２と重ならない部分の厚さよりも大きければ、第２の外周構造１０２Ａを形成するにあたって、段差の上部側のポリイミドが段差の下部側へ流れてしまうことを抑制することができるとの知見を得た。

　このため、発明者らは、半導体装置１Ａに対して、半導体層４０の平面視において第１の配線電極１２と重なる部分の最小の幅が、第２の保護膜層３５Ｂのうち、半導体層４０の平面視において第１の配線電極１２または第２の配線電極５２と重ならない部分の厚さよりも大きく、かつ、第２の保護膜層３５Ｂのうち、半導体層４０の平面視において第２の配線電極５２と重なる部分の最小の幅が、第２の保護膜層３５Ｂのうち、半導体層４０の平面視において第１の配線電極１２または第２の配線電極５２と重ならない部分の厚さよりも大きくなることとした。

　＜考察＞
　上記構成の半導体装置１Ａによると、実施の形態１に係る半導体装置１の場合と同様に、この半導体装置１Ａを実装基板内に樹脂封止されてフェイスアップで実装する場合、半導体装置１Ａの上面において、第１の外周構造１０１Ａおよび第２の外周構造１０２Ａが、樹脂に食い込む。

　このため、樹脂に食い込む第１の外周構造１０１Ａおよび第２の外周構造１０２Ａが、樹脂内における半導体装置１Ａの位置を固定するアンカーの役目を果たし、その結果、実装基板における樹脂剥がれの抑制、および、実装基板内部における半導体装置１Ａの位置の安定化が実現される。

　また、実施の形態１に係る半導体装置１の場合と同様に、半導体装置１Ａを封入した後に固形化した樹脂の上面に、第１の外周構造１０１Ａおよび第２の外周構造１０２Ａを反映した突起が形成される。

　このため、樹脂に対して、樹脂の上面から第１の配線電極露出部７１に到達する穴を空ける加工を行う場合に、樹脂の上面に形成される、第１の外周構造１０１Ａに対応する突起をガイドラインとして、この突起の内側に穴を空ける加工を行うことで、この突起が存在しない場合に比べて、より精度よく、樹脂の上面から第１の配線電極露出部７１に到達する穴を空ける加工を行うことができる。

　さらには、同様に、樹脂に対して、樹脂の上面から第２の配線電極露出部７２に到達する穴を空ける加工を行う場合に、樹脂の上面に形成される、第２の外周構造１０２Ａに対応する突起をガイドラインとして、この突起の内側に穴を空ける加工を行うことで、この突起が存在しない場合に比べて、より精度よく、樹脂の上面から第２の配線電極露出部７２に到達する穴を空ける加工を行うことができる。

　このように、上記構成の半導体装置１Ａによると、実施の形態１に係る半導体装置１の場合と同様に、実装基板に埋め込んで実装される実装方法に適した構造を有する半導体装置が提供される。

　これにより、実施の形態１に係る半導体装置１の場合と同様に、半導体層４０の平面視において、第１の配線電極露出部７１の面積は、第１の開口部６１の面積よりも大きくなく、第２の配線電極露出部７２の面積は、第２の開口部６２の面積よりも大きくない場合に比べて、樹脂の上面から第１の配線電極露出部７１に到達する穴を空ける加工、および、樹脂の上面から第１の配線電極露出部７１に到達する穴を空ける加工の自由度を高めることができる。

　また、実施の形態１に係る半導体装置１の場合と同様に、半導体装置１Ａにおいて、Ｓ１／Ｍ１は、０．５以上にすることが好ましい、すなわち、Ｓ１／Ｍ１は、０．５以上１．０未満であることが好ましく、さらに言えば、半導体装置１Ａにおいて、Ｓ１／Ｍ１は、０．９以上１．０未満であり、かつ、Ｐ１／Ｍ１は、０．９以上１．１以下であることがより好ましい。

　また、実施の形態１に係る半導体装置１の場合と同様に、半導体装置１Ａにおいて、Ｐ２／Ｍ２は、０．９以上１．１以下であることは有効である。

　また、実施の形態１に係る半導体装置１の場合と同様に、半導体装置１Ａにおいて、Ｐ２／Ｓ２は、１．２７以上が好ましいと言える。

　また、実施の形態１に係る半導体装置１の場合と同様に、半導体装置１Ａにおいて、半導体層４０の平面視において、第１の配線電極１２の形状と、第２の配線電極５２の形状とを、中央線を対称軸とする線対称とし、中央線が、半導体装置１Ａを面積において二等分する形状とすることで、半導体装置１Ａは、第１の配線電極露出部７１を、半導体装置１Ａを封止する樹脂に空けた穴を介して半導体装置１Ａの外部配線と良好に接続させ、かつ、第２の配線電極露出部７２を、半導体装置１Ａを封止する樹脂に空けた穴を介して半導体装置１Ａの外部配線と良好に接続させる上で好ましい形状が実現される。

　なお、実施の形態２において、保護膜３５は、第１の保護膜層３５Ａと第２の保護膜層３５Ｂとの２つの層が積層された２層構造であるとして説明したが、保護膜３５は、３つ以上の層が積層された多層構造であっても構わない。

　図１５は、保護膜３５が３層構造である場合における、第１の外周構造１０１Ａの構造の一例を示す拡大断面図である。

　図１５に示すように、保護膜３５が３層構造である場合には、第１の保護膜層３５Ａと第２の保護膜層３５Ｂとに加えて、さらに、第１の保護膜層３５Ａと第２の保護膜層３５Ｂとに挟まれた第３の保護膜層３５Ｃとが積層されて構成されるとしてもよい。

　なお、実施の形態２における＜考察＞の項目で論じたロジックは、第１の配線電極１２および第２の配線電極５２の厚さが１０μｍよりも過度に薄い場合には、成立しない可能性があることに注意する必要がある。

　（実施の形態３）
　以下、実施の形態１に係る半導体装置１または実施の形態２に係る半導体装置１Ａ、もしくは、半導体装置１または半導体装置１Ａと、第１の配線電極１２、第２の配線電極５２、および、保護膜３５の構成が同様である半導体装置（以下、「実装用半導体装置」とも称する）が層間絶縁膜内にフェイスアップで実装された、実施の形態３に係る実装基板について説明する。

　ここでは、実施の形態３に係る実装基板について、半導体装置１の構成要素については、既に説明済みであるとして同じ符号を振ってその詳細な説明を省略する。

　なお、実施の形態３においては、実施の形態３に係る実装基板が実装する半導体装置が半導体装置１であるとして説明するが、実施の形態３に係る実装基板が実装する半導体装置が半導体装置１Ａである場合、および、実装用半導体装置である場合も同様である。

　図１６は、実施の形態３に係る実装基板７０の構造の一例を示す平面図である。図１６に示すように、実装基板７０は、長手方向を有する形状である。ここでは、図１６中のＸ軸方向が、実装基板７０の長手方向となっている。

　図１７は、実装基板７０の構造の一例を示す断面図である。図１７は、図１６のＶＩ－ＶＩにおける切断面を示す。

　図１６、図１７に示すように、実装基板７０は、第１の配線層７６と、層間絶縁膜７８と、第２の配線層７７とを備え、第１の配線層７６と、層間絶縁膜７８と、第２の配線層７７とが、この順で積層されて構成される。

　なお、ここでは、実装基板７０は、配線層として、第１の配線層７６と第２の配線層７７との２つの配線層を備えるとして説明するが、実装基板７０は、配線層として、第１の配線層７６と第２の配線層７７との２つの配線層を備える構成に限定される必要はない。

　他の構成例として、実装基板７０は、例えば、第１の配線層７６よりも下層側、または／および、第２の配線層７７よりも上層側に、さらなる１以上の配線層を備える構成であっても構わない。

　実装基板７０は、さらに、層間絶縁膜７８内に、半導体装置１と、電子部品８１と、１以上の第１の接続配線９１（ここでは、図１６、図１７中の第１の接続配線９１Ａ～第１の接続配線９１Ｄの４つ第１の接続配線９１）と、第２の接続配線９２とを備え、第２の配線層７７内に、第１の配線９６と、第２の配線９７とを備え、第２の配線層７７上に、電子部品８２と、電子部品８３とを備える。

　ここでは、半導体装置１は、長手方向を有する矩形であり、電子部品８３は、長手方向を有する矩形であるとして説明する。ここでは、図１６中のＹ軸方向が半導体装置１の長手方向であり、図１６中のＸ軸方向が電子部品８３の長手方向となっている。

　なお、図１６において、半導体装置１と、電子部品８１と、１以上の第１の接続配線９１と、第２の接続配線９２と、第１の配線電極１２と、第２の配線電極５２とを、破線によりあたかも視認することが出来るかの如く図示しているが、実際には、これらの構成要素を実装基板７０の外部から視認することはできない。

　第１の配線層７６と第２の配線層７７とは、それぞれ、実装基板７０に実装された部品、または／および、実装基板７０の外部の部品間を電気的に接続するための配線を形成するための層である。

　層間絶縁膜７８は、第１の配線層７６と第２の配線層７７との間に挟まれた絶縁膜である。ここでは、層間絶縁膜７８は、樹脂からなるとして説明する。

　半導体装置１は、層間絶縁膜７８内にフェイスアップで実装される。この際、半導体装置１は、実装基板７０の平面視において、半導体装置１の長手方向（ここでは、図１６中のＹ軸方向）と、実装基板７０の長手方向（ここでは、図１６中のＸ軸方向）とが互いに直交する向きに実装される。

　電子部品８１は、層間絶縁膜７８内に実装され、電子部品８２は、第２の配線層７７上に実装される。

　電子部品８３は、第２の配線層７７上に実装される。この際、電子部品８３は、実装基板７０の平面視において、少なくとも一部が半導体装置１と重なり、かつ、電子部品８３の長手方向（ここでは、図１６中のＸ軸方向）と、半導体装置１の長手方向（ここでは、図１６中のＹ軸方向）とが互いに直交する向きに実装される。

　第１の配線９６は、第２の配線層７７内に形成された、例えば、銅、銀、または、これらの合金からなる配線である。

　第２の配線９７は、第２の配線層７７内に形成された、例えば、銅、銀、または、これらの合金からなる配線である。

　１以上の第１の接続配線９１のそれぞれは、第１の配線９６と、半導体装置１の第１の配線電極１２の上面とを接続する、実装基板７０に直交する方向（ここでは、図１６、図１７のＺ軸方向）に延伸する配線であって、銅からなる。

　１以上の第１の接続配線９１のそれぞれは、第１の配線電極１２の上面とは、第１の配線電極１２のうち、半導体層４０の平面視において、第１の外周構造１０１に重ならない部分において接続する。

　１以上の第１の接続配線９１のそれぞれは、例えば、層間絶縁膜７８内に半導体装置１がフェイスアップで実装された後において、層間絶縁膜７８に対して、例えば、レーザ加工により、層間絶縁膜７８の上面から第１の配線電極１２の上面にまで達する穴が形成され、その穴に銅が充填されることで形成される。

　１以上の第１の接続配線９１のそれぞれの、１以上の第１の接続配線９１のそれぞれが延伸する方向に直交する断面は円形である。

　なお、ここでは、１以上の第１の接続配線９１は、第１の接続配線９１Ａ～第１の接続配線９１Ｄの４つであるとして説明しているが、必ずしも４つに限定される必要はなく、１つであってもよいし、４つ以外の複数であってもよい。

　１以上の第１の接続配線９１が複数であれば、複数の第１の接続配線９１のうちの１つが断線したとしても、他の１以上の第１の接続配線９１により、第１の配線電極１２と第１の配線９６との接続を維持することが出来る。

　また、１以上の第１の接続配線９１が複数であれば、１以上の第１の接続配線９１が１つの場合に比べて、１以上の第１の接続配線９１における抵抗値の低減、および、１以上の第１の接続配線９１を介してなされる放熱の高効率化を実現することができる。

　第２の接続配線９２は、第２の配線９７と、半導体装置１の第２の配線電極５２の上面とを接続する、実装基板７０に直交する方向（図１６、図１７のＺ軸方向）に延伸する配線であって、銅からなる。

　第２の接続配線９２は、第２の配線電極５２の上面とは、第２の配線電極５２のうち、半導体層４０の平面視において、第２の外周構造１０２に重ならない部分において接続する。

　第２の接続配線９２は、例えば、層間絶縁膜７８内に半導体装置１がフェイスアップで実装された後において、層間絶縁膜７８に対して、例えば、レーザ加工により、層間絶縁膜７８の上面から第２の配線電極５２の上面にまで達する穴が形成され、その穴に銅が充填されることで形成される。

　なお、１以上の第１の接続配線９１のうちの少なくとも１つの断面は、後述する第２の接続配線９２の断面よりも大きくてもよい。これは、第１の縦型ＭＯＳトランジスタ１０において、第１のソース電極１３に流れる電流の方が、第１のゲート電極１９に流れる電流よりも大きいからである。

　図１８は、半導体装置１が備える第１の配線電極１２が複数である（ここでは、第１の配線電極１２Ａ～第１の配線電極１２Ｆの６つである）場合における、実装基板７０の構造の一例を示す拡大平面図である。

　なお、図１８において、半導体装置１、第１の配線電極１２（ここでは、第１の配線電極１２Ａ～第１の配線電極１２Ｆ）、第２の配線電極５２、第１の接続配線９１（ここでは、第１の接続配線９１Ｅ～第１の接続配線９１Ｊ）、第２の接続配線９２等を、破線によりあたかも視認することが出来るかの如く図示しているが、実際には、これらの構成要素を実装基板７０の外部から視認することができない。

　図１８に示すように、半導体装置１が備える第１の配線電極１２が複数である場合には、１以上の第１の接続配線９１は、複数の第１の配線電極１２のそれぞれと１対１で対応する複数である。この場合、複数の第１の接続配線９１のそれぞれは、当該第１の接続配線９１に１対１で対応する、複数の第１の配線電極１２のうちの１の配線電極により、第１の配線９６に接続する。

　この際、複数の第１の接続配線９１のそれぞれの、複数の第１の接続配線９１のそれぞれが延伸する方向に直交する断面は、互いに等しいとしてもよい。

　これにより、実装基板７０の製造を、比較的容易なものとすることができる。

　＜考察＞
　実施の形態１において説明した通り、半導体装置１は、実装基板７０に埋め込んで実装される実装方法に適した構造を有する半導体装置である。

　このため、上記構成の実装基板７０によると、実装基板７０に埋め込んで実装される実装方法に適した構造を有する半導体装置１を実装する実装基板が提供される。

　なお、実装基板７０が実装する半導体装置が、半導体装置１Ａである場合、実装用半導体装置である場合も同様である。

　上述した通り、実装基板７０の平面視において、実装基板７０は、長手方向を有する形状であり、半導体装置１は、長手方向を有する形状であり、実装基板７０の長手方向と、半導体装置１の長手方向とは、互いに直交する。

　これにより、実装基板７０の製造過程における熱処理時に生じる、実装基板７０の反りと、半導体装置１の反りとが互いに助長し合うことが抑制される。

　また、上述した通り、実装基板７０の平面視において、少なくとも一部が半導体装置１と重なる電子部品８３は、長手方向を有する形状であり、半導体装置１は、長手方向を有する形状であり、電子部品８３の長手方向と、半導体装置１の長手方向とは、互いに直交する。

　これにより、実装基板７０の製造過程における熱処理時に生じる、電子部品８３の反りと、半導体装置１の反りとが互いに助長し合うことが抑制される。

　なお、実装基板７０において、第１の配線電極１２の上面のうちの最も低い位置を基準とする、半導体装置１の最上方位置までの高さは、実装基板７０に直交する方向における、１以上の第１の接続配線９１の長さの１５％以上であるとしてもよい。

　第１の接続配線９１の長さは、半導体装置１の直上に封止される樹脂の厚さと同等である。

　第１の配線電極１２の上面のうちの最も低い位置を基準とする、半導体装置１の最上方位置までの高さは、樹脂への食い込み量であり、本開示においては、第１の配線電極１２の厚さの５０％を確保することを想定する。

　先に説明した通り、第１の配線電極１２の厚さは、樹脂の厚さの１／３以上であるため、食い込み量は、樹脂の厚さの１／３×０．５（５０％）＝１／６≒０．１５、すなわち、１５％以上あれば、十分なアンカー効果を得られることとなる。

　これにより、層間絶縁膜７８の上面に、第１の外周構造１０１を反映した突起が形成されると共に、第１の接続配線９１の形成過程において、実装基板７０に対して行うレーザ加工により、層間絶縁膜７８の上面から第１の配線電極１２の上面にまで達する穴を形成する際における、第１の配線電極１２の厚さのマージンを十分に確保することができる。

　（補足）
　以上、本開示の一態様に係る半導体装置、および、実装基板について、実施の形態１～実施の形態３に基づいて説明したが、本開示は、これら実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形をこれら実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の１つまたは複数の態様の範囲内に含まれてもよい。

　本開示は、半導体装置、および、実装基板等に広く利用可能である。

　１、１Ａ　半導体装置
　１０　第１の縦型ＭＯＳトランジスタ
　１２、１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ、１２Ｅ、１２Ｆ　第１の配線電極
　１３　第１のソース電極
　１４　第１のソース領域
　１５　第１のゲート導体
　１６　第１のゲート絶縁膜
　１８　第１のボディ領域
　１９　第１のゲート電極
　２０　第２の縦型ＭＯＳトランジスタ
　２２　第３の配線電極
　２３　第２のソース電極
　２４　第２のソース領域
　２５　第２のゲート導体
　２６　第２のゲート絶縁膜
　２８　第２のボディ領域
　２９　第２のゲート電極
　３０　金属層
　３２　半導体基板
　３３　低濃度不純物層
　３４　酸化膜
　３５　保護膜
　３５Ａ　第１の保護膜層
　３５Ｂ　第２の保護膜層
　３５Ｃ　第３の保護膜層
　４０　半導体層
　５２　第２の配線電極
　５４　第４の配線電極
　６１　第１の開口部
　６２　第２の開口部
　６３　第３の開口部
　６４　第４の開口部
　７０　実装基板
　７１　第１の配線電極露出部
　７２　第２の配線電極露出部
　７６　第１の配線層
　７７　第２の配線層
　７８　層間絶縁膜
　８１、８２、８３　電子部品
　９１、９１Ａ、９１Ｂ、９１Ｃ、９１Ｄ、９１Ｅ、９１Ｆ、９１Ｇ、９１Ｈ、９１Ｉ、９１Ｊ　第１の接続配線
　９２　第２の接続配線
　９６　第１の配線
　９７　第２の配線
　１０１、１０１Ａ　第１の外周構造
　１０２、１０２Ａ　第２の外周構造
　２０１　第１の壁面
　２０２　第１のテーパ形状領域

Claims

　フェイスアップ実装が可能なチップサイズパッケージ型の半導体装置であって、
　半導体層と、
　前記半導体層内に形成された縦型ＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタと、
　前記縦型ＭＯＳトランジスタの上面を被覆する保護膜であって、前記縦型ＭＯＳトランジスタのソース電極を前記保護膜の外部に露出させる第１の開口部と、前記縦型ＭＯＳトランジスタのゲート電極を前記保護膜の外部に露出させる第２の開口部と、を有する前記保護膜と、
　銅を主成分とし、前記第１の開口部における前記ソース電極の、前記保護膜の外部への露出部分を隙間なく被覆する、前記ソース電極に接続された第１の配線電極と、
　銅を主成分とし、前記第２の開口部における前記ゲート電極の、前記保護膜の外部への露出部分を隙間なく被覆する、前記ゲート電極に接続された第２の配線電極と、を備え、
　前記半導体層の平面視において、前記半導体装置は矩形であり、
　前記第１の配線電極の、前記半導体層の平面視における外周部分に、前記ソース電極と前記保護膜と前記第１の配線電極とがこの順で積層された第１の外周構造が形成され、
　前記第１の外周構造の最上層は、前記第１の配線電極であり、
　前記第２の配線電極の、前記半導体層の平面視における外周部分に、前記ゲート電極と前記保護膜と前記第２の配線電極とがこの順で積層された第２の外周構造が形成され、
　前記第２の外周構造の最上層は、前記第２の配線電極であり、
　前記第１の配線電極の上面である第１の配線電極露出部は、前記半導体装置の外部に露出し、
　前記第２の配線電極の上面である第２の配線電極露出部は、前記半導体装置の外部に露出し、
　前記第１の外周構造は、前記第１の配線電極露出部のうちの、前記第１の外周構造に含まれない部分の上面よりも上方に突出し、
　前記第２の外周構造は、前記第２の配線電極露出部のうちの、前記第２の外周構造に含まれない部分の上面よりも上方に突出し、
　前記半導体装置の最上方位置は、前記第１の外周構造または／および前記第２の外周構造に存在し、
　前記半導体層の平面視において、前記第１の配線電極露出部の面積は、前記第１の開口部の面積よりも大きく、
　前記半導体層の平面視において、前記第２の配線電極露出部の面積は、前記第２の開口部の面積よりも大きく、
　前記半導体層の平面視における前記半導体層の面積をＳ［ｍｍ^２］とし、前記半導体層の下面から前記保護膜の上面までの厚さをｈ［ｍｍ］とすると、ｈ／Ｓ≧０．０２５の関係が成立する
　半導体装置。
　さらに、前記半導体層の下面に接触して形成された金属層を備え、
　前記金属層の厚さは、前記第１の配線電極の最大の厚さよりも厚く、
　前記第１の配線電極は、前記半導体層の平面視における外周部分に、前記半導体層の断面視において、前記第１の配線電極の外側に向かって逆テーパ形状となる壁面を有し、
　前記壁面は、前記保護膜と接触しない
　請求項１に記載の半導体装置。
　前記保護膜は、前記半導体層の平面視における前記第１の開口部の周囲の部分に、前記断面視において、前記第１の開口部に向かってテーパ形状となるテーパ形状領域を有し、
　前記半導体層の平面視において、前記壁面は、前記テーパ形状領域の内部に位置する
　請求項２に記載の半導体装置。
　フェイスアップ実装が可能なチップサイズパッケージ型の半導体装置であって、
　半導体層と、
　前記半導体層内に形成された縦型ＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタと、
　前記縦型ＭＯＳトランジスタの上面を被覆する保護膜であって、前記縦型ＭＯＳトランジスタのソース電極を前記保護膜の外部に露出させる第１の開口部と、前記縦型ＭＯＳトランジスタのゲート電極を前記保護膜の外部に露出させる第２の開口部と、を有する前記保護膜と、
　銅を主成分とし、前記第１の開口部における前記ソース電極の、前記保護膜の外部への露出部分を隙間なく被覆する、前記ソース電極に接続された第１の配線電極と、
　銅を主成分とし、前記第２の開口部における前記ゲート電極の、前記保護膜の外部への露出部分を隙間なく被覆する、前記ゲート電極に接続された第２の配線電極と、を備え、
　前記半導体層の平面視において、前記半導体装置は矩形であり、
　前記保護膜は、第１の保護膜層と、前記第１の保護膜層よりも上方に位置する第２の保護膜層とを含む複数の保護膜層からなる多層構造であり、
　前記第１の配線電極の、前記半導体層の平面視における外周部分に、前記ソース電極と前記第１の保護膜層と前記第１の配線電極と前記第２の保護膜層とがこの順で積層された第１の外周構造が形成され、
　前記第１の外周構造の最上層は、前記第２の保護膜層であり、
　前記第２の配線電極の、前記半導体層の平面視における外周部分に、前記ゲート電極と前記第１の保護膜層と前記第２の配線電極と前記第２の保護膜層とがこの順で積層された第２の外周構造が形成され、
　前記第２の外周構造の最上層は、前記第２の保護膜層であり、
　前記第１の配線電極の上面のうちの、前記第１の外周構造に含まれない部分である第１の配線電極露出部は、前記半導体装置の外部に露出し、
　前記第２の配線電極の上面のうちの、前記第２の外周構造に含まれない部分である第２の配線電極露出部は、前記半導体装置の外部に露出し、
　前記第１の外周構造は、前記第１の配線電極露出部の上面よりも上方に突出し、
　前記第２の外周構造は、前記第２の配線電極露出部の上面よりも上方に突出し、
　前記半導体装置の最上方位置は、前記第１の外周構造または／および前記第２の外周構造に存在し、
　前記第１の外周構造における前記第１の配線電極の厚さを第１の厚さとして、前記第１の外周構造における前記第２の保護膜層の厚さを第２の厚さとすると、
　前記第２の厚さは、前記第１の厚さの半分より大きく、かつ、前記第１の厚さ以下であり、
　前記半導体層の平面視において、前記第１の配線電極露出部の面積は、前記第１の開口部の面積よりも大きく、
　前記半導体層の平面視において、前記第２の配線電極露出部の面積は、前記第２の開口部の面積よりも大きい
　半導体装置。
　前記第２の保護膜層のうち、前記半導体層の平面視において前記第１の配線電極と重なる部分の最小の幅は、前記第２の保護膜層のうち、前記半導体層の平面視において前記第１の配線電極または前記第２の配線電極と重ならない部分の厚さよりも大きく、
　前記第２の保護膜層のうち、前記半導体層の平面視において前記第２の配線電極と重なる部分の最小の幅は、前記第２の保護膜層のうち、前記半導体層の平面視において前記第１の配線電極または前記第２の配線電極と重ならない部分の厚さよりも大きい
　請求項４に記載の半導体装置。
　前記第１の配線電極露出部の上面を基準とする前記第１の外周構造の高さは、前記第１の開口部における前記第１の配線電極の厚さの５０％以上であり、
　前記第２の配線電極露出部の上面を基準とする前記第２の外周構造の高さは、前記第２の開口部における前記第２の配線電極の厚さの５０％以上である
　請求項４に記載の半導体装置。
　前記半導体層の平面視における前記ソース電極の面積をＭ１とし、前記半導体層の平面視における前記第１の開口部の面積をＳ１とする場合において、
　Ｓ１／Ｍ１により示される、前記半導体層の平面視における前記ソース電極の面積に対する前記半導体層の平面視における前記第１の開口部の面積の占有率である第１の占有率は、０．５以上１．０未満である
　請求項１または請求項４に記載の半導体装置。
　前記第１の占有率は、０．９以上１．０未満であり、
　前記半導体層の平面視における前記第１の配線電極露出部の面積をＰ１とする場合において、
　Ｐ１／Ｍ１により示される、前記半導体層の平面視における前記ソース電極の面積に対する前記半導体層の平面視における前記第１の配線電極露出部の面積の占有率である第２の占有率は、０．９以上１．１以下である
　請求項７に記載の半導体装置。
　前記半導体層の平面視における前記第２の開口部の面積をＳ２とし、前記半導体層の平面視における前記第２の配線電極露出部の面積をＰ２とする場合において、
　Ｐ２／Ｓ２により示される、前記半導体層の平面視における前記第２の開口部の面積に対する、前記半導体層の平面視における前記第２の配線電極露出部の面積の占有率である第３の占有率は、１．２７以上である
　請求項１または請求項４に記載の半導体装置。
　前記半導体層の平面視において、
　前記第１の配線電極の形状と、前記第２の配線電極の形状とは、中央線を対称軸とする線対称であり、
　前記中央線は、前記半導体装置を面積において二等分する
　請求項９に記載の半導体装置。
　第１の配線層と、層間絶縁層と、第２の配線層とがこの順で積層された実装基板であって、
　前記層間絶縁層内にフェイスアップで実装された、請求項１または請求項４に記載の半導体装置と、
　前記第２の配線層に形成された第１の配線と、
　前記第１の配線と前記第１の配線電極の上面とを接続する、前記実装基板に直交する方向に延伸する１以上の第１の接続配線であって、前記第１の配線電極の上面とは、前記第１の配線電極の上面のうち、前記半導体層の平面視において、前記第１の外周構造に重ならない部分において接続する前記１以上の第１の接続配線と、を備える
　実装基板。
　さらに、
　前記第２の配線層に形成された第２の配線と、
　前記第２の配線と前記第２の配線電極の上面とを接続する、前記実装基板に直交する方向に延伸する第２の接続配線であって、前記第２の配線電極の上面とは、前記第２の配線電極の上面のうち、前記半導体層の平面視において、前記第２の外周構造に重ならない部分において接続する第２の接続配線と、を備え、
　前記１以上の第１の接続配線のそれぞれの、前記１以上の第１の接続配線のそれぞれが延伸する方向に直交する断面、および、前記第２の接続配線の、前記第２の接続配線が延伸する方向に直交する断面は円形であり、
　前記１以上の第１の接続配線のうちの少なくとも１つの断面は、前記第２の接続配線の断面よりも大きい
　請求項１１に記載の実装基板。
　第１の配線層と、層間絶縁層と、第２の配線層とがこの順で積層された実装基板であって、
　前記層間絶縁層内にフェイスアップで実装された、半導体層を有する半導体装置であって、上面に第１の配線電極を有する前記半導体装置と、
　前記第２の配線層に形成された第１の配線と、
　前記第１の配線と前記第１の配線電極の上面とを接続する、前記実装基板に直交する方向に延伸する１以上の第１の接続配線とを備え、
　前記半導体装置は、前記第１の配線電極の、前記半導体層の平面視における外周部分に第１の外周構造が形成され、
　前記第１の外周構造は、前記第１の配線電極の上面のうちの、前記半導体層の平面視において、前記第１の外周構造に重ならない部分よりも上方に突出し、
　前記半導体装置の最上方位置は、前記第１の外周構造に存在し、
　前記第１の配線電極は、少なくとも、前記第１の配線電極の上面のうちの、前記半導体層の平面視において、前記第１の外周構造に重ならない部分において前記半導体装置の外部に露出し、
　前記１以上の第１の接続配線は、前記第１の配線電極の上面とは、前記半導体装置の前記第１の配線電極の上面のうち、前記半導体層の平面視において、前記第１の外周構造に重ならない部分において接続する
　実装基板。
　前記１以上の第１の接続配線は、複数である
　請求項１１または請求項１３に記載の実装基板。
　前記第１の配線電極の上面のうちの最も低い位置を基準とする、前記半導体装置の最上方位置までの高さは、前記実装基板に直交する方向における前記１以上の第１の接続配線の長さの１５％以上である
　請求項１１または請求項１３に記載の実装基板。
　前記第１の配線電極は、複数であり、
　前記１以上の第１の接続配線は、前記複数の第１の配線電極のそれぞれと１対１で対応する複数であり、
　前記複数の第１の接続配線のそれぞれは、当該第１の接続配線に１対１で対応する、前記複数の第１の配線電極のうちの１の第１の配線電極により、前記第１の配線に接続され、
　前記複数の第１の接続配線のそれぞれの、前記複数の第１の接続配線のそれぞれが延伸する方向に直交する断面は、互いに等しい
　請求項１１または請求項１３に記載の実装基板。
　前記実装基板の平面視において、
　前記実装基板は、長手方向を有する形状であり、
　前記半導体装置は、長手方向を有する形状であり、
　前記実装基板の前記長手方向と、前記半導体装置の前記長手方向とは、互いに直交する
　請求項１１または請求項１３に記載の実装基板。
　さらに、前記層間絶縁層よりも上方に配置された電子部品を備え、
　前記実装基板の平面視において、
　前記電子部品は、長手方向を有する形状であり、
　前記半導体装置は、長手方向を有する形状であり、
　前記電子部品は、少なくとも一部が前記半導体装置と重なり、
　前記電子部品の前記長手方向と、前記半導体装置の前記長手方向とは、互いに直交する
　請求項１１または請求項１３に記載の実装基板。