JP2007184654A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007184654A JP2007184654A JP2007101783A JP2007101783A JP2007184654A JP 2007184654 A JP2007184654 A JP 2007184654A JP 2007101783 A JP2007101783 A JP 2007101783A JP 2007101783 A JP2007101783 A JP 2007101783A JP 2007184654 A JP2007184654 A JP 2007184654A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- back surface
- rewiring
- semiconductor device
- functional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
Abstract
【解決手段】この半導体装置21は、第1機能素子3aが形成された第1機能面3F、およびその反対側の面である第1裏面3Rを有する第1半導体チップ3と、第2機能素子2aが形成された第2機能面2Fを有する第2半導体チップ2とを含んでいる。第2機能面2Fは、第1機能面3Fが対向している領域、および第1機能面3Fが対向していない非対向領域7を有する。非対向領域7および第1半導体チップ3の第1裏面3Rを覆うように、絶縁膜22が連続して形成されている。絶縁膜22の表面には、第2機能素子2に電気的に接続された再配線9が形成されており、再配線9を覆うように保護樹脂12が設けられている。再配線9から保護樹脂12を貫通して外部接続端子10が立設されている。
【選択図】 図2
Description
図8は、マルチチップモジュール構造を有する従来の半導体装置の構造を示す図解的な断面図である。
配線基板82の半導体チップ83が接合された面とは反対側の面には、外部接続部材としての金属ボール85が設けられている。配線基板82の図示しない電極パッドは、配線基板82の表面や内部で再配線されて、金属ボール85に接続されている。
図9は、チップスケールパッケージ構造を有する従来の半導体装置の構造を示す図解的な断面図である。
この半導体装置91は、半導体チップ92を備えている。半導体チップ92の一方表面には機能素子92aが形成されており、機能素子92aを覆うように絶縁膜93が形成されている。絶縁膜93の所定の部分には開口が形成されている。
半導体チップ92の機能素子92a側の面には、絶縁膜93や再配線94を覆うように、保護樹脂97が設けられている。外部接続端子95は、保護樹脂97を貫通している。半導体チップ92の側面と保護樹脂97の側面とは面一になっており、半導体装置91の外形は、保護樹脂97によりほぼ直方体形状となっている。したがって、半導体チップ92に垂直な方向から見て、半導体装置91の大きさは半導体チップ92の大きさにほぼ一致する。
また、上記図9の半導体装置91は配線基板を有しないが、このような構造では、複数のチップ(半導体チップ92)を内蔵した半導体装置を実現できない。このため、配線基板に複数の半導体チップ92を実装しようとすると、配線基板上に複数の半導体装置91を横方向に並べて実装しなければならないから、結局、大きな実装面積を要する。そのうえ、各半導体チップ92間の接続は配線基板を介さざるを得ないから、配線長が長くなり、システム全体の信号処理の高速化が困難であった。
この発明の他の目的は、配線長を短縮でき、かつマルチチップモジュールである半導体装置を提供することである。
この発明の半導体装置は、第1および第2半導体チップを備えたマルチチップモジュールである。この発明によれば、第1機能面と第2機能面とが対向された状態で、第1半導体チップの第1機能素子と第2半導体チップの第2機能素子とが電気的に接続されている。このため、単一の半導体チップを有する半導体装置を、複数個配線基板上に実装した場合と比べて、各半導体チップ間の配線長を大幅に短くすることができ、半導体装置の動作を高速化できる。
第1半導体チップの大きさおよび配置は、第2機能面に垂直な方向から見て、第1半導体チップが第2半導体チップの領域内にほぼ完全に含まれるようにされていることが好ましい。この場合、この半導体装置の配線基板に対する実装面積は、第2機能面に垂直な方向から見た第2半導体チップの面積にほぼ等しくなる。すなわち、この半導体装置は、実装面積に対する半導体チップの高密度化を図ることができる。
請求項2記載の発明は、上記絶縁膜の上記再配線が形成された表面が、上記非対向領域上から上記第1半導体チップ上にわたるほぼ平坦な表面を含むことを特徴とする請求項1記載の半導体装置(21,31,41,61,71)である。
この発明によれば、各外部接続端子は、平坦な絶縁膜表面上に形成された再配線から立設されている。一方、この半導体装置は、外部接続端子の先端を介して配線基板に実装されるので、各外部接続端子の先端はほぼ同一平面上にのるようにされる。したがって、この発明の半導体装置では、非対向領域上に形成された外部接続端子と、第1半導体チップ上に形成された外部接続端子とを、ほぼ同じ長さかつ短くすることができる。
請求項3記載の発明は、上記再配線の少なくとも一部が、上記第1半導体チップの第1裏面に電気的に接続されていることを特徴とする請求項1または2に記載の半導体装置(31)である。
第1半導体チップの第1裏面に電気的に接続された再配線は、接地されてもよい。
この発明によれば、第1半導体チップで発生した熱を、放熱端子を介して短い距離で、半導体装置の外部に放散させることができる。放熱性を向上するため、複数の放熱端子が形成されていることが好ましい。
第1半導体チップの第1裏面と放熱端子との間には導電膜が形成されていてもよく、この場合、導電膜と再配線とは同じ材料からなっていてもよい。この場合、再配線と導電膜とを一括して形成できる。
この発明によれば、拡散防止膜は、第1半導体チップの第1裏面と絶縁膜との間、すなわち、絶縁膜の下に形成されている。したがって、この半導体装置の製造工程において、第1半導体チップの第1裏面に拡散防止膜を形成した後、この拡散防止膜の上に、所定の位置に開口を有する絶縁膜を形成し、この開口を介して、第1半導体チップの第1裏面に接続された放熱端子を形成することができる。
第1半導体チップの第1裏面に形成された拡散防止膜と放熱端子との間には、再配線と同様の材料からなる導電膜が形成されていてもよい。この場合、拡散防止膜により、導電膜を構成する原子(金属原子)が第1半導体チップに拡散することを抑制(防止)できる。
請求項7記載の発明は、上記第1半導体チップの第1裏面と上記絶縁膜および上記再配線との間に形成された導電性材料の拡散防止膜(45)をさらに含むことを特徴とする請求項1ないし6のいずれかに記載の半導体装置である。
拡散防止膜は、たとえば、公知のUBMと同様の材料からなるものとすることができる。
この発明によれば、裏面保護膜により、第2半導体チップの第2裏面を機械的および電気的に保護することができる。
半導体装置は、上記第2半導体チップの非対向領域から、上記絶縁膜を貫通して立設され、上記第2機能素子と上記再配線とを電気的に接続するビア導体(72)をさらに含んでもよい。
このような半導体装置を製造する際、絶縁膜の形成に先立って、第2半導体チップの非対向領域から突出するようにビア導体を形成しておくことができる。その後、ビア導体を貫通させるように絶縁膜を形成し、再配線をこのビア導体に電気的に接続するように形成することができる。
半導体装置は、一方表面(3F)に機能素子(3a)が形成された半導体チップ(3)と、この半導体チップの上記機能素子が形成された面とは反対側の面である裏面(3R)を覆う絶縁膜(8,22)と、この絶縁膜に形成された開口(8a,22a)を介して、上記半導体チップの裏面に電気的に接続された導電部材(32B,44)と、上記半導体チップの裏面と上記絶縁膜および上記導電部材との間に形成された拡散防止膜(45)とを含んでもよい。
拡散防止膜は、半導体チップの裏面と絶縁膜との間、すなわち、絶縁膜の下に形成されている。したがって、この半導体装置の製造工程において、半導体チップの裏面に形成された拡散防止膜の上に、所定の位置に開口を有する絶縁膜を形成した後、この開口を介して、半導体チップの裏面に電気的に接続された導電部材を形成することができる。
この半導体装置は、一方表面に機能素子が形成された半導体チップの上記機能素子が形成された面とは反対側の面である裏面(好ましくは裏面全域)に導電性材料の拡散防止膜を形成する工程と、この拡散防止膜の上に、上記拡散防止膜を露出させる開口を有する絶縁膜を形成する工程と、この絶縁膜の開口を介して上記半導体チップの裏面に電気的に接続された導電部材を形成する工程とを含むことを特徴とする半導体装置の製造方法により製造できる。
図1は、本発明の第1の実施形態に係る半導体装置の構造を示す図解的な断面図である。
この半導体装置1は、いわゆるチップスケールパッケージ(CSP)であるとともに、半導体チップ2,3を備えたマルチチップモジュールである。
第1半導体チップ3は、第1機能素子3aが形成された第1機能面3Fおよび第1機能面3Fとは反対側の面である裏面3Rを有している。また、第2半導体チップ2は、第2機能素子2aが形成された第2機能面2Fを有している。第1機能素子3aや第2機能素子2aは、たとえば、トランジスタであってもよい。第1半導体チップ3と第2半導体チップ2とは、第1機能面3Fと第2機能面2Fとが対向するように、わずかな間隙をあけてほぼ平行に配置されている。
第1半導体チップ3と第2半導体チップ2との間隙には、層間封止剤(アンダーフィル)5が充填されている。
第2機能素子2aは、第1半導体チップ3が対向している領域から非対向領域7にわたって形成されている。
絶縁膜8の上には、所定のパターンを有する再配線9が形成されている。再配線9は、非対向領域7上の絶縁膜8および第1半導体チップ3上の絶縁膜8の上に形成されている。
第2機能素子2a上の電極パッドと再配線9とは、異なる材料からなっていてもよく、たとえば、電極パッドがアルミニウム(Al)からなり、再配線9が銅(Cu)からなっていてもよい。この場合、第2機能素子2a上の電極パッドと再配線9との間には、UBM(Under Bump Metal)層(図示せず)が介装されていることが好ましい。また、第2機能素子2a上の電極パッドと再配線9とは、同種の材料からなっていてもよい。
再配線9において、非対向領域7上に形成されている部分および第1半導体チップ3上に形成されている部分の所定位置からは、保護樹脂12を貫通して、それぞれ金属からなる複数の外部接続端子10が立設されている。外部接続端子10は金属(たとえば、銅、ニッケル(Ni)、金(Au)、タングステン(W))からなり、柱状の外形(たとえば、円柱状、四角柱状)を有する。
各外部接続端子10の先端には、外部接続部材としての金属ボール11が接合されている。この半導体装置1は、金属ボール11を介して配線基板に実装可能である。
第1および第2機能面3F,2Fが対向されて、第1機能素子3aと第2機能素子2aとがフェーストゥフェースで接続されていることにより、この半導体装置1は、複数の従来の半導体装置91(図9参照)を配線基板上に実装した場合や、従来の半導体装置81(図8参照)と比べて、各チップ(第1および第2半導体チップ3,2)の第1機能素子3aと第2機能素子2aとの間の配線長は短い。このため、半導体装置1の動作を高速化できる。
この半導体装置1は、たとえば、ウエハレベルで製造することができ、第2半導体チップ2に相当する領域が複数個密に形成された大きな基板(たとえば、半導体ウエハ)上で、基板への第1半導体チップ3の接合、基板と第1半導体チップ3との間隙への層間封止剤5の充填、絶縁膜8の形成、再配線9の形成、保護樹脂12の形成、外部接続端子10の形成、および外部接続端子10への金属ボール11の接合を順次、各第2半導体チップ2に相当する領域に対して一括して実施した後、この基板を保護樹脂12とともに第2半導体チップ2の個片に切り出すことにより製造できる。
この半導体装置21は、図1の絶縁膜8の代わりに絶縁膜22を備えている。絶縁膜22は、非対向領域7上から第1半導体チップ3上にわたって形成されており、第1半導体チップ3上の部分と比べて非対向領域7上の部分で厚く形成されている。これにより、絶縁膜22の再配線9が形成された表面は、非対向領域7上から第1半導体チップ3上にわたるほぼ平坦な表面を有している。このため、複数の外部接続端子10の長さはほぼ同じになっている。
短い外部接続端子10を形成する場合、外部接続端子10に対応する保護樹脂12の開口は浅くなるので、この開口を短時間で金属材料で埋めて外部接続端子10を形成できる。
この半導体装置31は、再配線9の代わりに、絶縁膜22の開口22aを介して第2機能素子2aに接続された再配線32Aと、絶縁膜22の開口22aを介して第2機能素子2aに接続され、かつ、第1半導体チップ3の裏面3Rに接続された再配線32Bとを含んでいる。
金属ボール11の一部は、図3の断面外の外部接続端子10を介して再配線32Aまたは再配線32Bに接続されている。
以上のような構成により、一部の外部接続端子10は、再配線32Bを介して、第1半導体チップ3の裏面3Rに電気的に接続されている。この外部接続端子10を介して、第1半導体チップ3の裏面3Rを所定の電位にすることができ、第1半導体チップ3の裏面3Rの電位を固定できる。これにより、第1半導体チップ3の動作特性が安定する。
図4は、本発明の第4の実施形態に係る半導体装置の構造を示す図解的な断面図である。図4において、図1ないし図3に示す各部に対応する部分には、図1ないし図3と同じ参照符号を付して説明を省略する。
放熱端子42は、たとえば、接地(グランド)用の端子とすることができる。放熱端子42を介して第1半導体チップ3の裏面3Rを接地することにより、第1半導体チップ3の裏面3Rの電位が固定され、第1半導体チップ3の動作特性が安定する。
第1半導体チップ3の裏面3R全面にわたって、導電性材料の拡散防止膜45が形成されている。拡散防止膜45は、第1半導体チップ3の裏面3Rと絶縁膜22および放熱端子42(導電膜44)との間に形成されている。拡散防止膜45は、第1半導体チップ3の側面にも形成されていてもよい。
半導体装置41を製造するには、たとえば、先ず、複数の第2半導体チップ2に対応する領域が密に形成された基板上に第1半導体チップ3を接合する工程までを、第1の実施形態の半導体装置1の製造方法と同様に実施する。次に、当該基板の第1半導体チップ3が接合された側の面の全面に拡散防止膜45を形成し、さらに拡散防止膜45において、第1半導体チップ3の裏面3R(および側面)上以外の部分を除去する。
拡散防止膜45を、絶縁膜22形成前ではなく、絶縁膜22形成後に形成しようとすると、開口22b内において絶縁膜22の内壁面近傍で、拡散防止膜が第1半導体チップ3の裏面3Rを完全に覆う(カバレッジする)ことができず、拡散防止膜に穴が形成されることがある。
図6は、本発明の第5の実施形態に係る半導体装置の構造を示す図解的な断面図である。図6において、図1ないし図4に示す各部に対応する部分には、図1ないし図4と同じ参照符号を付して説明を省略する。
第2の実施形態の半導体装置21(図2参照)のように、裏面保護膜62が形成されていない場合、第2半導体チップ2の一方表面(第2機能面2F)側に絶縁膜22や保護樹脂12などが形成されていることにより、第2半導体チップ2の厚さ方向に関して応力バランスが保たれず、第2半導体チップ2にそりが生ずることがある。この半導体装置61では、第2半導体チップ2の他方表面(裏面2R)に裏面保護膜62が形成されていることにより、第2半導体チップ2の厚さ方向に関する応力バランスが保たれ、第2半導体チップ2のそりを軽減(防止)することができる。
図7は、チップスケールパッケージであるとともに、マルチチップモジュールである半導体装置の構造を示す図解的な断面図である。図7において、図1ないし図4に示す各部に対応する部分には、図1ないし図4と同じ参照符号を付して説明を省略する。
この半導体装置71を製造する際、絶縁膜22の形成に先立って、第2半導体チップ2の第2機能面2Fから突出するようにビア導体72を形成しておくことができる。その後、ビア導体72を貫通させるように絶縁膜22を形成し、このビア導体72に電気的に接続された再配線9を形成することができる。
また、ビア導体72を構成する材料と再配線9を構成する材料とを個別に選択できる。
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
2 第2半導体チップ
2a 第2機能素子
2F 第2機能面
2R 第2裏面
3 第1半導体チップ
3a 第1機能素子
3F 第1機能面
3R 第1裏面
4 接続材
7 非対向領域
8,22 絶縁膜
8a,22a,22b 絶縁膜の開口
9,32A,32B 再配線
10 外部接続端子
12 保護樹脂
42 放熱端子
44 導電膜
45 拡散防止膜
62 裏面保護膜
Claims (8)
- 第1機能素子が形成された第1機能面、およびこの第1機能面とは反対側の面である第1裏面を有する第1半導体チップと、
第2機能素子が形成され、上記第1半導体チップの第1機能面に対向する対向領域、およびこの対向領域以外の領域である非対向領域を有する第2機能面を有する第2半導体チップと、
上記第1機能面と上記第2機能面との対向部において、上記第1機能素子と上記第2機能素子とを電気的に接続する接続材と、
上記第2半導体チップの非対向領域および上記第1半導体チップの第1裏面を覆うように連続して形成された絶縁膜と、
この絶縁膜の表面に形成され、上記第2機能素子に電気的に接続された再配線と、
上記再配線を覆う保護樹脂と、
上記再配線から上記保護樹脂を貫通して立設された外部接続端子とを含み、
上記非対向領域上において、上記再配線が、上記絶縁膜に形成された開口を介して上記第2機能素子に接続されており、上記再配線が、上記開口の内側壁に沿って形成されていることを特徴とする半導体装置。 - 上記絶縁膜の上記再配線が形成された表面が、上記非対向領域上から上記第1半導体チップ上にわたるほぼ平坦な表面を含むことを特徴とする請求項1記載の半導体装置。
- 上記再配線の少なくとも一部が、上記第1半導体チップの第1裏面に電気的に接続されていることを特徴とする請求項1または2に記載の半導体装置。
- 上記第1半導体チップの第1裏面から、上記保護樹脂を貫通して立設された放熱端子をさらに含むことを特徴とする請求項1ないし3のいずれかに記載の半導体装置。
- 上記第1半導体チップの第1裏面と上記絶縁膜および上記放熱端子との間に形成された導電性材料の拡散防止膜をさらに含むことを特徴とする請求項4記載の半導体装置。
- 上記放熱端子が、上記第1半導体チップの上記第1裏面の電位を固定するためのものであること特徴とする請求項4または5に記載の半導体装置。
- 上記第1半導体チップの第1裏面と上記絶縁膜および上記再配線との間に形成された導電性材料の拡散防止膜をさらに含むことを特徴とする請求項1ないし6のいずれかに記載の半導体装置。
- 上記第2半導体チップにおいて、上記第2機能面とは反対側の面である第2裏面に形成された裏面保護膜をさらに含むことを特徴とする請求項1ないし7のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007101783A JP4806649B2 (ja) | 2007-04-09 | 2007-04-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007101783A JP4806649B2 (ja) | 2007-04-09 | 2007-04-09 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004178756A Division JP2006005101A (ja) | 2004-06-16 | 2004-06-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007184654A true JP2007184654A (ja) | 2007-07-19 |
JP4806649B2 JP4806649B2 (ja) | 2011-11-02 |
Family
ID=38340384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007101783A Active JP4806649B2 (ja) | 2007-04-09 | 2007-04-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4806649B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015188052A (ja) * | 2014-03-14 | 2015-10-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2020136573A (ja) * | 2019-02-22 | 2020-08-31 | 三菱重工業株式会社 | マルチチップモジュール、電子機器およびマルチチップモジュールの製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001085560A (ja) * | 1999-09-13 | 2001-03-30 | Sharp Corp | 半導体装置およびその製造方法 |
JP2001257310A (ja) * | 2000-03-09 | 2001-09-21 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法およびその試験方法 |
JP2002270720A (ja) * | 2001-03-09 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2002353402A (ja) * | 2001-05-30 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2003031724A (ja) * | 2000-12-25 | 2003-01-31 | Hitachi Ltd | 半導体モジュール |
-
2007
- 2007-04-09 JP JP2007101783A patent/JP4806649B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001085560A (ja) * | 1999-09-13 | 2001-03-30 | Sharp Corp | 半導体装置およびその製造方法 |
JP2001257310A (ja) * | 2000-03-09 | 2001-09-21 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法およびその試験方法 |
JP2003031724A (ja) * | 2000-12-25 | 2003-01-31 | Hitachi Ltd | 半導体モジュール |
JP2002270720A (ja) * | 2001-03-09 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2002353402A (ja) * | 2001-05-30 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015188052A (ja) * | 2014-03-14 | 2015-10-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2020136573A (ja) * | 2019-02-22 | 2020-08-31 | 三菱重工業株式会社 | マルチチップモジュール、電子機器およびマルチチップモジュールの製造方法 |
JP7242342B2 (ja) | 2019-02-22 | 2023-03-20 | 三菱重工業株式会社 | マルチチップモジュール、電子機器およびマルチチップモジュールの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4806649B2 (ja) | 2011-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210366871A1 (en) | Semiconductor device and manufacturing method thereof | |
US11289346B2 (en) | Method for fabricating electronic package | |
KR102482774B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR20210028084A (ko) | 패키지 구조와 그 제조 방법 | |
US20090115026A1 (en) | Semiconductor device having through-silicon vias for high current,high frequency, and heat dissipation | |
KR20180114512A (ko) | 반도체 장치 | |
JP6238121B2 (ja) | 半導体装置 | |
KR20210028092A (ko) | 패키지 구조체 및 그 제조 방법 | |
JP2020013996A (ja) | 半導体パッケージ | |
JP3732194B2 (ja) | 半導体装置 | |
WO2005124857A1 (ja) | 半導体装置 | |
TW201903991A (zh) | 半導體裝置 | |
CN111725146A (zh) | 电子封装件及其制法 | |
JP2018142586A (ja) | 半導体装置 | |
JP4806649B2 (ja) | 半導体装置 | |
KR20210031046A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
US11482507B2 (en) | Semiconductor package having molding member and heat dissipation member | |
JP2021022718A (ja) | パッケージ構造及びその製造方法 | |
JP4620994B2 (ja) | 半導体装置 | |
JP4862991B2 (ja) | 半導体装置の製造方法 | |
US20230245992A1 (en) | Integrated circuit chip package that does not utilize a leadframe | |
US20230039094A1 (en) | Semiconductor package and method of manufacturing semiconductor package | |
KR20070022000A (ko) | 반도체 장치 | |
CN117096124A (zh) | 电子封装件及其电子结构 | |
KR20190129635A (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100916 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110815 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4806649 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |