JP2007184654A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007184654A
JP2007184654A JP2007101783A JP2007101783A JP2007184654A JP 2007184654 A JP2007184654 A JP 2007184654A JP 2007101783 A JP2007101783 A JP 2007101783A JP 2007101783 A JP2007101783 A JP 2007101783A JP 2007184654 A JP2007184654 A JP 2007184654A
Authority
JP
Japan
Prior art keywords
semiconductor chip
back surface
rewiring
semiconductor device
functional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007101783A
Other languages
English (en)
Other versions
JP4806649B2 (ja
Inventor
Kazuma Tanida
一真 谷田
Tadahiro Morifuji
忠洋 森藤
Osamu Miyata
修 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007101783A priority Critical patent/JP4806649B2/ja
Publication of JP2007184654A publication Critical patent/JP2007184654A/ja
Application granted granted Critical
Publication of JP4806649B2 publication Critical patent/JP4806649B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20Structure, shape, material or disposition of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

【課題】チップサイズの大きさを有し、かつマルチチップモジュールである半導体装置を提供する。
【解決手段】この半導体装置21は、第1機能素子3aが形成された第1機能面3F、およびその反対側の面である第1裏面3Rを有する第1半導体チップ3と、第2機能素子2aが形成された第2機能面2Fを有する第2半導体チップ2とを含んでいる。第2機能面2Fは、第1機能面3Fが対向している領域、および第1機能面3Fが対向していない非対向領域7を有する。非対向領域7および第1半導体チップ3の第1裏面3Rを覆うように、絶縁膜22が連続して形成されている。絶縁膜22の表面には、第2機能素子2に電気的に接続された再配線9が形成されており、再配線9を覆うように保護樹脂12が設けられている。再配線9から保護樹脂12を貫通して外部接続端子10が立設されている。
【選択図】 図2

Description

この発明は、複数の半導体チップを備えたマルチチップモジュールに関する。
近年、半導体装置に対して高密度化および小型化が要求されるようになってきている。このような要求を満たすための半導体装置として、マルチチップモジュール(MCM。特許文献1参照)やチップスケールパッケージ(CSP。特許文献2参照)がある。
図8は、マルチチップモジュール構造を有する従来の半導体装置の構造を示す図解的な断面図である。
この半導体装置81は、配線基板82、その上に積層された半導体チップ83、および半導体チップ83の上に積層された半導体チップ84を備えている。半導体チップ83,84の各一方表面には、機能素子83a,84aがそれぞれ形成されている。半導体チップ83は、機能素子83aが形成された面が、配線基板82とは反対側に向けられた、いわゆるフェースアップの状態で、配線基板82の上に接合されている。この半導体チップ83の上に、半導体チップ84が、機能素子84aを半導体チップ83とは反対側に向けたフェースアップ姿勢で接合されている。半導体チップ83,84の間には、層間封止材86が介装されている。
機能素子83a,84aが形成された面に垂直な方向から見て、半導体チップ83は半導体チップ84より大きく、半導体チップ83の半導体チップ84が接合された面の周縁部には、半導体チップ84が対向していない領域が存在している。この領域には、機能素子83aに接続された電極パッド83bが形成されている。半導体チップ84の機能素子84aが形成された面の周縁部には、機能素子84aに接続された電極パッド84bが形成されている。
配線基板82に垂直な方向から見て、配線基板82は半導体チップ83より大きく、配線基板82の半導体チップ83が接合された面の周縁部には、半導体チップ83が対向していない領域が存在している。この領域には、図示しない電極パッドが設けられており、この電極パッドと電極パッド83b,84bとは、それぞれボンディングワイヤ87,88を介して接続されている。
半導体チップ83,84およびボンディングワイヤ87,88は、モールド樹脂89で封止されている。
配線基板82の半導体チップ83が接合された面とは反対側の面には、外部接続部材としての金属ボール85が設けられている。配線基板82の図示しない電極パッドは、配線基板82の表面や内部で再配線されて、金属ボール85に接続されている。
この半導体装置81は、金属ボール85を介して、他の配線基板に接合することができる。
図9は、チップスケールパッケージ構造を有する従来の半導体装置の構造を示す図解的な断面図である。
この半導体装置91は、半導体チップ92を備えている。半導体チップ92の一方表面には機能素子92aが形成されており、機能素子92aを覆うように絶縁膜93が形成されている。絶縁膜93の所定の部分には開口が形成されている。
絶縁膜93の上には所定のパターンの再配線94が形成されている。再配線94は、絶縁膜93の開口を介して機能素子92aに接続されている。再配線94の所定の部分からは柱状の外部接続端子95が立設されており、外部接続端子95の先端部には外部接続部材としての金属ボール96が接合されている。
半導体チップ92の機能素子92a側の面には、絶縁膜93や再配線94を覆うように、保護樹脂97が設けられている。外部接続端子95は、保護樹脂97を貫通している。半導体チップ92の側面と保護樹脂97の側面とは面一になっており、半導体装置91の外形は、保護樹脂97によりほぼ直方体形状となっている。したがって、半導体チップ92に垂直な方向から見て、半導体装置91の大きさは半導体チップ92の大きさにほぼ一致する。
この半導体装置91は、金属ボール96を介して、配線基板に接合することができる。
特開2000−188369号公報 特開2002−118224号公報 特開2002−9223号公報
ところが、上記図8の半導体装置81では、ボンディングワイヤ87,88の接続領域を確保するため、半導体チップ83より大きな配線基板82を必要とする。このため、半導体装置81(パッケージ)のサイズ、特に配線基板82に平行な方向のサイズが、半導体チップ83,84に対して大きくなってしまう。このため、この半導体装置81の他の配線基板に対する実装面積が大きくなってしまう。
配線基板82の代わりにリードフレームを用いた場合(たとえば、上記特許文献3参照)も、同様の問題が生ずる。
また、上記図9の半導体装置91は配線基板を有しないが、このような構造では、複数のチップ(半導体チップ92)を内蔵した半導体装置を実現できない。このため、配線基板に複数の半導体チップ92を実装しようとすると、配線基板上に複数の半導体装置91を横方向に並べて実装しなければならないから、結局、大きな実装面積を要する。そのうえ、各半導体チップ92間の接続は配線基板を介さざるを得ないから、配線長が長くなり、システム全体の信号処理の高速化が困難であった。
そこで、この発明の目的は、チップサイズの大きさを有し、かつマルチチップモジュールである半導体装置を提供することである。
この発明の他の目的は、配線長を短縮でき、かつマルチチップモジュールである半導体装置を提供することである。
上記の目的を達成するための請求項1記載の発明は、第1機能素子(3a)が形成された第1機能面(3F)、およびこの第1機能面とは反対側の面である第1裏面(3R)を有する第1半導体チップ(3)と、第2機能素子(2a)が形成され、上記第1半導体チップの第1機能面に対向する対向領域、およびこの対向領域以外の領域である非対向領域(7)を有する第2機能面(2F)を有する第2半導体チップ(2)と、上記第1機能面と上記第2機能面との対向部において、上記第1機能素子と上記第2機能素子とを電気的に接続する接続材(4)と、上記第2半導体チップの非対向領域および上記第1半導体チップの第1裏面を覆うように連続して形成された絶縁膜(8,22)と、この絶縁膜の表面に形成され、上記第2機能素子に電気的に接続された再配線(9,32A,32B)と、上記再配線を覆う保護樹脂(12)と、上記再配線から上記保護樹脂を貫通して立設された外部接続端子(10)とを含み、上記非対向領域上において、上記再配線が、上記絶縁膜に形成された開口を介して上記第2機能素子に接続されており、上記再配線が、上記開口の内側壁に沿って形成されていることを特徴とする半導体装置(1,21,31,41,61)である。
なお、括弧内の英数字は後述の実施形態における対応構成要素等を示す。以下、この項において同じ。
この発明の半導体装置は、第1および第2半導体チップを備えたマルチチップモジュールである。この発明によれば、第1機能面と第2機能面とが対向された状態で、第1半導体チップの第1機能素子と第2半導体チップの第2機能素子とが電気的に接続されている。このため、単一の半導体チップを有する半導体装置を、複数個配線基板上に実装した場合と比べて、各半導体チップ間の配線長を大幅に短くすることができ、半導体装置の動作を高速化できる。
第1半導体チップの第1機能素子と第2半導体チップの第2機能素子とを電気的に接続する接続材は、たとえば、第1および第2機能面にそれぞれ形成されたバンプ(突起電極)が接合されたものであってもよい。また、接続材は、第1および第2機能面の一方のみに形成されたバンプが、他方の機能面に接合されたものであってもよい。このような接続材により、第1半導体チップと第2半導体チップとの機械的な接合を達成することもできる。
この半導体装置は、複数の上記第1半導体チップを含んでいてもよく、この場合、各第1半導体チップが、その第1機能面を第2機能面に対向されて第2半導体チップに電気的に接続されているものとすることができる。この場合、各第1半導体チップの第1機能素子と第2半導体チップの第2機能素子との配線長や、第2半導体チップを介した第1半導体チップの第1機能素子相互間の配線長は、第2半導体チップ内部の複数の第2機能素子間の配線長と同等となるため、半導体装置の動作を高速化できる。
この半導体装置は、外部接続端子を介して、配線基板に実装できる。外部接続端子の先端には、金属ボールなどの外部接続部材が接合されていてもよい。この場合、この半導体装置は、外部接続部材を介して、配線基板に実装できる。
第1半導体チップの大きさおよび配置は、第2機能面に垂直な方向から見て、第1半導体チップが第2半導体チップの領域内にほぼ完全に含まれるようにされていることが好ましい。この場合、この半導体装置の配線基板に対する実装面積は、第2機能面に垂直な方向から見た第2半導体チップの面積にほぼ等しくなる。すなわち、この半導体装置は、実装面積に対する半導体チップの高密度化を図ることができる。
絶縁膜は、第2半導体チップの非対向領域から第1半導体チップの第1裏面にわたって連続して形成されており、再配線は、絶縁膜の表面上で任意の位置に、任意の配線パターンで形成できる。このため、外部接続端子の大きさや隣接する外部接続端子のギャップを実装精度に悪影響が及ぶほど小さくしない限り、再配線上に形成される外部接続端子の数を増やすことができる。
絶縁膜は、半導体チップの側面にも形成されていてもよい。
請求項2記載の発明は、上記絶縁膜の上記再配線が形成された表面が、上記非対向領域上から上記第1半導体チップ上にわたるほぼ平坦な表面を含むことを特徴とする請求項1記載の半導体装置(21,31,41,61,71)である。
この発明によれば、各外部接続端子は、平坦な絶縁膜表面上に形成された再配線から立設されている。一方、この半導体装置は、外部接続端子の先端を介して配線基板に実装されるので、各外部接続端子の先端はほぼ同一平面上にのるようにされる。したがって、この発明の半導体装置では、非対向領域上に形成された外部接続端子と、第1半導体チップ上に形成された外部接続端子とを、ほぼ同じ長さかつ短くすることができる。
外部接続端子は、たとえば、外部接続端子に相当する部分に開口を有する保護樹脂を予め形成し、めっきによりこの開口に金属材料を供給して形成することができる。ほぼ同じ長さかつ短く設計された外部接続端子は、短時間で形成できる。すなわち、この発明の半導体装置は、外部接続端子の形成が容易である。
請求項3記載の発明は、上記再配線の少なくとも一部が、上記第1半導体チップの第1裏面に電気的に接続されていることを特徴とする請求項1または2に記載の半導体装置(31)である。
この発明によれば、第1半導体チップの第1裏面に電気的に接続された再配線を介して、第1半導体チップの第1裏面を所定の電位にし、第1半導体チップの第1裏面の電位を安定させることができる。これにより、第1半導体チップの特性を安定させることができる。
第1半導体チップの第1裏面に電気的に接続された再配線は、接地されてもよい。
請求項4記載の発明は、上記第1半導体チップの第1裏面から、上記保護樹脂を貫通して立設された放熱端子(42)をさらに含むことを特徴とする請求項1ないし3のいずれかに記載の半導体装置(41)である。
この発明によれば、第1半導体チップで発生した熱を、放熱端子を介して短い距離で、半導体装置の外部に放散させることができる。放熱性を向上するため、複数の放熱端子が形成されていることが好ましい。
放熱端子は、たとえば、外部接続端子と同じ材料からなるものとすることができ、この場合、たとえば、電解めっきにより外部接続端子と放熱端子とを一括して形成できる。
第1半導体チップの第1裏面と放熱端子との間には導電膜が形成されていてもよく、この場合、導電膜と再配線とは同じ材料からなっていてもよい。この場合、再配線と導電膜とを一括して形成できる。
請求項5記載の発明は、上記第1半導体チップの第1裏面と上記絶縁膜および上記放熱端子との間に形成された導電性材料の拡散防止膜(45)をさらに含むことを特徴とする請求項4記載の半導体装置である。
この発明によれば、拡散防止膜は、第1半導体チップの第1裏面と絶縁膜との間、すなわち、絶縁膜の下に形成されている。したがって、この半導体装置の製造工程において、第1半導体チップの第1裏面に拡散防止膜を形成した後、この拡散防止膜の上に、所定の位置に開口を有する絶縁膜を形成し、この開口を介して、第1半導体チップの第1裏面に接続された放熱端子を形成することができる。
第1半導体チップの第1裏面に、予め拡散防止膜を形成することなく絶縁膜を形成し、その後、絶縁膜の開口内に露出した第1半導体チップの第1裏面に拡散防止膜を形成する場合、第1半導体チップの第1裏面の露出部を完全に覆うように拡散防止膜を形成することができないことがある。この場合、たとえば、絶縁膜の開口の内壁面近傍などにおいて拡散防止膜に穴ができ、拡散防止膜の上に金属からなる放熱端子を形成すると、放熱端子を構成する金属原子が拡散防止膜の穴を介して、第1半導体チップに拡散することがある。この場合、第1半導体チップの特性が変動する。
一方、本発明の半導体装置は、その製造工程において、絶縁膜を形成する前に第1半導体チップの第1裏面(好ましくは、第1裏面全域)に拡散防止膜を形成できるので、穴のない拡散防止膜を形成することができ、拡散防止膜で第1半導体チップの第1裏面を完全に覆うことができる。したがって、放熱端子を構成する金属原子が第1半導体チップに拡散して、第1半導体チップの特性が変動することを抑制できる。
拡散防止膜は、たとえば、公知のUBM(Under Bump Metal)と同様の材料からなるものとすることができる。
第1半導体チップの第1裏面に形成された拡散防止膜と放熱端子との間には、再配線と同様の材料からなる導電膜が形成されていてもよい。この場合、拡散防止膜により、導電膜を構成する原子(金属原子)が第1半導体チップに拡散することを抑制(防止)できる。
上記放熱端子は、請求項6記載のように、上記第1半導体チップの上記第1裏面の電位を固定するためのものであってもよい。
請求項7記載の発明は、上記第1半導体チップの第1裏面と上記絶縁膜および上記再配線との間に形成された導電性材料の拡散防止膜(45)をさらに含むことを特徴とする請求項1ないし6のいずれかに記載の半導体装置である。
この発明によれば、拡散防止膜は、第1半導体チップの第1裏面と絶縁膜との間、すなわち、絶縁膜の下に形成されている。したがって、この半導体装置の製造工程において、第1半導体チップの第1裏面に拡散防止膜を形成した後、この拡散防止膜の上に、所定の位置に開口を有する絶縁膜を形成し、この開口を介して、第1半導体チップの第1裏面に接続された再配線を形成することができる。
拡散防止膜を絶縁膜形成前に形成することにより、穴のない拡散防止膜を形成することができ、拡散防止膜で第1半導体チップの第1裏面を完全に覆うことができる。したがって、再配線を構成する原子(金属原子)が第1半導体チップに拡散して、第1半導体チップの特性が変動することを抑制できる。
拡散防止膜は、たとえば、公知のUBMと同様の材料からなるものとすることができる。
請求項8記載の発明は、上記第2半導体チップにおいて、上記第2機能面とは反対側の面である第2裏面(2R)に形成された裏面保護膜(62)をさらに含むことを特徴とする請求項1ないし7のいずれかに記載の半導体装置である。
この発明によれば、裏面保護膜により、第2半導体チップの第2裏面を機械的および電気的に保護することができる。
裏面保護膜が形成されていない場合、第2半導体チップの一方表面(機能面)側に絶縁膜や保護樹脂などが形成されていることにより、第2半導体チップの厚さ方向に関して応力バランスが保たれず、第2半導体チップに反りが生ずることがある。この発明の半導体装置は、第2半導体チップの他方表面側(裏面側)に裏面保護膜が形成されていることにより、第2半導体チップの厚さ方向に関する応力バランスを保ち、第2半導体チップにそりが生ずることを軽減(防止)することができる。
裏面保護膜は、たとえば、樹脂からなるものとすることができる。
半導体装置は、上記第2半導体チップの非対向領域から、上記絶縁膜を貫通して立設され、上記第2機能素子と上記再配線とを電気的に接続するビア導体(72)をさらに含んでもよい。
このような半導体装置を製造する際、絶縁膜の形成に先立って、第2半導体チップの非対向領域から突出するようにビア導体を形成しておくことができる。その後、ビア導体を貫通させるように絶縁膜を形成し、再配線をこのビア導体に電気的に接続するように形成することができる。
このようなビア導体を形成しない場合、絶縁膜を形成した後、この絶縁膜に再配線などを配設するための開口を形成しなければならないが、この発明によれば、このような開口を形成する工程を省略できる。
半導体装置は、一方表面(3F)に機能素子(3a)が形成された半導体チップ(3)と、この半導体チップの上記機能素子が形成された面とは反対側の面である裏面(3R)を覆う絶縁膜(8,22)と、この絶縁膜に形成された開口(8a,22a)を介して、上記半導体チップの裏面に電気的に接続された導電部材(32B,44)と、上記半導体チップの裏面と上記絶縁膜および上記導電部材との間に形成された拡散防止膜(45)とを含んでもよい。
このような半導体装置において、導電部材を介して、半導体チップの裏面を所定の電位にすることができる。これにより、半導体チップの裏面の電位を安定させることができ、半導体チップの特性を安定させることができる。導電部材は、たとえば、接地されてもよい。
拡散防止膜は、半導体チップの裏面と絶縁膜との間、すなわち、絶縁膜の下に形成されている。したがって、この半導体装置の製造工程において、半導体チップの裏面に形成された拡散防止膜の上に、所定の位置に開口を有する絶縁膜を形成した後、この開口を介して、半導体チップの裏面に電気的に接続された導電部材を形成することができる。
絶縁膜形成前に拡散防止膜を形成することにより、半導体チップの裏面を完全に覆う拡散防止膜を形成できるので、この拡散防止膜により、導電部材を構成する原子(金属原子)が半導体チップに拡散して、半導体チップの特性が変動することを抑制できる。
この半導体装置は、一方表面に機能素子が形成された半導体チップの上記機能素子が形成された面とは反対側の面である裏面(好ましくは裏面全域)に導電性材料の拡散防止膜を形成する工程と、この拡散防止膜の上に、上記拡散防止膜を露出させる開口を有する絶縁膜を形成する工程と、この絶縁膜の開口を介して上記半導体チップの裏面に電気的に接続された導電部材を形成する工程とを含むことを特徴とする半導体装置の製造方法により製造できる。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明の第1の実施形態に係る半導体装置の構造を示す図解的な断面図である。
この半導体装置1は、いわゆるチップスケールパッケージ(CSP)であるとともに、半導体チップ2,3を備えたマルチチップモジュールである。
第1半導体チップ3は、第1機能素子3aが形成された第1機能面3Fおよび第1機能面3Fとは反対側の面である裏面3Rを有している。また、第2半導体チップ2は、第2機能素子2aが形成された第2機能面2Fを有している。第1機能素子3aや第2機能素子2aは、たとえば、トランジスタであってもよい。第1半導体チップ3と第2半導体チップ2とは、第1機能面3Fと第2機能面2Fとが対向するように、わずかな間隙をあけてほぼ平行に配置されている。
第1機能素子3aと第2機能素子2aとは、第1半導体チップ3(第1機能面3F)と第2半導体チップ2(第2機能面2F)との対向部に配置された接続材4を介して、電気的に接続されている。接続材4は、たとえば、第1機能面3Fの所定の位置に形成されたバンプと第2機能面2Fの所定の位置に形成されたバンプ(突起電極)とが接合されたものであってもよい。また、接続材4は、第1および第2機能面3F,2Fの一方のみに形成されたバンプが、他方の機能面2F,3Fに接合されたものであってもよい。このような接続材4により、第1半導体チップ3と第2半導体チップ2との機械的な接合を達成することもできる。
第1半導体チップ3と第2半導体チップ2との間隙には、層間封止剤(アンダーフィル)5が充填されている。
第2機能面2Fに垂直な方向から見て、第1半導体チップ3は、第2半導体チップ2より小さく、かつ、第2半導体チップ2の領域内に完全に含まれる。第1半導体チップ3は、第2半導体チップ2の第2機能面2Fのほぼ中央部に配置されている。このため、第2機能面2Fの周縁部には、第1半導体チップ3が対向していない領域(以下、「非対向領域」という。)7が存在している。
第2機能素子2aは、第1半導体チップ3が対向している領域から非対向領域7にわたって形成されている。
非対向領域7における第2機能素子2aの形成領域、層間封止剤5の端面、ならびに第1半導体チップ3の側面および裏面3Rを覆うように、絶縁膜8が連続して形成されている。絶縁膜8は、たとえば、ポリイミド、ポリベンズオキサゾール、エポキシ、酸化珪素、窒化珪素からなる。絶縁膜8はほぼ一定の厚さを有している。
絶縁膜8の上には、所定のパターンを有する再配線9が形成されている。再配線9は、非対向領域7上の絶縁膜8および第1半導体チップ3上の絶縁膜8の上に形成されている。
非対向領域7上の絶縁膜8には開口8aが形成されており、この開口8a内には、第2機能素子2aの所定の領域上に設けられた図示しない電極パッドが現れている。再配線9は、絶縁膜8の開口8aを介して、第2機能素子2a上の電極パッドに電気的に接続されている。
第2機能素子2a上の電極パッドと再配線9とは、異なる材料からなっていてもよく、たとえば、電極パッドがアルミニウム(Al)からなり、再配線9が銅(Cu)からなっていてもよい。この場合、第2機能素子2a上の電極パッドと再配線9との間には、UBM(Under Bump Metal)層(図示せず)が介装されていることが好ましい。また、第2機能素子2a上の電極パッドと再配線9とは、同種の材料からなっていてもよい。
第2半導体チップ2の第2機能面2F側で、絶縁膜8および再配線9を覆うように、保護樹脂12が設けられている。第2半導体チップ2の側面と保護樹脂12の側面とは、ほぼ面一になっており、半導体装置1の外形は、保護樹脂12によりほぼ直方体形状となっている。
再配線9において、非対向領域7上に形成されている部分および第1半導体チップ3上に形成されている部分の所定位置からは、保護樹脂12を貫通して、それぞれ金属からなる複数の外部接続端子10が立設されている。外部接続端子10は金属(たとえば、銅、ニッケル(Ni)、金(Au)、タングステン(W))からなり、柱状の外形(たとえば、円柱状、四角柱状)を有する。
各外部接続端子10の先端は、ほぼ同一平面上にのる。外部接続端子10と金属ボール11との接合界面は、保護樹脂12の表面とほぼ同一平面上にある。すなわち、再配線9の非対向領域7上にある部分から立設された外部接続端子10は、再配線9の第1半導体チップ3上にある部分から立設された外部接続端子10より長い。
各外部接続端子10の先端には、外部接続部材としての金属ボール11が接合されている。この半導体装置1は、金属ボール11を介して配線基板に実装可能である。
以上のように、この半導体装置1は、第2機能面2Fに垂直な方向から見て、最大のチップである第2半導体チップ2とほぼ同じ大きさを有しており、配線基板上での実装面積は小さい。すなわち、この半導体装置1は、実装面積に対する第1および第2半導体チップ3,2の高密度化が図られている。
第1および第2機能面3F,2Fが対向されて、第1機能素子3aと第2機能素子2aとがフェーストゥフェースで接続されていることにより、この半導体装置1は、複数の従来の半導体装置91(図9参照)を配線基板上に実装した場合や、従来の半導体装置81(図8参照)と比べて、各チップ(第1および第2半導体チップ3,2)の第1機能素子3aと第2機能素子2aとの間の配線長は短い。このため、半導体装置1の動作を高速化できる。
また、再配線9は絶縁膜8の表面上で任意の位置に、任意の配線パターンで形成できる。このため、外部接続端子10の大きさや隣接する外部接続端子10のギャップを実装精度に悪影響が及ぶほど小さくしない限り、再配線9上に形成される外部接続端子10の数を増やすことができる。
この半導体装置1は、たとえば、ウエハレベルで製造することができ、第2半導体チップ2に相当する領域が複数個密に形成された大きな基板(たとえば、半導体ウエハ)上で、基板への第1半導体チップ3の接合、基板と第1半導体チップ3との間隙への層間封止剤5の充填、絶縁膜8の形成、再配線9の形成、保護樹脂12の形成、外部接続端子10の形成、および外部接続端子10への金属ボール11の接合を順次、各第2半導体チップ2に相当する領域に対して一括して実施した後、この基板を保護樹脂12とともに第2半導体チップ2の個片に切り出すことにより製造できる。
絶縁膜8の形成は、たとえば、基板に第1半導体チップ3を接合し、層間封止剤5を充填した後、低粘度の樹脂をスピンコートにより、基板(第2半導体チップ2)の非対向領域7ならびに第1半導体チップ3の側面および裏面3Rに塗布し、この樹脂を硬化させることにより形成できる。絶縁膜8は、感光性樹脂を用いて形成できる。この場合、液状の感光性樹脂を、第1半導体チップ3が接合され、層間封止剤5が充填された基板の全面に塗布した後、露光および現像して、開口8aを有する所定パターンの絶縁膜8を形成できる。
外部接続端子10は、たとえば、絶縁膜8までが形成された基板の絶縁膜8側の面に、全面に保護樹脂12を形成し、外部接続端子10に対応する部分の保護樹脂12を除去して開口を形成し、さらに、基板の保護樹脂12が形成された面の全面(開口内を含む。)にシード層を形成した後、このシード層を介した電解めっきにより、この開口内を埋めるように金属材料を供給することにより形成できる。
図2は、本発明の第2の実施形態に係る半導体装置の構造を示す図解的な断面図である。図2において、図1に示す各部に対応する部分には、図1と同じ参照符号を付して説明を省略する。
この半導体装置21は、図1の絶縁膜8の代わりに絶縁膜22を備えている。絶縁膜22は、非対向領域7上から第1半導体チップ3上にわたって形成されており、第1半導体チップ3上の部分と比べて非対向領域7上の部分で厚く形成されている。これにより、絶縁膜22の再配線9が形成された表面は、非対向領域7上から第1半導体チップ3上にわたるほぼ平坦な表面を有している。このため、複数の外部接続端子10の長さはほぼ同じになっている。
再配線9は、絶縁膜22に形成された開口22aを介して、第2機能素子2a上の電極パッドに接続されている。開口22a内において、再配線9は、開口22aの内壁面に沿って形成されており、開口22aの内方の領域は、保護樹脂12で満たされている。
短い外部接続端子10を形成する場合、外部接続端子10に対応する保護樹脂12の開口は浅くなるので、この開口を短時間で金属材料で埋めて外部接続端子10を形成できる。
また、形成する各外部接続端子10の長さがほぼ同じであることから、たとえば、上述のようにめっきにより供給される金属材料は、保護樹脂12に形成された各開口をほぼ同時に埋め終わる。このため、金属材料が開口からほとんどはみ出さない状態でめっきを終了することができる。すなわち、保護樹脂12の開口からはみ出した金属材料を除去する工程を、省略または短時間で終了することができる。したがって、この半導体装置21の外部接続端子10は容易に形成できる。
図3は、本発明の第3の実施形態に係る半導体装置の構造を示す図解的な断面図である。図3において、図1および図2に示す各部に対応する部分には、図1および図2と同じ参照符号を付して説明を省略する。
この半導体装置31は、再配線9の代わりに、絶縁膜22の開口22aを介して第2機能素子2aに接続された再配線32Aと、絶縁膜22の開口22aを介して第2機能素子2aに接続され、かつ、第1半導体チップ3の裏面3Rに接続された再配線32Bとを含んでいる。
第1半導体チップ3裏面3Rの中央部は、絶縁膜8で覆われておらず、この領域は再配線32Bで覆われている。
金属ボール11の一部は、図3の断面外の外部接続端子10を介して再配線32Aまたは再配線32Bに接続されている。
以上のような構成により、一部の外部接続端子10は、再配線32Bを介して、第1半導体チップ3の裏面3Rに電気的に接続されている。この外部接続端子10を介して、第1半導体チップ3の裏面3Rを所定の電位にすることができ、第1半導体チップ3の裏面3Rの電位を固定できる。これにより、第1半導体チップ3の動作特性が安定する。
再配線32Bを介して第1半導体チップ3の裏面3Rに電気的に接続された外部接続端子10は、接地(グランド)用の端子であってもよい。この場合、第1半導体チップ3の裏面3Rを接地してその電位を固定することができる。
図4は、本発明の第4の実施形態に係る半導体装置の構造を示す図解的な断面図である。図4において、図1ないし図3に示す各部に対応する部分には、図1ないし図3と同じ参照符号を付して説明を省略する。
この半導体装置41では、第1半導体チップ3の裏面3Rの大部分は絶縁膜22で覆われている。この絶縁膜22の第1半導体チップ3を覆っている部分には、外部接続端子10よりわずかに小さな幅を有する開口が形成されている。この開口を介して、放熱用および第1半導体チップ3裏面3Rの電位固定用の外部接続端子(以下、「放熱端子」という。)42が、第1半導体チップ3の裏面3Rに接続されている。放熱端子42は、外部接続端子10と同様の大きさおよび形状を有する。放熱端子42は、外部接続端子10と同様の材料(金属)からなる。放熱端子42の先端には、金属ボール11が接合されている。
第1半導体チップ3の裏面3Rと放熱端子42との間には、再配線32Aと同様の材料からなり、再配線32Aとほぼ同じ厚さを有する導電膜44が介装されている。
放熱端子42は、たとえば、接地(グランド)用の端子とすることができる。放熱端子42を介して第1半導体チップ3の裏面3Rを接地することにより、第1半導体チップ3の裏面3Rの電位が固定され、第1半導体チップ3の動作特性が安定する。
第3の実施形態に係る半導体装置31(図3参照)では、第1半導体チップ3の裏面3Rに接続された再配線32Bは非対向領域7上に延設され、外部接続端子10は再配線32Bのこの延設部に接合されている。これに対して、第4の実施形態に係る半導体装置41では、第1半導体チップ3の裏面3R上に導電膜44を挟んで放熱端子42が近接して接合されている。このため、半導体装置41は、第1半導体チップ3で発生した熱を、放熱端子42を介して短い距離で効率的に半導体装置41の外部に放散させることができる。
第1半導体チップ3の裏面3Rには、1つの放熱端子42および金属ボール11が接続されていてもよく、この場合でも、第1半導体チップ3の裏面3Rの電位固定(接地)および第1半導体チップ3で発生した熱の放散をすることができる。しかし、図4に示すように、第1半導体チップ3の裏面3Rに複数の放熱端子42および金属ボール11が接合されていると、第1半導体チップ3からの熱をより効率的に放散させることができる。
図5は、第1半導体チップ3の裏面3Rと放熱端子42との接合部を拡大して示す図解的な断面図である。
第1半導体チップ3の裏面3R全面にわたって、導電性材料の拡散防止膜45が形成されている。拡散防止膜45は、第1半導体チップ3の裏面3Rと絶縁膜22および放熱端子42(導電膜44)との間に形成されている。拡散防止膜45は、第1半導体チップ3の側面にも形成されていてもよい。
拡散防止膜45は、放熱端子42や導電膜44を構成する金属原子が第1半導体チップ3中に拡散することを防止(抑制)することができる材料、たとえば、公地のUBM(Under Bump Metal)と同様の材料(たとえば、チタン(Ti)、チタンタングステン(TiW)、ニッケル、窒化チタン(TiN)、窒化タンタル(TaN))からなる。
半導体装置41を製造するには、たとえば、先ず、複数の第2半導体チップ2に対応する領域が密に形成された基板上に第1半導体チップ3を接合する工程までを、第1の実施形態の半導体装置1の製造方法と同様に実施する。次に、当該基板の第1半導体チップ3が接合された側の面の全面に拡散防止膜45を形成し、さらに拡散防止膜45において、第1半導体チップ3の裏面3R(および側面)上以外の部分を除去する。
その後、所定の開口22b(図5参照)を有する絶縁膜22を形成し、この開口22b内に露出した第1半導体チップ3の裏面3R(拡散防止膜45)を含む所定パターンの領域に導電膜44を形成することにより、図4および図5に示す構造を有する半導体装置41を製造できる。
拡散防止膜45を、絶縁膜22形成前ではなく、絶縁膜22形成後に形成しようとすると、開口22b内において絶縁膜22の内壁面近傍で、拡散防止膜が第1半導体チップ3の裏面3Rを完全に覆う(カバレッジする)ことができず、拡散防止膜に穴が形成されることがある。
一方、絶縁膜22形成前の第1半導体チップ3の裏面3Rは平坦であるので、この裏面3Rの上に、穴がなく裏面3Rを完全に覆う拡散防止膜45を形成することができる。このような拡散防止幕45により、放熱端子42や導電膜44を構成する金属原子が第1半導体チップ3に拡散することを防止(抑制)できる。
図6は、本発明の第5の実施形態に係る半導体装置の構造を示す図解的な断面図である。図6において、図1ないし図4に示す各部に対応する部分には、図1ないし図4と同じ参照符号を付して説明を省略する。
この半導体装置61では、第2半導体チップ2において、第2機能面2Fと反対側の面である裏面2Rに、裏面保護膜62が形成されている。裏面保護膜62により、第2半導体チップ2の裏面2Rを機械的および電気的に保護することができる。
第2の実施形態の半導体装置21(図2参照)のように、裏面保護膜62が形成されていない場合、第2半導体チップ2の一方表面(第2機能面2F)側に絶縁膜22や保護樹脂12などが形成されていることにより、第2半導体チップ2の厚さ方向に関して応力バランスが保たれず、第2半導体チップ2にそりが生ずることがある。この半導体装置61では、第2半導体チップ2の他方表面(裏面2R)に裏面保護膜62が形成されていることにより、第2半導体チップ2の厚さ方向に関する応力バランスが保たれ、第2半導体チップ2のそりを軽減(防止)することができる。
裏面保護膜62は、たとえば、樹脂(たとえば、ポリイミド、ポリイミドアミド、エポキシ)からなるものとすることができる。
図7は、チップスケールパッケージであるとともに、マルチチップモジュールである半導体装置の構造を示す図解的な断面図である。図7において、図1ないし図4に示す各部に対応する部分には、図1ないし図4と同じ参照符号を付して説明を省略する。
この半導体装置71の絶縁膜22に形成された開口22a内は、ビア導体72で満たされている。第2半導体チップ2の第2機能素子2aと再配線9とは、ビア導体72を介して電気的に接続されている。
この半導体装置71を製造する際、絶縁膜22の形成に先立って、第2半導体チップ2の第2機能面2Fから突出するようにビア導体72を形成しておくことができる。その後、ビア導体72を貫通させるように絶縁膜22を形成し、このビア導体72に電気的に接続された再配線9を形成することができる。
このようなビア導体72を有しない半導体装置、たとえば、第2の実施形態の半導体装置21(図2参照)を製造する場合、絶縁膜22を形成した後、この絶縁膜22に再配線9を配設するための開口を形成(パターニング)しなければならないが、半導体装置71の製造工程では、このような開口を形成する工程を省略できる。
また、ビア導体72を構成する材料と再配線9を構成する材料とを個別に選択できる。
本発明の実施形態の説明は以上の通りであるが、本発明は他の形態でも実施できる。たとえば、この発明の半導体装置は、複数の第1半導体チップ3を備えていてもよい。この場合、各第1半導体チップ3が、その第1機能面3Fを第2半導体チップ2の第2機能面2Fに対向されて第2半導体チップ2に電気的に接続されているものとすることができる。この場合、各第1半導体チップ3の第1機能素子3aと第2半導体チップ2の第2機能素子2aとの配線長や、各第1半導体チップ3の第1機能素子3a相互間の配線長は、第2半導体チップ2内部の複数の第2機能素子2a間の配線長と同等となるため、この半導体装置の動作を高速化できる。
第3の実施形態の半導体装置31(図3参照)において、第1半導体チップ3の裏面3Rと絶縁膜22および再配線32Bとの間に、第4の実施形態の半導体装置41の拡散防止膜45(図5参照)と同様の拡散防止膜が形成されていてもよい。この場合、この拡散防止膜により、再配線32Bを構成する金属原子が第1半導体チップ3に拡散することを防止(抑制)できる。
第1の実施形態の半導体装置1において、開口8a内には再配線9が形成されているが、開口8a内は、ビア導体72(図7参照)より短い(非対向領域7における絶縁膜8の厚さと同程度の高さの)ビア導体で満たされていてもよい。この場合、このビア導体は、接続材4または接続材4を形成するためのバンプと同時に形成してもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
本発明の第1の実施形態に係る半導体装置の構造を示す図解的な断面図である。 本発明の第2の実施形態に係る半導体装置の構造を示す図解的な断面図である。 本発明の第3の実施形態に係る半導体装置の構造を示す図解的な断面図である。 本発明の第4の実施形態に係る半導体装置の構造を示す図解的な断面図である。 図4に示す半導体装置における第1半導体チップの裏面と放熱端子との接合部を拡大して示す図解的な断面図である。 本発明の第5の実施形態に係る半導体装置の構造を示す図解的な断面図である。 チップスケールパッケージであるとともに、マルチチップモジュールである半導体装置の構造を示す図解的な断面図である。 マルチチップモジュール構造を有する従来の半導体装置の構造を示す図解的な断面図である。 チップスケールパッケージ構造を有する従来の半導体装置の構造を示す図解的な断面図である。
符号の説明
1,21,31,41,61 半導体装置
2 第2半導体チップ
2a 第2機能素子
2F 第2機能面
2R 第2裏面
3 第1半導体チップ
3a 第1機能素子
3F 第1機能面
3R 第1裏面
4 接続材
7 非対向領域
8,22 絶縁膜
8a,22a,22b 絶縁膜の開口
9,32A,32B 再配線
10 外部接続端子
12 保護樹脂
42 放熱端子
44 導電膜
45 拡散防止膜
62 裏面保護膜

Claims (8)

  1. 第1機能素子が形成された第1機能面、およびこの第1機能面とは反対側の面である第1裏面を有する第1半導体チップと、
    第2機能素子が形成され、上記第1半導体チップの第1機能面に対向する対向領域、およびこの対向領域以外の領域である非対向領域を有する第2機能面を有する第2半導体チップと、
    上記第1機能面と上記第2機能面との対向部において、上記第1機能素子と上記第2機能素子とを電気的に接続する接続材と、
    上記第2半導体チップの非対向領域および上記第1半導体チップの第1裏面を覆うように連続して形成された絶縁膜と、
    この絶縁膜の表面に形成され、上記第2機能素子に電気的に接続された再配線と、
    上記再配線を覆う保護樹脂と、
    上記再配線から上記保護樹脂を貫通して立設された外部接続端子とを含み、
    上記非対向領域上において、上記再配線が、上記絶縁膜に形成された開口を介して上記第2機能素子に接続されており、上記再配線が、上記開口の内側壁に沿って形成されていることを特徴とする半導体装置。
  2. 上記絶縁膜の上記再配線が形成された表面が、上記非対向領域上から上記第1半導体チップ上にわたるほぼ平坦な表面を含むことを特徴とする請求項1記載の半導体装置。
  3. 上記再配線の少なくとも一部が、上記第1半導体チップの第1裏面に電気的に接続されていることを特徴とする請求項1または2に記載の半導体装置。
  4. 上記第1半導体チップの第1裏面から、上記保護樹脂を貫通して立設された放熱端子をさらに含むことを特徴とする請求項1ないし3のいずれかに記載の半導体装置。
  5. 上記第1半導体チップの第1裏面と上記絶縁膜および上記放熱端子との間に形成された導電性材料の拡散防止膜をさらに含むことを特徴とする請求項4記載の半導体装置。
  6. 上記放熱端子が、上記第1半導体チップの上記第1裏面の電位を固定するためのものであること特徴とする請求項4または5に記載の半導体装置。
  7. 上記第1半導体チップの第1裏面と上記絶縁膜および上記再配線との間に形成された導電性材料の拡散防止膜をさらに含むことを特徴とする請求項1ないし6のいずれかに記載の半導体装置。
  8. 上記第2半導体チップにおいて、上記第2機能面とは反対側の面である第2裏面に形成された裏面保護膜をさらに含むことを特徴とする請求項1ないし7のいずれかに記載の半導体装置。
JP2007101783A 2007-04-09 2007-04-09 半導体装置 Active JP4806649B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007101783A JP4806649B2 (ja) 2007-04-09 2007-04-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007101783A JP4806649B2 (ja) 2007-04-09 2007-04-09 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004178756A Division JP2006005101A (ja) 2004-06-16 2004-06-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2007184654A true JP2007184654A (ja) 2007-07-19
JP4806649B2 JP4806649B2 (ja) 2011-11-02

Family

ID=38340384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007101783A Active JP4806649B2 (ja) 2007-04-09 2007-04-09 半導体装置

Country Status (1)

Country Link
JP (1) JP4806649B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015188052A (ja) * 2014-03-14 2015-10-29 株式会社東芝 半導体装置及びその製造方法
JP2020136573A (ja) * 2019-02-22 2020-08-31 三菱重工業株式会社 マルチチップモジュール、電子機器およびマルチチップモジュールの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085560A (ja) * 1999-09-13 2001-03-30 Sharp Corp 半導体装置およびその製造方法
JP2001257310A (ja) * 2000-03-09 2001-09-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法およびその試験方法
JP2002270720A (ja) * 2001-03-09 2002-09-20 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002353402A (ja) * 2001-05-30 2002-12-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003031724A (ja) * 2000-12-25 2003-01-31 Hitachi Ltd 半導体モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085560A (ja) * 1999-09-13 2001-03-30 Sharp Corp 半導体装置およびその製造方法
JP2001257310A (ja) * 2000-03-09 2001-09-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法およびその試験方法
JP2003031724A (ja) * 2000-12-25 2003-01-31 Hitachi Ltd 半導体モジュール
JP2002270720A (ja) * 2001-03-09 2002-09-20 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002353402A (ja) * 2001-05-30 2002-12-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015188052A (ja) * 2014-03-14 2015-10-29 株式会社東芝 半導体装置及びその製造方法
JP2020136573A (ja) * 2019-02-22 2020-08-31 三菱重工業株式会社 マルチチップモジュール、電子機器およびマルチチップモジュールの製造方法
JP7242342B2 (ja) 2019-02-22 2023-03-20 三菱重工業株式会社 マルチチップモジュール、電子機器およびマルチチップモジュールの製造方法

Also Published As

Publication number Publication date
JP4806649B2 (ja) 2011-11-02

Similar Documents

Publication Publication Date Title
US20210366871A1 (en) Semiconductor device and manufacturing method thereof
US11289346B2 (en) Method for fabricating electronic package
KR102482774B1 (ko) 반도체 장치 및 그 제조 방법
KR20210028084A (ko) 패키지 구조와 그 제조 방법
US20090115026A1 (en) Semiconductor device having through-silicon vias for high current,high frequency, and heat dissipation
KR20180114512A (ko) 반도체 장치
JP6238121B2 (ja) 半導体装置
KR20210028092A (ko) 패키지 구조체 및 그 제조 방법
JP2020013996A (ja) 半導体パッケージ
JP3732194B2 (ja) 半導体装置
WO2005124857A1 (ja) 半導体装置
TW201903991A (zh) 半導體裝置
CN111725146A (zh) 电子封装件及其制法
JP2018142586A (ja) 半導体装置
JP4806649B2 (ja) 半導体装置
KR20210031046A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US11482507B2 (en) Semiconductor package having molding member and heat dissipation member
JP2021022718A (ja) パッケージ構造及びその製造方法
JP4620994B2 (ja) 半導体装置
JP4862991B2 (ja) 半導体装置の製造方法
US20230245992A1 (en) Integrated circuit chip package that does not utilize a leadframe
US20230039094A1 (en) Semiconductor package and method of manufacturing semiconductor package
KR20070022000A (ko) 반도체 장치
CN117096124A (zh) 电子封装件及其电子结构
KR20190129635A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110815

R150 Certificate of patent or registration of utility model

Ref document number: 4806649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250