KR20070022000A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20070022000A
KR20070022000A KR1020067015680A KR20067015680A KR20070022000A KR 20070022000 A KR20070022000 A KR 20070022000A KR 1020067015680 A KR1020067015680 A KR 1020067015680A KR 20067015680 A KR20067015680 A KR 20067015680A KR 20070022000 A KR20070022000 A KR 20070022000A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
insulating film
functional
functional element
back surface
Prior art date
Application number
KR1020067015680A
Other languages
English (en)
Inventor
가즈마사 다니다
타다히로 모리후지
오사무 미야타
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Priority to KR1020067015680A priority Critical patent/KR20070022000A/ko
Publication of KR20070022000A publication Critical patent/KR20070022000A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 제1 기능 소자가 형성된 제1 기능면, 및 이 제1 기능면과는 반대측의 면인 제1 이면을 갖는 제1 반도체 칩과, 제2 기능 소자가 형성되고, 상기 제1 반도체 칩의 제1 기능면에 대향하는 대향 영역, 및 이 대향 영역 이외의 영역인 비대향 영역을 갖는 제2 기능면을 갖는 제2 반도체 칩과, 상기 제1 기능면과 상기 제2 기능면과의 대향부에 있어서, 상기 제1 기능 소자와 상기 제2 기능 소자를 전기적으로 접속하는 접속재와, 상기 제2 반도체 칩의 비대향 영역 및 상기 제1 반도체 칩의 제1 이면을 덮도록 연속하여 형성된 절연막과, 이 절연막의 표면에 형성되고 상기 제2 기능 소자에 전기적으로 접속된 재배선과, 상기 재배선을 덮는 보호 수지와, 상기 재배선으로부터 상기 보호 수지를 관통하여 입설된 외부 접속 단자를 포함하는 반도체 장치이다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 복수의 반도체 칩을 구비한 멀티 칩 모듈에 관한 것이다.
최근, 반도체 장치에 대하여 고밀도화 및 소형화가 요구되고 있다. 이와 같은 요구를 만족시키기 위한 반도체 장치로서 멀티 칩 모듈(MCM. 후술하는 특허 문헌 1 참조)이나 칩 스케일 패키지(chip scale package)(CSP. 후술하는 특허 문헌 2 참조)가 있다. 도 8은 멀티 칩 모듈 구조를 갖는 종래의 반도체 장치의 구조를 나타내는 도해적인 단면도이다.
이 반도체 장치(81)는 배선 기판(82), 그 위에 적층된 반도체 칩(83), 및 반도체 칩(83)의 위에 적층된 반도체 칩(84)을 구비하고 있다. 반도체 칩(83, 84)의 각 한 쪽 표면에는 기능 소자(83a, 84a)가 각각 형성되어 있다. 반도체 칩(83)은 기능 소자(83a)가 형성된 면이 배선 기판(82)과는 반대측에 향한, 이른바 페이스 업(face up)의 상태로 배선 기판(82)의 위에 접합되어 있다. 이 반도체 칩(83)의 위에, 반도체 칩(84)이 기능 소자(84a)를 반도체 칩(83)과는 반대측에 향한 페이스 업 자세로 접합되어 있다. 반도체 칩(83, 84)의 사이에는 층간 봉지(封止)재(86)가 개재되어 있다.
기능 소자(83a, 84a)가 형성된 면에 수직인 방향에서 보아, 반도체 칩(83)은 반도체 칩(84)보다 크고, 반도체 칩(83)의 반도체 칩(84)이 접합된 면의 주연부에는 반도체 칩(84)이 대향하고 있지 않는 영역이 존재하고 있다. 이 영역에는 기능 소자(83a)에 접속된 전극 패드(83b)가 형성되어 있다. 반도체 칩(84)의 기능 소자(84a)가 형성된 면의 주연부에는 기능 소자(84a)에 접속된 전극 패드(84b)가 형성되어 있다.
배선 기판(82)에 수직인 방향에서 보아, 배선 기판(82)은 반도체 칩(83)보다 크고, 배선 기판(82)의 반도체 칩(83)이 접합된 면의 주연부에는 반도체 칩(83)이 대향하고 있지 않는 영역이 존재하고 있다. 이 영역에는 도시하지 않는 전극 패드가 설치되어 있고, 이 전극 패드와 전극 패드(83b, 84b)는 본딩 와이어(87, 88)를 통하여 접속되어 있다.
반도체 칩(83, 84) 및 본딩 와이어(87, 88)는 몰드 수지(89)로 봉지되어 있다. 배선 기판(82)의 반도체 칩(83)이 접합된 면과는 반대측인 면에는 외부 접속 부재로서의 금속볼(ball)(85)이 설치되어 있다. 배선 기판(82)의 도시하지 않는 전극 패드는 배선 기판(82)의 표면이나 내부에서 재배선되고, 금속볼(85)에 접속되어 있다.
이 반도체 장치(81)는 금속볼(85)을 통하여 다른 배선 기판에 접합하는 것이 가능하다. 도 9는 칩 스케일 패키지 구조를 갖는 종래의 반도체 장치의 구조를 나타내는 도해적인 단면도이다.
이 반도체 장치(91)는 반도체 칩(92)을 구비하고 있다. 반도체 칩(92)의 한쪽 표면에는 기능 소자(92a)가 형성되어 있고, 기능 소자(92a)를 덮도록 절연 막(93)이 형성되어 있다. 절연막(93)의 소정의 부분에는 개구가 형성되어 있다.
절연막(93)의 위에는 소정의 패턴의 재배선(94)이 형성되어 있다. 재배선(94)는 절연막(93)의 개구를 통하여 기능 소자(92a)에 접속되어 있다. 재배선(94)의 소정의 부분에서부터는 기둥 형상의 외부 접속 단자(95)가 입설(立設, projecting)되어 있고, 외부 접속 단자(95)의 선단부에는 외부 접속 부재로서의 금속볼(96)이 접합되어 있다.
반도체 칩(92)의 기능 소자(92a)측의 면에는 절연막(93)이나 재배선(94)을 덮도록 보호 수지(97)가 설치되어 있다. 외부 접속 단자(95)는 보호 수지(97)를 관통하고 있다. 반도체 칩(92)의 측면과 보호 수지(97)의 측면과는 동일한 면으로 되어 있고(flush), 반도체 장치(91)의 외형은 보호 수지(97)에 의해 거의 직방체 형상으로 되어 있다. 따라서, 반도체 칩(92)에 수직인 방향에서 보아, 반도체 장치(91)의 크기는 반도체 칩(92)의 크기에 거의 일치한다.
이 반도체 장치(91)는 금속볼(96)을 통하여 배선 기판에 접합할 수 있다. 그러나, 상기 도 8의 반도체 장치(81)에서는 본딩 와이어(87, 88)의 접속 영역을 확보하기 위하여, 반도체 칩(83)보다 큰 배선 기판(82)을 필요로 한다. 이 때문에, 반도체 장치(81)(패키지)의 사이즈, 특히 배선 기판(82)에 평행한 방향의 사이즈가 반도체 칩(83, 84)에 대하여 커지게 된다. 이 때문에, 이 반도체 장치(81)의 다른 배선 기판에 대한 실장 면적이 커지게 된다.
배선 기판(82) 대신에 리드 프레임을 이용했을 경우(예를 들어, 후술하는 특허 문헌 3 참조)도 동일한 문제가 발생한다.
또, 상기 도 9의 반도체 장치(91)는 배선 기판을 갖지 않지만, 이와 같은 구조에서는 복수의 칩(반도체 칩(92))을 내장한 반도체 장치를 실현할 수 없다. 이 때문에, 배선 기판에 복수의 반도체 칩(92)을 실장하고자 하면, 배선 기판상에 복수의 반도체 장치(91)를 횡방향으로 늘어놓아 설치해야 하기 때문에, 결국 큰 실장 면적을 필요로 한다. 또한, 각 반도체 칩(92) 사이의 접속은 배선 기판을 개재하지 않을 수 없기 때문에, 배선 길이가 길어지고, 시스템 전체의 신호 처리의 고속화가 곤란하였다.
특허 문헌 1 : 일본 특개 20OO-270721호 공보
특허 문헌 2 : 일본 특개 2002-118224호 공보
특허 문헌 3 : 일본 특개 2002-9223호 공보
본 발명의 목적은 칩 사이즈의 크기를 갖고, 또한 멀티 칩 모듈인 반도체 장치를 제공하는 것이다.
본 발명의 다른 목적은 배선 길이를 단축할 수 있고, 또한 멀티 칩 모듈인 반도체 장치를 제공하는 것이다.
본 발명의 제1의 양상에 관한 반도체 장치는 제1 기능 소자가 형성된 제1 기능면, 및 이 제1 기능면과는 반대측의 면인 제1 이면을 갖는 제1 반도체 칩과, 제2 기능 소자가 형성되고, 상기 제1 반도체 칩의 제1 기능면에 대향하는 대향 영역, 및 이 대향 영역 이외의 영역인 비대향 영역을 갖는 제2 기능면을 갖는 제2 반도체 칩과, 상기 제1 기능면과 상기 제2 기능면과의 대향부에 있어서, 상기 제1 기능 소자와 상기 제2 기능 소자를 전기적으로 접속하는 접속재와, 상기 제2 반도체 칩의 비대향 영역 및 상기 제1 반도체 칩의 제1 이면을 덮도록 연속하여 형성된 절연막과, 이 절연막의 표면에 형성되고 상기 제2 기능 소자에 전기적으로 접속된 재배선과, 상기 재배선을 덮는 보호 수지와, 상기 재배선으로부터 상기 보호 수지를 관통하여 입설된 외부 접속 단자를 포함한다.
본 발명의 반도체 장치는 제1 및 제2 반도체 칩을 구비한 멀티 칩 모듈이다. 본 발명에 의하면, 제1 기능면과 제2 기능면이 대향된 상태로 제1 반도체 칩의 제1 기능 소자와 제2 반도체 칩의 제2 기능 소자가 전기적으로 접속되어 있다. 이 때문에, 단일의 반도체 칩을 갖는 반도체 장치를 복수개 배선 기판상에 실장했을 경우에 비해, 각 반도체 칩 사이의 배선 길이를 큰 폭으로 짧게 할 수 있고, 반도체 장치의 동작을 고속화할 수 있다.
제1 반도체 칩의 제1 기능 소자와 제2 반도체 칩의 제2 기능 소자를 전기적으로 접속하는 접속재는 예를 들어 제1 및 제2 기능면에 각각 형성된 범프(bump)(돌기 전극)가 접합된 것이어도 된다. 또, 접속재는 제1 및 제2 기능면의 한 쪽에만 형성된 범프가 다른 쪽의 기능면에 접합된 것이어도 된다. 이와 같은 접속재에 의해 제1 반도체 칩과 제2 반도체 칩과의 기계적인 접합을 달성할 수도 있다.
이 반도체 장치는 복수의 상기 제1 반도체 칩을 포함하고 있어도 되고, 이 경우 각 제1 반도체 칩이 그 제1 기능면을 제2 기능면에 대향되어서 제2 반도체 칩에 전기적으로 접속되어 있는 것으로 할 수 있다. 이 경우, 각 제1 반도체 칩의 제1 기능 소자와 제2 반도체 칩의 제2 기능 소자와의 배선 길이나, 제2 반도체 칩을 통한 제1 반도체 칩의 제1 기능 소자 상호간의 배선 길이는 제2 반도체 칩 내부의 복수의 제2 기능 소자 사이의 배선 길이와 동일하게 되기 때문에, 반도체 장치의 동작을 고속화할 수 있다.
이 반도체 장치는 외부 접속 단자를 통하여 배선 기판에 실장할 수 있다. 외부 접속 단자의 선단에는 금속볼 등의 외부 접속 부재가 접합되어 있어도 된다. 이 경우, 이 반도체 장치는 외부 접속 부재를 통하여 배선 기판에 실장할 수 있다.
제1 반도체 칩의 크기 및 배치는 제2 기능면에 수직인 방향에서 보아, 제1 반도체 칩이 제2 반도체 칩의 영역내에 거의 완전하게 포함되도록 되어 있는 것이 바람직하다. 이 경우, 이 반도체 장치의 배선 기판에 대한 실장 면적은 제2 기능면에 수직인 방향에서 본 제2 반도체 칩의 면적에 거의 동일하게 된다. 즉, 이 반도체 장치는 실장 면적에 대한 반도체 칩의 고밀도화를 도모할 수 있다.
절연막은 제2 반도체 칩의 비대향 영역으로부터 제1 반도체 칩의 제1 이면에 걸쳐서 연속하여 형성되어 있고, 재배선은 절연막의 표면상에서 임의의 위치에 임의의 배선 패턴으로 형성할 수 있다. 이 때문에, 외부 접속 단자의 크기나 인접하는 외부 접속 단자의 갭을 실장 정밀도에 악영향이 미칠 정도로 작게 하지 않는 한, 재배선위에 형성되는 외부 접속 단자의 수를 늘릴 수 있다.
절연막은 반도체 칩의 측면에도 형성되어 있어도 된다. 상기 절연막의 상기 재배선이 형성된 표면은 상기 비대향 영역상으로부터 상기 제1 반도체 칩 위에 걸치는 거의 평탄한 표면을 포함해도 된다.
이 구성에 의하면, 각 외부 접속 단자는 평탄한 절연막 표면상에 형성된 재배선으로부터 입설되어 있다. 한편, 이 반도체 장치는 외부 접속 단자의 선단을 통하여 배선 기판에 설치되므로, 각 외부 접속 단자의 선단은 거의 동일 평면상에 놓이게 된다. 따라서, 본 발명의 반도체 장치에서는 비대향 영역상에 형성된 외부 접속 단자와, 제1 반도체 칩 위에 형성된 외부 접속 단자를 거의 동일한 길이로 짧게 할 수 있다.
외부 접속 단자는 예를 들어 외부 접속 단자에 상당하는 부분에 개구를 갖는 보호 수지를 미리 형성하고, 도금에 의해 이 개구에 금속 재료를 공급하여 형성할 수 있다. 거의 동일한 길이로 짧게 설계된 외부 접속 단자는 단시간에 형성할 수 있다. 즉, 본 발명의 반도체 장치는 외부 접속 단자의 형성이 용이하다.
상기 재배선이 적어도 일부가 상기 제1 반도체 칩의 제1 이면에 전기적으로 접속되어 있어도 된다.
이 구성에 의하면, 제1 반도체 칩의 제1 이면에 전기적으로 접속된 재배선을 통하여 제1 반도체 칩의 제1 이면을 소정의 전위로 하고, 제1 반도체 칩의 제1 이면의 전위를 안정시킬 수 있다. 이로 인해, 제1 반도체 칩의 특성을 안정시킬 수 있다. 제1 반도체 칩의 제1 이면에 전기적으로 접속된 재배선은 접지되어도 된다.
본 발명의 반도체 장치는 상기 제1 반도체 칩의 제1 이면으로부터, 상기 보호 수지를 관통하여 입설된 방열(heat-sink) 단자를 추가로 포함해도 된다.
이 구성에 의하면, 제1 반도체 칩에서 발생한 열을, 방열 단자를 통하여 짧은 거리로 반도체 장치의 외부에 방산(放散)시킬 수 있다. 방열성을 향상시키기 위하여 복수의 방열 단자가 형성되어 있는 것이 바람직하다.
방열 단자는 예를 들어 외부 접속 단자와 동일한 재료로 이루어지는 것으로 할 수 있고, 이 경우 예를 들어 전해 도금에 의해 외부 접속 단자와 방열 단자를 일괄하여 형성할 수 있다.
제1 반도체 칩의 제1 이면과 방열 단자와의 사이에는 도전막이 형성되어 있어도 되고, 이 경우 도전막과 재배선은 동일한 재료로 이루어져 있어도 된다. 이 경우, 재배선과 도전막을 일괄하여 형성할 수 있다.
본 발명의 반도체 장치는 상기 제1 반도체 칩의 제1 이면과 상기 절연막 및 상기 방열 단자와의 사이에 형성된 도전성 재료의 확산 방지막을 추가로 포함해도 된다.
이 구성에 의하면, 확산 방지막은 제1 반도체 칩의 제1 이면과 절연막과의 사이, 즉 절연막 아래에 형성되어 있다. 따라서, 이 반도체 장치의 제조 공정에 있어서, 제1 반도체 칩의 제1 이면에 확산 방지막을 형성한 후, 이 확산 방지막 위에, 소정의 위치에 개구를 갖는 절연막을 형성하고, 이 개구를 통하여 제1 반도체 칩의 제1 이면에 접속된 방열 단자를 형성할 수 있다.
제1 반도체 칩의 제1 이면에, 미리 확산 방지막을 형성하는 일 없이 절연막을 형성하고, 그 후 절연막의 개구내에 노출한 제1 반도체 칩의 제1 이면에 확산 방지막을 형성하는 경우, 제1 반도체 칩의 제1 이면의 노출부를 완전하게 덮도록 한 확산 방지막을 형성할 수 없는 일이 있다. 이 경우, 예를 들어 절연막의 개구의 내벽면 근방 등에 있어서 확산 방지막에 구멍이 생겨서, 확산 방지막 위에 금속으로 이루어지는 방열 단자를 형성하면, 방열 단자를 구성하는 금속 원자가 확산 방지막의 구멍을 통하여 제1 반도체 칩에 확산하는 일이 있다. 이 경우, 제1 반도체 칩의 특성이 변동한다.
한편, 본 발명의 반도체 장치는 그 제조 공정에 있어서 절연막을 형성하기 전에 제1 반도체 칩의 제1 이면(바람직하게는 제1 이면 전역)에 확산 방지막을 형성할 수 있으므로, 구멍이 없는 확산 방지막을 형성할 수 있고, 확산 방지막으로 제1 반도체 칩의 제1 이면을 완전하게 덮을 수 있다. 따라서, 방열 단자를 구성하는 금속 원자가 제1 반도체 칩에 확산하고, 제1 반도체 칩의 특성이 변동하는 것을 억제할 수 있다.
확산 방지막은 예를 들어 공지된 UBM(Under Bump Metal)와 동일한 재료로 이루어지는 것으로 할 수 있다.
제1 반도체 칩의 제1 이면에 형성된 확산 방지막과 방열 단자와의 사이에는 재배선과 동일한 재료로 이루어지는 도전막이 형성되어 있어도 된다. 이 경우, 확산 방지막에 의해 도전막을 구성하는 원자(금속 원자)가 제1 반도체 칩에 확산하는 것을 억제(방지)할 수 있다.
본 발명의 반도체 장치는 상기 제1 반도체 칩의 제1 이면과 상기 절연막 및 상기 재배선과의 사이에 형성된 도전성 재료의 확산 방지막을 추가로 포함해도 된다.
이 구성에 의하면, 확산 방지막은 제1 반도체 칩의 제1 이면과 절연막과의 사이, 즉 절연막 아래에 형성되어 있다. 따라서, 이 반도체 장치의 제조 공정에 있어서, 제1 반도체 칩의 제1 이면에 확산 방지막을 형성한 후, 이 확산 방지막 위에 소정의 위치에 개구를 갖는 절연막을 형성하고, 이 개구를 통하여 제1 반도체 칩의 제1 이면에 접속된 재배선을 형성할 수 있다.
확산 방지막을 절연막 형성 전에 형성함으로써 구멍이 없는 확산 방지막을 형성할 수 있고, 확산 방지막으로 제1 반도체 칩의 제1 이면을 완전하게 덮을 수 있다. 따라서, 재배선을 구성하는 원자(금속 원자)가 제1 반도체 칩에 확산하고, 제1 반도체 칩의 특성이 변동하는 것을 억제할 수 있다.
확산 방지막은 예를 들어 공지된 UBM과 동일한 재료로 이루어지는 것으로 하는 것이 가능하다.
본 발명의 반도체 장치는 상기 제2 반도체 칩에 있어서, 상기 제2 기능면은 반대측의 면인 제2 이면에 형성된 이면 보호막을 추가로 포함해도 된다.
이 구성에 의하면, 이면 보호막에 의해 제2 반도체 칩의 제2 이면을 기계적 및 전기적으로 보호할 수 있다.
이면 보호막이 형성되어 있지 않은 경우, 제2 반도체 칩의 한 쪽 표면(기능면)측에 절연막이나 보호 수지 등이 형성되어 있는 것으로, 제2 반도체 칩의 두께 방향에 관하여 응력(stress) 밸런스가 유지되지 않고, 제2 반도체 칩에 휘어짐(warp)이 생기는 일이 있다. 본 발명의 반도체 장치는 제2 반도체 칩의 다른 쪽 표면측(이면측)에 이면 보호막이 형성되어 있는 것으로, 제2 반도체 칩의 두께 방향에 관한 응력 밸런스를 유지하고, 제2 반도체 칩에 휘어짐이 생기는 것을 경감(방지)시킬 수 있다.
이면 보호막은 예를 들어 수지로 이루어지는 것으로 할 수 있다. 본 발명의 반도체 장치는 상기 제2 반도체 칩의 비대향 영역으로부터 상기 절연막을 관통하여 입설되고, 상기 제2 기능 소자와 상기 재배선을 전기적으로 접속하는 비아(via) 도체를 추가로 포함해도 된다.
이 구성의 반도체 장치를 제조할 때, 절연막의 형성에 앞서, 제2 반도체 칩의 비대향 영역으로부터 돌출하도록 비아 도체를 형성할 수 있다. 그 후, 비아 도체를 관통시키도록 절연막을 형성하고, 재배선을 이 비아 도체에 전기적으로 접속하도록 형성할 수 있다.
이와 같은 비아 도체를 형성하지 않는 경우, 절연막을 형성한 후 이 절연막에 재배선 등을 배설하기 위한 개구를 형성해야 하지만, 본 발명에 의하면 이와 같은 개구를 형성하는 공정을 생략할 수 있다.
본 발명의 제2의 양상에 관한 반도체 장치는 한 쪽 표면에 기능 소자가 형성된 반도체 칩과, 이 반도체 칩의 상기 기능 소자가 형성된 면과는 반대측의 면인 이면을 덮는 절연막과, 이 절연막에 형성된 개구를 통하여 상기 반도체 칩의 이면에 전기적으로 접속된 도전 부재와, 상기 반도체 칩의 이면과 상기 절연막 및 상기 도전 부재와의 사이에 형성된 확산 방지막을 포함한다.
본 발명에 의하면, 도전 부재를 통하여 반도체 칩의 이면을 소정의 전위로 할 수 있다. 이로 인해, 반도체 칩의 이면의 전위를 안정시키는 것이 가능하고, 반도체 칩의 특성을 안정시킬 수 있다. 도전 부재는 예를 들어 접지되어도 된다.
확산 방지막은 반도체 칩의 이면과 절연막과의 사이, 즉 절연막 아래에 형성되어 있다. 따라서, 이 반도체 장치의 제조 공정에 있어서, 반도체 칩의 이면에 형성된 확산 방지막 위에 소정의 위치에 개구를 갖는 절연막을 형성한 후, 이 개구를 통하여 반도체 칩의 이면에 전기적으로 접속된 도전 부재를 형성할 수 있다.
절연막 형성 전에 확산 방지막을 형성함으로써, 반도체 칩의 이면을 완전하게 덮는 확산 방지막을 형성할 수 있으므로, 이 확산 방지막에 의해, 도전 부재를 구성하는 원자(금속 원자)가 반도체 칩에 확산하여, 반도체 칩의 특성이 변동하는 것을 억제할 수 있다.
이 반도체 장치는 한 쪽 표면에 기능 소자가 형성된 반도체 칩의 상기 기능 소자가 형성된 면과는 반대측의 면인 이면(바람직하게는 이면 전역)에 도전성 재료의 확산 방지막을 형성하는 공정과, 상기 확산 방지막 위에 상기 확산 방지막을 노출시키는 개구를 갖는 절연막을 형성하는 공정과, 상기 절연막의 개구를 통하여 상기 반도체 칩의 이면에 전기적으로 접속된 도전 부재를 형성하는 공정을 포함하는 반도체 장치의 제조 방법에 의해 제조할 수 있다.
본 발명에 있어서의 상술한, 또는 다른 목적, 특징 및 효과는 첨부한 도면을 참조하여 후술하는 실시 형태의 설명에 의해 밝혀진다.
도 1은 본 발명의 제1의 실시 형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 2는 본 발명의 제2의 실시 형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 3은 본 발명의 제3의 실시 형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 4는 본 발명의 제4의 실시 형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 5는 도 4에 나타내는 반도체 장치에 있어서 제1 반도체 칩의 이면과 방열 단자와의 접합부를 확대하여 나타내는 도해적인 단면도.
도 6은 본 발명의 제(5)의 실시 형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 7은 본 발명의 제6의 실시 형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 8은 멀티 칩 모듈 구조를 갖는 종래의 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 9는 칩 스케일 패키지 구조를 갖는 종래의 반도체 장치의 구조를 나타내는 도해적인 단면도.
도 1은 본 발명의 제1의 실시 형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도이다.
이 반도체 장치(1)는 이른바 칩 스케일 패키지(CSP)인 동시에, 반도체 칩(2, 3)을 구비한 멀티 칩 모듈이다.
제1 반도체 칩(3)은 제1 기능 소자(3a)가 형성된 제1 기능면(3F) 및 제1 기능면(3F)과는 반대측의 면인 이면(3R)를 갖고 있다. 또, 제2 반도체 칩(2)은 제2 기능 소자(2a)가 형성된 제2 기능면(2F)를 갖고 있다. 제1 기능 소자(3a)나 제2 기능 소자(2a)는 예를 들어 트랜지스터이어도 된다. 제1 반도체 칩(3)과 제2 반도체 칩(2)은 제1 기능면(3F)과 제2 기능면(2F)이 대향하도록, 근소한 간격을 두어서 거의 평행하게 배치되어 있다.
제1 기능 소자(3a)와 제2 기능 소자(2a)는 제1 반도체 칩(3)(제1 기능면(3F))과 제2 반도체 칩(2)(제2 기능면(2F))과의 대향부에 배치된 접속재(4)를 통하여 전기적으로 접속되어 있다. 접속재(4)는 예를 들어 제1 기능면(3F)의 소정의 위치에 형성된 범프(돌기 전극)와 제2 기능면(2F)의 소정의 위치에 형성된 범프가 접합된 것이어도 된다. 또, 접속재(4)는 제1 및 제2 기능면(3F, 2F)의 한 쪽에만 형성된 범프가 다른 쪽의 기능면(2F, 3F)에 접합된 것이어도 된다. 이와 같은 접속재(4)에 의해, 제1 반도체 칩(3)과 제2 반도체 칩(2)과의 기계적인 접합을 달성할 수도 있다.
제1 반도체 칩(3)과 제2 반도체 칩(2)과의 간격에는 층간 봉지제(언더필(under-fill)(5)가 충전되어 있다.
제2 기능면(2F)에 수직인 방향에서 보아, 제1 반도체 칩(3)은 제2 반도체 칩(2)보다 작고, 또한 제2 반도체 칩(2)의 영역내에 완전하게 포함된다. 제1 반도체 칩(3)은 제2 반도체 칩(2)의 제2 기능면(2F)의 거의 중앙부에 배치되어 있다. 이 때문에, 제2 기능면(2F)의 주연부에는 제1 반도체 칩(3)이 대향하고 있지 않는 영역(이하, 「비대향 영역」이라고 함)(7)이 존재하고 있다.
제2 기능 소자(2a)는 제1 반도체 칩(3)이 대향하고 있는 영역으로부터 비대 향 영역(7)에 걸쳐서 형성되어 있다.
비대향 영역(7)에 있어서의 제2 기능 소자(2a)의 형성 영역, 층간 봉지제(5)의 단면, 및 제1 반도체 칩(3)의 측면 및 이면(3R)을 덮도록, 절연막(8)이 연속하여 형성되어 있다. 절연막(8)는 예를 들어 폴리이미드, 폴리벤즈옥사졸(polybenzoxazole), 에폭시, 산화 규소, 질화 규소로 이루어진다. 절연막(8)은 거의 일정한 두께를 갖고 있다.
절연막(8)의 위에는 소정의 패턴을 갖는 재배선(9)이 형성되어 있다. 재배선(9)은 비대향 영역(7)상의 절연막(8) 및 제1 반도체 칩(3)상의 절연막(8)의 위에 형성되어 있다. 비대향 영역(7)상의 절연막(8)에는 개구(8a)가 형성되어 있고, 이 개구(8a)내에는 제2 기능 소자(2a)의 소정의 영역상에 설치된 도시하지 않는 전극 패드가 나타나 있다. 재배선(9)은 절연막(8)의 개구(8a)를 통하여 제2 기능 소자(2a)상의 전극 패드에 전기적으로 접속되어 있다.
제2 기능 소자(2a)상의 전극 패드와 재배선(9)은 다른 재료로 이루어져 있어도 되고, 예를 들어 전극 패드가 알루미늄(Al)으로 이루어지고, 재배선(9)이 동 (Cu)으로 이루어져 있어도 된다. 이 경우, 제2 기능 소자(2a)상의 전극 패드와 재배선(9)과의 사이에는 UBM(Under Bump Metal)층(도시하지 않음)이 개재되어 있는 것이 바람직하다. 또, 제2 기능 소자(2a)상의 전극 패드와 재배선(9)은 동종의 재료로 이루어져 있어도 된다.
제2 반도체 칩(2)의 제2 기능면(2F)측에서 절연막(8) 및 재배선(9)을 덮도록 보호 수지(12)가 설치되어 있다. 제2 반도체 칩(2)의 측면과 보호 수지(12)의 측면 은 거의 동일한 면으로 되어 있고, 반도체 장치(1)의 외형은 보호 수지(12)에 의해 거의 직방체 형상으로 되어 있다.
재배선(9)에 있어서, 비대향 영역(7)상에 형성되어 있는 부분 및 제1 반도체 칩(3)상에 형성되어 있는 부분의 소정 위치에서부터는 보호 수지(12)를 관통하여 각각 금속으로 이루어지는 복수의 외부 접속 단자(10)가 입설되어 있다. 외부 접속 단자(10)는 금속(예를 들어 동, 니켈(Ni), 금(Au), 텅스텐(W))으로 이루어지고, 기둥 형상의 외형(예를 들어 원주 형상, 사각기둥 형상)을 갖는다.
각 외부 접속 단자(10)의 선단은 거의 동일한 평면상에 놓는다. 외부 접속 단자(10)와 금속볼(11)과의 접합 계면은 보호 수지(12)의 표면과 거의 동일 평면상에 있다. 즉, 재배선(9)의 비대향 영역(7)상에 있는 부분으로부터 입설된 외부 접속 단자(10)는 재배선(9)의 제1 반도체 칩(3)상에 있는 부분으로부터 입설된 외부 접속 단자(10)보다 길다. 각 외부 접속 단자(10)의 선단에는 외부 접속 부재로서의 금속볼(11)이 접합되어 있다. 이 반도체 장치(1)는 금속볼(11)을 통하여 배선 기판에 실장 가능하다.
이상과 같이, 이 반도체 칩(1)은 제2 기능면(2F)에 수직인 방향에서 보아, 최대의 칩인 제2 반도체 칩(2)과 거의 동일한 크기를 갖고 있고, 배선 기판상에서의 실장 면적은 작다. 즉, 이 반도체 장치(1)는 실장 면적에 대한 제1 및 제2 반도체 칩(3, 2)의 고밀도화가 도모되고 있다.
제1 및 제2 기능면(3F, 2F)이 대향되고, 제1 기능 소자(3a)와 제2 기능 소자(2a)가 페이스-투-페이스(face-to-face)로 접속되어 있는 것으로, 이 반도체 장 치(1)는 복수의 종래의 반도체 장치(91)(도 9 참조)를 배선 기판상에 실장된 경우나, 종래의 반도체 장치(81)(도 8 참조)에 비해, 각 칩(제1 및 제2 반도체 칩(3, 2)의 제1 기능 소자(3a)와 제2 기능 소자(2a)와의 사이의 배선 길이는 짧다. 이 때문에, 반도체 장치(1)의 동작을 고속화할 수 있다.
또, 재배선(9)은 절연막(8)의 표면상에서 임의의 위치에, 임의의 배선 패턴으로 형성할 수 있다. 이 때문에, 외부 접속 단자(10)의 크기나 인접하는 외부 접속 단자(10)의 갭을 실장 정밀도에 악영향이 미칠 정도로 작게 하지 않는 한, 재배선(9)상에 형성되는 외부 접속 단자(10)의 수를 늘릴 수 있다.
이 반도체 장치(1)는 예를 들어 웨이퍼 레벨로 제조할 수 있고, 제2 반도체 칩(2)에 상당하는 영역이 복수개 조밀하게 형성된 큰 기판(예를 들어, 반도체 웨이퍼)상에서, 기판에의 제1 반도체 칩(3)의 접합, 기판과 제1 반도체 칩(3)과의 간격에의 층간 봉지제(5)의 충전, 절연막(8)의 형성, 재배선(9)의 형성, 보호 수지(12)의 형성, 외부 접속 단자(10)의 형성, 및 외부 접속 단자(10)에의 금속볼(11)의 접합을 차례로, 각 제2 반도체 칩(2)에 상당하는 영역에 대하여 일괄하여 실시한 후, 이 기판을 보호 수지(12)와 함께 제2 반도체 칩(2)의 조각으로 자르는 것으로 제조할 수 있다.
절연막(8)의 형성은 예를 들어 기판에 제1 반도체 칩(3)을 접합하고, 층간 봉지제(5)를 충전한 후, 저점도의 수지를 스핀 코트(spin coating)에 의해, 기판(제2 반도체 칩(2))의 비대향 영역(7) 및 제1 반도체 칩(3)의 측면 및 이면(3R)에 도포하고, 이 수지를 경화시키는 것으로 형성할 수 있다. 절연막(8)은 감광성 수지 를 이용하여 형성할 수 있다. 이 경우, 액상의 감광성 수지를, 제1 반도체 칩(3)이 접합되며 층간 봉지제(5)가 충전된 기판의 전(全)면에 도포한 후, 노광 및 현상하고, 개구(8a)를 갖는 소정 패턴의 절연막(8)을 형성할 수 있다.
외부 접속 단자(10)는 예를 들어 절연막(8)까지가 형성된 기판의 절연막(8) 측의 면에, 전면에 보호 수지(12)를 형성하고, 외부 접속 단자(10)에 대응하는 부분의 보호 수지(12)를 제거하여 개구를 형성하고, 또한 기판의 보호 수지(12)가 형성된 면의 전면(개구내를 포함)에 시드(seed)층을 형성한 후, 이 시드층을 통한 전해 도금에 의해, 이 개구내를 채우도록 금속 재료를 공급함으로써 형성할 수 있다.
도 2는 본 발명의 제2의 실시 형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도이다. 도 2에 있어서, 도 1에 나타나는 각 부에 대응하는 부분에는 도 1과 동일한 참조 부호를 부여하여 설명을 생략한다.
이 반도체 장치(21)는 도 1의 절연막(8) 대신에 절연막(22)을 구비하고 있다. 절연막(22)은 비대향 영역(7)상부터 제1 반도체 칩(3)상에 걸쳐서 형성되어 있고, 제1 반도체 칩(3)상의 부분에 비해 비대향 영역(7)상의 부분에 두껍게 형성되어 있다. 이로 인해, 절연막(22)의 재배선(9)이 형성된 표면은 비대향 영역(7)상부터 제1 반도체 칩(3)상에 걸치는 거의 평탄한 표면을 갖고 있다. 이 때문에, 복수의 외부 접속 단자(10)의 길이는 거의 동일하게 되어 있다.
재배선(9)은 절연막(22)에 형성된 개구(22a)를 통하여 제2 기능 소자(2a)상의 전극 패드에 접속되어 있다. 개구(22a)내에 있어서, 재배선(9)은 개구(22a)의 내벽면을 따라서 형성되어 있고, 개구(22a)의 안쪽의 영역은 보호 수지(12)로 채워 져 있다. 짧은 외부 접속 단자(10)를 형성하는 경우, 외부 접속 단자(10)에 대응하는 보호 수지(12)의 개구는 얕아지므로, 이 개구를 단시간에 금속 재료로 채워서 외부 접속 단자(10)를 형성할 수 있다.
또, 형성하는 각 외부 접속 단자(10)의 길이가 거의 동일하기 때문에, 예를 들어 상술한 바와 같이 도금에 의해 공급되는 금속 재료는 보호 수지(12)에 형성된 각 개구를 거의 동시에 채운다. 이 때문에, 금속 재료가 개구로부터 거의 넘쳐 나오지 않는 상태로 도금을 종료하는 것이다. 즉, 보호 수지(12)의 개구로부터 넘쳐 나온 금속 재료를 제거하는 공정을, 생략하거나 또는 단시간에 종료할 수 있다. 따라서, 이 반도체 장치(21)의 외부 접속 단자(10)는 용이하게 형성할 수 있다.
도 3은 본 발명의 제3의 실시 형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도이다. 도 3에 있어서, 도 1 및 도 2에 나타내는 각 부에 대응하는 부분에는 도 1 및 도 2와 동일한 참조 부호를 부여하여 설명을 생략한다.
이 반도체 장치(31)는 재배선(9) 대신에, 절연막(22)의 개구(22a)를 통하여 제2 기능 소자(2a)에 접속된 재배선(32A)과, 절연막(22)의 개구(22a)를 통하여 제2 기능 소자(2a)에 접속되고, 또한 제1 반도체체 칩(3)의 이면(3R)에 접속된 재배선(32B)을 포함하고 있다.
제1 반도체 칩(3) 이면(3R)의 중앙부는 절연막(8)으로 덮이지 않고, 이 영역은 재배선(32B)으로 덮여 있다. 금속볼(11)의 일부는 도 3의 단면 외의 외부 접속 단자(10)을 통하여 재배선(32A) 또는 재배선(32B)에 접속되어 있다.
이상과 같은 구성에 의해, 일부의 외부 접속 단자(10)는 재배선(32B)을 통하 여 제1 반도체 칩(3)의 이면(3R)에 전기적으로 접속되어 있다. 이 외부 접속 단자(10)를 통하여 제1 반도체 칩(3)의 이면(3R)을 소정의 전위로 할 수 있고, 제1 반도체 칩(3)의 이면(3R)의 전위를 고정할 수 있다. 이로 인해, 제1 반도체 칩(3)의 동작 특성이 안정된다.
재배선(32B)을 통하여 제1 반도체 칩(3)의 이면(3R)에 전기적으로 접속된 외부 접속 단자(10)는 접지(그라운드)용의 단자이어도 된다. 이 경우, 제1 반도체 칩(3)의 이면(3R)을 접지하여 그 전위를 고정할 수 있다.
도 4는 본 발명의 제4의 실시 형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도이다. 도 4에 있어서, 도 1 내지 도 3에 나타내는 각 부에 대응하는 부분에는 도 1 내지 도 3과 동일한 참조 부호를 부여하여 설명을 생략한다.
이 반도체 장치(41)에서는 제1 반도체 칩(3)의 이면(3R)의 대부분은 절연막(22)으로 덮여 있다. 이 절연막(22)의 제1 반도체 칩(3)을 덮고 있는 부분에는 외부 접속 단자(10)보다 조금 작은 폭을 갖는 개구가 형성되어 있다. 이 개구를 통하여 방열용 및 제1 반도체 칩(3) 이면(3R)의 전위 고정용의 외부 접속 단자(이하, 「방열 단자」라고 함)(42)가 제1 반도체 칩(3)의 이면(3R)에 접속되어 있다. 방열 단자(42)는 외부 접속 단자(10)과 동일한 크기 및 형상을 갖는다. 방열 단자(42)는 외부 접속 단자(10)와 동일한 재료(금속)로 이루어진다. 방열 단자(42)의 선단에는 금속볼(11)이 접합되어 있다.
제1 반도체 칩(3)의 이면(3R)과 방열 단자(42)와의 사이에는 재배선(32A)과 동일한 재료로 이루어지고, 재배선(32A)과 거의 동일한 두께를 갖는 도전막(44)이 개재되어 있다. 방열 단자(42)는 예를 들어 접지(그라운드)용의 단자로 할 수 있다. 방열 단자(42)를 통하여 제1 반도체 칩(3)의 이면(3R)을 접지함으로써, 제1 반도체 칩(3)의 이면(3R)의 전위가 고정되고, 제1 반도체 칩(3)의 동작 특성이 안정된다.
제3의 실시 형태에 관한 반도체 장치(31)(도 3 참조)에서는 제1 반도체 칩(3)의 이면(3R)에 접속된 재배선(32B)은 비대향 영역(7)상에 연설(延設)되고, 외부 접속 단자(10)는 재배선(32B)의 이 연설부에 접합되어 있다. 이것에 대하여, 제4의 실시 형태에 관한 반도체 장치(41)에서는 제1 반도체 칩(3)의 이면(3R)상에 도전막(44)을 사이에 두고 방열 단자(42)가 근접하여 접합되어 있다. 이 때문에, 반도체 장치(41)는 제1 반도체 칩(3)에서 발생한 열을, 방열 단자(42)를 통하여 짧은 거리로 효율적으로 반도체 장치(41)의 외부에 방산시킬 수 있다.
제1 반도체 칩(3)의 이면(3R)에는 1 개의 방열 단자(42) 및 금속볼(11)이 접속되어 있어도 되고, 이 경우로에도 제1 반도체 칩(3)의 이면(3R)의 전위 고정(접지) 및 제1 반도체 칩(3)에서 발생한 열의 방산을 할 수 있다. 그러나, 도 4에 나타내는 바와 같이 제1 반도체 칩(3)의 이면(3R)에 복수의 방열 단자(42) 및 금속볼(11)이 접합되어 있으면, 제1 반도체 칩(3)으로부터의 열을 보다 효율적으로 방산시킬 수 있다.
도 5는 제1 반도체 칩(3)의 이면(3R)과 방열 단자(42)와의 접합부를 확대하여 나타내는 도해적인 단면도이다. 제1 반도체 칩(3)의 이면(3R) 전면에 걸쳐서 도전성 재료의 확산 방지막(45)이 형성되어 있다. 확산 방지막(45)은 제1 반도체 칩(3)의 이면(3R)과 절연막(22) 및 방열 단자(42)(도전막(44))와의 사이에 형성되어 있다. 확산 방지막(45)은 제1 반도체 칩(3)의 측면에도 형성되어 있어도 된다.
확산 방지막(45)은 방열 단자(42)나 도전막(44)을 구성하는 금속 원자가 제1 반도체 칩(3)안으로 확산하는 것을 방지(억제)할 수 있는 재료, 예를 들어 공지된 UBM(Under Bump Metal)와 동일한 재료(예를 들어 티탄(Ti), 티탄 텅스텐(TiW), 니켈, 질화 티탄(TiN), 질화 탄탈(TaN))로 이루어진다.
반도체 장치(41)를 제조하는데는 예를 들어 먼저, 복수의 제2 반도체 칩(2)에 대응하는 영역이 조밀하게 형성된 기판상에 제1 반도체 칩(3)을 접합하는 공정까지를, 제1의 실시 형태의 반도체 장치(1)의 제조 방법과 동일하게 실시한다. 다음에, 해당 기판의 제1 반도체 칩(3)이 접합된 측의 면의 전면에 확산 방지막(45)을 형성하고, 또한 확산 방지막(45)에 있어서 제1 반도체 칩(3)의 이면(3R)(및 측면)상 이외의 부분을 제거한다.
그 후, 소정의 개구(22b)(도 5 참조)를 갖는 절연막(22)을 형성하고, 이 개구(22b)내에 노출한 제1 반도체 칩(3)의 이면(3R)(확산 방지막(45))을 포함하는 소정 패턴의 영역에 도전막(44)을 형성함으로써, 도 4 및 도 5에 나타내는 구조를 갖는 반도체 장치(41)를 제조할 수 있다.
확산 방지막(45)을, 절연막(22) 형성 이전이 아니라, 절연막(22) 형성 이후에 형성하고자 하면, 개구(22b)내에 있어서 절연막(22)의 내벽면 근방에서 확산 방지막이 제1 반도체 칩(3)의 이면(3R)을 완전하게 덮을(커버리지(coverage)함) 수 없어서 확산 방지막에 구멍이 형성되는 일이 있다.
한편, 절연막(22) 형성 이전의 제1 반도체 칩(93)의 이면(3R)은 평탄하므로, 이 이면(3R)의 위에 구멍 없이 이면(3R)을 완전하게 덮는 확산 방지막(45)을 형성할 수 있다. 이와 같은 확산 방지막(45)에 의해, 방열 단자(42)나 도전막(44)을 구성하는 금속 원자가 제1 반도체 칩(3)에 확산하는 것을 방지(억제)할 수 있다.
도 6은 본 발명의 제(5)의 실시 형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도이다. 도 6에 있어서, 도 1 내지 도 4에 나타내는 각 부에 대응하는 부분에는 도 1 내지 도 4와 동일한 참조 부호를 부여하여 설명을 생략한다.
이 반도체 장치(61)에서는 제2 반도체 칩(2)에 있어서, 제2 기능면(2F)과 반대측의 면인 이면(2R)에 이면 보호막(62)이 형성되어 있다. 이면 보호막(62)에 의해, 제2 반도체 칩(2)의 이면(2R)을 기계적 및 전기적으로 보호할 수 있다.
제2의 실시 형태의 반도체 장치(21)(도 2 참조)와 같이, 이면 보호막(62)이 형성되지 않은 경우, 제2 반도체 칩(2)의 한 쪽 표면(제2 기능면(2F))측에 절연막(22)이나 보호 수지(12) 등이 형성됨으로써, 제2 반도체 칩(2)의 두께 방향에 관하여 응력 밸런스가 유지되지 않고, 제2 반도체 칩(2)에 휘어짐이 생기는 일이 있다. 이 반도체 장치(61)에서는 제2 반도체 칩(2)의 다른 쪽 표면(이면(2R))에 이면 보호막(62)이 형성됨으로써, 제2 반도체 칩(2)의 두께 방향에 관한 응력 밸런스가 유지되고, 제2 반도체 칩(2)의 휘어짐을 경감(방지)할 수 있다.
이면 보호막(62)은 예를 들어 수지(예를 들어, 폴리이미드, 폴리이미드아미드, 에폭시)로 이루어지는 것으로 할 수 있다.
도 7은 본 발명의 제6의 실시 형태에 관한 반도체 장치의 구조를 나타내는 도해적인 단면도이다. 도 7에 있어서, 도 1 내지 도 4에 나타내는 각 부에 대응하는 부분에는 도 1 내지 도 4와 동일한 참조 부호를 부여하여 설명을 생략한다.
이 반도체 장치(71)의 절연막(22)에 형성된 개구(22a)내는 비아 도체(72)로 채워져 있다. 제2 반도체 칩(2)의 제2 기능 소자(2a)와 재배선(9)은 비아 도체(72)를 통하여 전기적으로 접속되어 있다.
이 반도체 장치(71)를 제조할 때, 절연막(22)의 형성에 앞서, 제2 반도체 칩(2)의 제2 기능면(2F)으로부터 돌출하도록 비아 도체(72)를 형성할 수 있다. 그 후, 비아 도체(72)를 관통시키도록 절연막(22)을 형성하고, 이 비아 도체(72)에 전기적으로 접속된 재배선(9)을 형성할 수 있다.
이와 같은 비아 도체(72)를 갖지 않는 반도체 장치, 예를 들어 제2의 실시 형태의 반도체 장치(21)(도 2 참조)를 제조하는 경우, 절연막(22)을 형성한 후, 이 절연막(22)에 재배선(9)을 배설하기 위한 개구를 형성(패터닝)해야 하지만, 반도체 장치(71)의 제조 공정에서는 이와 같은 개구를 형성하는 공정을 생략할 수 있다.
또, 비아 도체(72)를 구성하는 재료와 재배선(9)을 구성하는 재료를 개별적으로 선택할 수 있다.
본 발명의 실시 형태의 설명은 상술한 바와 같으나, 본 발명은 다른 형태에서도 실시할 수 있다. 예를 들어, 본 발명의 반도체 장치는 복수의 제1 반도체 칩(3)을 구비하고 있어도 된다. 이 경우, 각 제1 반도체 칩(3)이 그 제1 기능면(3F)을 제2 반도체 칩(2)의 제2 기능면(2F)에 대향되어서 제2 반도체 칩(2)에 전기적으로 접속되어 있는 것으로 할 수 있다. 이 경우, 각 제1 반도체 칩(3)의 제1 기능 소자(3a)와 제2 반도체 칩(2)의 제2 기능 소자(2a)와의 배선 길이나, 각 제1 반도체 칩(3)의 제1 기능 소자(3a)상호간의 배선 길이는 제2 반도체 칩(2) 내부의 복수의 제2 기능 소자(2a)와의 사이의 배선 길이와 동일하게 되기 때문에, 이 반도체 장치의 동작을 고속화할 수 있다.
제3의 실시 형태의 반도체 장치(31)(도 3 참조)에 있어서, 제1 반도체 칩(3)의 이면(3R)과 절연막(22) 및 재배선(32B)과의 사이에, 제4의 실시 형태의 반도체 장치(41)의 확산 방지막(45)(도 5 참조)과 동일한 확산 방지막이 형성되어 있어도 된다. 이 경우, 이 확산 방지막에 의해, 재배선(32B)을 구성하는 금속 원자가 제1 반도체 칩(3)에 확산하는 것을 방지(억제)할 수 있다.
제1의 실시 형태의 반도체 장치(1)에 있어서, 개구(8a)내에는 재배선(9)이 형성되어 있으나, 개구(8a)내는 비아 도체(72)(도 7 참조)보다 짧은(비대향 영역(7)에 있어서의 절연막(8)의 두께와 동일한 정도의 높이의) 비아 도체로 채워져 있어도 된다. 이 경우, 이 비아 도체는 접속재(4) 또는 접속재(4)를 형성하기 위한 범프와 동시에 형성해도 된다.
본 발명의 실시 형태에 대해 상세하게 설명하였으나, 이들은 본 발명의 기술적 내용을 분명히 하기 위해서 이용된 구체적인 예에 지나지 않으며, 본 발명은 이러한 구체적인 예로 한정하여 해석되어야 하는 것이 아니고, 상기 발명의 정신 및 범위는 첨부한 청구의 범위에 의해서만 한정된다.
이 출원은 2004 년 6 월 16 일에 일본 특허청에 제출된 특원 2004-178756에 대응하고 있으며, 이 출원의 전개시는 여기에 인용에 의해 조성되는 것으로 한다.
본 발명에 의하면, 복수의 반도체 칩을 구비한 멀티 칩 모듈을 제공할 수 있다.

Claims (9)

  1. 제1 기능 소자가 형성된 제1 기능면, 및 상기 제1 기능면과는 반대측의 면인 제1 이면을 갖는 제1 반도체 칩과,
    제2 기능 소자가 형성되고, 상기 제1 반도체 칩의 제1 기능면에 대향하는 대향 영역, 및 상기 대향 영역 이외의 영역인 비대향 영역을 갖는 제2 기능면을 갖는 제2 반도체 칩과,
    상기 제1 기능면과 상기 제2 기능면과의 대향부에 있어서, 상기 제1 기능 소자와 상기 제2 기능 소자를 전기적으로 접속하는 접속재와,
    상기 제2 반도체 칩의 비대향 영역 및 상기 제1 반도체 칩의 제1 이면을 덮도록 연속하여 형성된 절연막과,
    상기 절연막의 표면에 형성되고, 상기 제2 기능 소자에 전기적으로 접속된 재배선과,
    상기 재배선을 덮는 보호 수지와,
    상기 재배선으로부터 상기 보호 수지를 관통하여 입설(立設, projecting)된 외부 접속 단자를 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 절연막의 상기 재배선이 형성된 표면이 상기 비대향 영역 위로부터 상기 제1 반도체 칩 위에 이르는 거의 평탄한 표면을 포함하는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서,
    상기 재배선의 적어도 일부가 상기 제1 반도체 칩의 제1 이면에 전기적으로 접속되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서,
    상기 제1 반도체 칩의 제1 이면으로부터 상기 보호 수지를 관통하여 입설된 방열(heat-sink) 단자를 추가로 포함하는 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서,
    상기 제1 반도체 칩의 제1 이면과 상기 절연막 및 상기 방열 단자와의 사이에 형성된 도전성 재료의 확산 방지막을 추가로 포함하는 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서,
    상기 제1 반도체 칩의 제1 이면과 상기 절연막 및 상기 재배선과의 사이에 형성된 도전성 재료의 확산 방지막을 추가로 포함하는 것을 특징으로 하는 반도체 장치.
  7. 제1항에 있어서,
    상기 제2 반도체 칩에 있어서, 상기 제2 기능면과는 반대측의 면인 제2 이면에 형성된 이면 보호막을 추가로 포함하는 것을 특징으로 하는 반도체 장치.
  8. 제1항에 있어서,
    상기 제2 반도체 칩의 비대향 영역으로부터 상기 절연막을 관통하여 입설되고, 상기 제2 기능 소자와 상기 재배선을 전기적으로 접속하는 비아(via) 도체를 추가로 포함하는 것을 특징으로 하는 반도체 장치.
  9. 한쪽 표면에 기능 소자가 형성된 반도체 칩과,
    상기 반도체 칩의 상기 기능 소자가 형성된 면과는 반대측의 면인 이면을 덮는 절연막과,
    상기 절연막에 형성된 개구를 통하여 상기 반도체 칩의 이면에 전기적으로 접속된 도전 부재와,
    상기 반도체 칩의 이면과 상기 절연막 및 상기 도전 부재와의 사이에 형성된 확산 방지막을 포함하는 것을 특징으로 하는 반도체 장치.
KR1020067015680A 2004-06-16 2005-06-09 반도체 장치 KR20070022000A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067015680A KR20070022000A (ko) 2004-06-16 2005-06-09 반도체 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00178756 2004-06-16
KR1020067015680A KR20070022000A (ko) 2004-06-16 2005-06-09 반도체 장치

Publications (1)

Publication Number Publication Date
KR20070022000A true KR20070022000A (ko) 2007-02-23

Family

ID=43653814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067015680A KR20070022000A (ko) 2004-06-16 2005-06-09 반도체 장치

Country Status (1)

Country Link
KR (1) KR20070022000A (ko)

Similar Documents

Publication Publication Date Title
US10043768B2 (en) Semiconductor device and method of manufacture thereof
US9165878B2 (en) Semiconductor packages and methods of packaging semiconductor devices
KR102434613B1 (ko) 패키지 구조와 그 제조 방법
KR20080094251A (ko) 웨이퍼 레벨 패키지 및 그 제조방법
CN107799493B (zh) 半导体封装
US20070096249A1 (en) Three-dimensionally integrated electronic assembly
US11862571B2 (en) Semiconductor package
KR20220134721A (ko) 반도체 패키지
US7405485B2 (en) Semiconductor device
CN115910977A (zh) 半导体封装
KR20040012028A (ko) 반도체 패키지
KR20210031046A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US20220285328A1 (en) Semiconductor package including redistribution substrate
JP4806649B2 (ja) 半導体装置
US20210257324A1 (en) Semiconductor package
KR20070067072A (ko) 반도체 장치
KR20230030103A (ko) 반도체 패키지
KR20070022000A (ko) 반도체 장치
KR100805092B1 (ko) 적층형 다중칩 패키지 및 그 제조 방법
US20230039094A1 (en) Semiconductor package and method of manufacturing semiconductor package
US20240136272A1 (en) Semiconductor packages
CN117276250A (zh) 电子封装件及其制法
KR20230001758A (ko) 반도체 패키지 및 그 제조 방법
KR20240076449A (ko) 반도체 패키지
KR20240022223A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee