DE2101966A1 - Integrierte Halbleiter-Schaltung - Google Patents

Integrierte Halbleiter-Schaltung

Info

Publication number
DE2101966A1
DE2101966A1 DE19712101966 DE2101966A DE2101966A1 DE 2101966 A1 DE2101966 A1 DE 2101966A1 DE 19712101966 DE19712101966 DE 19712101966 DE 2101966 A DE2101966 A DE 2101966A DE 2101966 A1 DE2101966 A1 DE 2101966A1
Authority
DE
Germany
Prior art keywords
layer
substrate
region
type
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712101966
Other languages
English (en)
Inventor
George Francis Kendali Park; Khajezadeh Heshmat Somerville; N.J. Granger (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2101966A1 publication Critical patent/DE2101966A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors
    • H01L21/82285—Complementary vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

2101968
Dipl.-lng. H. Sauerland ■ Dr.-lng. R. König
Dipl.-Ing. K. Bergen
Patentanwälte · 4000 Düsseldorf· Cecilienallee 7B ■ Telefon 43273a
Unsere Akte: 26 398 15. Januar 1971
RCA Corporation, New York, N0Y. (V.St.A.)
"Integrierte Halbleiter-Schaltung"
Gegenstand der vorliegenden Erfindung sind monolithische , integrierte Schaltungen mit eindiffundierten isolierenden " Bereichen, wobei diese Schaltungen sowohl NPN- als auch PNP-Transistoren enthalten, sowie ein Verfahren zur Herstellung solcher Schaltungen. Im engeren Sinne hat die Erfindung in einer Ausführungsform einen verbesserten PNP-Transistor-Aufbau zum Gegenstand, wobei der PNP-Transistor so aufgebaut ist, daß er - kompatibel mit NPN-Transistoren herkömmlichen Aufbaus - in ein und demselben monokristallinen Halbleiter-Plättchen untergebracht werden kann«,
Herkömmliche monolithische integrierte Schaltungen mit eindiffundierten isolierenden Bereichen benutzen eine aufgewachsene N-lei"bende Schicht auf einem P-leitenden Substrat, d Isolierende eindiffundierte Bereiche vom P-Typ teilen das Material vom N-Typ in eine Mehrzahl elektrisch unabhängiger Zonen auf, in denen die aktiven und die passiven Teile der integrierten Schaltung gebildet werden. Das Material vom N-Typ der aufgewachsenen Schicht kann als Kollektor eines NPN-Transistors dienen; die der Oberfläche der Schicht benachbarten eindiffundierten Bereiche bilden dann dessen Basis und Emitter. Dioden, Widerstände und Kondensatoren werden kompatibel mit den Transistoren hergestellt, d.h. die diese Schaltungs-Elemente bildenden Bereiche werden gleichzeitig mit den Transistor-Bereichen hergestellt.
109839/1496
2 in 1 Π 6 R
Dadurch wird die Anzahl einzelner Diffusionsschritte klein gehalten, der Aufbau vereinfacht und die Ausbeute verbessert.
Ein bekannter Weg zur kompatiblen Bildung eines PNP-Transistors zusammen mit einem NPN-Transistor auf dem gleichen Plättchen besteht darin, daß man das Substrat vom P-Typ als Kollektor benutzt, die aufgewachsene Schicht vom N-Typ als Basis und eine eindiffundierte Schicht vom P-Typ als Emitter. Die eindiffundierte Emitterschicht wird gleichzeitig mit der eindiffundierten Basis des NPN-Teils hergestellt. Dieses als "Substrat-PNP" bekannte Gebilde läßt sich kompatibel mit PNP-Teilen herstellen, hat aber nur begrenzte Einsatzmöglichkeiten. Die Basis-Weite des Teils wird bestimmt durch die Dicke der aufgewachsenen Schicht und die Tiefe der eindiffundierten Basis des NPN-Teils und ist im allgemeinen so groß, daß nur niederfrequenter Betrieb oder Betrieb mit niedriger Strom-Verstärkung infrage kommtβ Darüber hinaus ist der Kollektor von anderen Teilen in der Schaltung nicht isoliert, so daß unerwünschte elektrische Wechselwirkungen auftreten können.
Eine bekannte Lösung zum Problem der Basis-Weite besteht darin, daß man im Substrat einen vergrabenen P+ Bereich unter der aufgewachsenen Schicht vom N-Typ vorsieht, welcher während der Bildung der aufgewachsenen Schicht und der anschließenden Diffusion vom Substrat aus in die aufgewachsene Schicht eindiffundieren kann und so die Basisweite der Vorrichtung verringert. Nach wie vor sind hierbei aber der Kollektor und das Substrat auf elektrisch gleichem Potential, so daß dem Schaltungs-Konstrukteur das Problem der unerwünschten Leitungswege verbleibt.
Es ist auch ein PNP-NPN-Gebilde bekannt, bei welchem ein vergrabener N+ Bereich den Kollektor der PNP-Vorrichtung
109839/ U96
2 T η 1966
vom Substrat isoliert. Der PNP-Transistor bei dieser Vorrichtung ist jedoch dreifach diffundiert; bekanntermaßen sind derartige Gebilde jedoch vom Aufbau und von den elektrischen Eigenschaften her minderwertig.
Aufgabe der vorliegenden Erfindung ist es, integrierte Schaltungen, einen Transistor-Aufbau zu schaffen, der die vorerwähnten Nachteile nicht besitzt und insbesondere unter Vermeidung mehrfacher -Diffusionen eine Einflußnahme auf die Basis-Weite zuläßt. Die Lösung dieser Aufgabe basiert auf dem Gedanken, eine integrierte Schaltung mit einer Schicht eines Leitfähigkeits-Typs auf einem Substrat d mit der Schicht entgegengesetzter Leitfähigkeit sowie einem Transistor mit einer Kollektor-Zone vom gleichen Leitfähigkeits-Typ, wie ihn das Substrat aufweist, zu versehen«, Bei dem erfindungsgemaßen Transistor ist der Kollektor vom Substrat elektrisch isolierte Das Gebilde enthält einen isolierenden Bereich im Substrat unterhalb einer nach oben eindiffundierten Kollektor-Zone in der Schicht.
Das erfindungsgemäße Verfahren beinhaltet die Bildung eines doppelt dotierten Bereichs innerhalb des Substrats, welcher kollektorbildende Störstellen mit höherer Diffusionsrate enthält als sie die die isolierenden Bereiche bildenden Störstellen haben. Bei der anschließenden Bildung einer f
Epitaxial-Schicht bewegen sich die kollektorbildenden Störstellen schneller heraus als die die isolierenden Bereiche bildenden Störstellen, wodurch sie sich von letzteren absondern und die Kollektor-Zone bilden.
Anhand der beigefügten Zeichnungen wird die Erfindung näher erläuterte Es zeigen:
Fig. 1 bis 5 Querschnittsdarstellungen der wichtigsten Schritte bei der Herstellung einer erfindungsgemäßen integrierten Schaltung, wobei Fig. 5 einen
109839/U96
Querschnitt durch eine fertiggestellte Schaltung gemäß einer Ausführungsform der Erfindung darstellt;
6 einen Teil einer zweiten Ausführungsform der Erfindung, im Querschnitt.
Die in Fig. 5 dargestellte, erfindungsgemäße integrierte Schaltung enthält einen Körper 10 aus monokristallinem Halbleitermaterial mit einem Substrat 12 eines Leitfähigkeits-Typs, im vorliegenden Fall vom P-Typ. An das Substrat 12 anschließend und mit diesem eine Grenzschicht 14 bildend ist eine Schicht 16 aus monokristallinem Halbleitermaterial vorhanden, deren Leitfähigkeits-Typ entgegengesetzt zu dem des Substrats ist, im vorliegenden Fall also vom N-Typ. Vorzugsweise ist die Schicht 16 epitaktisch auf das Substrat 12 aufgebracht» Die Schicht 16 hat eine Oberfläche 18, die mit Abstand im wesentlichen parallel zur Grenzfläche 14 verläuft.
Die Schicht 16 ist in eine Mehrzahl von elektrisch unabhängigen Bereichen mittels eindiffundierter, isolierender Bereiche 20 aufgeteilt, welche sich durch die Schicht 16 hindurch von deren Oberfläche 18 bis zur Grenzschicht 14 zwischen Substrat 12 und Schicht 16 erstrecken. In der Draufsicht haben die Bereiche 20 Rahmenform und umschließen jeden der elektrisch unabhängigen Bereiche vollkommen.
Wie aus Fig. 5 ersichtlich, ist im linken Teil des Gebildes ein NPN-Transistor 21 und im rechten Teil des Gebildes ein PNP-Transistor 22 vorhanden. Der NPN-Transistor ist von herkömmlichem Aufbau« Er enthält einen sogenannten vergrabenen N+ Bereich 23 an der Substrat-Grenzfläche 14 unterhalb der Zone, in der das NPN-Gebilde hergestellt wird. Wie dargestellt liegt dieser Bereich vornehmlich im Substrat 12 und erstreckt sich etwas in die Schicht 16 hinein,,
109839/U96
Das ursprüngliche Material vom N-Typ der Schicht 16 bildet den Kollektor der NPN-Vorrichtung 21„ Ein eindiffundiertes Gebiet vom P-Typ 24, das in die Schicht 16 von deren Oberfläche 18 aus eingebracht ist, bildet die Basis und ein in das Gebiet vom P-Typ 24 eindiffundierter Bereich 26 mit N+ Leitfähigkeit den Emitter des Transistors 21. Ein N+ leitendes Gebiet 28 dient zur Herstellung eines niederohmigen Kontakts zur Kollektor-Zone des Transistors 21.
Der PNP-Transistor 22 enthält einen vergrabenen N+ Bereich 30 an der Grenzfläche 14 unterhalt) des Bereichs des Transistors 22«, An den Bereich 30 schließt ein Gebiet vom P-Typ 32 an, welches den Kollektor des Transistors 22 bildet, deh. das Gebiet 32 definiert einen PN-Kollektorübergang 33 mit dem Material der Schicht 16. Das Gebiet 32 ist teilweise in das Substrat 12 eingebettet und erstreckt sich über die Substrat-Grenzfläche 14 hinweg in die Schicht 16 hinein. Die Konzentration von die Leitfähigkeit beeinflussenden Stellen innerhalb des Gebiets 32 nimmt in Richtung vom Substrat 12 zur Oberfläche 18 der Schicht 16 ab. In der Draufsicht ist das Gebiet 32 kleiner als der Bereich 30, d.h. der Bereich 30 besetzt eine vorherbestimmte Fläche auf der Grenzfläche 14, und das Gebiet 32 liegt vollständig innerhalb dieser Fläche,
Der elektrische Anschluß des Kollektorgebiets 32 des PNP-Transistors 22 erfolgt durch einen Kollektor-Kontaktbereich 34, welcher sich von der Oberfläche 18 der Schicht 16 aus erstreckt und mit dem Gebiet 32 in Kontakt steht.
Das ursprüngliche N-Typ-Material der Schicht 16 bildet die Basis der PNP-Vorrichtung 22, Der Emitter dieser Vorrichtung wird definiert durch einen P-Typ-Bereich 36, der sich von der Oberfläche 18 der Schicht 16 aus teilweise in die Schicht 16 hinein erstreckt und einen zweiten PN-Übergang
109839/U96
mit dem Material der Schicht 16 bildet. Vervollständigt wird das Gebilde der PNP-Vorrichtung 22 durch einen N+ Typ-Bereich 38 innerhalb der Schicht 16, der den ohmschen Kontakt zur Basis der Vorrichtung herstellt.
Der elektrische Kontakt zu den verschiedenen beschriebenen Gebieten wird auf herkömmliche Weise hergestellt: Auf der Oberfläche 18 der Schicht 16 befindet sich eine Silizium-Dioxid-Schicht 40, welche dort unterbrochen ist, wo Kontakt zu einem angrenzenden Halbleiter-Bereich hergestellt werden soll. Ein auf die Schicht 40 aufgebrachtes Metallmuster stellt den Kontakt zu den verschiedenen Bereichen her. In Fig. 5 sind dargestellt ein NPN-Emitter-Kontakt 42, ein Basis-Kontakt 44 und ein Kollektor-Kontakt 46, welcher sich über die Oxid-Schicht 40 hinweg auch bis zum Kollektor-Kontaktbereich 34 des Transistors 22 erstreckt. Außerdem sind vorhanden ein Emitter-Kontakt 48 und ein Basiö-Kontakt 50 für den PNP-Transistor 22. Zusätzlich ist noch ein aufmetallisierter Überzug 52 auf der rückseitigen Oberfläche des Substrats 12 vorhanden.
Fig. 6 stellt eine zweite Ausführungsform der PNP-Vorrichtung dar, die mit der Ziffer 54 bezeichnet ist. Der Transistor 54 ist dem Transistor 22 gleich bis auf seinen Kollektor-Kontaktbereich 56, welcher von rahmenförmiger Gestalt ist, d.h., daß er sich rund um einen Emitter-Bereich 58 des Transistors 54 erstreckt. Der Vorteil dieser Ausführungsform gegenüber derjenigen gemäß Fig. 5 besteht darin, daß die Isolation der Basis-Zone des Transistors 54 verbessert wird.
Die Konstruktionen gemäß Fig. 5 und 6 wurden vorstehend am Beispiel einer epitaktischen Schicht vom N-Typ auf einem Substrat vom P-Typ erläutert. Die Prinzipien dieser Konstruktionen lassen sich aber auch auf die umgekehrte Situa-
109839/1496
—· 7 —
tion anwenden, d.h, auf eine epitaktische Schicht vom P-Typ auf einem Substrat vom N-Typ„ In einem solchen Fall wäre der PNP-Transistor von konventionellem Aufbau und der NPN-Transistor hätte die erfindungsgemäße Konfiguration einschließlich eines N-Typ-Kollektor-Bereichs, welcher aufwärts in die aufgewachsene Schicht von einem vergrabenen isolierenden P+ Bereich aus eindiffundiert ist.
Die vorliegende erfindungsgemäße Konstruktion kann in jeder integrierten Schaltung Verwendung finden, welche sowohl NPN- als auch PNP-Transistoren benötigt.
Wesentliche Schritte beim Herstellen der integrierten %
Schaltung 10 sind in Fig. 1 bis 5 dargestellt. Wie Fig. 1 zeigt, enthält das Substrat 12 in einem gewissen Abstand voneinander zwei N+ Typ-Bereiche 23s und 30s an der oberen Grenzfläche 14 des Substrats 12, Die Fläche 14 ist in dieser Phase des Verfahrens eine freie Oberfläche. Die beiden Bereiche 23s und 30s können durch herkömmliche photolithographische Verfahren erzeugt werden, wobei die Oberfläche 14 mit Masken abgedeckt wird und Donatoren, z.B. Antimon von der Oberfläche 14 aus in das Substrat 12 eindiffundiert werden. Innerhalb des Bereichs 30s wird ein P+ Typ-Bereich 32s'gebildet, indem in einem zweiten Diffusions-Schritt Akzeptoren, z.B« Bor-Atome in das Substrat i 12 eingebracht werden. Die von dem Bereich 32s bedeckte Fläche ist kleiner als die vom Bereich 30s bedeckte Fläche, so daß der Bereich 32s vollkommen innerhalb des Bereichs 30s liegt. Der Index s bedeutet, daß die verschiedenen Bereiche Diffusions-Quellen (sources) für die Bereiche 23, 30 und 32 der fertigen Vorrichtung darstellen.
Nach bilden der Bereiche 23s, 30s und 32s im Substrat 12 wird die Oberfläche 14 gereinigt, um die als Masken dienenden Oxidschichten zu entfernen zusammen mit den Oxid-
109839/U96
schichten, die sich bei den konventionellen Diffusions-Prozeduren bilden. Danach wird die Schicht 16 gebildet, die dadurch erzeugt werden kann, daß das Substrat in einen herkömmlichen Epitaxial-Reaktor eingebracht und in Gegenwart von Silizium-Atomen erhitzt wird, welche aus der pyrolithischen Spaltung von Silan (SiH^) oder Silizium-Tetrachlorid (SiCl^) gewonnen werden. Bei diesem Verfahrensschritt erfolgt eine Diffusion aus den Bereichen 23s, 30s und 32s heraus in die aufgewachsene Schicht 16 hinein mit dem in Fig, 2 dargestellten Resultat. Die Akzeptoren im Bereich 32s sollten dabei so ausgesucht werden, daß sie eine größere Diffusionsgeschwindigkeit haben als die Donatoren im Bereich 30s. Das hat zur Folge, daß der Übergang 33| der sich in der Schicht 16 an der oberen Diffusionsgrenze des Bereichs 32 bildet, oberhalb der oberen Diffusionsgrenze des Bereichs 30 liegt. Dadurch hat der Bereich 32 einen Teil, der frei ist von der Untergrund-Dotierung des Bereichs 30.
Fig. 3 zeigt, wie die Vorrichtung nach einem Diffusionsschritt zum Erzeugen isolierender Bereiche aussieht. Bei diesem Schritt wird die Oberfläche 18 der aufgewachsenen Schicht 16 auf herkömmliche Weise mit Masken abgedeckt, und es werden an den Stellen, wo die isolierenden Bereiche 20 erwünscht sind, Akzeptoren durch die Schicht 16 hindurchdiffundiert. Aus Gründen der Vereinfachung kann der Kollektor-Kontaktbereich 34 gleichzeitig mit den isolierenden Bereichen 20 eindiffundiert werden.
Der nächste Schritt bei der Herstellung der Vorrichtung 10 ist in Fig. 4 dargestellt. Er besteht darin, daß eine Schicht vom P-Typ eindiffundiert wird um die Basis-Zone 24 des NPN-Transistors 21 und den Emitter-Bereich 36 des PNP-Transistors 22 zu bilden. Die Eindringtiefe dieser Diffusionsschichten sollte unter Berücksichtigung der Dicke der
109839/1496
Schicht 16 und der Erfordernisse der NPN-Vorrichtung 21 so gewählt werden, daß sich eine vorherbestimmte Basis-Weite für die PNP-Vorrichtung 22 ergibt.
Beim letzten Diffusions-Schritt werden gleichzeitig gebildet der Emitter-Bereich 26 des NPN-Transistors 21, das N+ leitende Kollektor-Kontaktgebiet 28 des Transistors 21 und der N+ leitende Basis-Kontakt 38 des Transistors 22. Danach wird die Vorrichtung in herkömmlicher Weise fertiggestellt, wobei die verschiedenen in Fig. 5 gezeigten aufmetallisierten Kontakte erzeugt werden.
Die Ausführungsform gemäß Fig. 6 wird auf gleiche Weise hergestellt wie diejenige gemäß Fig. 5. Der einzige Unterschied besteht in dem Muster der Maske, die zur Herstellung des Kollektor-Kontaktbereichs 56 des Transistors 54 benötigt wird.
Die beschriebene erfindungsgemäße Konstruktion erlaubt eine vollständige Isolierung der PNP-Transistoren von anderen Elementen der Vorrichtung 10. Da die Bereiche 36 und 32, welche Emitter und Kollektor des Transistors 22 bilden, von verschiedenen Seiten in die Schicht 16 eindiffundiert sind, kann nur noch die Untergrund-Dotierung der Schicht 16 ihre elektrischen Eigenschaften beeinflussen. Darüber { hinaus läßt sich die Basis-Weite des PNP-Transistörs dadurch steuern, daß man die Akzeptoren-Konzentration im Substrat vor Bildung der epitaktischen Schicht sorgfältig auswählt und daß man die Dicke der aufgewachsenen Schicht sowie die Diffusionstiefe des Emitter-Bereichs 36 genau einstellt. Es hat sich gezeigt, daß die erzielte Ausbeute bei diesem Aufbau sehr gut ist.
109839/U96

Claims (1)

  1. RCA Corporation, New York, N.Y. (V.St.A.)
    Patentansprüche:
    Transistor-Aufbau, gekennzeichnet durch einen Körper (10) aus Halbleitermaterial, der ein Substrat (12) eines Leitfähigkeits-Typs und auf diesem eine Schicht (16) vom entgegengesetzten Leitfähigkeits-Typ enthält, welche mit dem Substrat eine Grenzschicht (14) bildet und eine Oberfläche (18) hat, die in einem gewissen Abstand von der Grenzschicht (14) und zu dieser im wesentlichen parallel verläuft, und durch einen ersten Bereich (30) an der Grenzschicht vom entgegengesetzten Leitfähigkeits-Typ wie ihn das Substrat aufweist, einen dem ersten Bereich benachbarten zweiten Bereich (32) an der Grenzschicht vom Leitfähigkeits-Typ des Substrats (12), wobei dieser zweite Bereich einen ersten PN-Übergang (33) mit dem Material der Schicht (16) bildet, und durch einen dritten Bereich (36) vom Leitfähigkeits-Typ des Substrats (12) an der Oberfläche (18) der Schicht (16), wobei dieser dritte Bereich (36) einen zweiten PN-Übergang (37) mit dem Material der Schicht (16) bildet, welcher in einem vorgegebenen Abstand vom ersten PN-Übergang (33) verläuft,
    2„ Transistor nach Anspruch 1, dadurch gekennzeichnet, daß der erste Bereich nur an einem Teil der Grenzschicht des Substrats verläuft, wodurch ein PN-Übergang zwischen dem ersten Bereich und dem Substrat die Grenzschicht schneidet und so eine geschlossene Fläche definiert, und daß der zweite Bereich völlig innerhalb der so definierten Fläche liegt.
    3. Transistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schicht epitaktisch
    109839/U96
    - 11 -
    mit dem Substrat verbunden ist.
    4. Transistor nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Bereich mit Abstand vom dritten Bereich angeordnet ist und sich dazwischen ein
    Teil der Schicht (16) als Basis-Zone des Transistors be- ^ findet.
    5. Halbleiter-Vorrichtung nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein vierter Bereich vom Leitfähigkeits-Typ des Substrats vorhanden ist, welcher innerhalb der Schicht (16) an der Oberfläche (18) gegenüber dem zweiten Bereich verläuft und sich teilweise durch die Schicht erstreckt.
    Dipl.-lng. H. Sauenland · Dr.-lng. R. König · Dipl.-lng. K. Bergen
    Patentanwälte · 4doo Düsseldorf · Cecilienallee 7b · Telefon 43273s
    P 21 01 966.9 -Vet 11. Juni 1971
    ============= Be/Ra/26 398
    RCA Corporation, 30 Rockefeller Plaza, New York, N.Y. 10020 (V.St.A.)
    Neue Patentansprüche 6 bis 10
    6. Verwendung eines Transistor-Aufbaus nach Anspruch 1, bei dem die Schicht (16) epitaktisch aufgebracht ist, für eine integrierte Schaltung mit NPN- und PNP-Transistor in ein und demselben monokristallinen Plättchen aus Halbleitermaterial, wobei isolierende Bereiche mit einer Leitfähigkeit vom ersten Typ vorgesehen sind, die sich durch die Schicht (16) hindurch erstrecken und diese Schicht (16) in eine Mehrzahl elektrisch unabhängiger Zonen aufteilen, und in einer der Zonen ein erster Transistor aufgebaut ist, der einen Bereich (23) des zweiten Leitfähigkeits-Typs im Substrat an dessen Grenzfläche enthält, ferner eine Basis-Zone (24) vom ersten Leitfähigkeits-Typ in der epitaktischen Schicht (16) an deren Oberfläche (18) und einen Emitter-Bereich (26) vom zweiten Leitfähigkeits-Typ innerhalb der Basis-Zone, während in einer anderen Zone ein zweiter Transistor (22) aufgebaut ist, der einen Bereich (30) des zweiten Leitfähigkeits-Typs im Substrat an dessen Grenzfläche enthält, ferner einen Kollektor-Bereich (32) vom ersten Leitfähigkeits-Typ, der dem letztgenannten Bereich (30) vom zweiten Leitfähigkeits-Typ benachbart ist und Dotierungen in einer Konzentration enthält, die in Richtung
    109839/U96
    vom Substrat zur Oberfläche der Schicht (16) abnimmt, einen Kollektor-Kontakt-Bereich (34) vom ersten Leitfähigkeits-Typ in der epitaktischen Schicht (16), der sich von der Oberfläche (18) bis zum Kollektor-Bereich (32) erstreckt, sowie einen Emitter-Bereich (36) vom ersten Leitfähigkeits-Typ innerhalb der epitaktischen Schicht (16) an deren Oberfläche (18) und in einem gewissen Abstand zum Kollektor-Bereich (32).
    7. Verwendung eines Transistor-Aufbaus nach Anspruch 1, bei dem jedoch der erste Leitfähigkeits-Typ der P-Typ und der zweite Leitfähigkeits-Typ der N-Typ ist, für den Zweck nach Anspruch 6.
    8. Verwendung nach Anspruch 6, dadurch gekennzeichnet , daß der Kollektor-Kontakt-Bereich (56) des zweiten Transistor-Gebildes (54) den Emitter-Bereich (58) allseitig umfaßt.
    9. Verwendung nach Anspruch 8, dadurch gekennzeichnet , daß der erste Leitfähigkeits-Typ der P-Typ und der zweite Leitfähigkeits-Typ der N-Typ ist.
    10. Verfahren zum Herstellen einer integrierten Schaltung nach einem oder mehreren der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß zum Herstellen des in der Schaltung enthaltenen Transistors mit einem Kollektor-Bereich vom ersten Leitfähigkeits-Typ und einer Basis-Zone vom zweiten Leitfähig-
    109839/1496
    keits-Typ vor Bildung der epitaktischen Schicht Leitfähigkeits-Modifizierer des zweiten Typs in einen Bereich des Substrats von dessen Oberfläche her eindiffundiert werden und in einen Teilbereich dieses Bereichs Leitfähigkeits-Modifizierer des ersten Typs eindiffundiert werden, deren Diffusionsgeschwindigkeit bei einer vorgegebenen Temperatur größer ist als die der Leitfähigkeits-Modifizierer des zweiten Typs, daß sodann die epitaktische Schicht bei einer Temperatur gebildet wird, die ausreicht, eine Diffusion der Leitfähigkeits-Modifizierer vom Substrat in die epitaktische Schicht zu bewirken, wodurch sich ein Bereich vom ersten Leitfähigkeits-Typ in der epitaktischen Schicht in der Nähe des Substrats bildet.
    109839/1496
    Leerseite
DE19712101966 1970-01-19 1971-01-16 Integrierte Halbleiter-Schaltung Pending DE2101966A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US373170A 1970-01-19 1970-01-19

Publications (1)

Publication Number Publication Date
DE2101966A1 true DE2101966A1 (de) 1971-09-23

Family

ID=21707308

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712101966 Pending DE2101966A1 (de) 1970-01-19 1971-01-16 Integrierte Halbleiter-Schaltung

Country Status (6)

Country Link
BE (1) BE761731A (de)
CA (1) CA928863A (de)
DE (1) DE2101966A1 (de)
FR (1) FR2080915B1 (de)
GB (1) GB1324972A (de)
NL (1) NL7100631A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3408552A1 (de) * 1983-03-10 1984-09-20 Tokyo Shibaura Denki K.K., Kawasaki Halbleitervorrichtung und verfahren zur herstellung derselben

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3302025A1 (de) * 1983-01-22 1984-07-26 Telefunken electronic GmbH, 6000 Frankfurt Verfahren zum herstellen eines epibasistransistors

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1541490A (fr) * 1966-10-21 1968-10-04 Philips Nv Dispositif semi-conducteur et procédé pour sa fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3408552A1 (de) * 1983-03-10 1984-09-20 Tokyo Shibaura Denki K.K., Kawasaki Halbleitervorrichtung und verfahren zur herstellung derselben

Also Published As

Publication number Publication date
FR2080915A1 (de) 1971-11-26
NL7100631A (de) 1971-07-21
GB1324972A (en) 1973-07-25
FR2080915B1 (de) 1977-01-28
CA928863A (en) 1973-06-19
BE761731A (fr) 1971-07-01

Similar Documents

Publication Publication Date Title
DE2032315C3 (de) Halbleiteranordnung mit emittergekoppelten inversen Transistoren sowie Verfahren zu ihrer Herstellung
DE2932043C2 (de) Feldgesteuerter Thyristor und Verfahren zu seiner Herstellung
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE3205022A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
DE2512737A1 (de) Obenkollektor-halbleiterbauelement und verfahren zu dessen herstellung
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2633569C2 (de)
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE1589687A1 (de) Festkoerperschaltung mit isolierten Feldeffekt-Transistoren und Verfahren zu ihrer Herstellung
DE1564218A1 (de) Verfahren zur Herstellung von Transistoren
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3022122C2 (de)
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
DE2914636A1 (de) Halbleiterbauelement und verfahren zur herstellung
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
EP0103653B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE2101966A1 (de) Integrierte Halbleiter-Schaltung
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper