DE3129558A1 - Verfahren zur herstellung einer integrierten halbleiterschaltung - Google Patents

Verfahren zur herstellung einer integrierten halbleiterschaltung

Info

Publication number
DE3129558A1
DE3129558A1 DE19813129558 DE3129558A DE3129558A1 DE 3129558 A1 DE3129558 A1 DE 3129558A1 DE 19813129558 DE19813129558 DE 19813129558 DE 3129558 A DE3129558 A DE 3129558A DE 3129558 A1 DE3129558 A1 DE 3129558A1
Authority
DE
Germany
Prior art keywords
layer
groove
substrate
polysilicon
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813129558
Other languages
English (en)
Other versions
DE3129558C2 (de
Inventor
Satoshi Yokohama Shinozaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP10334180A external-priority patent/JPS5728341A/ja
Priority claimed from JP17529380A external-priority patent/JPS5799754A/ja
Priority claimed from JP17529280A external-priority patent/JPS5799753A/ja
Priority claimed from JP3160281A external-priority patent/JPS57147249A/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3129558A1 publication Critical patent/DE3129558A1/de
Application granted granted Critical
Publication of DE3129558C2 publication Critical patent/DE3129558C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/763Polycrystalline semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/082Ion implantation FETs/COMs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/914Doping
    • Y10S438/924To facilitate selective etching

Description

Henkel Kein, FMfer & Hänzel Registered Representatives
before the
European Patent Office
Möhlstraße37 D-8000 München
TeL: 089/982085-87 Telex: 0529802 hnkl d Telegramme: ellipsoid
TOKYO SHIBAURA DENKI KABUSHIKI KAISHA
KAWASAKI, JAPAN
KJ-56P230-2 bl/Dr.F/to
. JUU 1981
VERFAHREN ZUR HERSTELLUNG EINER INTEGRIERTEN HALBLEITERSCHALTUNG
wm £,
Beschreibung
Die Erfindung betrifft ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung und insbesondere ein verbessertes Verfahren zur Ausbildung einer Trennzone für Halbleiterelemente.
Eine integrierte Halbleiterschaltung kann entsprechend der Zunahme der Integrationsdichte und der Vielfalt der logischen Funktionen einen beträchtlich vergrößerten Maßstab (scale) erhalten, mit dem Ergebnis, daß der Feinheitsgrad der Halbleiterelemente die Größenordnung von unter einem Mikrometer erreicht. Auf diesem Gebiet wird selbstverständlich der Entwicklung verbesserter Techniken für die Trennung der einzelnen Halbleiterelemente zur Erzielung des genannten, angestrebten Feinheitsgrads großes Augenmerk gewidmet .
Für die gegenseitige Trennung von Halbleiterelementen mitte'ls eines dielektrischen Materials zwecks Vergrößerung der Integrationsdichte sind u.a. die im folgenden aufgeführten Verfahren entwickelt worden:
1. Ein sog. LOCOS- bzw. lokales Siliziumoxidations- oder Isoplanar-Verfahren, bei dem zur Ausbildung einer Zone für die Trennung von Halbleiterelementen ein Siliziumsubstrat in eine dicke SiO -Schicht umgewandelt wird.
2. Ein sog. IPOS-Verfahren (Isolierung durch oxidiertes poröses Silizium), d.h. ein Verfahren, bei dem ein Silizium-
— y? *■" - ^v ·» .. . .Q «t <~s r\ r- r- q
-··» - ".»" - ".." »Γϊ5 S Z. Ci O C> O
substrat selektiv porös gemacht und anschließend der poröse Bereich oxidiert wird, um eine Zone zur Trennung von Halbleiterelementen herzustellen.
3. Ein sog. VIP-Verfahren (V-Rillen-Isolierung auf einem PoIykristall mit Auffüllung). Dabei wird eine Substratoberfläche zur Ausbildung einer V-Nut oder -Rille selektiv anisotrop geätzt, worauf die mit der Nut versehene Fläche oxidiert und dann die Nut mit polykristallinem Silizium ausgefüllt wird. Schließlich wird die Oberfläche der polykristallinen Siiiziumschicht mechanisch poliert und geglättet.
Das unter 1. genannte bisherige Verfahren wird allgemein auf MOS-LSIs, bipolare LSIs usw. angewandt. Bei diesem Verfahren erfolgt jedoch eine Oxidationsbehandlung während einer langen Zeitspanne bei hoher Temperatur, mit dem Ergebnis, daß im Fall eines großintegrierten Schaltkreises (LSI) von der eingelassenen ("begrabenen") Schicht her eine Auswärtsdiffusion- auftritt, die eine herabgesetzte Aashaltespannung der pn-Sperrschicht nach sich zieht. Außerdem kann dabei eine Musterverformung infolge einer Seiten-Oxidation auftreten, wobei im Fall z.B. eines großintegrierten MOS-Schaltkreises (MOS-LSI) die die Eigenschaften der Vorrichtung beeinflussende Breite der Kanalzone verändert wird und dadurch der Vorrichtung veränderte Eigenschaften verliehen werden. Beim Ätzen und anschließenden Oxidieren eines Siliziumsubstrats entstehen außerdem sog. "Vogelschnäbel" ("bird's beak") und "Vogelköpfe" ("bird's head"), die in bestimmten Fällen zu einem Bruch der Al-Leiterzüge führen.
Das unter 2. genannte bisherige Verfahren ist mit dem Nachteil behaftet, daß beim Oxidieren der porösen Zone eine Volumenänderung auftritt, die zu (mechanischen) Spannungen im Siliziumsubstrat, einem Streustrom durch die pn-Sperrschicht usw. führt. Tatsächlich ist das unter 2. beschriebene Verfahren bisher noch nicht praktisch angewandt worden. Weiterhin läßt das unter 3. ge-
-S.
nannte bisherige Verfahren noch Raum für weitere Verbesserungen, insbesondere bezüglich der Genauigkeit des Oberflächenpoliervorgangs. Darüber hinaus gewährleistet dieses unter 3. genannte Verfahren nur ein geringes Ausbringen, und es ist daher mit hohen Kosten verbunden. Außerdem werden die Eigenschaften der Halbleiterelemente durch den mechanischen Poliervorgang ungünstigen Einflüssen unterworfen. Aus diesem Grund ist dieses Verfahren bisher nur in speziellen Fällen angewandt worden.
Aufgabe der Erfindung ist damit insbesondere die Schaffung eines Verfahrens zur Herstellung einer integrierten Halbleiterschaltung, bei dem durch einfache Maßnahmen eine glatte und feine Trennzone für Halbleiterelemente ausgebildet werden kann.
Diese Aufgabe wird bei einem Verfahren zur. Herstellung einer integrierten Halbleiterschaltung erfindungsgemäß dadurch gelöst, daß auf einer Hauptfläche eines Halbleitersubstrats eine Nut bzw. Rille in der Weise ausgebildet wird, daß diese Rille eine Inselzone festlegt, daß die Hauptfläche des Substrats, einschließlich zumindest der Oberfläche der Rille, oxidiert wird, daß auf die gesamte Oberfläche des Substrats eine Halbleiterschicht mit e.iner zum vollständigen Ausfüllen der Rille ausreichenden'Dicke aufgetragen wird, daß der in der Rille befindlichen Halbleiterschicht eine Fremdatomkonzentration verliehen wird, die gegenüber derjenigen der außerhalb der Rille befindlichen Halbleiterschicht deutlich unterschiedlich ist, und daß die außerhalb der Rille befindliche Halbleiterschicht unter Ausnutzung des Fremdatomkon zen trationsunter schieds selektiv entfernt wird, derart, daß die Halbleiterschicht lediglich in der Rille zurückbleibt und damit eine Zone zur Trennung zweier benachbarter Inselzonen bildet.
Im folgenden sind bevorzugte Ausführungsbeispiele der Erfindung anhand der beigefügten Zeichnung näher erläutert. Es zeigen:
' Fig. 1a bis 1h Schnittansichten zur. Verdeutlichung der
Verfahrensschritte bei einem Verfahren gemäß der Erfindung,
Fig. 2 einen in stark vergrößertem Maßstab gehaltenen Teilschnitt durch ein Halbleitersubstrat zur Erläuterung des erfindungsgemäßen Verfahrens,
Fig. 3a bis 3h Schnittansichten zur Verdeutlichung der Verfahrensschritte bei einem anderen Ausführungsbeispiel der Erfindung,
Fig. 4 einen in stark vergrößertem Maßstab gehaltenen Teil.-schnitt durch ein Halbleitersubstrat zur Erläuterung des erfindungsgemäßen Verfahrens,
Fig. 5a bis 5g Schnittansichten zur Verdeutlichung noch eines anderen Ausführungsbeispiels der Erfindung,
Figl 6a bis 6g Schnittansiehten zur Veranschaulichung eines weiteren Ausführungsbeispiels der Erfindung,
Fig. 7a bis 7h Schnittansiehten zur Veransshaulichung noch
eines weiteren Ausführungsbeispiels der Erfindung und
Fig. 8 eine graphische Darstellung zur Erläuterung des erfin-*- dungsgemäßen Verfahrens.
Erfindungsgemäß wird zunächst in der einen Hauptfläche eines Halbleitersubstrats eine Nut bzw. Rille ausgebildet, worauf aus polykristallinen! Silizium bzw. Polysilizium eine Halbleiterschicht solcher Dicke abgelagert wird, daß sie die Rille ausfüllt. Sodann wird ein deutlicher Unterschied in der Fremdatomkonzentration zwischen der die Rille ausfüllenden Halbleiterschicht und dem anderen Teil der Halbleiterschicht vorgesehen, worauf unter Ausnutzung des Unterschieds in der Fremdatom-
konzentration die außerhalb der Rille befindliche Halbleiterschicht selektiv abgetragen wird. Infolgedessen bildet die mit der restlichen Halbleiterschicht ausgefüllte Rille eine Zone zur Trennung von Halbleiterelementen.
Der Unterschied in der Premdatomkonzentration kann dadurch herbeigeführt werden, daß entweder selektiv ein Fremdatom in die die Rille ausfüllende Halbleiterschicht eingeführt wird (Verfahren A), oder daß selektiv ein Fremdatom in die außerhalb der Rille befindliche Halbleiterschicht eingeführt wird (Verfahren B) . Im folgenden ist nunmehr zunächst das Verfahren A erläutert, während das Verfahren B später noch im Einzelnen erläutert werden wird.
Bei diesem Verfahren A wird eine V-förmige Nut oder Rille selektiv in der Oberfläche eines Halbleitersubstrats so ausgebildet, daß sie eine sogenannte Inselzone (island region) festlegt. Danach wird der Gesamtbereich der Substratoberfläche oxidiert, worauf auf die Oxidschicht eine erste Polysiliziumschic.ht aufgebracht wird, die nicht mit einem Fremdatom dotiert ist; anschließend wird ein p-Typ-Fremdatom, z.B. in Form von Borionen, implantiert. Es ist zu beachten, daß die Polysiliziumschicht innerhalb der V-förmigen Rille . dicker «ist als auf der Inselzone, in einer Richtung senkrecht zur Substratoberfläche gesehen. Die Spannung für die Ionenimplantation wird daher so eingestellt, daß die Ionen nur.die Polysiliziumschicht auf der Inselzone passieren, während sie in der in der Rille angeordneten Polysiliziumschicht zurückgehalten werden. Nach dem Fremdatom-Implantations- bzw. -spickvorgang wird das gesamte Substrat einer ersten Wärmebehandlung unterworfen, um die Borionen zu aktivieren, worauf die Polysiliziumschicht^ die keine Borionen enthält, selektiv geätzt wird. Hierauf wird eine zweite, für die Ausfüllung der V-förmigen Rille ausreichend dicke Polysiliziumschicht abgelagert, worauf eine zweite Wärmebehandlung zum Eindiffundieren von Borionen in diese Rille folgt. Die außerhalbder1 Rille befindliche, keine Borionen enthaltende zweite Polysiliziumschicht wird weiterhin selektiv (weg)geätet , und die
3122558
Substratoberfläche wird geglättet. Schließlich wird in der durch die V-förmige Rille umrisseneR Inselzone ein Halbleiterelement ausgebildet.
Die Fig. 1a bis 1h veranschaulichen gemeinsam ein Beispiel für die Herstellung einer integrierten MOS-Schaltung nach dem Verfahren A. Gemäß Fig. 1a wird zunächst eine dünne, z.B. 500 Ä dicke Oxidschicht 2 auf der Oberfläche eines p-Typ-Siliziumsubstrats 1 mit. z.B. der Ebene bzw. Fläche (100) selektiv geformt , so daß eine öffnung 3 entsteht. Hierauf wird das Substrat 1 mit einer KOH-Lösung selektiv geätzt, um eine V-förmige Rille 4(Fig. 1b) auszubilden. Die Rille 4 bestitzt eine Tiefe von zum Beispiel 1 μπι. Weiterhin wird gemäß Fig. 1c in einer oxidierenden Atmosphäre eine Oxidschicht 5 mit einer Dicke von zum Beispiel 3000 bis 4000 Ä auf der Gesamtoberfläche geformt. In den folgenden Verfahrensschritten zur Implantation eines p-Typ-Fremdatoms und zur Wärmebehandlung dient die Oxidschicht 5 dazu, das p-Fremdatom an einem Eindiffundieren in das Halbleitersubstrat zu hindern. Sodann wird eine erste, nicht mit einem Fremdatom dotierte Polysiliziumschicht 6 beispielsweise nach dem chemischen Niederdruck-Aufdampfverfahren (LPCVD-Verfahren) in einer Dicke von zum Beispiel von 2000 Ä auf die Gesamtoberfläche (des Substrats) aufgebracht. Die Polysiliziumschicht 6 besitzt dabei eine derart zufriedenstellende Stufenbedeckung, daß ihre Dicke über die Rillenzone und die Inselzone hinweg praktisch gleichmäßig ist. Im Anschluß hieran wird ein p-Typ-Fremdatom, z.B. in Form von Borionen in den gesamten Oberflächenbereich implantiert.
Fig. 2 veranschaulicht das Verfahren zur Bestimmung der Fremdatom-Injektionsenergie. Wie erwähnt, besitzt die Polysiliziumschicht 6 in der Rillenzone und in der Inselzone eine im wesentlichen gleichmäßige Dicke t. In diesem Zusammenhang ist daraufhinzuweisen, daß die Borionen senkrecht zur Substratoberflache auf die Polysiliziumschicht 6 auftreffen. Infolgedessen ent-
spricht gemäß Fig. 2 die effektive Dicke χ der Polysiliziumschicht 6 in der Rille 4 in Ionen-Einfallsrichtung χ = t/cos 54,7 ° = 1,73 t; wenn die tatsächliche Dicke t der Polysiliziumschicht 6 2000 Ä beträgt, beträgt die effektive Dicke = 3460 A. Erfindungsgemäß wird der Projektionsbereich R der Borionen so gewählt, daß er der Bedingung t + d<R «ι χ genügt, in welcher tf = Standardabweichung der Ionen. Bei diesem Vorgang werden Borionen in die in der Rille 4 befindliche Polysiliziumschicht 6 implantiert, während sie durch die Polysiliziumschicht 6 in der Inselzone hindurchgehen, wie dies durch
die Markierung "x" in Fig. 1d angedeutet ist. Wenn t = 2000 A erfolgt die Borionenimplantation zur Erzielung des Zustands gemäß Fig. 1d mit etwa 100 keV. Nach der Ionenimplantation wird die Poylsiliziumschicht 6 etwa 10minlang in einer nichtoxidierenden Atmosphäre einer ersten Wärmebehandlung bei 1000° C unterworfen, um die Borionen der ih der Rille4 befindlichen Siliziumschicht 6 zu aktivieren. Dabei wird die in der Rille 4 befindliche Polysiliziumschicht 6 so angeregt bzw. aktiviert,' daß sie den p-Leitungstyp besitzt. Hierauf wird die Polysiliziumschicht 6 mit einer KOH-Lösung geätzt. Wie in "J.Vac. Sei. Technol."
16(2) (März/April 1979, S. 260) beschrieben, ermöglicht dieser fitzvorgang die selektive Abtragung der kein Bor enthaltenden Polysiliziumschicht, während die p-Typ-PolySiliziumschicht praktisch nicht entfernt wird. Infolgedessen verbleibt gemäß Fig. 1e nur eine p-Polysiliziumschicht 7 in -der Rille 4.
Im nächsten Verfahrensschritt wird gemäß Fig. 1f auf der Gesamtoberfläche eine zweite Polysiliziumschicht 8 mit einer für das Ausfüllen der Rille 4 ausreichenden Dicke ausgebildet. Die Polysiliziumschicht 8, die kein Fremdatom enthält, ist beispielsweise 1,3 μπι dick. Anschließend wird eine zweite Wärmebehandlung während einer längeren Dauer als bei der ersten Wärmebehandlung angewandt, um die in der p-Polysiliziumschicht 7 enthaltenen Borionen in die in der Nut 4 befindliche zweite Polysiliziumschicht eindiffundieren zu lassen (vgl. Pfeile) und dabei eine p-Poly-
siliziumschicht 9 auszubilden. Weiterhin wird sodann erneut mit einer KOH-Lösung geätzt, um gemäß Fig 1g den Teil der Polysiliziumschicht 8, der kein Bor enthält, selektiv zu entfernen. Selbstverständlich wird bei diesem Ätzvorgang die in der Rille 4 befindliche p-Polysiliziumschicht 9 nicht abgetragen, so daß der Oberflächenbereich, wie aus Fig. 1g hervorgeht, im wesentlichen flach wird. Schließlich wird die Oberfläche der Polysiliziumschicht 9 oxidiert, worauf ein Halbleiterelement, z.B. mit Source-Elektrode 10, Gate-Elektrode 11 und Drain-Elektrode 12, gemäß Fig. 10h in der Inselzone ausgebildet wird, um die gewünschte integrierte Halbleiterschaltung herzustellen.
Das Verfahren A kann auch auf die in Fig. 1a bis 1h gezeigte Weise für die Trennung von Halbleiterelementen mit einer epitaxialen Schicht, wie bei einem bipolaren integrierten Schaltkreis, angewandt werden, nur daß in diesem Fall die V-förmige Nut oder Rille so tief sein muß, daß sie eine auf dem Halbleitersubstrat ausgebildete epitaxiale Schicht eines zweiten Leitungstyps durchsetzt. Die Fig. 3a bis 3h veranschaulichen gemeinsam die Herstellung eines bipolaren integrierten npn-Schaltkreises nach dem erfindungsgemäßen Verfahren A.
Dabei wird in einem ersten Verfahrensschritt eine eingelassene η -Schicht 22 selektiv auf der Hauptfläche eines ρ -Siliziumsubstrats 21 mit der Ebene bzw. Fläche (100) ausgebildet (vgl. Fig. 3a) worauf nach Fig»3b auf der Substratoberfläche eine etwa 2 μΐη dicke epitaxiale n-Typ-Siliziumschicht 23 gezüchtet wird. Anschließend wird eine V-förmige+Ring-Rille 24 mit einer Tiefe von z.B. etwa 2,5 μπι und einer Breite von etwa 3 μπι durch selektives Ätzen mit einem KOH-Ätzmittel derart ausgebildet, daß sie die eingelassene η -Schicht 22 umgibt (vgl. Fig. 3c). Dabei erstreckt sich die Rille 24 durch die epitaxiale Siliziumschicht 23 hindurch bis in den Oberflächenbereich des Substrats 21 hinein unter Festlegung einer Inselzone. Im Anschluß hieran wird
mittels thermischer Oxidation in einer oxidierenden Atmosphäre von 1000° C eine etwa 1500 A dicke Oxidschicht 25 über die Rillenzone und die Inselzone hinweg ausgebildet, worauf gemäß Fig. 3d nach eine® chemischen Niederdruck-Aufdampf verfahren oder einem chemische. Hochfrequen -Aufdampfverfahren eine erste undotierte Polysiliziumschicht 26 mit einer Dicke von etwa 2000 A aufgebracht wird. Da Polysilizium eine ziemlich zufriedenstellende Stufenbedeckung (step coverage) besitzt, ist die Polysiliziumschicht 26 über die Rillenzone und die Inselzone hinweg im wesentlichen gleichmäßig dick.
Danach wird nach dem Ionenimplantations- bzw. -spickverfahren ein p-Typ-Fremdatom, z.B. Bor, implantiert. Hierbei wird der Projektionsbereich R der Borionen so gewählt, daß er der Bedingung t+o*<R < t, genügt, worin (f = Standardabweichung der Ionen und t = Dicke der Schicht 26, wie dies vorher in Verbindung mit Fig. 2 beschrieben worden ist. Hierbei werden Borionen in die in der V-förmigen Rille 24 befindliche Polysiliziumschicht 26 implantiert, wobei diese Borionen jedoch gemäß Fig. 3e die Polysiliziumschicht 26 auf der Inselzone passieren. Wenn die Polysiliziumschicht 26 insbesondere 2000 A dick ist, werden die Borionen zur Erzielung des Zustands gemäß Fig. 3e mit einer Beschleunigungsenergie von 100 keV implantiert! Die Polysiliziumschicht 26 wird daraufhin einer ersten Wärmebehandlung unterworfen, um das in der Schicht 26 innerhalb der Rille 24 befindliche Bor zu aktivieren und dadurch der Polysiliziumschicht 26 den p-Leitungstyp zu erteilen. Weiterhin wird die Polysiliziumschicht 26 mit einem Ätzmittel in Form einer KOH-Lösung geätzt. Bei diesem Vorgang wird nur der undotierte Bereich der Polysiliziumschicht 26 selektiv abgetragen, während die in der Rille befindliche p-Polysiliziumschicht auf vorher beschriebene Weise praktisch vollständig zurückbleibt. In der Rille 24 bleibt somit nur eine p-Polysiliziumschicht 26*
ZüDDö
zurück. Anschließend wird eine zweite undotierte Poly-Siliziumschicht 27 mit einer zum Ausfüllen der Rille 24 ausreichenden Dicke r z.B. einer Dicke von etwa 3 μΐη, aufgetragen, wonach die Pölysiliziumschicht 27 einer zweiten Wärmebehandlung unterworfen wird. Aufgrund der Wärmebehandlung kann das in der p-Polysiliziumschicht 26' enthaltene Bor in die zweite Pölysiliziumschicht 27 eindiffundieren, so daß gemäß Fig. 3f eine p-Polysiliziumschicht 27' entsteht.
Nach der zweiten Wärmebehandlung wird wiederum mit KOH-Ätzmittel geätzt, wobei die undotierte zweite Pölysiliziumschicht 27 selektiv abgetragen wird, während die in der RiljLe 24 befindliche p-Polysiliziumschicht 27' praktisch voll- · ständig zurückbleibt. Mit anderen Worten: Die Rille 24 ist nun mit einer p-Polysiliziumschicht 25 gefüllt, und sie bildet eine Zone 29 für die Trennung von Halbleiterelementen. Außerdem' schließt die Oberfläche der Pölysiliziumschicht 28 im wesentlichen bündig mit der Oberfläche der Oxidschicht 25 in der Inselzone ab (vgl. Fig. 3g). Anschließend werden nach einem üblichen Verfahren in der durch die Trennzone 29 definierten epitaxialen Siliziumschicht 23 eine p-Typ-Basiszone 30,
eine η -Typ-Emitterzone 31 und eine η -Typ-Kollektorelektrodenzone 32 ausgebildet. Auf der Gesamtoberfläche wird durch thermische Oxidation eine Oxidschicht 33 vorgesehen, in welcher danach Kontaktlöcher 34a bis 34c ausgebildet werden. Schließlich wird auf der Gesamtoberfläche durch Vakuumaufdampfung eine Aluminiumschicht ausgebildet, die anschließend selektiv abgetragen wird, um eine Basiselektrode 35, eine Emitterelektrode 36 und eine Kollektorelektrode 37 zu formen und auf diese Weise einen bipolaren integrierten npn-Schaltkreis gemäß Fig. 3h herzustellen.
Wie erwähnt, wird die V-förmige Rille 24 so (tief) ausgebildet, daß sie das p~-Siliziumsubstrat 21 erreicht. Dabei wird eine n-Typ-Inversionszone 38, d.h. eine Zone sehr niedriger Fremd-,
-1 '·» - Γ Γ
atomkonzentration, beim ersten Oxidationsvorgang gemäß Fig. 4 an der Grenzfläche zwischen dem p~-Siliziumsubstrat 21 und der Oxidschicht 25 geformt. Dabei ist . zu beachten, daß die Inversionszone 38 zu einer Herab- , Setzung der Aushaltespannung zwischen zwei benachbarten n-Typ-Inselzonen (d.h. epitaxiale Siliziumschicht 23) führt. Bekanntlich enthält die Oxidschicht 25 unvermeidbar Metallionen, wie Na und K , so daß Elektronen in den Oberflächenbereich der Oxidschicht 25 eingeführtwerden und dabei die Inversionszone 38 bilden. Im Verfahrensschritt der Ausbildung der Oxidschicht 25 werden außerdem im ρ -Siliziumsubstrat 21 enthaltene Boratome absorbiert. Dabei verringert sich selbstverständlich die Fremdatomkonzentration im Grenzbereich zwischen der Oxidschicht 25 und dem Substrat 21, so daß die Inversionszone 38 entsteht. Zur Verhinderung der Ausbildung einer solchen Inversionszone ist es wünschenswert, im ρ -Substrat eine ρ -Zone in der Weise auszubilden, daß die V-förmige Rille bis an die ρ -Zone heranreicht. Die Fig. 5a bis 5g veranschaulichen nun.ein Verfahren zur Herstellung einer integrierten Schaltung dieser Art.
Gemäß Fig. 5a wird zunächst auf der Oberfläche eines p"*-Siliziumsubstrats 41 eine thermisch oxidierte Schicht 49 geformt, worauf die Oxidschicht 49 nach einem Photoätzverfahren selektiv abgetragen wird, um öffnungen 50 und 51 entstehen zu lassen, und anschließend eine Siliziumnitridschicht 52 auf der Gesamtoberfläche ausgebildet wird. Die innerhalb der öffnung 50 befindliche Siliziumnitridschicht 52 wird sodann gemäß Fig. 5b entfernt, worauf auf die Gesamtoberfläche eine As-haltige Glasschicht (bzw. AsSG-Schicht) 53 aufgetragen wird. Diese Glasschicht 53 wird hierauf erwärmt, um" das in ihr enthaltene As durch die öffnung 50 hindurch in das Substrat 41 eindiffundieren zu lassen und dabei gemäß Fig. 5c eine eingelassene η -Schicht 4 2 auszubilden. Nach der Wärmebehandlung wird die Glasschicht entfernt, und es wird in einer oxidierenden Atmosphäre eine
--γι-
thermisch oxidierte Schicht 54 auf der freigelegten Oberfläche des Substrats 41 ausgebildet, wobei die verbleibende Siliziumoxidschicht 52 als oxidationsbeständige Maske verwendet wird (vgl. Fig. 5d). Bei diesem Verfahrensschritt wird die eingelassene η -Schicht 42 vergrößert. Weiterhin wird die verbleibende Siliziumnitridschicht 52 abgetragen, um die Substratoberfläche durch die Öffnung 51 hindurch freizulegen. Durch die Öffnung 51 hindurch wird sodann nach einem Ionenimplantations- bzw. -spickverfahren Bor in das Substrat 41 injiziert, um gemäß Fig. 5e eine ringförmige Bor-Injektionsschicht 55 auszubilden. Bei einer Wärmebehandlung diffundiert das in der Schicht 55 enthaltene Bor unter Bildung einer ρ -Zone 56 in das Substrat 41, worauf die Oxidschichten 49 und 54 gemäß Fig. 5f weggeätzt werden. In diesem Zustand werden die Verfahrensschritte gemäß Fig. 3b bis 3h auf das mit der ρ -Zone 56 versehene Substrat 41 angewandt, um den bipolaren integrierten npn-Schaltkreis gemäß Fig. 5g herzustellen. Kurz gesagt, die Ausführungsform gemäß Fig. 5 entspricht derjenigen nach Fig. 3 mit dem Unterschied, daß das in Fig. 5f dargestellte Substrat 41 anstelle des Substrats 21 beim Ausführungsbeispiel nach Fig. 3 verwendet wird.
Beim Ausführungsbeispiel nach Fig. 5 befindet sich das untere Ende der V-förmigen Rille 24 innerhalb der ρ -Zone 56, wodurch die Bildung einer Inversionszone um das untere Ende der Rille 24 herum verhindert werden kann. Außerdem können sich die eingelassene η -Zone 42 .und die ρ -Zone 56 selbsttätig ausrichten, so daß die Strecke zwischen der eingelassenen η -Schicht 42 und der ρ -Zone 56 verkleinert werden kann. Dies bedeutet, daß die Integrationsdichte erhöht werden kann.
Beim (zweiten) Verfahren B gemäß der Erfindung wird ein Fremdatom selektiv innerhalb einer Inselzone in eine Halbleiterschicht eingebracht, um auf vorher beschriebene Weise einen Fremdatomkonzentrationsunterschied in der Halbleiterschicht zwischen der Inselzone und einer Rillenz>ne herbeizuführen.
In diesem Fall werden auf einem Halbleitersubstrat mehrere Ablagerungsschichten mit unterschiedlichen Eigenschaften geformt. Die oberste Ablagerungsschicht wird mit der höchsten Fremdatomkonzentration dotiert. Anschließend werden die Ablagerungs schichten selektiv abgetragen, wobei im Substrat unter Benutzung der verbleibenden Ablagerungsschichten als Maske eine ringförmige Rille ausgebildet wird, die eine Inselzone begrenzt. Weiterhin wird die in der Rille freigelegte Oberfläche des Substrats "oxidiert, worauf auf die Gesamtoberfläche eine Halbleiterschicht, etwa eine undotierte PoIysiliziumschicht mit einer solchen Dicke aufgebracht wird., daß sie die Rille völlig ausfüllt. Von der Oberseite der Halbleiterschicht her wird ein Fremdatom desselben Leitungstyps wie· bei dem in der obersten Ablagerungsschicht enthaltenen Fremd- ■ atom eindiffundiert. Dabei diffundiert das in der obersten Ablagerungsschicht enthaltene Fremdatom gleichzeitig aufwärts in die Halbleiterschicht hinein. Das Eindiffundieren des. Fremdatoms wird fortgesetzt, bis eine Überlappung zwischen den aufwärts und abwärts diffundierten Bereichen auftritt. Infolgedessen wird die Halbleiterschicht, außer in der Rillenzone, mit einer hohen Fremdatomkonzentration dotiert. Schließ-
lieh wird die dotierte Halbleiterschicht durch Ätzen abgetragen, so daß nur die undotierte Halbleiterschicht in der Rille zurückbleibt und damit eine Trennzone für zwei benachbarte Inselzonen bildet.
Die Figuren 6a bis 6g veranschaulichen die Herstellung einer integrierten Schaltung nach dem erfindungsgemäßen Verfahren B. Gemäß Fig. 6a werden zunächst eine etwa 500 S dicke SiO^Schicht, eine etwa 3000 S dicke Si3N4-Schicht 23 und eine Phosphorsilikatglas- bzw. PSG-Schicht von etwa 3000 8 Dicke nacheinander auf einer Hauptfläche eines Siliziumsubstrats 61 mit z.B. der Ebene bzw. Fläche (100) ausgebildet. Die SiO2-Schicht 62 wird durch thermische Oxidation in einer oxidierenden Atmosphäre geformt. Die Si.,N.* Schicht 63 wird durch chemisches Aufdampfen hergestellt und dann bei 10000C in einer N_-Atmosphare gesintert. Die PSG-Schicht
64, die eine hohe Konzentration an Phosphor (P) als n-Typ-Fremdatom enthält, wird ebenfalls durch chemisches Aufdampfen hergestellt. Diese Schichten. 64, 63 und 62 werden anschließend nach einem Photoätzverfahren selektiv abgetragen^ um dabei selektiv die Substratoberfläche freizulegen, worauf die so freigelegte Substratoberfläche einem anisotropen Ätzen mittels eines KOH-Ätzmittels unter-· worfen wird, um gemäß Fig, 6b Rillen 65a und 65b mit einer Tiefe von z.B. 1 um auszubilden. Durch diese Rillen 65a und 65b wird eine Inselzone 65c festgelegt. In jeder dieser
Rillen 65a und 65b wird sodann eine etwa 2000 A dicke SiO2-Schicht 66 bei einer Temperatur von z.B. 900° C im einer Sauerstoffatmosphäre unter einem Druck von z.B. 9 bar geformt.
Im nächsten Verfahrensschritt wird gemäß Fig. 6c eine PoIysiliziumschicht 67 mit einer für das vollständige Ausfüllen der Rillen 65a und 65b ausreichenden Dicke von z.B. 1,7 μπι durch chemisches Aufdampfen.auf der Gesamtoberfläche geformt. Danach wird gemäß Fig. 6d von oben her bei einer Temperatur von 1000° C in einer POCl3-Atmosphäre Phosphor in die Poly-Siliziumschicht 67 eindiffundiert, um eine N -Schicht (58 auszubilden. Bei diesem Verfahrensschritt diffundiert der in der PSG-Schicht 64 enthaltene Phosphor unter Bildung einer η -Schicht 69 auch aufwärts in die Polysiliziumschicht 65 hinein. Die Diffusionsbehandlung wird fortgesetzt, bis eine Überlappung zwischen den n+-Schichten 68 und 69 auftritt. Beispielsweise kann die Wärmebehandlung 30min lang bei 9000C in einer POCl.,-Atmosphäre durchgeführt werden. Nach der Wärmebehandlung wird auf die dargestellte Weise Phosphor in die gesammte Polysiliziumschicht mit Ausnahme der innerhalb der Rillen 65a und 65b befindlichen Bereiche, eindiffundiert.
Im Anschluß hieran werden die η ^Polysiliziumschichten 68 und 69 durch Ätzen mit Hilfe eines geeigneten Ätzmittels^ z.B. eines Gemisches aus I-, HF und CH3COOH, selektiv abgetragen, so daß gemäß Fig. 6e nur undotierte Polysiliziumschichten 67a und 67b
- Kr -
in den Rillen 65a bzw. 65b verbleiben. Für die selektive Abtragung der η -Polysiliziumschichten 68 und 69 kann auch ein Plasmaätzverfahren, ein reaktives Ionenätzverfahren oder dgl. angewandt werden. Weiterhin wird die Phosphorsilikatglas- bzw. PSG-Schicht 64 weggeätzt, worauf durch selektive Oxidation in einer Sauerstoffatmosphäre von 10000C gemäß Fig. 6f eine etwa 4000 A dicke SiO2-Schicht 71 auf der Oberfläche der in den Rillen 65a, 65b befindlichen Polysiliziumschichten 67a , 6 7b ausgebildet wird. Bei diesem selektiven Oxidationsvorgang dient ersichtlicherweise die Si3N4-Schicht 63 als Maske. Schließlich werden diese Schicht 63 und die SiO2-Schicht 62 entfernt, worauf in der Inselzone 65c ein gewünschtes oder vorgesehenes Halbleiterelement ausgebildet wird. Bei dem in Fig. 6g dargestellten Ausführungsbeispiel wird in der Inselzone 65c nach einem üblichen Verfahren ein MOS-Transistor hergestellt. Die Vorrichtung gemäß Fig. 6g umfaßt ersichtlicherweise- eine isolierende Oxidschicht 72, eine Source-Zone 73, eine Drain-Zone 74, eine Gate-Oxidschicht 75, eine Polysilizium-Gate-Elektrode 76, eine Source-Elektrode 77 und eine Drain-Elektrode 78. Es muß darauf hingewiesen werden, daß beim Ausführungsbeispiel gemäß Figur 6g die in
der Inselzone gebildeten pn-Sperrschichten sich scjweit erstrecken, daß sie die Rillen zur Trennung benachbarter Iriselzonen erreichen, wodurch die Integrationsdichte der Halbleitervorrichtung vergrößert werden kann.
Das Verfahren B läßt sich wie im Fall des Ausführungsbeispiels gemäß Fig. 6a bis 6g auch für die Trennung von Halbleiterelementen im Fall einer epitaxialen Schicht, wie bei einem bipolaren integrierten Schaltkreis, anwenden, nur daß in diesem Fall die Rille so tief sein muß, daß sie sich (vollständig) durch eine auf dem Halbleitersubstrat ausgebildete epitaxiale Schicht des zweiten Leitungstyps erstreckt. Die Fig. 7a bis 7h veranschaulichen insbesondere die Herstellung eines bipolaren npn-Schaltkreises nach dem erfindungsgemäßen Verfahren B.'
In einem ersten Verfahrensschritt
-■η- -
gemäß Fig. 7a wird dabei zunächst eine eingelassene n-Typ-Schicht 82 auf einer Hauptfläche eines p-Typ-Siliziumsubstrats 81 mit z.B. der Ebene oder Fläche (911) ausgebildet/ worauf nach dem üblichen Verfahren auf dem Substrat 81 eine epitaxiale n-Typ-Schicht 83 geformt wird,. Hierauf werden gemäß Fig. 7b auf der Oberfläche der epitaxialen Schicht
83 nacheinander eine etwa 500 A dicke SiO2~Schicht 84, eine etwa 3000 Ä dicke Si N4-Schicht 85 und eine etwa 3000 A dicke Phosphorsilikatglas-bzw. PSG-Schicht 86 vorgesehen. Die SiO2-Schicht 84 wird durch thermische Oxidation in einer Sauerstoffatmosphäre hergestellt. Die Si,N4-Schicht 85 wird durch chemisches Aufdampfen ausgebildet und dann bei 10000C in einer Stickstoffatmosphäre gesintert. Die PSG-Schicht 86, die Phosphor enthält, wird ebenfalls durch chemisches Aufdampfen hergestellt.'Diese Schichten 84, 85, 86 werden zur selektiven Freilegung der Oberfläche der eptiaxialen Schicht 83 nach einem Photoätzverfahren selektiv abgetragen, worauf die epitaxiale Schicht 83 mit einem KOH-Ätzmittel anisotrop geätzt wird, um gemäß Fig. 7c V-förmige Rillen 87a und 87b auszubilden. Es ist daruaf hinzuweisen, daß sich die Rillen 87a ·, 87b durch die epitaxiale Schicht 83 hindurch erstrecken, wobei diese Rillen eine Inselzone 87c festlegen. *
Im nächsten Verfahrensschritt wird gemäß Fig. 7d eine etwa 2000 Ä dicke SK^-Schicht 88 bei 9000C in einer Sauerstoffatmosphäre unter einem Druck von z.B. 9 bar in jeder der Rillen 87a und 87b ausgebildet, worauf durch chemisches Aufdampfen eine Polysiliziumschicht 89 auf die Gesamtoberfläche aufgebracht wird. Die· Polysiliziumschicht 89 muß soadick sein, daß sie die Rillen 87a , 87b vollständig ausfüllt. Zur Herstellung einer η -Zone 90 wird von oben her Phosphor bei 9000C in einer POCl-j-Atmosphäre in die Polysiliziumschicht 89 eindiffundiert. Bei diesem Vorgang diffundiert der in der PSG-Schicht 86 enthaltene Phosphor ebenfalls aufwärts in die Polysiliziumschicht 89 hinein, so daß eine weitere η -Zone 91 entsteht. Die Wärmebehandlung wird fortgesetzt, beispiels-
weise 30 min lang bsi 9000C in einer POCl3-Atmosphäre, bis zwischen den η -gönen SO und 91 eine Überlappung auftritt. Nach der Wärmebehandlung ist Phosphor in die gesamte Polysiliziumschicht, ausgenommen die Bereiche innerhalb der Rillen 87a 87b, eindiffundiert (vgl. Fig 7d). Danach werden gemäß Fig. 7e die η -Zonen 90 und 91 durch Ätzen mit einem geeigneten Ätzmittel, z.B. einem Gemisch aus I2, HF lind CH3COOH, selektiv abgetragen, so daß nur die undotierten PolySiliziumbereiche oder -zonen 89a, 89b in den Rillen 87a, 87b zurückbleiben. Das Abtragen der η -Zonen 90 und 91 kann auch nach einem Plasmaätzverfahren, einem reaktiven Ionenätzverfahren oder dergleichen erfolgen. Nach dem weiteren Wegätzen der PSG-Schicht 86 wird eine etwa 4000 Ä dicke SiO_-Schicht 92 durch selektive Oxidation bei 11000C in einer Sauerstoffatmosphäre auf der Oberfläche jeder der undotierten Polysziliziumzonen 89a, 89b ausgebildet (vgl. 7f). Bei dieser selektiven Oxidation dient ersichtlicherweise die Si3N4-SChIClIt 85 als Maske. Sodann werden die Si-jN.-Schicht 85 und die SiO^-Schicht 92 entfernt, worauf gemäß Fig. 7g eine Oxidschicht 93 auf der Gesamtoberfläche vorgesehen wird. Schließlich wird gemäß Fig. 7h ein gewünschtes oder vorgesehenes Halbleiterelement in der Inselzone 87 hergestellt. Die Halbleitervorrichtung gemäß Fig. 7h umfaßt ersichtlicherweise eine Emitterzone 84, einen Kollektorkontakt bzw. eine Kollektorzone 95 und eine Basiszone 96.
Beim Ausführungsbeispiel gemäß Fig. 7a bis 7h kann, wie in Fig. 4 , eine n-Typ-Inversionsschicht an der Grenzfläche zwischen der Oxidschicht 88 und dem p-Siliziumsubstrat 81 entstehen, wodurch die Aushaltespannung zwischen zwei benachbarten Inselzonen herabgesetzt wird. Diese Schwierigkeit kann dadurch überwunden werden, daß -wie im Fall des Ausführungsbeispiels nach Fig. 5a bis 5h- eine ρ -Zone in der Weise ausgebildet wird, daß sie den unteren Bereich der V-förmigen Rille umgibt.
Bei den Ausführungsbeispielen nach Fig. 6 und 7 wird jeweils eine
, I I.
Phosphorsilikatglas- bzw. PSG-Schicht für die Aufwärtsdiffusion eines n-Fremdatoms, d.h. Phosphor, in eine Polysiliziumschicht verwendet. Die PSG-Schicht kann jedoch auch durch eine Polysiliziumschicht oder eine amorphe Siliziumschicht ersetzt werden, die in hoher Konzentration mit Phosphor und Arsen oder Arsen allein dotiert ist. Anstatt den Ätzvorgang bei den Ausführungsbeispielen nach Fig. 6 und 7 anzuwenden, kann die η -Polysiliziumschicht auch durch Oxidation bei niedriger Temperatur und hohem Druck selektiv entfernt werden. Genauer gesagt: Gemäß Fig. 8 ist die Oxidationsgeschwindigkeit einer η -Polysiliziumschicht deutlich höher als diejenige einer undotierten Polysiliziumschicht; Fig. 8 veranschaulicht die Oxidationsgeschwindigkeit von Polysilizium bei 8500C, 900°-C und 10000C in Abhängikeit von der Phosphorkonzentration des Polysiliziums. Das in Fig. 8 angegebene "Oxidationsgradverhältnis" bezieht sich auf das Verhältnis der Oxidationsgeschwindigkeit von mit Phosphor dotiertem Polysilizium zu undotiertem Polysilizium. Wie aus Fig. 8 hervorgeht, wird eine
21
mit z.B. 10 Phosphoratomen/cm 3 dotierte Polysiliziumschicht bei 8500C etwa 6-mal schneller oxidiert als eine undotierte Polysiliziumschicht, wodurch die selektive Entfernung der dotierten Polysiliziumschicht durch Oxidation möglich wird.
Wie vorstehend im .einzelnen beschrieben, können die genannten erfindungsgemäßen Verfahren A und B für die Herstellung einer Trennzone für Halbleiterelemente angewandt werden. Das Verfahren A läßt sich wie folgt zusammenfassen:
1. Eine Polysiliziumschicht ist in einer in einem Halbleitersubstrat oder in einer epitaxialen Siliziumschicht ausgebildeten V-förmigen rRille in bezug auf die Implantationsbzw, -spickrichtung eines Fremdatoms, wie Bor, dicker als auf einer Inselzone, so daß das Fremdatom selektiv in die in der Rille befindliche Polysiliziumschicht implantiert werden kann.
2. Die Ätzgeschwindigkeit einer mit einem p-Fremdatom, wie Bor,
-JU -.
dotierten Polysiliziumschicht ist in bezug auf ein spezielles Ätzmittel deutlich niedriger als diejenige einer undotierten Polysiliziumschicht, so daß die selektive Entfernung der undotierten Polysiliziumschicht möglich wird, während nur die dotierte Polysiliziumschicht in der Rille zurückbleibt.
3. Auf der Gesamtoberfläche wird eine undotierte Polysiliziumschicht mit einer zum völligen Ausfüllen der Rille ausreichendenDicke ausgebildet, worauf die Anordnung einer Wärmebehandlung unterworfen wird,um das in der dotierten Polysiliziumschicht innerhalb der Rille enthaltende Fremdatom so in die undotierte Polysiliziumschicht eindiffundieren zu lassen,daß der dotierte Bereich bzw. die dotierte Zone die Rille vollständig ausfüllt. Hierauf wird das undotierte Polysilizium auf der Inselzone mit Hilfe eines speziellen Ätzmittels selektiv abgetragen.
Infolgedessen ist dabei die V-förmige Nut oder Rille vollständig mit p-Polysilizium ausgefüllt, so daß sie eine zufriedenstellende Trennzone bildet. Es ist auch darauf hinzuweisen, daß die Oberfläche der p-Polysiliziumschicht im wesentlichen bündig mit der Oberfläche der Inselzone abschließt.
Das Verfahren B läßt sich andererseits wie folgt zusammenfassen:
1. Mehrere Ablagerungsschichten von denen die oberste in hoher Konzentration mit einem n-Typ-Fremdatom, wie Phosphor, dotiert ist, werden auf einem Halbleitersubstrat oder einer epitaxialen Siliziumschicht ausgebildet, worauf im Substrat oder in der epitaxialen Schicht durch die Ablagerungsschichten hindurch eine eine Inselzone festlegende Nut oder Rille einer gewünschten Form ausgebildet wird. Sodann wird eine undotierte Polysiliziumschicht mit einer für das vollständige Ausfüllen ausreichenden Dicke auf der Gesamtoberfläche geformt, und die Anordnung wird anschließend einer Wärmebehandlung in Gegenwart eines n-Fremdatoms derselben Art, wie es in der obersten Ablagerungsschicht enthalten ist,
unterworfen. Bei dieser Wärmebehandlung diffundiert das Fremdatom, mit Ausnahme der Zone innerhalb der Kille, sowohl abwärts als auch aufwärts in die (jeweilige) undotierte Polysiliziumschicht hinein.
2. Eine in hoher Konzentration mit einem n-Fremdatom dotierte Polysiliziumschicht besitzt für ein spezielles Ätzmittel eine deutlich höhere Ätzgeschwindigkeit bzw. eine deutlich höhere Oxidationsgeschwindigkeit als eine undotierte Polysiliziumschicht, so daß die dotierte Polysiliziumschicht selektiv entfernt werden kann, während die undotierte Polysiliziumschicht in der Rille zurückbleibt.
Das Verfahren B ermöglicht ebenfalls die Herstellung einer zufriedenstellenden Trennzone in"Form einer mit undotiertem PoIysilizium gefüllten Rille. Dabei schließt die Oberfläche der undotierten Polysiliziumschicht im wesentlichen bündig mit der Oberfläche der Inselzone ab.
Wie sich aus der vorstehenden Beschreibung ergibt, bietet die Erfindung im Vergleich zum Stand der Technik unter anderem die folgenden Vorteile:
a) Das eingangs unter 3. beschriebene bisherige VlP-Verfahren erfordert ein mechanisches Polieren der Oberfläche einer eine V-förmige Rille oder Nut ausfüllenden Siliziumschicht. Erfindungsgemäß kann dagegen die Oberfläche der Polysiliziumschicht durch einfaches chemisches Ätzen geglättet werden, woraus sich ein hohes Ausbringen und niedrige Fertigungskosten für die Halbleitervorrichtung ergeben. Darüber hinaus werden kaum irgendwelche ungünstigen Einflüsse auf die Eigenschaften der hergestellten Halbleitervorrichtung ausgeübt.
b) Das erfindungsgemäße Verfahren erfordert keine langdauernde Wärmebehandlung bei hoher Temperatur wie im Fäll des eingans unter 1. beschriebenen bisherigen LOCOS-Verfahrens. Infolgedessen kann erfindungsgemäß eine Umverteilung der Diffusionsschichten verhindert werden, wodurch verbesserte
-&-
Eigenschaften des Halbleiterelements gewährleistet werden.
c) Erfindungsgemäß ist es nicht notwendig, selektiv eine dicke Oxidschicht auszubilden, mit dem Ergebnis, daß sich das Muster nicht verformt und die Verdrahtungsschicht auf der Zone zur Trennung benachbarter Halbleiterelemente nicht bricht- Erfindungsgemäß wird außerdem ein antisotropes Ätzen angewandt, so daß die Inselzone praktisch in Übereinstimmung mit den Maskenabmessungen festgelegt werden kann. Infolgedessen können die Eigenschaften der Halbleiterelemente vergleichmäßigt werden, und die Halbleitervorrichtung kann einfach ausgelegt bzw. konstruiert werden.
d) Die Erfindung gewährleistet außerdem die Erzielung der ' vom Stand der Technik gebotenen Vorteile bzw. Merkmale, wie Verringerung der Übergangs- bzw. Sperrschicht-Kapazität, Verbesserung der Integrationsdichte und Verringerung der erdfreien bzw. "schwimmenden" Kapazität der Verdrahtung.
In den beschriebenen Äusführungsbeispielen ist das erfindungsgemäße Verfahren auf die Herstellung von integrierten MOS-Schaltungen sowie integrierten bipolaren Schaltungen angewandt. Das erfindungsgemäße Verfahren ist jedoch auch auf die Herstel'lung von Irbzw. integrierten Injektionslogik-, ECL- bzw. Emitterkoppellogik- und anderen Halbleitervorrichtungen anwendbar.

Claims (20)

  1. ■,. w ο j 3
    PATENTANSPRÜCHE
    \y Verfahren zur Herstellung einer integrierten Halbleiterschaltung, dadurch gekennzeichnet, daß auf einer Hauptfläche eines Halbleitersubstrats eine Nut bzw. Rille in der Weise ausgebildet wird, daß diese Rille eine Inselzone festlegt, daß die Hauptfläche des Substrats, einschließlich zumindest der Oberfläche der Rille, oxidiert wird, daß auf die gesamte Oberfläche des Substrats eine Halbleiterschicht mit einer zum vollständigen Ausfüllen der Rille ausreichenden Dicke aufgetragen wird, daß der in der Rille . befindlichen Halbleiterschicht eine Fremdatomkonzentration verliehen wird, die gegenüber derjenigen der außerhalb der Rille befindlichen Halbleiterschicht deutlich unterschiedlich ist, und daß die außerhalb der Rille befindliche Halbleiterschicht unter Ausnutzung des Fremdatomkonzentrationsunterschieds selektiv entfernt wird, derart, daß die Halbleiterschicht lediglich in der Rille zurückbleibt und damit eine Zone zur Trennung zweier benachbarter Inselzonen bildet.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Rille einen V-förmigen Querschnitt besitzt.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die auf die Substratoberfläche aufgebrachte Halbleiterschicht aus polykristallinem Silizium bzw.Polysilizium besteht und daß vor dem Auftragen einer Halbleiterschicht auf die gesamte Substratoberfläche folgende Verfahrensschritte durchgeführt werden: Aufbringen einer Polys.iliziumschicht auf die durch Oxidieren ausgebildete Oxidschicht, Implantieren eines p-Typ-Fremdatoms nach einem Ionenimplantations- bzw.-spickverfahren in der Weise, daß nur die inner-
    halb der Rille befindliche Polysiliziumschicht mit dem Fremdatom dotiert wird, Erwärmen der Polysiliziumschicht und selektives Entfernen bzw. Abtragen der undotierten Polysiliziumschicht außerhalb der Rille.
  4. 4. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß vor der Ausbildung der Rille auf dem Halbleitersubstrat
    • eine epitaxiale Schicht ausgebildet wird, wobei sich die V-förmige Rille durch diese epitaxiale Schicht hindurch bis zum Substrat erstreckt.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß
    die auf die epitaxiale Schicht aufgebrachte Halbleitersch'icht aus polykristallinem Silizium bzw. Polysilizium besteht und daß vor dem Auftragen der Halbleiterschicht auf die gesamte Substratoberfläche die folgenden zusätzlichen Verfahrensschritte durchgeführt werden: Aufbringen einer Polysiliziumschicht auf die durch Oxidieren ausgebildete Oxidschicht, Implantieren eines p-Typ^Fremdatoms nach einem Ionenimplantations- bzw. -spickverfahren in der Weise, daß auschließlich die in der Rille befindliche Polysiliziumschicht mit dem Fremdatom dotiert wird. Erwärmen der Polysiliziumschicht und selektive Entfernung der außerhalb der Rille befindlichen undotierten Polysiliziumschicht.
  6. 6. Verfahren nach Anspruch 3 oder 5, dadurch gekennzeichnet, daß das p-Typ~Fremdatom, das in der in der Rille zurückbleibenden Polysiliziumschicht enthalten ist, bei der Einstellung der unterschiedlichen Fremdatomkonzentration durch Wärmebehandlung in die zusätzliche, die Rille vollständig ausfüllende Polysiliziumschicht derart eindiffundiert wird, daß diese zusätzliche Polysiliziumschicht lediglich innerhalb der Rille mit dem Fremdatom dotiert wird.
  7. 7. Verfahren nach Anspruch 3 oder 5,· dadurch gekennzeichnet, daß als p-Typ-Fremdatom Bor verwendet wird.
    3 Λ ->
  8. 8. Verfahren nach Anspruch S oder 5, dadurch gekennzeichnet, daß die Ionenimplantationsspannung so eingestellt wird, daß das p-Typ-Fremdatom ausschließlich in der innerhalb der Rille befindlichen Polysiliziumschicht verbleibt und durch die außerhalb der Rille befindliche Polysiliziumschicht hindurchdringt.
  9. 9. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß
    im Substrat ein Bereich bzw. eine Zone desselben Leitungstyps wie das Halbleitersubstrat sowie mit höherer Fremdatomkonzentration als dieses ausgebildet wird und daß der sich durch die epitaxiale Schicht hindurch !erstreckende untere bzw. Bodenbereich der V-förmigen Rille in diesem hochdotierten Bereich des Substrats angeordnet wird.
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß als Fremdatom Bor verwendet wird.
  11. 11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor der Ausbildung der Rille mehrere Ablagerungsschichten, von denen die oberste in hoher Konzentration mit einem n-Typ-Fremdatom dotiert ist, auf dem Halbleitersubstrat ausgebildet werden.
  12. 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die unterschiedliche Einstellung der Fremdatomkonzentration durch Fremdatomdiffusion von der Oberseite der aufgetragenen Halbleiterschicht bzw. von der Oberseite der obersten Ablagerungsschicht her vorgenommen wird.
  13. 13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß vor der Ausbildung der Ablagerungsschichten eine epitaxiale Schicht auf dem Halbleitersubstrat ausgebildet wird und daß (anschließend) die Rille so geformt wird, daß sie sich durch die epitaxiale Schicht erstreckt.
  14. 14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß
    im Substrat ein Bereich bzw. eine Zone desselben Leitungstyps wie das Halbleitersubstrat sowie mit höherer Fremdatomkonzentration als dieses ausgebildet wird und daß der sich durch die epitaxiale Schicht hindurch !erstreckende untere bzw. Bodenbereich der V-förmigen Rille in diesem hochdotierten Bereich des Substrats angeordnet wird.
  15. 15. Verfahren nach einem der Ansprüche 1, 3, 4, 5, 9, 11, 13 oder 14, dadurch gekennzeichnet, daß in der durch die Zone zur Trennung benachbarter Halbleiterelemente festgelegten Inselzone mindestens einepn-Sperrschicht bzw. ein , pn-übergang ausgebildet wird.
  16. 16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß mindestens ein Ende der pn-Sperrschicht in direkter Berührung mit der Rille steht.
  17. .17. Verfahren nach Anspruch 11 oder 13, dadurch gekennzeichnet, daß die oberste Ablagerungsschicht in Form einer Siliziumdioxid-, Polysilizium- bzw. amorphen Siliziumschicht, die jeweils Phosphor oder Arsen enthält, hergestellt wird.
  18. 18. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß das von der Oberseite der Halbleiterschicht her eindiffundierte Fremdatom aus Phosphor und/oder Arsen besteht.
  19. 19. Verfahren nach einem der Ansprüche 1,11 oder %3,dadurch gekennzeichnet, daß im ersten Verfahrensschritt eine Siliziumnitridschicht auf einer Hauptfläche des Halbleitersubstrats abgelagert wird, auf die Siliziumnitridschicht eine in hoher Konzentration mit Phosphor oder Arsen dotierte Siliziumdioxid· schicht aufgebracht wird und die Siliziumdioxidschicht, die Siliziumnitridschicht sowie der Oberflächenbereich des Substrats selektiv entfernt bzw. abgetragen werden, um eine Rille auszubilden, daß die die Rille ausfüllende Halbleiterschicht aus Polysilizium geformt wird, daß das von der Ober-
    seite der Halbleiterschicht her eindiffundierte n-Typ-Fremdatom Phosphor ist und daß bei der selektiven Abtragung der außerhalb der Rille befindlichen Halbleiterschicht die restliche Siliziumdioxidschicht entfernt, der Oberflächenbereich der Polysiliziumschicht innerhalb der Rille oxidiert und die restliche Siliziumnitridschicht entfernt werden.
  20. 20. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß als Halbleitersubstrat ein p-Typ-Siliziumsubstrat verwendet wird, daß auf dem Substrat eine epitaxiale Schicht des n-Leitungstyps ausgebildet wird, daß die die Rille ausfüllende Schicht aus Polysilizium hergestellt wird, daß das von der Oberseite der Halbleiterschicht her eindiffundierte Fremdatom Phosphor ist und daß der Oberflächenbereich der die Rille ausfüllenden Halbleiterschicht oxidiert wird.
DE19813129558 1980-07-28 1981-07-27 Verfahren zur herstellung einer integrierten halbleiterschaltung Granted DE3129558A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP10334180A JPS5728341A (en) 1980-07-28 1980-07-28 Manufacture of semiconductor integrated circuit
JP17529380A JPS5799754A (en) 1980-12-12 1980-12-12 Manufacture of semiconductor integrated circuit
JP17529280A JPS5799753A (en) 1980-12-12 1980-12-12 Manufacture of semiconductor integrated circuit
JP3160281A JPS57147249A (en) 1981-03-05 1981-03-05 Manufacture of semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
DE3129558A1 true DE3129558A1 (de) 1982-03-18
DE3129558C2 DE3129558C2 (de) 1987-07-30

Family

ID=27459463

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813129558 Granted DE3129558A1 (de) 1980-07-28 1981-07-27 Verfahren zur herstellung einer integrierten halbleiterschaltung

Country Status (2)

Country Link
US (1) US4507849A (de)
DE (1) DE3129558A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0097789A2 (de) * 1982-06-30 1984-01-11 International Business Machines Corporation Verfahren zum Füllen mit Silizium von Gräben in Halbleitersubstraten
EP0498475A2 (de) * 1991-01-14 1992-08-12 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device
EP0810650A2 (de) * 1996-05-16 1997-12-03 Siemens Aktiengesellschaft Uniforme Füllung von Graben unter Verwendung einer isotropen Ätzung

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710992A (en) * 1980-06-24 1982-01-20 Sumitomo Electric Ind Ltd Semiconductor device and manufacture therefor
DE3382688T2 (de) * 1982-02-10 1993-09-02 Hitachi Ltd Halbleiterspeicher und sein herstellungsverfahren.
US4676847A (en) * 1985-01-25 1987-06-30 American Telephone And Telegraph Company At&T Bell Laboratories Controlled boron doping of silicon
US4604150A (en) * 1985-01-25 1986-08-05 At&T Bell Laboratories Controlled boron doping of silicon
JP2706469B2 (ja) * 1988-06-01 1998-01-28 松下電器産業株式会社 半導体装置の製造方法
US5135884A (en) * 1991-03-28 1992-08-04 Sgs-Thomson Microelectronics, Inc. Method of producing isoplanar isolated active regions
US6015737A (en) * 1991-07-26 2000-01-18 Denso Corporation Production method of a vertical type MOSFET
US6603173B1 (en) 1991-07-26 2003-08-05 Denso Corporation Vertical type MOSFET
WO1993003502A1 (en) * 1991-07-26 1993-02-18 Nippondenso Co., Ltd. Method of producing vertical mosfet
DE4340590A1 (de) * 1992-12-03 1994-06-09 Hewlett Packard Co Grabenisolation unter Verwendung dotierter Seitenwände
DE19538005A1 (de) * 1995-10-12 1997-04-17 Fraunhofer Ges Forschung Verfahren zum Erzeugen einer Grabenisolation in einem Substrat
US5872045A (en) * 1997-07-14 1999-02-16 Industrial Technology Research Institute Method for making an improved global planarization surface by using a gradient-doped polysilicon trench--fill in shallow trench isolation
US5811345A (en) * 1997-09-18 1998-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Planarization of shallow- trench- isolation without chemical mechanical polishing
EP0929098A1 (de) * 1998-01-13 1999-07-14 STMicroelectronics S.r.l. Verfahren zur selektiven Implantierung von Dotierstoffen in der Bodenseite eines tiefen Grabens
US6040597A (en) * 1998-02-13 2000-03-21 Advanced Micro Devices, Inc. Isolation boundaries in flash memory cores
AU2002352783A1 (en) * 2001-11-20 2003-06-10 The Regents Of The University Of California Methods of fabricating highly conductive regions in semiconductor substrates for radio frequency applications
US7008839B2 (en) * 2002-03-08 2006-03-07 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor thin film
US20070042563A1 (en) * 2005-08-19 2007-02-22 Honeywell International Inc. Single crystal based through the wafer connections technical field
KR100761354B1 (ko) * 2006-10-02 2007-09-27 주식회사 하이닉스반도체 다면채널을 갖는 반도체소자의 듀얼폴리게이트 및 그의형성 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3892608A (en) * 1974-02-28 1975-07-01 Motorola Inc Method for filling grooves and moats used on semiconductor devices
US3979237A (en) * 1972-04-24 1976-09-07 Harris Corporation Device isolation in integrated circuits
US4026736A (en) * 1974-01-03 1977-05-31 Motorola, Inc. Integrated semiconductor structure with combined dielectric and PN junction isolation including fabrication method therefor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5534442A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Preparation of semiconductor device
US4269636A (en) * 1978-12-29 1981-05-26 Harris Corporation Method of fabricating self-aligned bipolar transistor process and device utilizing etching and self-aligned masking
JPS6043024B2 (ja) * 1978-12-30 1985-09-26 富士通株式会社 半導体装置の製造方法
US4286374A (en) * 1979-02-24 1981-09-01 International Computers Limited Large scale integrated circuit production
US4255207A (en) * 1979-04-09 1981-03-10 Harris Corporation Fabrication of isolated regions for use in self-aligning device process utilizing selective oxidation
JPS5636143A (en) * 1979-08-31 1981-04-09 Hitachi Ltd Manufacture of semiconductor device
US4255209A (en) * 1979-12-21 1981-03-10 Harris Corporation Process of fabricating an improved I2 L integrated circuit utilizing diffusion and epitaxial deposition
US4260436A (en) * 1980-02-19 1981-04-07 Harris Corporation Fabrication of moat resistor ram cell utilizing polycrystalline deposition and etching
US4409609A (en) * 1981-03-18 1983-10-11 Fujitsu Limited Semiconductor device and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3979237A (en) * 1972-04-24 1976-09-07 Harris Corporation Device isolation in integrated circuits
US4026736A (en) * 1974-01-03 1977-05-31 Motorola, Inc. Integrated semiconductor structure with combined dielectric and PN junction isolation including fabrication method therefor
US3892608A (en) * 1974-02-28 1975-07-01 Motorola Inc Method for filling grooves and moats used on semiconductor devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z: "IBM TDB", Bd. 22, Nr. 11, 1980, S. 4900-4902 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0097789A2 (de) * 1982-06-30 1984-01-11 International Business Machines Corporation Verfahren zum Füllen mit Silizium von Gräben in Halbleitersubstraten
EP0097789A3 (en) * 1982-06-30 1986-08-20 International Business Machines Corporation Method of filling trenches in semiconductor substrates with silicon
EP0498475A2 (de) * 1991-01-14 1992-08-12 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device
EP0498475A3 (en) * 1991-01-14 1994-06-01 Philips Nv Method of manufacturing a semiconductor device
EP0810650A2 (de) * 1996-05-16 1997-12-03 Siemens Aktiengesellschaft Uniforme Füllung von Graben unter Verwendung einer isotropen Ätzung
EP0810650A3 (de) * 1996-05-16 1998-03-18 Siemens Aktiengesellschaft Uniforme Füllung von Graben unter Verwendung einer isotropen Ätzung

Also Published As

Publication number Publication date
DE3129558C2 (de) 1987-07-30
US4507849A (en) 1985-04-02

Similar Documents

Publication Publication Date Title
DE3129558A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE4212503C2 (de) Verfahren zur Herstellung eines Feldisolatorbereichs in einer Halbleitervorrichtung
DE69909205T2 (de) Verfahren zur Herstellung vertikaler Transistoren
DE3437512C2 (de) Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung
DE2644939A1 (de) Aetzverfahren zum abflachen eines siliciumsubstrats
DE3225398A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3202608C2 (de)
DE10214066A1 (de) Halbleiterelement mit retrogradem Dotierprofil in einem Kanalgebiet und ein Verfahren zur Herstellung desselben
DE102008062488B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Bauelementes
DE3825701A1 (de) Verfahren zur herstellung eines bipolaren transistors
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE3223230A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3642234C2 (de) Verfahren zum Herstellen einer Halbleiterspeichereinrichtung
DE19840385C2 (de) Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis
DE4400842A1 (de) MOS Transistor und Verfahren zu seiner Herstellung
DE2758283C2 (de) Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen
DE2942236A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE4341180B4 (de) Verfahren zur Isolation einer Halbleiterschicht auf einem Isolator zur Festlegung eines aktiven Gebiets
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE3408552A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE19548386C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3129755C2 (de) Verfahren zur Herstellung einer I&amp;uarr;2&amp;uarr;L-Halbleiterschaltungsanordnung
DE4444609C2 (de) Verfahren zur Herstellung einer Halbleiterschaltung mit Grabenbereichen und Feldoxidbereichen

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ

8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee