DE4400842A1 - MOS Transistor und Verfahren zu seiner Herstellung - Google Patents

MOS Transistor und Verfahren zu seiner Herstellung

Info

Publication number
DE4400842A1
DE4400842A1 DE4400842A DE4400842A DE4400842A1 DE 4400842 A1 DE4400842 A1 DE 4400842A1 DE 4400842 A DE4400842 A DE 4400842A DE 4400842 A DE4400842 A DE 4400842A DE 4400842 A1 DE4400842 A1 DE 4400842A1
Authority
DE
Germany
Prior art keywords
oxide film
film
silicon substrate
gate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4400842A
Other languages
English (en)
Other versions
DE4400842C2 (de
Inventor
Kyung Saeng Kim
Jun Hee Lim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Priority to DE4400842A priority Critical patent/DE4400842C2/de
Priority to US08/472,593 priority patent/US5552329A/en
Priority claimed from US08/472,593 external-priority patent/US5552329A/en
Publication of DE4400842A1 publication Critical patent/DE4400842A1/de
Priority to US08/513,595 priority patent/US5712503A/en
Application granted granted Critical
Publication of DE4400842C2 publication Critical patent/DE4400842C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung bezieht sich auf einen Metalloxid-Halbleitertransistor (MOS Transistor) mit sehr kleinen Abmessungen sowie auf ein Verfahren zur Herstellung eines derartigen MOS Transistors. Dieser MOS Transistor weist insbesondere verbesserte Eigenschaften hinsichtlich der heißen La­ dungsträger und des Durchgriffs auf.
Gegenwärtig ist man bestrebt, die Abmessungen von Halbleitereinrich­ tungen noch weiter zu reduzieren, um zu immer höheren Integrationsgra­ den zu kommen.
Mit steigendem Integrationsgrad weist daher die Gatelänge des MOS Tran­ sistors einen Wert auf, der von mehreren µm bis herab in den Submicron­ bereich reicht.
Wird die Gatelänge verkürzt, so verkürzt sich auch die Kanallänge des MOS Transistors. In einem solchen Fall besteht jedoch die Gefahr des Auf­ tretens heißer Ladungsträger.
Die heißen Ladungsträger werden üblicherweise in einem Gateisolations­ film gefangen bzw. gesammelt, der zur Isolierung des Gates dient, wodurch sich die Betriebszuverlässigkeit des MOS Transistors verschlechtert. Die heißen Ladungsträger stellen somit ein ernsthaftes Problem bei der Her­ stellung sehr kleiner Transistorstrukturen dar.
Um die im Zusammenhang mit den heißen Ladungsträgern auftretenden Probleme zu überwinden, wurden bereits MOS Transistoren mit leicht do­ tiertem Drain (Lightly Doped Drain), also sogenannte LDD MOS Transisto­ ren, vorgeschlagen, die zwei Arten von Sourcebereichen und Drainberei­ chen aufweisen. Hierzu gehören zum einen ein Sourcebereich und ein Drainbereich mit niedriger Konzentration und zum anderen ein Source­ bereich und ein Drainbereich mit hoher Konzentration.
Die Fig. 1 zeigt eine Querschnittsansicht eines konventionellen LDD MOS Transistors.
Gemäß Fig. 1 liegt ein Gateisolationsfilm 12 auf einem Kanalbereich 15 eines p-Typ Siliziumsubstrats 11, wobei sich ein Gate 13 aus einem Polysi­ liziumfilm auf dem Gateisolationsfilm 12 befindet.
Seitenwandstücke 14 aus einem Isolationsfilm liegen an beiden Seiten­ wänden des Gates, während ein Sourcebereich 16 und ein Drainbereich 17 vom n-Typ mit niedriger Konzentration im Substrat 11 vorhanden sind, derart, daß sie sich jeweils mit den Seitenwandstücken 14 überlappen.
Darüber hinaus befinden sich ein Sourcebereich 18 und ein Drainbereich 19 vom n-Typ mit hoher Konzentration innerhalb des Substrats 11, und zwar jeweils benachbart zu dem Sourcebereich 16 und dem Drainbereich 17 vom n-Typ, die die niedrige Konzentration aufweisen.
Dieser LDD MOS Transistor kann das Auftreten heißer Ladungsträger dämpfen, und zwar infolge der Bildung der n-Typ Source- und Drainberei­ che 16 und 17 mit niedriger Konzentration. Ferner verringert sich der EIN Widerstand des MOS Transistors infolge des parasitären Widerstands der n-Typ Source- und Drainbereiche 16 und 17.
Da die heißen Ladungsträger jedoch an der Oberfläche des Drainbereichs 17 mit hoher Konzentration eine Energie aufweisen, die größer ist als der thermische Gleichgewichtszustand, fangen die an beiden Seitenwänden des Gates 13 liegenden Seitenwandstücke 14 die heißen Ladungsträger ein.
Aus diesem Grunde verschlechtert sich die Draincharakteristik des MOS Transistors.
Um das oben beschriebene und bei den LDD MOS Transistoren auftretende Problem zu überwinden, wurden bereits solche mit inverser T-förmiger LDD Struktur vorgeschlagen.
Die Fig. 2a bis 2f zeigen Schritte zur Herstellung eines konventionellen MOS Transistors mit inverser T-förmiger LDD Struktur.
Entsprechend der Fig. 2a wird ein konventioneller Feldoxidationsprozeß ausgeführt, und zwar auf einem p-Typ Siliziumsubstrat 21, um zwei Feldoxidfilme 22 auszubilden, die jeweils dazu dienen, aktive Bereiche 23 voneinander zu trennen.
Sodann werden in das Siliziumsubstrat 21 n-Typ Verunreinigungsionen mit niedriger Konzentration implantiert, um einen n-Typ Verunreini­ gungsdiffusionsbereich 24 für einen Sourcebereich und einen Drainbe­ reich mit niedriger Konzentration zu erhalten.
Anschließend wächst ein Gateoxidfilm 25 auf einem aktiven Bereich 23 des Siliziumsubstrats 21 auf.
Sodann wird gemäß Fig. 2b auf den Gateoxidfilm 25 ein erster Polysilizi­ umfilm 26 aufgebracht, der mit Verunreinigungsionen dotiert wird. Dieser Film 26 kommt auch auf den Feldoxidfilmen 22 zu liegen.
Die Verunreinigungsionen können in den Polysiliziumfilm 26 eingebracht werden, während dieser niedergeschlagen wird oder nach Bildung des Po­ lysiliziumfilms 26.
In einem nächsten Schritt wird durch chemische Dampfabscheidung im Vakuum bzw. durch ein CVD Verfahren auf die gesamte Oberfläche der so erhaltenen Struktur ein Phosphorsilicatglasfilm 27 (PSG Film) aufge­ bracht und geätzt, um eine Öffnung 28 in ihm zu bilden, die oberhalb des Zentralteils des aktiven Bereichs 23 liegt.
Sodann wird gemäß Fig. 2c ein Isolationsfilm auf die so erhaltene Struk­ tur niedergeschlagen, beispielsweise ebenfalls ein PSG Film, der danach zurückgeätzt wird, um Seitenwandstücke 29 an den Seitenwänden der Öff­ nung 28 zu erhalten, die sich im PSG Film 27 befindet.
Anschließend werden p-Typ Verunreinigungsionen in das Siliziumsub­ strat 21 implantiert, und zwar durch die Öffnung 28 hindurch, wobei der PSG Film 27 und die Seitenwandstücke 29 als Ionenimplantationsmaske dienen. Auf diese Weise wird ein p-Typ Kanalbereich 30 erhalten. Die n- Typ Diffusionsbereiche 24 zu beiden Seiten des Kanalbereichs 30 bilden dann jeweils einen Sourcebereich und einen Drainbereich mit niedriger Konzentration.
Entsprechend Fig. 2d wird ein zweiter Polysiliziumfilm 31 zum Auffüllen der Öffnung 28 aufgebracht.
Auf dem Polysiliziumfilm 31 wird dann ein Oxidfilm 32 gebildet, und zwar durch thermische Oxidation des Polysiliziumfilms 31.
Wie die Fig. 2e erkennen läßt, werden danach der PSG Film 27 und die Seitenwandstücke 29 entfernt, um anschließend an den Seitenwänden des zweiten Polysiliziumfilms 31 Seitenwandstücke 33 aus einem Isolations­ film zu bilden, beispielsweise aus einem Oxidfilm.
Infolge der Beseitigung des PSG Films 27 liegt somit ein Teil des ersten Po­ lysiliziumfilms 26 frei.
Entsprechend der Fig. 2f wird dann der freiliegende Teil des ersten Poly­ siliziumfilms 26 entfernt, wobei als Ätzmaske der Isolationsfilm 32 und die Seitenwandstücke 33 dienen.
Somit liegt also ein Gate 34 mit inverser T-förmiger Struktur vor.
Das Gate 34 mit inverser T-förmiger Struktur gemäß Fig. 2f enthält einen unteren Teil, bestehend aus dem ersten Polysiliziumfilm 26, und einen Säulenbereich, bestehend aus dem zweiten Polysiliziumfilm 31.
Sodann werden Verunreinigungsionen vom n⁺-Typ implantiert, wobei das Gate 34 und die Seitenwandstücke 33 als Ionenimplantationsmaske ver­ wendet werden. Auf diese Weise werden Source- und Drainbereiche 35 mit hoher Konzentration erhalten.
Danach liegt ein MOS Transistor mit LDD Struktur vor.
Wie oben beschrieben, enthält dieser MOS Transistor ein Gate 34 mit in­ verser T-förmiger Struktur, das einen unteren Bereich aus dem ersten Po­ lysiliziumfilm 26 und einen Säulenbereich aus dem zweiten Polysilizium­ film 31 aufweist. Darüber hinaus gehören zum MOS Transistor die n-Typ Source- und Drainbereiche 24 unterhalb des unteren Bereichs 26 des Gates 34, sowie die n⁺-Typ Source und Drainbereiche 35.
Das oben erwähnte Symbol (-) bedeutet niedrige Konzentration, während das Symbol (+) hohe Konzentration bedeutet.
Da bei der Herstellung des oben beschriebenen LDD MOS Transistors mit inverser T-förmiger Gatestruktur der Ionenimplantationsprozeß zur Bil­ dung des Sourcebereichs und des Drainbereichs mit niedriger Konzentra­ tion im gesamten aktiven Bereich durchgeführt werden muß, ist es aller­ dings schwierig, die Konzentration des Kanalbereichs zu steuern.
Andererseits liegt der p-Typ Kanalbereich unterhalb des Gates, um den Durchgriff zu verhindern. Somit ergibt sich der Nachteil, daß sich die Schwellenspannung erhöht, und zwar infolge der Rückwärtsgatevorspan­ nung.
Da ferner die Dicke des Gateoxidfilms konstant ist, kann infolge des Gates ein Drainleckstrom auftreten.
Um die Eigenschaften hinsichtlich des Durchgriffs zu verbessern, wurde ein sogenannter doppelt implantierter LDD MOS Transistor vorgeschla­ gen. Dieser doppelt implantierte LDD MOS Transistor (DI-LDD MOS Tran­ sistor) weist eine Struktur auf, bei der sich kein speziell ausgebildeter Ka­ nalbereich unterhalb des Gates befindet. Vielmehr umgeben p-Typ Berei­ che als Durchgriffsstopper die je eine niedrige Konzentration aufweisen­ den Source- und Drainbereiche.
Die Fig. 3a bis 3c zeigen Schritte zur Herstellung eines konventionel­ len DI-LDD MOS Transistors.
Entsprechend der Fig. 3a erfolgt die Durchführung eines konventionel­ len Feldoxidationsprozesses auf einem p-Typ Siliziumsubstrat 41, um Fel­ doxidfilme 42 zu erhalten, durch die jeweils aktive Bereiche 43 voneinan­ der getrennt werden.
Danach wird ein Gateisolationsfilm 44 auf dem aktiven Bereich 43 des Substrats 41 gebildet. Sodann wird ein Polysiliziumfilm auf die gesamte Oberfläche des Substrats 41 niedergeschlagen und anschließend struktu­ riert, um ein Gate 45 zu erhalten.
Anschließend werden n-Typ Verunreinigungsionen mit niedriger Konzen­ tration, z. B. Phosphor, und p-Typ Verunreinigungsionen, z. B. Bor, in das Substrat 41 unter Verwendung des Gates 45 als Ionenimplantations­ maske implantiert, wonach eine Temperung erfolgt, um einen Sourcebe­ reich 46 und einen Drainbereich 47 mit niedriger Konzentration zu erhal­ ten, als auch p-Typ Verunreinigungsbereiche 48 als Durchgriffsstopper, von denen jeweils einer den Sourcebereich 46 und ein anderer den Drain­ bereich 47 umgibt.
Die p-Typ Verunreinigungsbereiche 48 bilden somit Taschen, in denen sich die Source- bzw. Drainbereiche 46, 47 befinden.
Entsprechend der Fig. 3b wird sodann mit Hilfe eines CVD Verfahrens ein Oxidfilm 49 auf der gesamten Oberfläche des Substrats 41 gebildet.
Die Fig. 3c läßt erkennen, daß der CVD Oxidfilm 49 anschließend aniso­ trop geätzt wird, um Seitenwandstücke 50 an den Seitenwänden des Gates 45 zu erhalten.
Sodann werden n⁺-Typ Verunreinigungsionen, beispielsweise Phosphor, mit hoher Konzentration implantiert, und zwar unter Verwendung des Ga­ tes 45 und der Seitenwandstücke 50 als Ionenimplantationsmasken, wo­ nach eine Temperung erfolgt, um den Sourcebereich 51 und den Drainbe­ reich 52 zu erhalten, die jeweils eine hohe Konzentration aufweisen.
Die p-Typ Verunreinigungsbereiche 48 liegen so, daß sie in der Nähe des Kanalbereichs jeweils denn-Typ Sourcebereich 46 und den n-Typ Drain­ bereich 47 abdecken bzw. einschließen.
Da beim DI-LDD MOS Transistor mit dem oben beschriebenen Aufbau der Sourcebereich 46 und der Drainbereich 47 vom n⁻-Typ eingeschlossen sind, läßt sich der Kanalkurzschlußeffekt zurückdrängen. Ebenso wird das Auftreten heißer Ladungsträger verringert.
Allerdings überlappt das Gate 45 nicht vollständig Source- und Drainbe­ reich 46, 47 vom n⁻-Typ, so daß es unmöglich ist, die heißen Ladungsträ­ ger komplett zu beseitigen.
Ferner werden die Verunreinigungsbereiche 48 durch einen Temperungs­ prozeß gebildet, so daß es eine Beschränkung hinsichtlich ihrer Tiefe gibt.
Die Fig. 3c zeigt die Situation, in der der Gateisolationsfilm 44 oberhalb von Sourcebereich und Drainbereich 52 entfernt ist.
Der Erfindung liegt die Aufgabe zugrunde, einen LDD MOS Transistor zu schaffen, der hinsichtlich des Durchgriffs verbesserte Eigenschaften auf­ weist, und bei dem das Auftreten heißer Ladungsträger weiter zurückge­ drängt wird. Ferner ist es Ziel der Erfindung, ein geeignetes Verfahren zur Herstellung eines derartigen Transistors anzugeben.
Vorrichtungsseitige Lösungen sind in den kennzeichnenden Teilen der ne­ bengeordneten Patentansprüche 1 und 9 angegeben. Dagegen finden sich verfahrensseitige Lösungen in den kennzeichnenden Teilen der nebenge­ ordneten Patentansprüche 3 und 10.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung nä­ her beschrieben. Es zeigen:
Fig. 1 einen konventionellen LDD MOS Transistor,
Fig. 2a bis 2f Schritte zur Herstellung eines konventionellen LDD MOS Transistors mit inverser T-förmiger Gatestruktur,
Fig. 3a bis 3c Schritte zur Herstellung eines konventionellen DI-LDD MOS Transistors,
Fig. 4a bis 4l Schritte zur Herstellung eines MOS Transistors nach ei­ nem ersten Ausführungsbeispiel der Erfindung, und
Fig. 5a bis 5l Schritte zur Herstellung eines MOS Transistors nach ei­ nem zweiten Ausführungsbeispiel der Erfindung.
Nachfolgend wird unter Bezugnahme auf die Fig. 4a bis 4l ein Verfah­ ren zur Herstellung eines LDD MOS Transistors in Übereinstimmung mit einem ersten Ausführungsbeispiel der vorliegenden Erfindung näher be­ schrieben.
Entsprechend der Fig. 4a wird zunächst ein Oxidfilm 52 auf einem p-Typ Halbleitersubstrat 51 gebildet. Sodann wird auf den Oxidfilm 52 ein Ni­ tridfilm 53 aufgebracht.
Der Nitridfilm 53 und der Oxidfilm 52 werden einem photolithographi­ schen Prozeß unterzogen, um eine Öffnung 54 in beiden Filmen zu erhalten, und zwar in einem Bereich, in welchem später ein Gate gebildet wird.
Auf die gesamte so erhaltene Oberfläche des Siliziumsubstrats 51 wird dann ein dünner Polysiliziumfilm 55 aufgebracht. Dieser kommt also auf dem Substrat 51 im Bereich der Öffnung 54 zu liegen, an den Seitenwän­ den der Filme 52 und 53 sowie auf dem Film 53.
Der Polysiliziumfilm 55 wird als Spannungspuffer verwendet, und zwar nach Durchführung des Feldoxidationsprozesses.
Entsprechend der Fig. 4c wird ein Nitridfilm 56 dick auf den Polysilizium­ film 55 aufgetragen und dann durch ein isotropes Ätzverfahren geätzt, bei­ spielsweise durch reaktives Ionenätzen (RIE Verfahren). Hierdurch wer­ den Seitenwandstücke 56 an den Seitenwänden der Öffnung 54 erhalten, die mit dem Film 55 ausgekleidet ist.
Im Ergebnis liegt nur noch ein Teil des Polysiliziums 55-2 auf dem Nitrid­ film 53 und ein Teil des Polysiliziums 55-1 auf dem Boden der Öffnung 54 frei.
Gemäß Fig. 4d erfolgt ein thermischer Oxidationsprozeß zwecks Oxida­ tion des freiliegenden Teils des Polysiliziumfilms 55-1, um auf diese Weise einen dicken Feldoxidfilm 57 zu erhalten.
Zu dieser Zeit wird auch der Teil des Polysiliziumfilms 55-2, der auf dem Nitridfilm 53 liegt, oxidiert und somit in einen Oxidfilm 58 umgewandelt.
Bei den zuletzt genannten Prozessen dienen die Seitenwandstücke 56, hergestellt durch den Nitridfilm, als Oxidationsmaske.
Der Feldoxidfilm 57 wird dann bei dem nachfolgenden Ionenimplanta­ tionsprozeß als Maske bzw. Blockiereinrichtung benutzt.
Es sei darauf hingewiesen, daß sich die Teile 55-3 des Polysiliziumfilms 55, die sich an den Seiten der Seitenwandstücke 56 und unter den Seiten­ wandstücken 56 befinden, infolge der Abschirmung durch die Seiten­ wandstücke 56 nicht oxidiert werden.
Sodann werden gemäß Fig. 4e die Seitenwandstücke 56, die als Oxida­ tionsmaske dienten, entfernt. Dadurch liegt jetzt der Polysiliziumfilm 55-3, der sich hinter der Seitenwand der Seitenwandstücke 56 und unter den Seitenwandstücken 56 befand, frei.
In Übereinstimmung mit Fig. 4f wird jetzt der freigelegte Polysiliziumfilm 55-3 oxidiert, um ihn in einen Oxidfilm 59 umzuwandeln. Dadurch läßt er sich in dem nachfolgenden Prozeß leichter entfernen.
Entsprechend Fig. 4g werden n-Typ Verunreinigungsionen und p-Typ Verunreinigungsionen jeweils implantiert, und zwar unter Verwendung des dicken Feldoxidfilms 57 als Maske. Dadurch werden Source- und Drainbereiche 60 mit niedriger Konzentration erhalten. Gleichzeitig wer­ den p-Typ Verunreinigungsbereiche 61 erhalten, was zu einer Struktur führt, in der die p-Typ Verunreinigungsbereiche 61 die Source- bzw. Drainbereiche 60 umgeben bzw. einschließen.
Aufgrund der Bildung der Source- bzw. Drainbereiche 60 mit niedriger Konzentration wird ein Kanalbereich 50 im Siliziumsubstrat 51 definiert.
Da Verunreinigungsionen implantiert werden unter Verwendung des Fel­ doxidfilms als Ionenimplantationsmaske zwecks Bildung der eine niedrige Konzentration aufweisenden Source- und Drainbereiche 60, bildet sich ei­ ne graduierte Grenzschicht aus.
Sodann werden in Übereinstimmung mit Fig. 4h die Oxidfilme 57, 58 und 59 vollständig entfernt.
Infolge der Entfernung des Feldoxidfilms 57 weist das Substrat 51 eine Struktur auf, nach der die freiliegende Oberfläche des Substrats im Be­ reich der Öffnung 54, also im Zentralbereich des Bodens der Öffnung 54, konkav ausgebildet ist. Mit anderen Worten ist hier eine Ausnehmung vor­ handen.
Wie die Fig. 4i erkennen läßt, wird sodann ein dünner Gateoxidfilm 62 auf dem freigelegten Substrat 51 gebildet. Danach wird ein Polysilizium­ film 63 relativ dick auf den Oxidfilm 62 aufgebracht, um dann zurückge­ ätzt zu werden, bis der Polysiliziumfilm 63 zwecks Bildung des Gates teil­ weise die Öffnung 54 ausfüllt.
Da das Gate durch den Polysiliziumfilm 63 erhalten wird, der auf der kon­ kaven Oberfläche des Films 62 liegt, welcher sich seinerseits auf dem Sili­ ziumsubstrat 51 befindet, ist die Bodenfläche des Gates konvex ausgebil­ det bzw. wölbt sich vor in Richtung des Substrats 51.
Sodann wird gemäß Fig. 4j ein Oxidfilm 64 dick auf die freiliegende Ober­ fläche der so erhaltenen Struktur aufgebracht und anschließend zurück­ geätzt, um die Strukturoberfläche bzw. Oberfläche des Siliziumsubstrats 51 zu glätten.
Der Oxidfilm 64 kommt also nur auf dem Polysiliziumfilm 63 zu liegen, so daß durch den Oxidfilm 64 letztlich die Öffnung 54 bis zu ihrem oberen Rand vollständig ausgefüllt wird.
Der Oxidfilm 64 dient hier als Kappenoxidfilm des Gates.
Anschließend wird gemäß Fig. 4k der verbleibende Nitridfilm 53 zu bei­ den Seiten des Gates 63, 64 entfernt, z. B. durch einen Ätzprozeß, um den Oxidfilm 52 freizulegen.
Sodann werden gemäß Fig. 4l n-Typ Verunreinigungsionen implantiert, wobei der Polysiliziumfilm 63, der das Gate bildet, als Ionenimplantations­ maske benutzt wird. Durch diesen Ionenimplantationsprozeß werden die eine hohe Konzentration aufweisenden Source- und Drainbereiche 65 er­ halten.
Beim vollständigen LDD MOS Transistor nach der Erfindung weist das Ga­ te also eine Struktur auf, gemäß der die obere Fläche des Gates eben bzw. abgeflacht ist, während die Bodenfläche des Gates konvex ausgebildet ist, sich also auswölbt in Richtung des Substrats 51.
Die Fig. 5a bis 5l zeigen ein Verfahren zur Herstellung eines LDD MOS Transistors in Übereinstimmung mit einem zweiten Ausführungsbeispiel der Erfindung.
Gemäß Fig. 5a wird zunächst ein Oxidfilm 72 durch einen Aufwachsvor­ gang auf einem p-Typ Siliziumsubstrat 71 erzeugt. Sodann wird auf den Oxidfilm 72 ein Nitridfilm 73 dick aufgebracht.
Der Nitridfilm 73 und der unter ihm liegende Oxidfilm 72 werden anschlie­ ßend strukturiert, und zwar in einem Bereich, wo später ein Gate entste­ hen soll. Die Strukturierung erfolgt unter Anwendung eines photolitho­ graphischen Prozesses zwecks Bildung einer Öffnung 74, die die Filme 72 und 73 durchragt. Durch die Öffnung 74 wird somit das Siliziumsubstrat 71 freigelegt.
In Übereinstimmung mit Fig. 5b wird sodann ein dünner Polysiliziumfilm 75 auf die gesamte Oberfläche der so erhaltenen Struktur aufgebracht, der auf dem Siliziumsubstrat 71 zu liegen kommt, an den Seitenwänden der Filme 72 und 73 sowie auf dem Film 73.
Sodann wird gemäß Fig. 5c ein Nitridfilm dick auf den Polysiliziumfilm 75 niedergeschlagen, wobei anschließend der Nitridfilm unter Anwendung ei­ nes anisotropen Ätzverfahrens geätzt wird, um Seitenwandstücke 76 zu erhalten, die in den Eckbereichen der Öffnung 74 liegen.
Nach Bildung der Seitenwandstücke 76 bleiben vom Polysiliziumfilm 75 nur derjenige Bereich 75-1 frei, der in der Öffnung 74 zwischen den Seiten­ wandstücken 76 liegt, und derjenige Bereich 75-2, der oben auf dem Ni­ tridfilm 73 liegt. Diejenigen Bereiche 75-3 des Polysiliziumfilms 75, die sich unterhalb der Seitenwandstücke 76 und zwischen den Seitenwand­ stücken 76 und dem Nitridfilm 73 befinden, bleiben abgedeckt, und zwar durch die Seitenwandstücke 76.
Sodann werden p-Typ Verunreinigungsionen in das Siliziumsubstrat 71 durch die Öffnung 74 hindurch implantiert, und zwar unter Verwendung der Seitenwandstücke 76 als Ionenimplantationsmaske. Auf diese Weise wird ein p-Typ Verunreinigungsbereich 77 im Festkörper-Siliziumsub­ strat 71 gebildet, der als Durchgriffsstopper dient.
Wie die Fig. 5d erkennen läßt, erfolgt anschließend ein thermischer Oxi­ dationsprozeß unter Verwendung der Seitenwandstücke 76 als Oxida­ tionsmaske, um den Teil 75-1 des Polysiliziumfilms 75 zu oxidieren, der in der Öffnung 74 liegt. Hierdurch wächst ein dicker Feldoxidfilm 78 auf.
Der Feldoxidfilm 78 dient als Maske bzw. Blockiereinrichtung bei einer nachfolgenden Ionenimplantation.
Während der oben beschriebenen Oxidation wird auch derjenige Teil 75-2 des Polysiliziumfilms 75 oxidiert, der oben auf dem Nitridfilm 73 liegt. Die­ ser Teil 75-2 wird somit in einen Oxidfilm 79 umgewandelt.
Der Teil 75-3 des Polysiliziumfilms 75 an den Seiten und unterhalb der Sei­ tenwandstücke 76 wird nicht oxidiert infolge des Vorhandenseins der Sei­ tenwandstücke 76.
Gemäß Fig. 5e werden nachfolgend die Seitenwandstücke 76, die zur Bil­ dung der Oxidationsmaske dienten, entfernt. Somit kommt der Teil 75-3 des Polysiliziumfilms 75, welcher an der Seite und unter den Seitenwand­ stücken 76 lag, frei.
Gemäß Fig. 5f wird nun auch der freigelegte Teil des Polysiliziumfilms 75-3 oxidiert, so daß er sich in einem späteren Prozeß leichter entfernen kann. Mit anderen Worten wird jetzt der Polysiliziumfilm 75-3 in einen Oxidfilm 80 umgewandelt.
Gemäß Fig. 5g werden sodann n-Typ Verunreinigungsionen in das Silizi­ umsubstrat 71 implantiert, und zwar durch die Öffnung 74 hindurch und unter Verwendung des Feldoxidfilms 78 als Ionenimplantationsmaske. Auf diese Weise werden eine niedrige Konzentration aufweisende n -Typ Source- und Drainbereiche 81 erhalten.
Ein Kanalbereich 70 wird innerhalb des Siliziumsubstrats 71 erhalten, und zwar in Übereinstimmung mit der Bildung der die niedrige Konzentra­ tion aufweisenden Source- und Drainbereiche 81.
Da Ionen implantiert werden unter Verwendung des Feldoxidfilms 78 als Ionenimplantationsmaske zwecks Bildung der die niedrige Konzentration aufweisenden Source- und Drainbereiche 81, wird ein graduierter Grenz­ schichtbereich (graded junction) erhalten.
Entsprechend der Fig. 5h werden sodann die Oxidfilme 78, 79 und 80 entfernt, um denjenigen Teil des Siliziumsubstrats 71 freizulegen, der sich im Bereich der Öffnung 74 befindet. Das freigelegte Siliziumsubstrat 71 weist somit in diesem Bereich eine Oberfläche auf, die konkav ausgebildet ist. Die Substratoberfläche im Bereich der Öffnung 74 ist also ins Substrat zurückgezogen.
Sodann wird gemäß Fig. 5i ein Oxidfilm 82 durch einen Aufwachsvorgang auf dem freigelegten Siliziumsubstrat 71 innerhalb der Öffnung 74 gebil­ det, dessen Dicke geringer ist als die Dicke des Oxidfilms 72. Danach wird ein Polysiliziumfilm 83 mit größerer Dicke als die Dicke des Oxidfilms 72 auf die gesamte Oberfläche des Substrats aufgebracht und so zurückge­ ätzt, daß die Öffnung 74 bis zu einer bestimmten Höhe ausgefüllt wird. Der Polysiliziumfilm 83 dient zur Bildung eines Gates, liegt auf dem Oxidfilm 82 und befindet sich lediglich in der Öffnung 74.
Schließlich wird gemäß Fig. 5j ein dicker Oxidfilm durch einen Auf­ wachsvorgang auf der gesamten Oberfläche der so erhaltenen Struktur ge­ bildet und zurückgeätzt, um einen Kappenoxidfilm 84 zu erhalten. Die Öff­ nung 74 ist somit komplett ausgefüllt, und zwar im unteren Bereich durch den Polysiliziumfilm 83 und im oberen Bereich durch den Kappenoxidfilm 84. Der Kappenoxidfilm 84 wird soweit zurückgesetzt, daß er mit der Ober­ fläche des Films 73 fluchtet und eben ist.
Anschließend wird gemäß Fig. 5k der Nitridfilm 73 entfernt, um den Oxidfilm 72 freizulegen, und zwar außerhalb des Bereichs des Films 83.
Sodann werden gemäß Fig. 5l n-Typ Verunreinigungsionen in das Sub­ strat implantiert, und zwar durch den freigelegten Oxidfilm 72 hindurch und unter Verwendung des Polysiliziumfilms 83, der zur Bildung des Ga­ tes dient, sowie unter Verwendung des Kappenoxidfilms 84 als Ionenim­ plantationsmaske. Auf diese Weise werden die eine hohe Konzentration aufweisenden n⁺-Typ Source- und Drainbereiche 85 erhalten.
Bei dem LDD MOS Transistor nach dem zweiten Ausführungsbeispiel der Erfindung liegt das Gate 83 in einer Ausnehmung des Siliziumsubstrats 71, also in einem konkaven Substratbereich. Eine niedrige Konzentration aufweisende Source- und Drainbereiche 81 sind so angeordnet, daß sie vollständig vom Gate 83 überdeckt werden, sich mit diesem also überlap­ pen. Der p-Typ Verunreinigungsbereich 77 liegt ferner innerhalb des Kör­ perverbands des Siliziumsubstrats 71.
Wie oben erwähnt, lassen sich mit dem MOS Transistor nach der Erfin­ dung folgende Vorteile erzielen:
Da der p-Typ Verunreinigungsbereich zur Durchgriffsverhinderung so an­ geordnet ist, daß er nur die die niedrige Konzentration aufweisenden Source- und Drainbereiche einschließt oder im Festkörperverband des Substrats liegt, ist es möglich, die Übergangskapazität der Source- bzw. Drainbereiche zu reduzieren und darüber hinaus die Betriebsgeschwin­ digkeit des Transistors zu erhöhen.
Zweitens befindet sich das Gate auf der Oberfläche des Siliziumsubstrats, die konkav ausgebildet bzw. nach innen zurückgenommen ist. Somit ist es möglich, die Durchgriffscharakteristik des Transistors zu verbessern.
Das Gate ist darüber hinaus so geformt, daß es die die niedrige Konzentra­ tion aufweisenden Source- und Drainbereiche vollständig überlappt, so daß sich diese die niedrige Konzentration aufweisenden Source- und Drainbereiche durch das Gate einwandfrei steuern lassen, was zu einer Verbesserung der Stromsteuercharakteristik des Transistors führt.
Drittens werden die Verunreinigungsionen unter Verwendung des dicken Feldoxidfilms als Ionenimplantationsmaske implantiert, wodurch sich die die niedrige Konzentration aufweisenden Source- und Drainbereiche mit einem graduiert ausgebildeten bzw. abgestuften Übergang (graded­ shaped junction) ausbilden lassen. Hohe elektrische Felder in der Nähe des Drainbereichs werden somit unterdrückt, was zu einer Verringerung der Anzahl heißer Ladungsträger führt.
Da viertens die Dicke des Isolationsfilms auf den die niedrige Konzentra­ tion aufweisenden Source- und Drainbereichen dicker ist als diejenige des Gateisolationsfilms, ist es möglich, den infolge des Gates induzierten Drainleckstrom zu reduzieren.
Wie bereits erwähnt, dient der Öffnungsbereich zur Aufnahme des Gates, das aus einem Polysiliziumfilm besteht. Somit ist es fünftens möglich, Schranken der gegenwärtigen Photolithographietechnik hinsichtlich der tatsächlichen Kanallänge zu überwinden und Halbleitereinrichtungen der beschriebenen Art noch weiter zu miniaturisieren.

Claims (10)

1. MOS Transistor, gekennzeichnet durch:
  • - ein Siliziumsubstrat (51) vom ersten Leitungstyp, dessen Zentralteil, in welchem sich ein Kanalbereich (50) befindet, eine Oberflächenvertie­ fung aufweist, und dessen anderer Teil außerhalb der Oberflächenvertie­ fung eine ebene Oberfläche besitzt;
  • - einen dünnen Gateoxidfilm (62) auf der Oberflächenvertiefung des Siliziumsubstrats (51);
  • - einen Oxidfilm (52) auf der ebenen Oberfläche des Siliziumsubstrats (51), der eine Dicke aufweist, die ein wenig größer ist als diejenige des Gateoxidfilms (62);
  • - ein auf dem Oxidfilm (62) liegendes Gate (63), dessen obere Fläche eben und dessen untere Fläche konvex ist;
  • - einen dicken Kappenoxidfilm (64) auf dem Gate (63);
  • - jeweils einen eine niedrige Konzentration aufweisenden Sourcebe­ reich (60) und Drainbereich (60) vom zweiten Leitungstyp, die vollständig vom Gate (63) überlappt werden und in einem Teil des Siliziumsubstrats (51) liegen, der benachbart zum Kanalbereich sowie zur Oberflächenver­ tiefung ist;
  • - jeweils einen eine hohe Konzentration aufweisenden Sourcebereich (65) und Drainbereich (65) vom zweiten Leitungstyp im ebenen Oberflä­ chenbereich des Siliziumsubstrats (51) und benachbart zu den die niedri­ ge Konzentration aufweisenden Source- und Drainbereichen; und
  • - Verunreinigungsbereiche (61), die so im Siliziumsubstrat (51) liegen daß sie die die niedrige Konzentration aufweisenden Source- und Drainbe­ reiche einschließen.
2. MOS Transistor nach Anspruch 1, dadurch gekennzeichnete daß das Siliziumsubstrat (51) eine Struktur aufweist, nach der die Oberfläche des Kanalbereichs tiefer liegt als die Substratoberfläche, auf der die die niedrige Konzentration aufweisenden Source- und Drainbereiche (65) ge­ bildet sind.
3. Verfahren zur Herstellung eines MOS Transistors, gekennzeichnet durch folgende Schritte:
  • - auf einem Siliziumsubstrat (51) vom ersten Leitungstyp wird durch einen Aufwachsvorgang ein erster Oxidfilm (52 gebildet;
  • - auf den ersten Oxidfilm (52) wird ein Nitridfilm (53) relativ dick aufge­ bracht;
  • - der Nitridfilm (53) und der erste Oxidfilm (52) werden gemeinsam ge­ ätzt, um eine Öffnung (54) zu erhalten;
  • - auf die gesamte freiliegende Oberfläche des Siliziumsubstrats wird dann ein erster Polysiliziumfilm (55) dünn aufgebracht;
  • - sodann werden Seitenwandstücke (56) innerhalb der Öffnung (54) gebildet, derart, daß der erste Polysiliziumfilm (55-1) im Zentralbereich der Öffnung (54) frei bleibt und auch der erste Polysiliziumfilm (55-2) auf der Oberfläche des Nitridfilms (53), so daß die Seitenwandstücke (56) den ersten Polysiliziumfilm (55-3) nur im Randbereich der Öffnung (54) und an deren Seitenwand bedecken;
  • - der auf dem Siliziumsubstrat (51) freiliegende erste Polysiliziumfilm (55-1) und der auf dem Nitridfilm (53) freiliegende erste Polysiliziumfilm (55-2) werden einem thermischen Oxidationsprozeß unterzogen, und zwar unter Verwendung der Seitenwandstücke (56) als Oxidationsmaske, um einen dicken Feldoxidfilm (57) und einen zweiten Oxidfilm (58) zu erhal­ ten;
  • - die Seitenwandstücke (56) werden entfernt, um den verbleibenden ersten Polysiliziumfilm (55-3) freizulegen, der sich unterhalb des Bodens und hinter den Seiten der Seitenwandstücke (56) befindet;
  • - dieser freigelegte, verbliebene Polysiliziumfilm (55-3) wird oxidiert, um einen dritten Oxidfilm (59) zu erhalten;
  • - Verunreinigungsionen vom zweiten Leitungstyp sowie Verunreini­ gungsionen vom ersten Leitungstyp werden in dieser Reihenfolge in das Si­ liziumsubstrat (51) implantiert, und zwar unter Verwendung des dicken Feldoxidfilms (57) als Ionenimplantationsmaske, um Source- und Drain­ bereiche (60) vom zweiten Leitungstyp mit niedriger Konzentration sowie Verunreinigungsbereiche vom ersten Leitungstyp zu bilden, welche die die niedrige Konzentration aufweisenden Source- und Drainbereiche um­ schließen;
  • - Entfernen des dritten Oxidfilms (59) und des Feldoxidfilms (57), der­ art, daß das Siliziumsubstrat (51) eine Oberflächenvertiefung im Zentral­ bereich der Öffnung (54) aufweist, dort also konkav ausgebildet ist, sowie Entfernen des zweiten Oxidfilms (58) auf dem Nitridfilm (53);
  • - Bildung eines vierten Oxidfilms als Gateoxidfilm (62) am Boden der Öffnung (54) bzw. auf der Oberflächenvertiefung des Siliziumsubstrats (51);
  • - Bildung eines Polysiliziumfilms für ein Gate (63) auf dem vierten Oxidfilm (62), um einen Teil der Öffnung (54) mit dem Polysiliziumfilm auf­ zufüllen;
  • - Bildung eines dicken Oxidfilms (64) auf dem zweiten Polysiliziumfilm (63) und Rückätzen des dicken Oxidfilms (64), um die Öffnung (54) voll­ ständig aufzufüllen;
  • - Entfernen des freiliegenden Nitridfilms (53) zwecks Freilegung des ersten Oxidfilms (52); und
  • - es werden Verunreinigungsionen vom zweiten Leitungstyp in das Si­ liziumsubstrat (51) implantiert, und zwar durch den freiliegenden ersten Oxidfilm (52) hindurch und unter Verwendung des zweiten Polysilizium­ films (63) als Maske, um Source- und Drainbereiche (65) mit hoher Kon­ zentration zu erhalten.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß beim Implantieren der Verunreinigungsionen zur Bildung der die niedrige Kon­ zentration aufweisenden Source- und Drainbereiche der Feldoxidfilm und der Nitridfilm als Ionenimplantationsmaske verwendet werden.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß bei der Durchführung des Feldoxidationsprozesses die Seitenwandstücke (56) als Oxidationsmaske dienen.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Sei­ tenwandstücke (56) aus einem Nitridfilm hergestellt werden.
7. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß bei der Durchführung des Feldoxidationsprozesses der am Boden und an den Sei­ ten der Seitenwandstücke (56) verbleibende Polysiliziumfilm (55-3) als Spannungspufferschicht dient.
8. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der er­ ste Oxidfilm (52) dicker hergestellt wird als der vierte Oxidfilm (62).
9. MOS Transistor, gekennzeichnet durch:
  • - ein Siliziumsubstrat (71) vom ersten Leitungstyp, dessen Zentralteil, in welchem sich ein Kanalbereich (70) befindet, eine Oberflächenvertie­ fung aufweist, und dessen anderer Teil außerhalb der Oberflächenvertie­ fung eine ebene Oberfläche besitzt;
  • - einen dünnen Gateoxidfilm (82) auf der Oberflächenvertiefung des Siliziumsubstrats (71);
  • - einen Oxidfilm (72) auf der ebenen Oberfläche des Siliziumsubstrats (71), der eine Dicke aufweist, die ein wenig größer ist als diejenige des Ga­ teoxidfilms (82);
  • - ein auf dem Oxidfilm (82) liegendes Gate (83), dessen obere Fläche eben und dessen untere Fläche konvex ist;
  • - einen dicken Kappenoxidfilm (84) auf dem Gate (83);
  • - jeweils einen eine niedrige Konzentration aufweisenden Sourcebe­ reich (81) und Drainbereich (81) vom zweiten Leitungstyp, die vollständig vom Gate (83) überlappt werden und in einem Teil des Siliziumsubstrats (71) liegen, der benachbart zum Kanalbereich sowie zur Oberflächenver­ tiefung ist;
  • - jeweils einen eine hohe Konzentration aufweisenden Sourcebereich (85) und Drainbereich (85) vom zweiten Leitungstyp im ebenen Oberflä­ chenbereich des Siliziumsubstrats (71) und benachbart zu den die niedri­ ge Konzentration aufweisenden Source- und Drainbereichen (81); und
  • - Verunreinigungsionen vom ersten Leitungstyp im Festkörperver­ band des Siliziumsubstrats (71) unterhalb des Kanalbereichs.
10. Verfahren zur Herstellung eines MOS Transistors, gekennzeichnet durch folgende Schritte:
  • - auf einem Siliziumsubstrat (71) vom ersten Leitungstyp wird durch einen Aufwachsvorgang ein erster Oxidfilm (72) gebildet;
  • - auf den ersten Oxidfilm (72) wird ein Nitridfilm (73) relativ dick aufge­ bracht;
  • - der Nitridfilm (73) und der erste Oxidfilm (72) werden gemeinsam ge­ ätzt, um eine Öffnung (74) zu erhalten;
  • - auf die gesamte Oberfläche des Siliziumsubstrats (71) wird dann ein erster Polysiliziumfilm (75) dünn aufgebracht;
  • - es werden Seitenwandstücke (76) innerhalb der Öffnung (74) gebil­ det, die einen Teil des ersten Polysiliziumfilms (75-1) im Zentralbereich der Öffnung (74) sowie einen weiteren Teil (75-2) des ersten Polysilizium­ films freilassen, der auf der Oberfläche des Nitridfilms (73) liegt, so daß nur derjenige Teil des Polysiliziumfilms (75-3) durch die Seitenwand­ stücke (76) abgedeckt wird, der sich am Boden und an den Seiten der Sei­ tenwandstücke (76) befindet;
  • - Verunreinigungsionen vom ersten Leitungstyp werden in das Silizi­ umsubstrat (71) implantiert, und zwar durch die Öffnung (74) hindurch, um einen Verunreinigungsbereich vom ersten Leitungstyp zu erhalten;
  • - es wird ein thermischer Oxidationsprozeß durchgeführt, um den auf dem Siliziumsubstrat (71) freiliegenden Polysiliziumfilm (75-1) und den auf dem Nitridfilm (73) freiliegenden Polysiliziumfilm (75-2) zu oxidieren, so daß ein dicker Feldoxidfilm (78) und ein zweiter Oxidfilm (79) erhalten werden;
  • - die Seitenwandstücke (76) werden entfernt, um denjenigen Teil (75- 3) des ersten Polysiliziumfilms (75) freizulegen, der am Boden und an der Seite der Seitenwandstücke (76) verblieben ist;
  • - dieser freigelegte und verbliebene erste Polysiliziumfilm (75-3) wird durch Oxidation in einen dritten Oxidfilm (80) umgewandelt;
  • - Verunreinigungsionen vom zweiten Leitungstyp werden in das Silizi­ umsubstrat (71) implantiert, um Source- und Drainbereiche (61) zu erhal­ ten, die eine niedrige Konzentration aufweisen;
  • - der dritte Oxidfilm (80) und der Feldoxidfilm (78) werden so entfernt, daß das Siliziumsubstrat (71) innerhalb der Öffnung (74) eine Oberflä­ chenvertiefung aufweist bzw. dort konkav ausgebildet ist, wobei ebenfalls der zweite Oxidfilm (79) entfernt wird, um den Nitridfilm (73) freizulegen;
  • - Bildung eines vierten Oxidfilms als Gateoxidfilms (82) auf der Ober­ flächenvertiefung des Siliziumsubstrats (71), der eine geringere Dicke auf­ weist als der erste Oxidfilm (72);
  • - auf dem vierten Oxidfilm (82) wird ein Polysiliziumfilm für ein Gate (83) gebildet und so weit zurückgeätzt, daß ein Teil der Öffnung (74) mit diesem Polysiliziumfilm (83) aufgefüllt ist;
  • - Bildung eines dicken fünften Oxidfilms (84) auf dem zweiten Polysili­ ziumfilm (83). um die Öffnung (74) vollständig aufzufüllen;
  • - Entfernen des freiliegenden Nitridfilms (73) zwecks Freilegen des er­ sten Oxidfilms (72); und
  • - es werden Verunreinigungsionen vom zweiten Leitungstyp in das Si­ liziumsubstrat (71) implantiert, und zwar durch den freigelegten ersten Oxidfilm (72) hindurch und unter Verwendung des zweiten Polysilizium­ films (83) als Maske, um Source- und Drainbereiche (85) zu erhalten, die eine hohe Konzentration aufweisen.
DE4400842A 1994-01-05 1994-01-13 MOS Transistor und Verfahren zu seiner Herstellung Expired - Lifetime DE4400842C2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE4400842A DE4400842C2 (de) 1994-01-13 1994-01-13 MOS Transistor und Verfahren zu seiner Herstellung
US08/472,593 US5552329A (en) 1994-01-05 1995-06-06 Method of making metal oxide semiconductor transistors
US08/513,595 US5712503A (en) 1994-01-05 1995-08-10 Metal oxide semiconductor and method of making the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4400842A DE4400842C2 (de) 1994-01-13 1994-01-13 MOS Transistor und Verfahren zu seiner Herstellung
US08/472,593 US5552329A (en) 1994-01-05 1995-06-06 Method of making metal oxide semiconductor transistors
US08/513,595 US5712503A (en) 1994-01-05 1995-08-10 Metal oxide semiconductor and method of making the same

Publications (2)

Publication Number Publication Date
DE4400842A1 true DE4400842A1 (de) 1995-07-20
DE4400842C2 DE4400842C2 (de) 1998-03-26

Family

ID=27205984

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4400842A Expired - Lifetime DE4400842C2 (de) 1994-01-05 1994-01-13 MOS Transistor und Verfahren zu seiner Herstellung

Country Status (2)

Country Link
US (1) US5712503A (de)
DE (1) DE4400842C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997049126A1 (en) * 1996-06-19 1997-12-24 Advanced Micro Devices, Inc. Method of reducing transistor channel length with oxidation inhibiting spacers

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952720A (en) * 1996-05-06 1999-09-14 United Microelectronics Corp. Buried contact structure
US5668024A (en) * 1996-07-17 1997-09-16 Taiwan Semiconductor Manufacturing Company CMOS device structure with reduced risk of salicide bridging and reduced resistance via use of a ultra shallow, junction extension, ion implantation process
KR100223846B1 (ko) * 1997-05-28 1999-10-15 구본준 반도체 소자 및 그의 제조방법
US6200865B1 (en) 1998-12-04 2001-03-13 Advanced Micro Devices, Inc. Use of sacrificial dielectric structure to form semiconductor device with a self-aligned threshold adjust and overlying low-resistance gate
US6232160B1 (en) * 1999-09-15 2001-05-15 Taiwan Semiconductor Manufacturing Company Method of delta-channel in deep sub-micron process
GB2354880A (en) * 1999-09-30 2001-04-04 Mitel Semiconductor Ltd Metal oxide semiconductor field effect transistors
US6956263B1 (en) 1999-12-28 2005-10-18 Intel Corporation Field effect transistor structure with self-aligned raised source/drain extensions
JP3651802B2 (ja) * 2002-09-12 2005-05-25 株式会社東芝 半導体装置の製造方法
CN101030602B (zh) * 2007-04-06 2012-03-21 上海集成电路研发中心有限公司 一种可减小短沟道效应的mos晶体管及其制作方法
US7736981B2 (en) * 2008-05-01 2010-06-15 International Business Machines Corporation Metal high dielectric constant transistor with reverse-T gate
US20090275182A1 (en) * 2008-05-01 2009-11-05 International Business Machines Corporation Method for fabricating a metal high dielectric constant transistor with reverse-t gate
KR101999970B1 (ko) 2008-09-19 2019-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8685817B1 (en) 2012-11-19 2014-04-01 International Business Machines Corporation Metal gate structures for CMOS transistor devices having reduced parasitic capacitance
US11527531B2 (en) * 2018-09-28 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed gate for an MV device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597824A (en) * 1983-11-11 1986-07-01 Kabushiki Kaisha Toshiba Method of producing semiconductor device
JPH01108774A (ja) * 1987-10-22 1989-04-26 Kawasaki Steel Corp 半導体装置
JPH021173A (ja) * 1988-06-09 1990-01-05 Fujitsu Ltd Ｍｉｓ電界効果トランジスタ
JPH02110973A (ja) * 1988-10-19 1990-04-24 Toshiba Corp Ｍｏｓ型半導体装置およびその製造方法
US5082794A (en) * 1989-02-13 1992-01-21 Motorola, Inc. Method of fabricating mos transistors using selective polysilicon deposition
JPH036060A (ja) * 1989-06-01 1991-01-11 Sony Corp Ｍｉｓ型半導体装置
US5218221A (en) * 1989-10-20 1993-06-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JP2548994B2 (ja) * 1990-03-19 1996-10-30 富士通株式会社 電界効果型トランジスタ及びその製造方法
KR940002400B1 (ko) * 1991-05-15 1994-03-24 금성일렉트론 주식회사 리세스 게이트를 갖는 반도체장치의 제조방법
US5342796A (en) * 1991-05-28 1994-08-30 Sharp Kabushiki Kaisha Method for controlling gate size for semiconduction process
KR950013790B1 (ko) * 1992-12-02 1995-11-16 현대전자산업주식회사 트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 모스 트랜지스터(mosfet) 및 그 제조 방법
US5399508A (en) * 1993-06-23 1995-03-21 Vlsi Technology, Inc. Method for self-aligned punchthrough implant using an etch-back gate
US5448094A (en) * 1994-08-23 1995-09-05 United Microelectronics Corp. Concave channel MOS transistor and method of fabricating the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS ERMITTELT *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997049126A1 (en) * 1996-06-19 1997-12-24 Advanced Micro Devices, Inc. Method of reducing transistor channel length with oxidation inhibiting spacers
US5918134A (en) * 1996-06-19 1999-06-29 Advanced Micro Devices, Inc. Method of reducing transistor channel length with oxidation inhibiting spacers

Also Published As

Publication number Publication date
DE4400842C2 (de) 1998-03-26
US5712503A (en) 1998-01-27

Similar Documents

Publication Publication Date Title
DE3932621C2 (de) Feldgesteuerte Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19807745B4 (de) Halbleitereinrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE3327301C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE19501556C2 (de) Halbleitervorrichtung mit einer Grabenstruktur, Verwendung einer Halbleitervorrichtung mit einer Grabenstruktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Grabenstruktur
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE19845003C1 (de) Vertikaler Feldeffekttransistor mit innenliegendem ringförmigen Gate und Herstellverfahren
DE10101568B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE4400842C2 (de) MOS Transistor und Verfahren zu seiner Herstellung
DE3245064C2 (de)
DE4344285A1 (de) Verfahren zur Herstellung eines Transistors
DE4445345C2 (de) Verfahren zur Herstellung eines Bipolartransistors
DE19935442C1 (de) Verfahren zum Herstellen eines Trench-MOS-Leistungstransistors
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE4116690A1 (de) Elementisolationsaufbau einer halbleitereinrichtung und verfahren zur herstellung derselben
EP0182088B1 (de) Schottky-Kontakt auf einer Halbleiteroberfläche und Verfahren zu dessen Herstellung
DE19643903A1 (de) Verfahren zur Herstellung eines Bipolartransistors mit Heteroübergang
DE19507146C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3825701A1 (de) Verfahren zur herstellung eines bipolaren transistors
DE19517002C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung
EP0000545A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE19900610A1 (de) Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium und Herstellungsverfahren hierfür

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right