JP2548994B2 - 電界効果型トランジスタ及びその製造方法 - Google Patents

電界効果型トランジスタ及びその製造方法

Info

Publication number
JP2548994B2
JP2548994B2 JP2067330A JP6733090A JP2548994B2 JP 2548994 B2 JP2548994 B2 JP 2548994B2 JP 2067330 A JP2067330 A JP 2067330A JP 6733090 A JP6733090 A JP 6733090A JP 2548994 B2 JP2548994 B2 JP 2548994B2
Authority
JP
Japan
Prior art keywords
film
insulating film
gate electrode
conductive film
inverted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2067330A
Other languages
English (en)
Other versions
JPH03268434A (ja
Inventor
毅 松谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2067330A priority Critical patent/JP2548994B2/ja
Priority to US07/670,806 priority patent/US5175119A/en
Publication of JPH03268434A publication Critical patent/JPH03268434A/ja
Application granted granted Critical
Publication of JP2548994B2 publication Critical patent/JP2548994B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/082—Ion implantation FETs/COMs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/919—Compensation doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】 〔概要〕 逆Ｔ字型ゲート電極をもっている電界効果型トランジ
スタ及びその製造方法の改良に関し、 逆Ｔ字型ゲート電極をもつ電界効果型トランジスタが
容易且つ再現性良く得られるようにすることを目的と
し、 半導体基板上に第一の絶縁膜及び第一の導電膜及び第
一の被膜を順に形成する工程と、次いで、第一の被膜に
開口を形成してから第二の絶縁膜を形成する工程と、次
いで、第二の絶縁膜をエッチングして該開口を画定する
側面を覆うサイド・ウォール状に残す工程と、次いで、
サイド・ウォール状の第二の絶縁膜で画定された開口内
に第二の導電膜で埋める工程と、次いで、第一の被膜を
除去してサイド・ウォール状の第二の絶縁膜を表出させ
る工程と、次いで、サイド・ウォール状の第二の絶縁膜
をマスクとし第一の導電膜をパターニングして第一の導
電膜と第二の導電膜からなる逆Ｔ字型ゲート電極を形成
する工程とを含んでなるよう構成する。
〔産業上の利用分野〕
本発明は、逆Ｔ字型ゲート電極をもっている電界効果
型トランジスタ及びその製造方法の改良に関する。
一般に、電界効果型トランジスタを高集積化する為に
サイズを小さくすると、ホット・キャリヤ効果が現れ易
くなるので、特に、ドレイン近傍の電界を緩和する為の
工夫が種々なされ、例えば、LDD（lightly doped dra
in）構造もその一つであり、また、ゲート電極を逆Ｔ字
型にしてドレイン近傍の電界をゲート電圧で制御するよ
うにしたゲート・ドレイン・オーバラップ型トランジス
タも提案されている。
この逆Ｔ字型ゲート電極をもつ電界効果型トランジス
タは、ドレイン近傍でホット・キャリヤを誘発させる電
界を緩和させるのに有効であるが、現在、その逆Ｔ字型
ゲート電極を微細に形成する安定な技術が存在しないの
で、それを確立させることが必要である。
〔従来の技術〕
第13図乃至第18図は逆Ｔ字型ゲート電極をもつ電界効
果型トランジスタを製造する従来の技術を説明する為の
工程要所に於ける電界効果型トランジスタの要部切断側
面図を表し、以下、これ等の図を参照しつつ解説する。
尚、これは日立製作所の提案に係わるGOLD（ｇate−dra
in ｏverｌapped LDＤ）と呼ばれる方式に関するもの
であり、ここでは、ゲートの近傍に限って説明する。
第13図参照 13−（１） 熱酸化法を適用することに依り、ｐ型シリコン半導体
基板１の表面に二酸化シリコンからなるゲート絶縁膜２
を形成する。
13−（２） 化学気相堆積（chemical vapour deposition:CVD）
法を適用することに依り、不純物を含有した第一の多結
晶シリコン膜３を形成する。
13−（３） 第一の多結晶シリコン膜３の表面に自然酸化膜４を生
成させてから、CVD法を適用することに依り、不純物を
含有した第二の多結晶シリコン膜５を形成する。
13−（４） CVD法を適用することに依り、二酸化シリコンからな
る絶縁膜６を形成する。
13−（５） フォト・リソグラフィ技術を適用することに依り、絶
縁膜６のゲート電気形状にパターニングする。
第14図参照 14−（１） ゲート電極形状にパターニングされた絶縁膜６をマス
クとして、第二の多結晶シリコン膜５を等方性エッチン
グする。尚、このエッチングは、自然酸化膜４で自動的
に停止する。また、エッチングは等方性であるから、第
二の多結晶シリコン膜５はサイド・エッチングされ、絶
縁膜６の下に在る部分も一部が除去されている。
14−（２） イオン注入法を適用することに依り、絶縁膜６をマス
クとしてｐ型シリコン半導体基板１にｎ型不純物の打ち
込みを行ってn-型ソース領域７及びn-型ドレイン領域８
を形成する。
第15図参照 15−（１） CVD法を適用することに依り、厚い二酸化シリコンか
らなる絶縁膜９を形成する。
15−（２） 反応性イオン・エッチング（reactive ion etchin
g:RIE）法を適用することに依って絶縁膜９の異方性エ
ッチングを行う。
この工程を経ると絶縁膜９が絶縁膜６及び第二の多結
晶シリコン膜５の側面にサイド・ウォール状に残ること
になる。
15−（３） 絶縁膜６並びに絶縁膜９をマスクとして第一の多結晶
シリコン膜３の異方性エッチングを行う。
これで、逆Ｔ字型ゲート電極が完成されたことにな
る。
第16図参照 16−（１） イオン注入法を適用することに依り、絶縁膜６並びに
絶縁膜９をマスクとしてｐ型シリコン半導体基板１にｎ
型不純物の打ち込みを行ってn+型ソース領域10及びn+型
ドレイン領域11を形成する。
このようにして作成した電界効果型トランジスタは、
第一の多結晶シリコン膜３及び第二の多結晶シリコン膜
５からなる逆Ｔ字型ゲート電極構造及びLDD構造をもっ
ている。
第17図乃至第22図は逆Ｔ字型ゲート電極をもつ電界効
果型トランジスタを製造する他の従来の技術を説明する
為の工程要所に於ける電界効果型トランジスタの要部切
断側面図を表し、以下、これ等の図を参照しつつ解説す
る。尚、これはゼロックス（Xerox）の提案に係わるイ
ンバースＴゲートMOS（inverse−Ｔ gate MOS）と呼
ばれる方式に関するものであり、ここでも、ゲートの近
傍に限って説明する。
第17図参照 17−（１） 熱酸化法を適用することに依り、ｐ型シリコン半導体
基板21の表面に二酸化シリコンからなるゲート絶縁膜22
を形成する。
17−（２） CVD法を適用することに依り、不純物を含有した多結
晶シリコン膜23を形成する。
17−（３） CVD法を適用することに依り、二酸化シリコンからな
る絶縁膜24を形成する。
17−（４） フォト・リソグラフィ技術に於けるレジスト・プロセ
スを適用することに依り、逆Ｔ字型ゲート電極の脚とな
るべき部分をパターニングする際のマスクとなるフォト
・レジスト膜25を形成する。
第18図参照 18−（１） フォト・レジスト膜25をマスクとして絶縁膜24のパタ
ーニングと、引き続いて、多結晶シリコン膜23のエッチ
ングを行う。但し、多結晶シリコン膜23のエッチング
は、逆Ｔ字型ゲート電極に於ける脚の部分から横方向へ
張り出す部分に必要とされる厚さを残すように途中で停
止させなければならない。
第19図参照 19−（１） イオン注入法を適用することに依り、絶縁膜24をマス
クとしてｎ型不純物をｐ型シリコン半導体基板21に打ち
込んでn-型ソース領域26及びn-型ドレイン領域27を形成
する。
第20図参照 20−（１） CVD法を適用することに依り、厚い二酸化シリコンか
らなる絶縁膜28を形成する。
20−（２） RIE法を適用することに依って絶縁膜28の異方性エッ
チングを行う。
この工程を経ると絶縁膜28が絶縁膜24及び多結晶シリ
コン膜23の側面にサイド・ウォール状に残ることにな
る。
第21図参照 絶縁膜24並びに絶縁膜28をマスクとして多結晶シリコ
ン膜23の異方性エッチングを行う。
これで逆Ｔ字型ゲート電極が完成されたことになる。
第22図参照 イオン注入法を適用することに依り、絶縁膜24並びに
絶縁膜28をマスクとしてｐ型シリコン半導体基板１にｎ
型不純物の打ち込みを行ってn+型ソース領域29及びn+型
ドレイン領域30を形成する。
これで逆Ｔ字型ゲート電極構造及びLDD構造をもった
電界効果型トランジスタが得られる。
〔発明が解決しようとする課題〕
第13図乃至第16図について説明した従来の技術に於い
ては、多結晶シリコン膜５をパターニングする際、等方
性エッチング法を適用してサイド・エッチングを行う必
要があり、パターン寸法の制御が容易ではなく、また、
同じく多結晶シリコン膜５のエッチング・ストッパとし
て自然酸化膜４を利用しているが、その機能が充分であ
るように厚くした場合には、多結晶シリコン膜５と多結
晶シリコン膜３との間にキャリヤのトンネリングが不可
能となり、ゲート電極がオープンになってしまう虞があ
り、逆の場合には、エッチング・ストッパとしての役割
を果たすことができず、更にまた、多結晶シリコン膜５
のエッチング・ストッパとして自然酸化膜４を利用する
場合には超高選択比が要求される。
第17図乃至第22図について説明した従来の技術に於い
ては、多結晶シリコン膜23のエッチングを途中で停止し
なければならないが、このような手段を採った場合、エ
ッチングの分布に依って多結晶シリコン膜23に於ける残
し膜厚にばらつきを生じ、このばらつきは接合深さのば
らつきとなって現れるので、トランジスタの特性は均一
にならず、また、同じく多結晶シリコン膜23に於ける残
し膜厚にばらつきを生じると、ゲート絶縁膜22までエッ
チングする際の終点検出が困難になり、これはゲート絶
縁膜22が薄い場合には大きな問題となる。
本発明は、逆Ｔ字型ゲート電極をもつ電界効果型トラ
ンジスタが容易且つ再現性良く得られるようにしようと
する。
〔課題を解決するための手段〕
第１図乃至第３図は本発明の原理を説明する為の工程
要所に於ける電界効果型トランジスタの要部切断側面図
を表し、次に、これ等の図を参照しつつ説明する。
第１図参照 １−（１） 例えばｐ型シリコン半導体基板31にゲート絶縁膜33、
不純物を含有させた多結晶シリコン膜34、燐珪酸ガラス
（phosphosilicate glass:PSG）膜35を順に形成する。
１−（２） PSG膜35の選択的エッチングを行って開口を形成す
る。
１−（３） PSG膜36を形成する。
このPSG膜36は必要応じて形成するものとし、また、
二酸化シリコン膜などに代替して良い。
１−（４） PSG膜36の異方性エッチングを行う。この工程に依っ
て、PSG膜36はPSG膜35に形成した開口の側面にのみ、所
謂、サイド・ウォールとして残る。
この工程は、PSG膜36がない場合であれば不要なのは
勿論であるが、二酸化シリコン膜に代替した場合には必
要である。
第２図参照 ２−（１） 全面に不純物を含有させた多結晶シリコン膜37を厚く
形成する。
２−（２） 多結晶シリコン膜37をエッチングし、PSG膜36或いはP
SG膜35で画定された開口内にのみ残す。
第３図参照 ３−（１） 多結晶シリコン膜37の表面を熱酸化して絶縁膜38を形
成する。
３−（２） PSG膜35及び36、また、PSG膜36がない場合はPSG膜35
をフッ酸処理で除去する。
若し、PSG膜36を二酸化シリコン膜に代替した場合に
は、それに依るサイド・ウォールは、フッ酸処理して
も、そのまま残る。
３−（３） 全面に二酸化シリコンからなる絶縁膜41を堆積する。
この工程はPSG膜36を二酸化シリコン膜に代替した場
合には不要である。
３−（４） 絶縁膜41の異方性エッチングを行う。この工程に依っ
て、絶縁膜41は多結晶シリコン膜37及び絶縁膜38の側面
にのみサイド・ウォールとして残る。
この工程もPSG膜36を二酸化シリコン膜に代替した場
合には不要である。
３−（５） 絶縁膜38及び41をマスクとして多結晶シリコン膜34の
パターニングを行う。この工程に依って、多結晶シリコ
ン膜34及び37からなる逆Ｔ字型ゲート電極が完成する。
PSG膜36を二酸化シリコン膜に代替した場合、即ち、
絶縁膜41がない場合には、絶縁膜38と該二酸化シリコン
膜とをマスクとして多結晶シリコン膜34をパターニング
することになる。
前記説明した工程に於いて、PSG膜36を用いる技術
は、逆Ｔ字型ゲート電極の脚部分のチャネル方向長さを
現在のフォト・リソグラフィ技術の限界を越えて短くし
たい場合に有効であり、また、そのようにすることで、
逆Ｔ字型ゲート電極の張り出し部分も、その機能を損な
うことなしに短くすることが可能である。
前記説明した工程は、従来から多用されている安定な
技術を適用して遂行されるものであって、何ら特殊な技
術は必要としていないことが理解されよう。
前記したところから、本発明に依る電界効果型トラン
ジスタ及びその製造方法に於いては、半導体基板（例え
ばｐ型シリコン半導体基板31）上に第一の絶縁膜（例え
ばゲート絶縁膜33）及び第一の導電膜（例えば不純物含
有多結晶シリコン膜34）及び第一の被膜（例えばPSG膜3
5）を順に形成する工程と、次いで、第一の被膜に開口
を形成してから第二の絶縁膜（例えば絶縁膜38）を形成
する工程と、次いで、第二の絶縁膜をエッチングして該
開口を画定する側面を覆うサイド・ウォール状に残す工
程と、次いで、サイド・ウォール状の第二の絶縁膜で画
定された開口内に第二の導電膜（例えば不純物含有多結
晶シリコン膜37）で埋める工程と、次いで、第一の被膜
を除去してサイド・ウォール状の第二の絶縁膜を表出さ
せる工程と、次いで、サイド・ウォール状の第二の絶縁
膜をマスクとし第一の導電膜をパターニングして第一の
導電膜と第二の導電膜からなる逆Ｔ字型ゲート電極を形
成する工程とを含んでなるか、或いは、半導体基板上に
第一の絶縁膜及び第一の導電膜及び第一の被膜を順に形
成する工程と、次いで、第一の被膜に開口を形成してか
ら第二の被膜（例えばPSG膜36）を形成する工程と、次
いで、第二の被膜をエッチングして該開口を画定する側
面にサイド・ウォール状に残す工程と、次いで、該サイ
ド・ウォール状の第二の被膜で画定された開口内を第二
の導電膜で埋める工程と、次いで、第一の被膜及び第二
の被膜を除去してから第二の絶縁膜を形成する工程と、
次いで、第二の絶縁膜をエッチングして第二の導電膜の
側面にサイド・ウォール状に残す工程と、次いで、該サ
イド・ウォール状の第二の絶縁膜をマスクとし第一の導
電膜をパターニングして第一の導電膜と第二の導電膜か
らなる逆Ｔ字型ゲート電極を形成する工程と、を含んで
なるか、或いは、半導体基板（例えばｐ型シリコン半導
体基板51）に於けるチャネル領域を覆うゲート絶縁膜
（例えばゲート絶縁膜53）の上に延在する導電膜からな
る張り出し部分（例えば不純物含有多結晶シリコン膜5
5）並びに該導電膜の上に起立する導電膜で構成された
脚部分（例えば不純物含有多結晶シリコン膜57）からな
る逆Ｔ字型ゲート電極と、該逆Ｔ字型ゲート電極に於け
る脚部分のチャネル方向長さに比較して長い実効チャネ
ル長が得られる箇所に接合のエッジが位置するソース領
域（例えばn-型ソース領域54S）及びドレイン領域（例
えばn-型ドレイン領域54D）とを備える。
〔作用〕
前記手段を採ることに依り、従来から多用されている
安定な技術を用い、良好に機能し且つ微細化された逆Ｔ
字型ゲート電極を再現性良く形成することができ、ホッ
ト・キャリヤの影響を低減した集積性が高い電界効果型
トランジスタを容易に実現することができる。
〔実施例〕
第４図乃至第７図は本発明一実施例を説明する為の工
程要所に於ける電界効果型トランジスタの要部切断側面
図を表し、以下、これ等の図を参照しつつ解説する。
尚、第１図乃至第３図に於いて用いた記号と同記号は同
部分を表すか或いは同じ意味を持つものとする。
第４図参照 ４−（１） 例えば窒化シリコン膜などを耐酸化性マスクとする選
択的熱酸化（local oxidation of silicon:LOCOS）
法を適用することに依り、ｐ型シリコン半導体基板31に
二酸化シリコンからなるフィールド絶縁膜32を形成す
る。
４−（２） 前記耐酸化性マスクを除去してｐ型シリコン半導体基
板31の活性領域を表出させた後、熱酸化法を適用するこ
とに依り、厚さ例えば80〔Å〕程度である二酸化シリコ
ンからなるゲート絶縁膜33を形成する。
４−（３） CVD法を適用することに依り、厚さ例えば500〔Å〕程
度の不純物含有多結晶シリコン膜34を成長させる。
ここで、多結晶シリコン膜34に不純物を含有させる場
合、成長時に同時に不純物を添加する、或いは、成長後
にイオン注入するなどは任意であり、また、多結晶シリ
コン膜34は高融点金属やその化合物に代替することがで
きる。
４−（４） CVD法を適用することに依り、厚さ例えば3000〔Å〕
程度のPSG膜35を成長させる。
４−（５） フォト・リソグラフィ技術に於けるレジスト・プロセ
ス及びエッチング・ガスをCF4/CHF3の混合ガスとするRI
E法を適用することに依り、PSG膜35の選択的エッチング
を行って逆Ｔ字型ゲート電極に於ける脚形成予定部分に
幅が例えば8000〔Å〕の開口を形成する。
４−（６） CVD法を適用することに依り、厚さ例えば2500〔Å〕
程度のPSG膜36を成長させる。尚、この厚さを持つPSG膜
36がサイド・ウォール化された場合、約2000〔Å〕程度
になる。従って、前記した8000〔Å〕の開口幅は約4000
〔Å〕程度になる。
４−（７） エッチング・ガスをCF4/CHF3の混合ガスとするRIE法
を適用することに依り、PSG膜36の全面について異方性
エッチングを行う。
この工程を経ることに依って、PSG膜36はPSG膜35に形
成した開口の側面にのみサイド・ウォールとして残る。
第５図参照 ５−（１） CVD法を適用することに依り、全面に厚さ例えば5000
〔Å〕程度の不純物含有多結晶シリコン膜37を形成す
る。
ここで、多結晶シリコン膜37に不純物を含有させる場
合、成長時に同時に不純物を添加する、或いは、成長後
にイオン注入するなどは任意であり、また、多結晶シリ
コン膜37は高融点金属やその化合物に代替して低抵抗化
することができ、その場合、選択成長法を適用すれば工
程の簡略化にもなる。
５−（２） エッチング・ガスをCCl4/O2とするRIE法を適用するこ
とに依り、多結晶シリコン膜37の全面を異方性エッチン
グし、PSG膜36で画定された開口内にのみ残るようにす
る。
尚、この場合、RIE法は、エッチング・ガスをCF4/O2
の混合ガスとする等方性プラズマ・エッチング法に代替
することができる。
この工程に依って、逆Ｔ字型ゲート電極の脚部分が得
られたことになる。
第６図参照 ６−（１） 熱酸化法を適用することに依り、多結晶シリコン膜37
の表面に厚さ例えば1500〔Å〕程度の二酸化シリコンか
らなる絶縁膜38を形成する。
６−（２） フッ酸をエッチャントする浸漬法を適用することに依
り、PSG膜35及び36の除去を行う。
６−（３） イオン注入法を適用することに依り、ドーズ量を５×
1014〔cm-2〕、そして、加速エネルギを160〔KeV〕とし
てAsイオンの打ち込みを行なってLDD構造のn-型ソース
領域39及びn-型ドレイン領域40を形成する。
第７図参照 ７−（１） CVD法を適用することに依り、全面に厚さ例えば2000
〔Å〕程度の二酸化シリコンからなる絶縁膜41を形成す
る。
７−（２） エッチング・ガスをCF4/CHF3の混合ガスとするRIE法
を適用することに依り、絶縁膜41の異方性エッチングを
行う。
この工程に依って、絶縁膜41は多結晶シリコン膜37及
び絶縁膜38の側面にのみサイド・ウォールとして残る。
７−（３） 絶縁膜38及び41をマスクとして多結晶シリコン膜34の
パターニングを行う。
この場合、多結晶シリコン膜34は薄いので容易にパタ
ーニングすることができ、通常のゲート電極をパターニ
ングする場合のような充分大きな選択比は要求されな
い。
さらに詳細に説明すると、例えばゲート電極の厚さが
3500〔Å〕であるとすると、エッチング分布、或いは、
LOCOS段差部分の除去を考えると30〔％〕程度のオーバ
・エッチングが必要であり、この30〔％〕なる値は、ゲ
ート電極材料に換算して1050〔Å〕に相当し、厚さが80
〔Å〕のゲート絶縁膜に対して、ゲート電極エッチング
に依る損失を半分以下、即ち、40〔Å〕程度に抑える為
には、選択比は26以上あることが必要である。然しなが
ら、本実施例では、多結晶シリコン膜34を500〔Å〕だ
けエッチングすれば良いのであるから、 程度あれば良いことになる。
この工程に依って、逆Ｔ字型ゲート電極の張り出し部
分が得られたことになり、多結晶シリコン膜34並びに37
からなる逆Ｔ字型ゲート電極が完成した。
７−（４） イオン注入法を適用することに依り、ドーズ量を４×
1015〔cm-2〕、また、加速エネルギを60〔KeV〕としてA
sイオンの打ち込みを行なってLDD構造のn+型ソース領域
42及びn+型ドレイン領域43を形成する。
７−（５） この後、層間絶縁膜や電極・配線など形成して完成す
る。
本実施例に於ける第４図について説明した工程で形成
したサイド・ウォール状のPSG膜36を例えば二酸化シリ
コン膜に代替すれば、同じく、第６図について説明した
工程で絶縁膜38と共に残すことができる。従って、その
場合は、第７図について説明した工程で形成するサイド
・ウォール状の絶縁膜41は不要となる。但し、その場合
には、サイド・ウォールで画定されている開口を多結晶
シリコン膜37で埋める前に、ｐ型シリコン半導体基板31
に対して例えば30゜の角度をもって回転斜めイオン注入
を行うことでLDD構造に於けるn-型ソール領域39及びn-
型ドレイン領域40を形成する必要があり、その際には、
ドーズ量を例えば３×1012、加速エネルギを例えば320
〔KeV〕としてAsイオンを注入することで実現できる。
その後は、さきに説明した実施例と全く同様にして、逆
Ｔ字型ゲート電極を作成することができる。
第８図乃至第11図は本発明に於ける他の実施例を説明
する為の工程要所に於ける電界効果型トランジスタの要
部切断側面図を表し、以下、これ等の図を参照しつつ解
説する。
第８図参照 ８−（１） 例えば窒化シリコン膜などを耐酸化性マスクとするLO
COS法を適用することに依り、ｐ型シリコン半導体基板5
1に二酸化シリコンからなるフィールド絶縁膜52を形成
する。
８−（２） 前記耐酸化性マスクを除去してｐ型シリコン半導体基
板51の活性領域を表出させてから、熱酸化法を適用する
ことに依り、厚さが例えば300〔Å〕程度である二酸化
シリコンからなる絶縁膜53′を形成する。
８−（３） イオン注入法を適用することに依り、ドーズ量を例え
ば５×1012〔cm-2〕、そして、加速エネルギを60〔Ke
V〕として全面にAsイオンの打ち込みを行ってn-型不純
物導入領域54を形成する。
第９図参照 ９−（１） 絶縁膜53′を除去してから、改めて、熱酸化法を適用
することに依り、厚さが例えば80〔Å〕程度である二酸
化シリコンからなるゲート絶縁膜53を形成する。
９−（２） CVD法を適用することに依り、厚さ例えば500〔Å〕程
度の不純物含有多結晶シリコン膜55を成長させる。
尚、多結晶シリコン膜55に不純物を含有させる場合、
前記同様、成長時に同時に不純物を添加する、或いは、
成長後にイオン注入するなどは任意であり、また、多結
晶シリコン膜55は高融点金属やその化合物に代替するこ
とができる。
９−（３） CVD法を適用することに依り、厚さ例えば3000〔Å〕
程度のPSG膜56Aを成長させる。
９−（４） フォト・リソグラフィ技術に於けるレジスト・プロセ
ス及びエッチング・ガスをCF4〜CHF3の混合ガスとするR
IE法を適用することに依り、PSG膜56Aの選択的エッチン
グを行って逆Ｔ字型ゲート電極に於ける脚形成予定部分
に開口を形成する。
９−（５） CVD法を適用することに依り、厚さ例えば2500〔Å〕
程度のPSG膜56Bを成長させる。
９−（６） エッチング・ガスをCF4〜CHF3の混合ガスとするRIE法
を適用することに依り、PSG膜56Bの全面について異方性
エッチングを行う。
この工程を経ることに依って、PSG膜56BはPSG膜56Aに
形成した開口の側面にのみサイド・ウォールとして残
る。
９−（７） イオン注入法を適用することに依り、ドーズ量を例え
ば８×1013〔cm-2〕、そして、加速エネルギを80〔Ke
V〕として全面にＢイオンの打ち込みを行う。このイオ
ン注入は、n-型不純物導入領域54に於けるｎ型不純物に
対するカウンタ・ドーピングとなり、従って、ｐ型チャ
ネル領域CHRを生成することができると共にLDD構造のn-
型ソース領域54S及びn-型ドレイン領域54Dが形成され
る。
尚、必要に応じて、深いチャネル・カット領域DCSを
形成することも可能である。
本実施例に於いて、ゲート電極のパターンにセルフ・
アライン方式でイオン注入が可能であることは大きな利
点であり、前記した深いチャネル・カット領域を形成す
る際のマージンを大きく採ることができる。
因みに、従来の技術を用いてゲート電極のパターンに
セルフ・アライン方式でイオン注入するには、SiO2膜に
ゲート電極パターンの開口を形成してから、イオンの打
ち込みを行なっている。従って、ゲート電極パターンの
開口を形成する際、必ず、ゲートなる基板部分をエッチ
ング工程で叩くので、ダメージを与えることになる。
第10図参照 10−（１） CVD法を適用することに依り、全面に厚さ例えば5000
〔Å〕程度の不純物含有多結晶シリコン膜57を形成す
る。
多結晶シリコン膜57に不純物を含有させる場合、前記
同様、成長時に同時に不純物を添加する、或いは、成長
後にイオン注入するなどは任意であり、また、多結晶シ
リコン膜55は高融点金属やその化合物に代替することが
できる。
10−（２） エッチング・ガスをCCl4/O2の混合ガスとするRIE法を
適用することに依り、多結晶シリコン膜57の全面を異方
性エッチングし、PSG膜56Bで画定された開口内にのみ残
るようにする。尚、この場合のエッチングは、エッチン
グ・ガスをCF4/O2の混合ガスとする等方性エッチングに
代替しても良い。
この工程に依って、逆Ｔ字型ゲート電極の脚部分が得
られたことになる。
第11図参照 11−（１） 熱酸化法を適用することに依り、多結晶シリコン膜57
の表面に厚さ例えば1500〔Å〕程度の二酸化シリコンか
らなる絶縁膜58を形成する。
11−（２） フッ酸をエッチャントとする浸漬法を適用することに
依り、PSG膜56A及び56Bの除去を行う。
11−（３） CVD法を適用することに依り、全面に厚さ例えば2000
〔Å〕程度の二酸化シリコンからなる絶縁膜59を形成す
る。
11−（４） エッチング・ガスをCF4/CHF3とするRIE法を適用する
ことに依り、絶縁膜59の異方性エッチングを行う。
この工程に依って、絶縁膜59は多結晶シリコン膜57及
び絶縁膜58の側面にのみサイド・ウォールとして残る。
11−（５） 絶縁膜58及び59をマスクとして多結晶シリコン膜55の
パターニングを行う。
この工程に依って、逆Ｔ字型ゲート電極の張り出し部
分が得られたことになり、多結晶シリコン膜55並びに57
からなる逆Ｔ字型ゲート電極が完成する。
11−（６） イオン注入法を適用することに依り、ドーズ量を４×
1014〔cm-2〕、また、加速エネルギを60〔KeV〕としてA
sイオンの打ち込みを行なってLDD構造のn+型ソース領域
60S及びn+型ドレイン領域60Dを形成する。
11−（７） この後、層間絶縁膜や電極・配線などを形成して完成
する。
ここに説明した実施例に於ける対象はｎチャネル・ト
ランジスタであるが、ｐチャネル・トランジスタである
場合には、カウンター・ドーパントとしてAsなどを用い
ることができるので、Ｂのように拡散が大きいことを気
に掛ける必要はなくなる。
第12図は第８図乃至第11図について説明した工程を経
て作成された逆Ｔ字型ゲート電極をもつ電界効果型トラ
ンジスタの特徴を第16図に見られる従来例と比較して説
明する為の図であり、（Ａ）は工程要所に於ける本発明
一実施例の要部切断側面図を、（Ｂ）は工程要所に於け
る従来例の要部切断側面図をそれぞれ表し、第８図乃至
第11図及び第16図に於いて用いた記号と同記号は同部分
を表すか或いは同じ意味を持つものとする。
図に於いて、61は不純物拡散の影響で実効チャネル長
が長くなった部分、62は不純物拡散の影響で実効チャネ
ル長が短くなった部分をそれぞれ示している。
第12図（Ａ）に見られる本発明一実施例に依る電界効
果型トランジスタに於いては、サイド・ウォール状のPS
G膜56Bで画定された開口からｐ型不純物を導入すること
で形成されたｐ型チャネル領域CHRが後の熱処理で拡散
され、その結果、逆Ｔ字型ゲート電極に於ける脚部分の
外側にn-型ソース領域54S或いはn-型ドレイン領域54Dの
エッジが存在し、実効チャネル長が長くなってショート
・チャネル効果が起き難い構成になっているのである
が、第12図（Ｂ）に見られる従来例に依る電界効果型ト
ランジスタに於いては、n-型ソース領域７或いはn-型ド
レイン領域８が後の熱処理で拡散され、その結果、逆Ｔ
字型ゲート電極の脚部分の内側にそれ等のエッジが存在
し、実効チャネル長が短くなってショート・チャネル効
果が起き易い構成になっていることが看取される。
前記説明した本発明に於ける各実施例に於いては、主
としてLDD構造のものについて説明したが、シングル・
ドレイン構造のものにも実施できることは明らかであ
り、また、ドーパントもAsには限らず、更にまた、薄膜
SOI基板を用いる方式、即ち、シリコン半導体基板表面
に在る厚さ１〔μｍ〕程度の絶縁層上に単結晶半導体薄
膜を形成し、その単結晶半導体薄膜を選択的に熱酸化し
て素子間分離絶縁膜を形成し、その素子間分離絶縁膜で
囲まれた素子形成領域にトランジスタを作り込む方式の
場合には特に有効である。
〔発明の効果〕
本発明に依る電界効果型トランジスタ及びその製造方
法に於いては、ゲート絶縁膜の上に逆Ｔ字型ゲート電極
の張り出し部分となる導電膜を設けてから、逆Ｔ字型ゲ
ート電極の脚部分となるパターンの開口をもった被膜を
設け、その開口内に該逆部分となる導電膜を設けるよう
にしている。
前記構成を採ることに依り、従来から多用されている
安定な技術を用い、良好に機能し且つ微細化された逆Ｔ
字型ゲート電極を再現性良く形成することができ、ホッ
ト・キャリヤの影響を低減した集積性が高い電界効果型
トランジスタを容易に実現することができる。
【図面の簡単な説明】
第１図乃至第３図は本発明の原理を説明する為の工程要
所に於ける電界効果型トランジスタの要部切断側面図、
第４図乃至第７図は本発明一実施例を説明する為の工程
要所に於ける電界効果型トランジスタの要部切断側面
図、第８図乃至第11図は本発明に於ける他の実施例を説
明する為の工程要所に於ける電界効果型トランジスタの
要部切断側面図、第12図（Ａ）及び（Ｂ）は第８図乃至
第11図について説明した工程を経て作成された逆Ｔ字型
ゲート電極をもつ電界効果型トランジスタの特徴と第16
図に見られる従来例の特徴とを比較して説明する為の工
程要所に於ける本発明一実施例の要部切断側面図及び従
来例の要部切断側面図、第13図乃至第16図は逆Ｔ字型ゲ
ート電極をもつ電界効果型トランジスタを製造する従来
の技術を説明する為の工程要所に於ける電界効果型トラ
ンジスタの要部切断側面図、第17図乃至第22図は逆Ｔ字
型ゲート電極をもつ電界効果型トランジスタを製造する
他の従来の技術を説明する為の工程要所に於ける電界効
果型トランジスタの要部切断側面図をそれぞれ表してい
る。 図に於いて、31はシリコン半導体基板、32はフィールド
絶縁膜、33はゲート絶縁膜、34は多結晶シリコン膜、35
及び36はPSG膜、37は多結晶シリコン膜、38は絶縁膜、3
9はn-型ソース領域、40はn-型ドレイン領域、41は絶縁
膜、42はn+型ソース領域、43はn+型ドレイン領域をそれ
ぞれ示している。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板上に第一の絶縁膜及び第一の導
    電膜及び第一の被膜を順に形成する工程と、 次いで、第一の被膜に開口を形成してから第二の絶縁膜
    を形成する工程と、 次いで、第二の絶縁膜をエッチングして該開口を画定す
    る側面を覆うサイド・ウォール状に残す工程と、 次いで、サイド・ウォール状の第二の絶縁膜で画定され
    た開口内に第二の導電膜で埋める工程と、 次いで、第一の被膜を除去してサイド・ウォール状の第
    二の絶縁膜を表出させる工程と、 次いで、サイド・ウォール状の第二の絶縁膜をマスクと
    し第一の導電膜をパターニングして第一の導電膜と第二
    の導電膜からなる逆Ｔ字型ゲート電極を形成する工程と を含んでなることを特徴とする電界効果型トランジスタ
    の製造方法。
  2. 【請求項２】半導体基板上に第一の絶縁膜及び第一の導
    電膜及び第一の被膜を順に形成する工程と、 次いで、第一の被膜に開口を形成してから第二の被膜を
    形成する工程と、 次いで、第二の被膜をエッチングして該開口を画定する
    側面にサイド・ウォール状に残す工程と、 次いで、該サイド・ウォール状の第二の被膜で画定され
    た開口内を第二の導電膜で埋める工程と、 次いで、第一の被膜及び第二の被膜を除去してから第二
    の絶縁膜を形成する工程と、 次いで、第二の絶縁膜をエッチングして第二の導電膜の
    側面にサイド・ウォール状に残す工程と、 次いで、該サイド・ウォール状の第二の絶縁膜をマスク
    とし第一の導電膜をパターニングして第一の導電膜と第
    二の導電膜からなる逆Ｔ字型ゲート電極を形成する工程
    と、 を含んでなることを特徴とする電界効果型トランジスタ
    の製造方法。
  3. 【請求項３】半導体基板に於けるチャネル領域を覆うゲ
    ート絶縁膜の上に延在する導電膜からなる張り出し部分
    並びに該導電膜の上に起立する導電膜で構成された脚部
    分からなる逆Ｔ字型ゲート電極と、 該逆Ｔ字型ゲート電極に於ける脚部分のチャネル方向長
    さに比較して長い実効チャネル長が得られる箇所に接合
    のエッジが位置するソース領域及びドレイン領域と を備えてなることを特徴とする電界効果型トランジス
    タ。
JP2067330A 1990-03-19 1990-03-19 電界効果型トランジスタ及びその製造方法 Expired - Lifetime JP2548994B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2067330A JP2548994B2 (ja) 1990-03-19 1990-03-19 電界効果型トランジスタ及びその製造方法
US07/670,806 US5175119A (en) 1990-03-19 1991-03-18 Method of producing insulated-gate field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2067330A JP2548994B2 (ja) 1990-03-19 1990-03-19 電界効果型トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH03268434A JPH03268434A (ja) 1991-11-29
JP2548994B2 true JP2548994B2 (ja) 1996-10-30

Family

ID=13341902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2067330A Expired - Lifetime JP2548994B2 (ja) 1990-03-19 1990-03-19 電界効果型トランジスタ及びその製造方法

Country Status (2)

Country Link
US (1) US5175119A (ja)
JP (1) JP2548994B2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587332A (en) * 1992-09-01 1996-12-24 Vlsi Technology, Inc. Method of making flash memory cell
DE69232311D1 (de) * 1992-09-30 2002-01-31 St Microelectronics Srl Herstellungsverfahren von integrierten Vorrichtungen und so hergestellte integrierte Vorrichtung
DE69227772T2 (de) * 1992-09-30 1999-06-24 St Microelectronics Srl Verfahren zur Herstellung von nichtflüchtigen Speichern und so hergestellte Speicher
US5568418A (en) * 1992-09-30 1996-10-22 Sgs-Thomson Microelectronics S.R.L. Non-volatile memory in an integrated circuit
US5270234A (en) * 1992-10-30 1993-12-14 International Business Machines Corporation Deep submicron transistor fabrication method
US5374575A (en) * 1993-11-23 1994-12-20 Goldstar Electron Co., Ltd. Method for fabricating MOS transistor
US5552329A (en) * 1994-01-05 1996-09-03 Lg Semicon Co., Ltd. Method of making metal oxide semiconductor transistors
DE4400842C2 (de) * 1994-01-13 1998-03-26 Gold Star Electronics MOS Transistor und Verfahren zu seiner Herstellung
JPH07263680A (ja) * 1994-03-24 1995-10-13 Hitachi Ltd 半導体装置の製造方法
KR960006004A (ko) * 1994-07-25 1996-02-23 김주용 반도체 소자 및 그 제조방법
US5434093A (en) * 1994-08-10 1995-07-18 Intel Corporation Inverted spacer transistor
JP2586342B2 (ja) * 1994-08-27 1997-02-26 日本電気株式会社 半導体装置の製造方法
US5484743A (en) * 1995-02-27 1996-01-16 United Microelectronics Corporation Self-aligned anti-punchthrough implantation process
US5605855A (en) * 1995-02-28 1997-02-25 Motorola Inc. Process for fabricating a graded-channel MOS device
US5652156A (en) * 1995-04-10 1997-07-29 Taiwan Semiconductor Manufacturing Company Ltd. Layered polysilicon deposition method
US5688700A (en) * 1995-11-03 1997-11-18 Micron Technology, Inc. Method of forming a field effect transistor
US5538913A (en) * 1995-11-13 1996-07-23 United Microelectronics Corporation Process for fabricating MOS transistors having full-overlap lightly-doped drain structure
KR0156156B1 (ko) * 1995-12-14 1998-12-01 문정환 반도체 장치 제조방법
KR100206876B1 (ko) * 1995-12-28 1999-07-01 구본준 모스전계효과트랜지스터 제조방법
US5665611A (en) * 1996-01-31 1997-09-09 Micron Technology, Inc. Method of forming a thin film transistor using fluorine passivation
US5698461A (en) * 1996-03-12 1997-12-16 United Microelectronics Corp. Method for fabricating lightly doped drain metal oxide semiconductor field effect transistor
US5585295A (en) * 1996-03-29 1996-12-17 Vanguard International Semiconductor Corporation Method for forming inverse-T gate lightly-doped drain (ITLDD) device
US5837588A (en) * 1998-01-26 1998-11-17 Texas Instruments-Acer Incorporated Method for forming a semiconductor device with an inverse-T gate lightly-doped drain structure
US6117742A (en) * 1998-05-15 2000-09-12 Advanced Micro Devices, Inc. Method for making a high performance transistor
FR2788629B1 (fr) * 1999-01-15 2003-06-20 Commissariat Energie Atomique Transistor mis et procede de fabrication d'un tel transistor sur un substrat semiconducteur
US7008832B1 (en) 2000-07-20 2006-03-07 Advanced Micro Devices, Inc. Damascene process for a T-shaped gate electrode
US6674139B2 (en) * 2001-07-20 2004-01-06 International Business Machines Corporation Inverse T-gate structure using damascene processing
KR100442780B1 (ko) * 2001-12-24 2004-08-04 동부전자 주식회사 반도체 소자의 트랜지스터 제조 방법
KR100572316B1 (ko) * 2002-10-11 2006-04-19 삼성전자주식회사 역티 형태의 게이트 전극을 갖는 모스 트랜지스터들 및 그제조방법들
US7005744B2 (en) * 2003-09-22 2006-02-28 International Business Machines Corporation Conductor line stack having a top portion of a second layer that is smaller than the bottom portion
US7253066B2 (en) * 2004-02-24 2007-08-07 International Business Machines Corporation MOSFET with decoupled halo before extension
US7781288B2 (en) * 2007-02-21 2010-08-24 International Business Machines Corporation Semiconductor structure including gate electrode having laterally variable work function
US9324709B2 (en) * 2013-08-19 2016-04-26 Globalfoundries Inc. Self-aligned gate contact structure
US9543427B2 (en) 2014-09-04 2017-01-10 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for fabricating the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62113474A (ja) * 1985-11-13 1987-05-25 Toshiba Corp 半導体集積回路の製造方法
US4744859A (en) * 1986-10-23 1988-05-17 Vitelic Corporation Process for fabricating lightly doped drain MOS devices
JPH063808B2 (ja) * 1987-06-03 1994-01-12 株式会社東芝 Ｍｏｓ型半導体装置の製造方法
US4963504A (en) * 1987-11-23 1990-10-16 Xerox Corporation Method for fabricating double implanted LDD transistor self-aligned with gate
JPH01143357A (ja) * 1987-11-30 1989-06-05 Hitachi Ltd 半導体装置およびその製法
US4943537A (en) * 1988-06-23 1990-07-24 Dallas Semiconductor Corporation CMOS integrated circuit with reduced susceptibility to PMOS punchthrough
US4978626A (en) * 1988-09-02 1990-12-18 Motorola, Inc. LDD transistor process having doping sensitive endpoint etching
US4984042A (en) * 1989-02-13 1991-01-08 Motorola, Inc. MOS transistors using selective polysilicon deposition
US5082794A (en) * 1989-02-13 1992-01-21 Motorola, Inc. Method of fabricating mos transistors using selective polysilicon deposition
JPH02309646A (ja) * 1989-05-24 1990-12-25 Matsushita Electron Corp 半導体装置の製造方法
FR2654257A1 (fr) * 1989-11-03 1991-05-10 Philips Nv Procede pour fabriquer un dispositif a transistors mis ayant une grille debordant sur les portions des regions de source et de drain faiblement dopees.
JPH03191529A (ja) * 1989-12-20 1991-08-21 Nec Corp 半導体装置の製造方法
US4988632A (en) * 1990-01-02 1991-01-29 Motorola, Inc. Bipolar process using selective silicon deposition

Also Published As

Publication number Publication date
US5175119A (en) 1992-12-29
JPH03268434A (ja) 1991-11-29

Similar Documents

Publication Publication Date Title
JP2548994B2 (ja) 電界効果型トランジスタ及びその製造方法
US6153455A (en) Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer
US5482871A (en) Method for forming a mesa-isolated SOI transistor having a split-process polysilicon gate
US5972754A (en) Method for fabricating MOSFET having increased effective gate length
US5656518A (en) Method for fabrication of a non-symmetrical transistor
US7176071B2 (en) Semiconductor device and fabrication method with etch stop film below active layer
KR20020046208A (ko) 반도체 장치 및 그 제조 방법
JPH08264789A (ja) 絶縁ゲート半導体装置および製造方法
US7485534B2 (en) Method of manufacture of a trench-gate semiconductor device
JP3360064B2 (ja) 半導体素子の製造方法
JP3408437B2 (ja) 半導体装置の製造方法
JPH05267331A (ja) Ｍｏｓ型半導体装置の製造方法
JP4110089B2 (ja) 二重ゲート型電界効果トランジスタの製造方法
US7550357B2 (en) Semiconductor device and fabricating method thereof
JP2021153163A (ja) 半導体装置の製造方法、および半導体装置
JPH07302908A (ja) 半導体装置及びその製造方法
KR100319633B1 (ko) 모스 트랜지스터 제조방법
EP0967637A1 (en) Semiconductor device and manufacturing method
JP2004006671A (ja) 電荷結合素子およびその製造方法
JP4206768B2 (ja) トランジスタの形成方法
JPH06163890A (ja) 半導体装置の製造方法
KR100304500B1 (ko) 반도체장치의제조방법
JP2005032997A (ja) シャロートレンチ分離構造を有する半導体装置の製造方法
JPS63177561A (ja) 半導体装置の製造方法
JPS61220372A (ja) 半導体装置の製造方法