JPH0712093B2

JPH0712093B2 - 発光半導体素子基板及びその製造方法

Info

Publication number: JPH0712093B2
Application number: JP19278588A
Authority: JP
Inventors: 雅人山田; 伸次織茂; 卓夫竹中
Original assignee: Shin Etsu Handotai Co Ltd
Current assignee: Shin Etsu Handotai Co Ltd
Priority date: 1988-08-03
Filing date: 1988-08-03
Publication date: 1995-02-08
Anticipated expiration: 2010-02-08
Also published as: JPH0242771A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、特にGaAlAsダブルヘテロ構造層を有するGaAl
As系の発光半導体素子用エピタキシャルウェーハを製造
するために用いられる発光半導体素子基板及びその製造
方法に関する。

（従来の技術）固定素子としての発光デバイスには、蛍光体と発光ダイ
オードがある。発光ダイオードは、その発光材料とし
て、III-V族化合物半導体の単一又は混晶が主に用いら
れる。そして、発光ダイオードの発光は、そのpn接合部
に順方向電流を流し、少数キャリアを注入することによ
って、これら少数キャリアが多数キャリアと再結合して
行われる。発光ダイオードは、その発光機構から蛍光体
と異なって特に高輝度であり、又、局所的な発光や複雑
な表示に適しており、励起エネルギーが簡単な低圧の直
流電源で得られ、更にその他の特長、即ち多色化、高信
頼性、低消費電力、高速応答性が半導体集積回路とマッ
チしてその用途は益々拡大しつつある。

その初期において、該発光ダイオードの応用分野は表示
光源としてのランプ、ディスプレイの２つが主流であっ
たが、素子の高出力化に伴いファクシミリや複写機、プ
リンタ用の各光源としてOA機器分野、更に交通信号等の
屋外表示用、光ファイバーを用いた光通信へと固体光源
としてその需要は飛躍的な拡大が期待されている。

ところで、赤色発光ダイオードとしては、最初GaP、GaA
sP系の発光ダイオードが用いられたが、その高輝度改良
のためにシングルヘテロ構造層を有するGaAlAs系の発光
ダイオードが開発された。最近は、GaAlAs基板上にGaAl
Asダブルヘテロ構造層を形成したGaAlAs系発光ダイオー
ドが開発され、その活性層領域へのキャリアの閉じ込め
効果を利用して、超高輝度化（1000mcd以上（IF＝20m
A））と立ち上がり時間の高速化（20nsec）が可能とな
った。

Ga_1-zAlzAs系化合物半導体は、III-V族化合物半導体GaA
sとAlAsとの混晶であり、直接遷移型の領域において混
晶比ｚを変えることで波長約640nm（ｚ〜0.4）〜880nm
（ｚ〜０）の発光を得ることが出来る。

ダブルヘテロ構造のGaAlAs超高輝度赤色光ダイオード
は、まず融液法、例えば液体封止チョクラルスキー法で
引き上げられたGaAs単結晶基板上に、最終的に基板とな
るｐ型の高AlAs混晶比のGaAlAs単結晶厚膜層を徐冷液相
エピタキシャル法により成長させる。この上に次の工程
でｐ型の高AlAs混晶比GaAlAsクラッド層、発光波長に対
応するAlAs混晶比を有するGaAlAs活性層、最後にｎ型の
高AlAs混晶比GaAlAsクラッド層（以下、この３層を総称
して「GaAlAsダブルヘテロ構造層」という。）を順次成
長させて、発光素子のための４層構造が形成される。こ
こで、最初のエピタキシャル成長のための基板となるGa
As単結晶基板は、前記ｐ型の高AlAs混晶比GaAlAs厚膜単
結晶層を成長させた後、除去しても良いし、前記ｎ型Ga
AlAsクラッド層が形成されて、素子製造工程に入る前に
除去しても良い。

最初の厚膜エピタキシャル層のｐ型高AlAs混晶比GaAlAs
は、発光光に対して吸収が少ないこと、比抵抗が少な
く、かつ良好なオーミック接触が得られること、更に後
の工程において基板としての取り扱いが容易な膜厚を有
することが要求され、例えばZnドープで不純物濃度３〜
５×10¹⁷cm^-3、比抵抗は0.3Ωcm、厚さは150〜200μｍ
のものが採用される。AlAs混晶比は発光光の吸収が少な
いように高く選定され、例えば、発光波長が660nm付近
（活性層のAlAs混晶比：約0.38）の場合、0.65〜0.8が
選ばれる。また、ｐ型クラッド層、活性層及びｎ型クラ
ッド層としては、例えば発光波長約660nmの場合、AlAs
混晶比、ドーパントとそのレベル並びに厚さとして、第
１表に示す値のものが採用される。

上記高AlAs混晶比GaAlAs厚膜層は、基板としての役目を
果す目的で通常150μｍ以上と非常に厚く成長させるう
えに、更に該厚膜層の形成後連続して前記GaAlAsダブル
ヘテロ構造層を成長させることは、極めて困難である。
それ故、該厚膜層のエピタキシャル成長後、一旦前記厚
膜層を形成した基板を成長炉外に取り出し、改めて前記
厚膜層上にGaAlAsダブルヘテロ構造層の成長を行うのが
普通である。AlAs混晶比0.6〜0.85（例えば0.8）の高Al
As混晶比GaAlAs厚膜層の成長後、GaAs基板は一旦炉外に
取り出され、該厚膜層を不活性ガス雰囲気で保護して
も、高Al成分比（高Al濃度）の故に、その表面酸化を防
ぐことは極めて困難である。斯かるAl系酸化膜が形成さ
れた該厚膜層上にGaAlAsダブルヘテロ構造層をエピタキ
シャル成長させた場合、該Al系酸化膜は、GaAlAsダブル
ヘテロ構造層の成長に大きな障害となる。この障害とし
ては、例えば、成長界面が不均一になったり、或いは結
晶欠陥の発生による結晶の劣化があり、この結果、発光
効率を著しく低下させる。また、上記欠点の他に酸化膜
の介在のために電気抵抗が高くなる等、電気特性が悪化
する。そこで、この欠点を改善するために、メルトバッ
クして表面酸化膜とともに前記厚膜層表面を数μｍ除去
する工夫がなされているが、酸化膜が障害となって、均
一にメルトバックすることは困難であった。又、別の工
夫として、厚膜層の酸化を防止するために第２の結晶成
長用Ga溶液を用いて、該厚膜層上にGaAs単結晶薄膜層を
酸化保護膜として例えば５μｍ成長させ、該GaAs保護膜
層を次工程の初めにメルトバックによって除去する方法
が特開昭62-14420号公報に提案されている。

（発明が解決しようとする問題点）本発明は、上記厚膜層上の保護膜が、本発明の目的とす
るGaAlAsダブルヘテロ構造層を有するGaAlAs系発光半導
体素子用エピタキシャルウエーハの製造上重大な欠点を
有し、根本的な変更を要することに注目してなされてい
る。以下にその理由を説明する。

上記方法による場合のように、高AlAs混晶比GaAlAs厚膜
層の酸化保護膜としてGaAs膜を形成する場合、あるいは
ｙ≦0.1のような低Al成分比のGa_1-yAlyAs膜を成長させ
る場合、高AlAs混晶比の例えばGa₀.₂Al₀.₈As厚膜層（固
相）と保護膜成長用Ga溶液（液相）を接触させた際、G
a、Al、As3元素のGa溶液中のAl原子分率と、GaAlAs系化
合物半導体単結晶中のAl成分比とは著しくその平衡値か
ら偏りを生じ、固相液相の相平衡が著しく不安となる。
即ち、上記AlAs混晶比0.8のGaAlAs厚膜層に平衡する溶
液中のAl原子分率は0.022であるから、Ga溶液が飽和状
態ではGa溶液よりGaAsあるいは低AlAs混晶比のGaAlAs層
は成長し始めるが、同時に固相のAlAs混晶比と溶液中の
Al原子分率との相平衡状態からのズレを緩和するために
固相の溶解が著しく起こる。このような平衡からのズレ
が大きい場合には、Ga溶液の過飽和度を大きく保持し、
固相と接触後に固相の溶解より十分に速い速度で成長が
開始される必要があるが、成長中に大きな過飽和度を制
御することは難しい。このため結晶界面は、ゆらぎのた
めに不均一となる。

また、特開昭62-14420号公報に記載された技術において
は、メルトバックのために専用のGa溶液を用いている
が、これはおそらく上に述べたと同様な理由でｐ形クラ
ッド層の形成のためのGa溶液をメルトバックに用いられ
ないためと考えられる。しかし、GaAs保護層のメルトバ
ックが成功したとしても、メルトバックに用いたAlを含
まないGa溶液が保護層のメルトバック後に高AlAs混晶比
層に接触するために、その際相平衡が大きく変化し、固
相の溶出並びに液相からの析出（成長）が界面のゆらぎ
の原因となり、これらをコントロールすることは極めて
困難と言える。GaAs保護層を被着したときの厚膜層表面
の不均一はそのままクラッド層に継続される。

また、メルトバックのために一溶液が増えるのは、工程
が煩雑となって好ましくない。

ここで、Ga_1-xAlxAsの結晶成長及びメルトバックにおけ
る固相液相の相平衡が結晶界面に与える影響について説
明する。

Ga_1-xAlxAs結晶を液相エピタキシャル成長法（LPE法）
によって成長させる場合、一般にはGaを溶媒とし、GaAs
及びAlを溶質として成長用Ga溶液を作製して結晶成長を
行う。この場合、成長結晶中のAlAs混晶比ｘは、第５図
に示すように、成長温度とその溶液中のAlの原子分率に
よって決定される。即ち、第５図は各温度における液相
（成長用Ga溶液）中のAlの原子分率X_Alとそれに相平衡
する固相（成長結晶）のAl混晶比ｘとの関係を示すグラ
フであって、これによれば、例えば温度900℃でAlAs混
晶比ｘ＝0.8の混晶を望む場合には、図中Ａ点における
液相を必要とし、Alの原子分率x_Al＝0.022のAl濃度を有
する溶液から成長が行われ得ることとなる。液相エピタ
キシャル成長法が相平衡に準じて行われることから、言
い換えれば、Alの原子分率x_Al＝0.022の溶液とAlAs混晶
比ｘ＝0.8のGa_1-xAlxAs混晶とは900℃で相平衡の状態に
あると言うことができる。従って、前記溶液から徐冷法
によって成長する結晶界面或いは緩やかな温度上昇によ
って行われるメルトバックによる結晶表面は、結晶成長
又はメルトバックが相平衡に準じた状態で行われるた
め、平滑で良好なものとなる。

然るに、相平衡から大きくズレた状態で結晶成長又はメ
ルトバックが行われる場合、例えば第５図中、Ｂ点での
その状態が示されるAlが殆ど含まれていない飽和溶液と
AlAs混晶比ｘ＝0.8のGa_1-xAlxAs混晶を温度900℃で接触
させた場合には、保護膜の成長は開始するが、相平衡状
態からのズレを緩和する方向に固相及び液相が作用し、
Alを液相に補給するためにGa₀.₂Al₀.₈混晶の溶出が発生
する。この結果、固液界面が不安定となり、良好な結晶
成長及びメルトバックを行うことは困難となる。

本発明は前記問題に鑑みてなされたもので、その目的と
する処は、高AlAs混晶比GaAlAs厚膜層の酸化防止を図っ
た上で、酸化遅延性保護膜の平滑な結晶成長界面及びメ
ルトバック面を得ることができ、且つ工程の短縮により
経済的にGaAlAsダブルヘテロ構造層を有するGaAlAs系の
発光半導体素子用エピタキシャルウエーハを製造するこ
とのできる発光半導体素子基板及びその製造方法を提供
することにある。

（問題を解決するための手段）上記目的を達成すべく本発明は、GaAs単結晶基板上に第
１のAlAs混晶比ｘのGa_1-xAlxAs化合物半導体単結晶厚膜
層（0.6＜ｘ＜0.85）及び低AlAs混晶比で酸化遅延性の
第２のAlAs混晶比ｙのGa_1-yAlyAs化合物半導体単結晶薄
膜層（0.1＜ｙ＜0.3）からなる表面保護膜を順次エピタ
キシャル成長させ、或いは該エピタキシャル成長工程終
了後、前記GaAs単結晶基板を機械的及び／又は化学的な
方法によって除去してなる発光半導体素子基板を提供す
る。

更に、本発明は、GaAs単結晶基板上に第１のAlAs混晶比
ｘのGa_1-xAlxAs化合物半導体単結晶厚膜層（0.6＜ｘ＜
0.85）をエピタキシャル成長させる工程と、該厚膜層上
に低AlAs混晶比で酸化遅延性の第２のAlAs混晶比ｙのGa
_1-yAlyAs化合物半導体単結晶薄膜層（0.1＜ｙ＜0.3）か
らなる表面保護膜を成長させる工程を具備する発光半導
体素子基板の製造方法、及び前記薄膜層保護膜の成長
後、更に機械的及び／又は化学的な方法で前記GaAs単結
晶基板を除去することからなる発光半導体素子基板の製
造方法を提供する。

（作用）発明によれば、AlAs混晶比ｙが0.1＜ｙ＜0.3である酸化
遅延性Ga_1-yAlyAs保護膜層を高AlAs混晶比（0.6〜0.8
5）のGaAlAs厚膜層上に成長させれば、該厚膜層の酸化
が保護膜層によって効果的に防止され、酸化に伴う種々
の不具合が解消される。又、前記保護膜層は少なくとも
AlAs混晶比ｙがｙ＞0.1であるため、同じくAlを含む厚
膜層上に該保護膜層を成長させる際及び該保護膜層をメ
ルトバックによって除去する際の固相と液相との相平衡
状態からのズレを小さくすることができ、これによって
平滑な結晶成長界面及びメルトバック面を得ることがで
きる。

また、メルトバックの際に、その目的のために特別なGa
溶液を必要とせず、クラッド層を成長させるためのGa溶
液を使うことによって、工程を単純化することが出来
る。

Ga_1-yAlyAs保護膜層のAlAs混晶比ｙの上限及び下限値
は、本願発明者らの実験によって確かめられた。ｙ＜0.
3においては、通常の室内の雰囲気に露出放置させても
酸化速度が遅く、その表面に次工程に支障をもたらすよ
うな酸化膜が形成されない。また、ｙ＞0.05では、保護
膜層の形成及びメルトバック時に、固相（GaAlAs）のAl
As混晶比と液相（Ga溶液）中Al原子分率の関係が相平衡
状態からズレたとしても、そのズレを小さく抑えること
ができるので、前記保護膜層成長界面及びメルトバック
後の露出面は均一性が保たれ易い。しかし、充分に均一
性を保つには、ｙ＞0.1であることが好ましい。

（実施例）以下に本発明の一実施例を添付図面に基づいて説明す
る。

第１図（ａ），（ｂ），（ｃ），（ｄ）は本発明に係る
発光半導体素子基板１（第３図（ａ）参照）を得るため
の製造方法（スライドボート法）をその工程順に示す説
明図である。

第１図（ａ）に示すように基板ホルダー11にはｐ型GaAs
単結晶基板２がセットされており、基板ホルダー11上を
スライド可能な溶液ホルダー12の２つの溶液溜にはｐ型
Ga₀.₂Al₀.₈As厚膜層３（第３図（ａ）参照）を形成する
ための第１の結晶成長用Ga溶液21、Ga_1-yAlyAs保護膜４
（0.1＜ｙ＜0.3）（第３図（ａ）参照）を形成するため
の第２の結晶成長用Ga溶液22がそれぞれ収容されてい
る。尚、第１図中、13は溶液ホルダー12をスライドせし
めるための操作棒である。

前記GaAs単結晶基板２と、Ga金属100g、GaAs多結晶10.6
g、Al金属850mg及びZn金属120mgからなる第１の結晶成
長用Ga溶液21と、Ga金属100g、GaAs多結晶12.3g、Al金
属36.3mg及びZn金属120mgからなる第２の結晶成長用Ga
溶液22とをボートに装填した後、該ボートを不図示の液
相エピタキシャル炉に入れ、水素ガス雰囲気中で昇温す
る。次いで、所定の温度（例えば950℃）に到達した
後、その温度で一定時間（例えば120分）保持する。然
る後、操作棒13の操作によって溶液ホルダー12をスライ
ドせしめ、第１図（ｂ）に示すように第１の結晶成長用
Ga溶液21をGaAs単結晶基板２表面に接触せしめる。そし
て、これと略同時に炉温を例えば0.4℃/minの一定冷却
速度で低下させ、炉温が例えば750℃になったならば操
作棒13を再び操作し、第１図（ｃ）に示すように第２の
結晶成長用Ga溶液22をGaAs単結晶基板２の位置にセット
する。その後、例えば0.4℃/minの冷却速度で炉温を低
下させ、５分経過したならば操作棒13によって溶液ホル
ダー12をGaAs単結晶基板２の位置を越えてスライドせし
め、炉中の水素ガスをアルゴンガスに置換し、炉のスイ
ッチを切る。

斯くして得られる発光半導体素子基板１の構成は第３図
（ａ）に示されるが、図示のようにGaAs単結晶基板２上
には厚さ約200μｍのｐ型Ga₀.₂Al₀.₈As厚膜層３が推積
され、該厚膜層３上には厚さ10μｍ以下のGa_1-yAlyAs保
護膜４が推積される。然るに、上記厚膜層３はAlAs混晶
比ｙの小さい（ｙ＜0.3）Ga_1-yAlyAs保護膜４によって
被覆されるため、その酸化が効果的に防止され、この厚
膜層３の酸化に伴う種々の不具合が解消される。

又、保護膜４のAlAs混晶比ｙはｙ＞0.1であるため、同
じくAlを含む厚膜層３上に該保護膜４を成長させる際の
固相（厚膜層３）と液晶（第２の結晶成長用Ga溶液22）
との相平衡状態からのズレを小さく抑えることができ、
前述の理由によって結晶界面（厚膜層３と保護膜４との
界面）におけるゆらぎの発生が抑制されて容易に平滑な
結晶界面が得られる。第４図（ａ）に従来の方法による
GaAsを保護膜とした場合の該保護膜14の成長界面を、第
４図（ｂ）に本発明方法による保護膜４の成長界面をそ
れぞれ示す。尚、平滑な結晶界面を得る目的からすれ
ば、Ga_1-yAlyAs保護膜４のAlAs混晶比ｙの値が大きい程
よいが、この値ｙをｙ≧0.3とすれば、ｙの増大と共に
保護膜４の酸化が著しくなり、問題を生ずる。

GaAsを保護膜とした場合には、高AlAs混晶比のGaAlAs、
例えばGa₀.₂Al₀.₈As結晶の溶出が再び発生し、一様な単
結晶化が阻害され、極端な場合には空隙を生じたり、ま
た再成長界面で一様な速度の結晶成長が行われず、この
ために結晶粒界や転位その他の結晶欠陥が起こり得る。
かかる好ましくない再結晶成長は、その原因が再結晶界
面のゆらぎによるものと考えられる。しかしながら、本
発明の場合は、上述のような好ましくない再結晶成長は
見られず、且つ再成長界面は理想的に平坦である。

以上にようにして得られた発光半導体素子基板１の厚膜
層３上に第３図（ｂ）に示すようにダブルヘテロ構造を
構成するｐ型GaAlAsクラッド層５、GaAlAs活性層６及び
ｎ型GaAlAsクラッド層７が液相エピタキシャル成長法に
よって推積されるが、その方法を第２図（ａ）乃至
（ｅ）に基づいて説明する。

即ち、第２図（ａ）乃至（ｅ）は第３図（ｂ）に示す発
光半導体素子用エピタキシャルウェーハ８を得るための
製造方法（スライドボート法）をその工程順に示す説明
図であり、第２図（ａ）に示すように基板ホルダー31に
は第３図（ａ）に示す構造を有する発光半導体素子基板
１がセットされている。又、基板ホルダー31上をスライ
ド可能な溶液ホルダー32の３つの溶液溜には、ｐ型Ga₀.
₂Al₀.₈Asクラッド層５を形成するための第１の結晶成長
用Ga溶液41、Ga₀.₇Al₀.₃As活性層６を形成するための第
２の結晶成長用Ga溶液42及びｎ型Ga₀.₂Al₀.₈Asクラッド
層７を形成するための第３の結晶成長用Ga溶液43がそれ
ぞれ収容されている。尚、第２図中、33は溶液ホルダー
32をスライドせしめるための操作棒である。又、上記第
１の結晶成長用Ga溶液41は、Ga金属100g、GaAs多結晶4.
0g、Al金属480mg、Zn金属60mgを含み、第２の結晶成長
用Ga溶液42は、Ga金属100g、GaAs多結晶6.0g、Al金属11
5mgを含み、第３の結晶成長用Ga溶液43は、Ga金属100
g、GaAs多結晶4.0g、Al金属480mg、Te金属1.0mgを含
む。

前記発光半導体素子基板１と第１、第２、第３の結晶成
長用Ga溶液41、42、43をボートに装填した後、これを不
図示の液相エピタキシャル炉に入れ、これを水素ガス雰
囲気中で昇温し、所定の温度（例えば850℃）達したな
らば、この温度で一定時間（例えば120分）保持する。
その後、基板ホルダー31上で溶液ホルダー32をスライド
せしめ、第２図（ｂ）に示すように第１の結晶成長用Ga
溶液41を発光半導体素子基板１のGaAlAs保護膜４表面に
接触せしめる。次いで、炉温を３〜５℃上昇し、同温度
で約５分間保持せしめる。すると、Ga_1-yAlyAs保護膜４
（0.1＜ｙ＜0.3）は第１の結晶成長用Ga溶液41によって
メルトバックされて消失する。このメルトバック時にお
いて、保護膜４にはAlAs混晶比ｘが0.1＜ｘ＜0.3なるAl
が含まれているため、固相（保護膜４）と液相（第１の
結晶成長用Ga溶液41）の相平衡からのズレが小さく抑え
られ、前述の理由から固液界面の乱れが抑制され、平滑
なメルトバック面が得られる。

次に、炉温を例えば0.3℃/minの一定冷却速度で低下さ
せて、第３図（ｂ）に示すｐ型Ga₀.₂Al₀.₈Asクラッド層
５を成長させる。その後、第２図（ｃ）及び第２図
（ｄ）に示すように順次第２及び第３の結晶成長用Ga溶
液42及び43を発光半導体素子基板１の位置にセットし
て、第３図（ｂ）に示すGa₀.₇Al₀.₃As活性層６及びｎ型
Ga₀.₂Al₀.₈Asクラッド層７を炉温を低下しつつ成長させ
る。そして、炉温が例えば750℃になったときに第２図
（ｅ）に示すように溶液ホルダー32を発光半導体素子基
板１の位置を越えてスライドせしめ、水素ガスをアルゴ
ンガスに置換し、炉のスイッチを切る。

このように結晶成長させて得られる発光半導体素子用エ
ピタキシャルウェーハ８の構造は第３図（ｂ）に示され
る。尚、第４図（ｃ）にメルトバック後のクラッド層５
の成長界面の様子を示す。

上記発光半導体素子用エピタキシャルウェーハ８のｐ型
GaAs単結晶基板２は発光光を吸収するため、発光光の外
部取り出し効率を高めるべくこのｐ型GaAs単結晶基板２
は除去され、第３図（ｃ）に示すGaAs基板除去発光半導
体素子用エピタキシャルウエーハ９が得られる。

以上のように構成される発光半導体素子用エピタキシャ
ルウェーハ９の厚膜層３の下面にAu系ｐ−電極51を形成
し、ｎ型クラッド層７の上面にAu系ｎ−電極52を形成す
ることによって第３図（ｄ）に示すようなチップ50を得
る。

（発明の効果）以上の説明で明らかな如く本発明によれば、ｐ型GaAs単
結晶基板上に、高AlAs混晶比のｐ型GaAlAs厚膜層、この
厚膜層上に該厚膜層の酸化を防止するための酸化遅延性
を有するAlAs混晶比ｙが0.1＜y0.3であるGa_1-yAlyAs保
護膜を順次結晶成長させて発光半導体素子基板を得るよ
うにしたため、該厚膜層の酸化が保護膜によって効果的
に防止され、酸化に伴う種々の不具合が解消されるとい
う効果が得られる。又、本発明によれば、保護膜には所
定量のAlが含有されているため、同じくAlを含む厚膜層
上に該保護膜を成長させる際及び該保護膜をメルトバッ
クによって除去する際の固相と液相との相平衡状態から
のズレを小さく抑えることができ、これによって均一な
結晶成長及びメルトバックを行うことができるという効
果が得られる。

【図面の簡単な説明】

第１図（ａ）乃至（ｄ）、第２図（ａ）乃至（ｅ）、第
３図（ａ）乃至（ｃ）は本発明方法を含む発光半導体素
子用エピタキシャルウェーハ（又はGaAs基板除去発光半
導体素子用エピタキシャルウェーハ）の製造方法をその
工程順に示す説明図、第３図（ｄ）はエピタキシャルウ
ェーハ９を用いて作製した発光半導体素子用チップの断
面図、第４図（ａ）、（ｂ）、（ｃ）は保護膜及びクラ
ッド層の成長界面の様子を示す図、第５図は各温度にお
ける液層中のAlの原子分率とそれに相平衡する固相中の
AlAs混晶比ｘとの関係を示すグラフである。１……発光半導体素子基板、２……ｐ型GaAs単結晶基
板、３……ｐ型GaAlAs厚膜層、４……GaAlAs保護膜、５
……ｐ型GaAlAsクラッド層、６……GaAlAs活性層、７…
…ｎ型GaAlAsクラッド層、８……発光半導体素子用エピ
タキシャルウェーハ、９……GaAs基板除去発光半導体素
子用エピタキシャルウエーハ

Claims

【特許請求の範囲】

【請求項１】GaAs単結晶基板上に、第１のAlAs混晶比ｘ
のGa_1-xAlxAs化合物半導体単結晶厚膜層（0.6＜ｘ＜0.8
5）、及び低AlAs混晶比で酸化遅延性の第２のAlAs混晶
比ｙのGa_1-yAlyAs化合物半導体単結晶薄膜層からなる表
面保護膜を順次エピタキシャル成長させた発光半導体素
子基板において、前記第２のAlAs混晶比ｙを0.1＜ｙ＜
0.3とすることを特徴とする発光半導体素子基板。
【請求項２】前記GaAs単結晶基板を、前記第１のAlAs混
晶比ｘのGa_1-xAlxAs化合物半導体単結晶厚膜層及び第２
のAlAs混晶比ｙのGa_1-yAlyAs化合物半導体単結晶薄膜層
を順次エピタキシャル成長させた後に除去することを特
徴とする請求項１記載の発光半導体素子基板。
【請求項３】GaAs単結晶基板上に、第１のAlAs混晶比ｘ
のGa_1-xAlxAs化合物半導体単結晶厚膜層（0.6＜ｘ＜0.8
5）及び低AlAs混晶比で酸化遅延性の第２のAlAs混晶比
ｙのGa_1-yAlyAs化合物半導体単結晶薄膜層からなる表面
保護膜をエピタキシャル成長法によって連続的に成長さ
せる発光半導体素子基板の製造方法において、前記第２
のAlAs混晶比ｙを0.1＜ｙ＜0.3とすることを特徴とする
発光半導体素子基板の製造方法。
【請求項４】前記GaAs単結晶基板を、前記第１のAlAs混
晶比ｘのGa_1-xAlxAs化合物半導体単結晶厚膜層及び第２
のAlAs混晶比ｙのGa_1-yAlyAs化合物半導体単結晶薄膜層
を順次エピタキシャル成長させた後に除去することを特
徴とする請求項３記載の発光半導体素子基板の製造方
法。