JPH0242771A - 発光半導体素子基板及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、特にタツルヘテロ接合構造を有するＧａ　Ａ
Ｉ　Ａｓ系の発光半導体素子を製造するために用いられ
る発光半導体素子基板及びその製造方法に関する。

（従来の技＃ｉ） 固体素子としての発光デバイスには、蛍光体と発光ダイ
オードかある。発光タイオートは、その発光材料として
、ｍ−Ｖ族化合物半導体の単一又は混晶か主に用いられ
る。そして、発光タイオートの発光は、そのｐｎ接合部
に順方向電流を流し、少数キャリヤを注入することによ
って、これら少数キャリヤか多数キャリヤと再結合して
行われる０発光ダイオードは、その発光機構から蛍光体
と異なって特に高輝度てあり、又１局所的な発光や複雑
な表示に適しており、励起エネルギーか簡単な低圧の直
流電源て得られ、更にその他の特長、即ち多色化、高信
頼性、低消費電力、高速応答性か半導体集積回路とマツ
チしてその用途は益々拡大しつつある。

その初期において、該発光ダイオードの応用分野は表示
光源としてのランプ、デイスプレィの２つか主流であっ
たか、素子の高出力化に伴いファクシミリや複写機、プ
リンタ用の各光源としてＯＡ機器分野、更に交通信号等
の屋外表示用、光ファイバーを用いた光通信へと固体光
源としてその需要は飛躍的な拡大か期待されている。

ところて、赤色発光ダイオードとしては、最初ＧａＰ、
ＧａＡｓＰの赤色発光ダイオードか用いられたが、その
高輝度改良のためにシングルへテロ構造が開発された。

最近はＧａ　ＡＩ　Ａｓ基板とダブルへテロ構造を利用
し、その活性層領域へのキャリヤの閉じ込め効果を利用
して、高輝度化（１０００ｍｃｄ以上（Ｉ　Ｆ＝２０ｍ
Ａ））と立ち上り時間の高速化（２０ｎｓｅｃ）が可能
となった。

Ｇａ　ＡＩ　Ａｓ系化合物半導体は、ｍ−ｖ族化合物半
導体Ｇａ　ＡｓとＡｌＡｓとの混晶であり、直接遷移型
の領域において混晶比を変えることで波長的６４０〜８
８０ｎｍの発光を得ることが出来る。

発光効率は、発光を長波長にする程高くなり、短波長に
すると間接遷移の影響を受けて極端に低くなる。ＡＩの
混晶比か０．３７以下ては、直接遷移型、それ以上ては
、間接遷移型のバンド構造になる。

ダブルへテロ構造のＧａ　ＡＩ　Ａｓ超高輝度赤色発光
ダイオードは、まず融液法、例えば液体封止チョクラル
スキー法で引き上げられたＧａ　Ａｓ単結晶基板上に、
徐冷法によって最終的に基板となるｐ型の高Ａ１混晶比
のＧａ　ＡＩ　Ａｓ厚膜単結晶を液相エピタキシャル法
により成長させる。この上にｐ型の高Ａ１混晶比Ｇａ　
ＡＩ　ＡＳクラッド層１発光波長を決めるＡ１混晶比を
有するＧａ　ＡＩ　Ａｓ活性層、最後にｎ型の高Ａ立混
晶りラット層を順次成長させて、発光素子のための４層
構造か形成される。ここて、最初のエピタキシャル成長
のための基板となったＧａＡｓ単結晶層は、前記ｐ型の
高Ａ１混晶比Ｇａ　ＡＩ　Ａｓ厚膜単結晶を成長させた
後、除去しても良いし、前記ｎ型クラッド層か形成され
て、素子製造工程に入る前に除去しても良い。

最初のエピタキシャル層のｐ型窩Ａ１混晶比ＧａＡｌ　
Ａｓは１発光波長に対して吸収が少ないこと、比抵抗が
小さく、かつ良好なオーミック接触が得られること、更
に基板として後の工程において取り扱いが容易な膜厚を
有することか要求され１例えばＺｎトープて不純物濃度
３〜５ｘｌＯ”ｃｍ−３、比抵抗は０．３Ωｃｍ、厚さ
は１５０〜２００ｇｍのものが採用される。Ａｌ混晶比
は吸収の少ないように高く選定され１例えば０．６５〜
０．８か選ばれる。結晶格子間隔はＧａ　Ａｓ単結晶と
僅か０．１４％の違いであり、ミスマツチによる結晶部
れの心配は殆んどない。

斯かる厚膜のＰ型高Ａｌ混晶比Ｇａ　ＡＩ　ＡｓのＡｌ
混晶比として例えば０．８が選ばれたとすると、高ＡＩ
濃度の故にＧａ　ＡＩ　Ａｓ表面は酸化され易く、この
ため該厚膜層上に前記のクラッド層や活性層の成長を開
始するまでの間に避けられないＡＩ系酸酸化膜該厚膜上
に形成され１両クラッド層及び活性層のエピタキシャル
成長に大きな障害となる。この障害としては、例えば、
成長界面が不均一となったり、或いは結晶欠陥の発生に
よる結晶の劣化がある。ｐ型りラット層、活性層及びｎ
型クラット層としては、例えばＡｌｉ晶比ドーパントと
そのレベル並びに厚さとして次の値のものか採用される
が、前記エピタキシャル成長の障害は、発光の活性領域
かある活性層に大きく影響し、そのクラット層との界面
の不向−性或いは活性層自身の結晶性の劣化を惹起して
発光効率を著しく低下させる。

Ａ１混晶比　　ドーパント 同レベル　厚さルｍ ｐ型りラット層 ０．８ ｎ 約５０ 活性層（ノーンドープ）０．４　　　　　ｎｏｎｅ　　
　　　−０，５〜１ｎ型クラット層　　　　０．８　　
　　　Ｔｅ　　　　　　　−約３０ここて１両クラッド
層、活性層の上記仕様について簡単に説明すると、まず
Ａｔ混晶比はウィンド効果をもたせるため両クラット層
のそれは、活性層の発光波長に応して決められる。活性
層のそれは発光波長に対応し、この場合６６０ｎｍ付近
の赤色発光のためのものである。ドーパントベルは活性
層の発光効率を最大ならしめるように選定される。エピ
タキシャル層の厚さは活性層については理論的には薄い
のが好ましいか、結晶性、界面不均一性の影響排除がら
最適値か選ばれ、クラッド層のそれは結晶性の改善及び
素子製造工程による加工上の諸トラブルを避けるために
選ばれる。

上記厚膜層は、基板としての役目を果たす目的で非常に
厚く成長させるため、この厚膜層のエピタキシャル成長
工程でエピタキシャル成長を中断し、更に両クラッド層
、活性層のエピタキシャル成長を行い、Ｇａ　ＡＩ　Ａ
ｓ発光半導体素子素材の製造工程は不連続に行われるの
か普通である。厚膜層成長後Ｇａ　Ａｓ基板は、−度炉
外に取り出され、厚膜層成長基板を不活性ガス雰囲気で
保護してもその表面酸化を防ぐことは困難である酸化膜
かかかる厚膜層上に形成され、しかも、そのまま両クラ
ッド層及び活性層か成長された場合、既に述べた欠点の
他に酸化膜の介在のために電気抵抗が高くなり、立ち上
かり特性を劣化させる等、電気特性か悪化する。そこて
、この欠点を改善するために、メルトバックして酸化膜
とともに数ｊＬｍたけ基板を除去する工夫がなされてい
るが、酸化膜か障害となって、成長面が不均一となるこ
とか多々あった。又、別の工夫として、厚膜層の酸化を
防止するために第２の結晶成長溶液によるＧａ　Ａｓ単
結晶薄膜を例えば５ｇｍを成長させ、その表面に保護膜
を設け、該耐酸化薄膜を次工程の初めにメルトバックに
よって除去する方法か特開昭６２−１４４２０号公報に
提案されている。

（発明が解決しようとする問題点） 本発明は、上記厚膜め上の保護膜か、本発明の目的とす
るダブルへテロ接合構造を有するＧａ　ＡｌＡｓ系発光
半導体素子の製造上重大な欠点を有し、根本的な変更を
要することに注目してなされている。以下にその理由を
説明する。

上記方法による場合のように、保護にＧａＡｓ膜あるい
はｘ＜０．０５のような低濃度しかＡｔを含まないよう
なＧａＡｌＡｓ膜を成長させる場合、保護膜成長用高Ａ
１混晶比の例えばＧａ０．。

Ａ１．、、　Ａｓ厚膜層と溶液を接触させた際、Ｇａ、
　ＡＩ。

Ａｓ３元素のＧａ溶液中のＡＩ原子分率と、Ｇａ　Ａｌ
ＡＳ系化合物半導体単結晶中のＡ１混晶比とは著しくそ
の平衡値から偏りを生じ、固相液相の相平衡が著しく不
安定となる。即ち、上記厚膜のＡｌ混晶比０゜８に平衡
する溶液中のＡＩ原子分率は０．０２２であるから、溶
液が飽和状態ではＧａ溶液よりＧａ　Ａｓあるいは低Ａ
Ｉ濃度ＧａＡｌＡｓ層か成長し始めるか、同時に固相の
Ａｌｉ晶比と溶液中のＡ１原子分率の平衡のために固相
の溶解が著しく起こる。このような平衡からのズレか大
きいは場合には、溶液の過飽和度を大きく保持し、固相
と接触後に固相の溶解より十分に速い速度で成長か開始
される必要かあるか、このような連続成長中に大きな過
飽和度を制御することは難しい。このため結晶界面は、
ゆらぎのために不均一となる。

特開昭６２−１４４２０号公報の記載する技術において
は、メルトバックのために専用Ｇａ溶液を用いているか
、これはおそらく上に述べたと同様な理由て、Ｐ形りラ
ッド層の形成のための溶液をメルトバックに用いられな
いためと考えられる。

しかし、Ｇａ　Ａｓ保護層のメルトバックか成功したと
してもメルトバックに用いたＡＩを含まないＧａ溶液か
保護層メルトバック後に高Ａ１混晶比層に接触するため
に、その際相平衡が大きく変化し、固相の溶出並びに液
相からの析出（成長）が界面のゆらぎの原因となり、こ
れらをコントロールすることは極めて困難と言える。Ｇ
ａ　Ａｓ保護層を被着したときの厚膜層表面の不均一は
そのままクラッド層に記憶される。

また、メルトバックのために一溶液か増えるのは、工程
か煩雑となって好ましくない。

ここで、Ｇａ、−、ＡｌオＡｓの結晶成長及びメルトバ
ックにおける相平衡か結晶界面に与える影響について説
明する。

Ｇａ、−、Ａ１．　Ａｓ結晶を液相エピタキシャル成長
法（ＬＰＥ法）によって成長させる場合、一般にはＧａ
を溶媒とし、Ｇａ　Ａｓ及びＡ１を溶質として成長溶液
を作製して結晶成長を行なう。この場合、成長結晶中の
Ａ１混晶比Ｘは、第５図に示すように成長温度とその溶
液中のＡ１の原子分率によって決定される。即ち、第５
図は各温度に３ける液相（成長用溶液）中のＡ１の原子
分率ＸＡＩとそれに相平衡する固相（成長結晶）中のＡ
ｌ混晶比Ｘとの関係を示すグラフてあって、これによれ
ば、例えば温度９００”ＣでＡｌ混晶比ｘ＝０．８の混
晶を望む場合には、図中Ａ点における液相を必要とし、
ＡＩの原子分率ｘＡ１＝　０　、０２２のＡＩ濃度を有
する溶液から成長か行なわれ得ることとなる。液相エピ
タキシャル成長法か相平衡に準じて行なわれることから
言い換えれば、　ＡＩの原子分率ＸＡｓ＝０．０２２の
溶液とＡｌｉ晶比ｘ＝０．８のＧａ、−。

ＡｌＸＡｓ混晶とは相平衡の状態にあると言うことがて
きる。従って、前記溶液から徐冷法によって成長する結
晶表面或いは緩やかな温度上昇によって行なわれるメル
トバックによる結晶表面は、結晶成長又はメルトバック
か相平衡に準じた状態で行なわれるため、平滑で良好な
ものとなる。

然るに、相平衡から大きくズした状態で結晶成長又はメ
ルトバックか行なわれる場合、例えば第５図中、８点て
その状態か示されるＡ１か殆んど含まれていない悠和溶
液とＡｌ混晶比ｘ＝０．８のＧａ＋−ｘ　Ａ１１ｌ　Ａ
Ｓ混晶を温度９００’　Ｃで接触させた場合には、保護
膜の成長は開始するか、相平衡からのズレを緩和する方
向に固相及び液相か作用し、　Ｇａｏ２Ａｌ０．ｓ　Ａ
ｓ混晶にはＡＩを液相に補給するために溶出か発生する
。この結果、固液界面が不安定となり、その界面からは
良好な結晶成長は行なわれにくくなる。

本発明は前記問題に鑑みてなされたもので、その目的と
する処は、厚膜層の酸化防止を図った上て、酸化遅速性
保護膜の平滑な結晶成長界面及びメルトバック面を得る
ことかてき、且つ工程の短縮による経済的なタプルへテ
ロ接合構造を有するＧａＡｌ　Ａｓ系の発光半導体素子
基板及びその製造方法を提供するにある。

（問題点を解決するための手段） 上記目的を達成すべく本発明は、Ｇａ　Ａｓ単結晶基板
上に第１混晶比Ｇａ、−、ＡｌヨＡｓ化合物半導体単結
晶厚膜層（０，６＜ｘ＜０．８５）及び低Ａｌａ度て酸
化遅速性の第２混晶比Ｇａｐ−ｙＡｌ、　Ａｓ化合物半
導体単結晶薄膜ＦｊＦ（０，０５＜ｙ＜０．３）からな
る表面保護膜を順次エピタキシャル成長させ、或いは該
エピタキシャル成長工程終了後、前記ＧａＡｓ単結晶基
板を機械的及び／又は化学的な方法によって除去してな
る発光半導体素子基板を提供する。

更に１本発明は、　Ｇａ　Ａｓ単結晶基板上に第１混晶
比Ｇａ＋　−Ｘ　Ａｌｘ　Ａｓ　　化合物半導体単結晶
厚膜層（０，６＜ｘ＜０．８５）をエピタキシャル成長
させる。工程と、該厚膜層上にその酸化を遅速するため
の第２混晶比Ｇａ１−ｙＡｌｙＡｓ化合物半導体単結晶
薄膜層保護膜を成長させる工程からなる発光半導体素子
基板の製造方法及び前記薄膜層保護膜成長後、更に機械
的及び又は化学的な方法で前記ＧａＡｓ単結晶基板を除
去することからなる発光半導体素子基板の製造方法を提
供する。

（作用） 而して１本発明によれば、　Ａｌｉ晶比ｙの小さい（０
，０５＜ｙ＜０．３）Ｇａ＋−ｙＡｌｙＡｓ保護膜をＧ
ａ　ＡＩ　Ａｓ厚膜層上に成長させれば、該厚膜層の酸
化か保護膜によって効果的に抑制され、酸化に伴う種々
の不具合か解消される。又、保護膜には酸か抑制可能で
かつ少なくともＡｔ混晶比ｙか０゜０５以上であるため
、同じ＜ＡＩを含む厚膜層上に該保護膜を成長させる際
及び該保護膜をメルトバックによって除去する際の固相
と液相との相平衡からのズレな小さく緩和することがて
き、これによって平滑な結晶成長界面及びメルトバック
面を得ることかできる。

また、メルトバックの際に、その目的のために特別な溶
液を必要とせず、クラット層を成長させるための溶液を
使うことによって、工程を単純化することが出来る。

Ａｎ晶比の上限は実験によって確かめたか、０．３にお
いては、通常の室内の雰囲気に露出放置させても、酸化
速度か遅くその表面に次工程に支障をもたらすような酸
化膜か形成されず、且つ同保護膜の形成及びメルトバッ
ク時に、基板表面に接触する溶液中のＡｌ混晶比及びＡ
Ｉ原子分率の関係か平衡より偏倚したとしても、いずれ
もＡＩを含むのて、薄膜成長界面及びメルトバック後の
露出面は均一性か保たれ易い。また、Ａｔ混晶比は０．
０５ても同様に酸化保護膜としては勿論、保護膜成長界
面及びメルトバック露出面は充分に均一であった。

（実施例） 以下に本発明め一実施例を添付図面に基づいて説明する
。

第１図（ａ）、（ｂ）、（ｃ）、（ｄ）は本発明に係る
発光半導体素子基板ｌ（第３図（ａ）参照）を得るため
の製造方法（スライドボート法）をその工程順に示す説
明図である。

第１図（ａ）に示すように基板ホルダー１１にはｐ型Ｇ
ａ　Ａｓ結晶基板２かセットされており、基板ホルダー
１１上をスライド可能な溶液ホルダー１２の２つの溶液
溜にはｐ型Ｇａ０．　２　Ａ１０．　ａ　Ａｓ厚膜層３
（第３図（ａ）参照）を形成するめだめの第１の結晶成
長溶液２１　、　Ｇａ、−、ＡＩ、　Ａｓ保！！膜４（
０，０５＜ｙ＜０．３）（第３図（ａ）参照）を形成す
るための第２の結晶成長溶液２２かそれぞれ収容されて
いる６尚、第１図中、１３は溶液ホルダー１２をスライ
ドせしめるための操作棒である。

而して、前記Ｇａ　へｓ結晶基板２とＧａ金属１００ｇ
、Ｇａ　Ａｓ多結晶１０．６ｇ、　ＡＩ金属８５０　ｍ
ｇ、　Ｚ、金属１２０ｍｇからなる第１結晶成長溶液２
１、及びＧａ金属１００ｇ、　Ｇａ　Ａｓ多結晶１２ｊ
ｇ　、ＡＩ金属３６．２ｍｇ、Ｚ０金属１２０＋ａｇか
らなる第２結晶成長溶液２２をボートに装填した後、該
ボートを不図示の液相エピタキシャル炉に入れ、水素ガ
ス雰囲気中で昇温する。次いで、所定の温度（例えば９
５０°Ｃ）に到達すると、その温度を一定時間（例えば
１２０分）保持する。然る後、操作棒１３の操作によっ
て基板ホルダー１１上て溶液ホルダー１２をスライドせ
しめ、第１図（ｂ）に示すように第１の結晶成長溶液２
１をＧａ　Ａｓ結晶基板２表面に接触せしめる。そして
、これと略同時に炉温を例えば０．４°Ｃ／　ｍ　ｉ　
ｎの一定冷却速度で低下させて炉温か例えば７５０°Ｃ
になれば、操作棒１３を再び操作して第１図（ｃ）に示
すように第２の結晶成長溶液２２をＧａ　Ａｓ結晶基板
２の位置にセットする。その後、例えば５分経過したな
らば、操作棒１３によって溶液ホルダー１２をＧａ　Ａ
ｓ結晶基板２の位置を超えてスライドせしめ、炉中の水
素ガスをアルゴンガスに置換し、炉のスイッチを切る。

斯くして得られる発光半導体素子基板１の構成は第３図
（ａ）に示されるか１図示のようにＧａＡｓ結晶基板２
上には厚さｌｏｏｐｍ以上のＰ型Ｇａ０．　Ｊｌ０．　
ａ　Ａｓ厚膜層３か堆積され、該厚膜層３上には厚さ１
０ｐＬｍ以下のＧａｐ−ｙ　Ａｌｙ　Ａｓ保護膜４か堆
積される。然るに、上記厚膜層３はＡ１混晶比ｙの小さ
い（ｙ＜　０　、３　）　Ｇａｐ−、Ａｌｙ　Ａｓ保ｗ
１膜４によって被覆されるため、その酸化か効果的に抑
制され、この厚膜層３の酸化に伴う種々の不具合が解消
される。

又、保１１１１４ニにｔＡＩカｏ　、　ｏ　５＜　ｙニ
ｉ人すしているため、同じく八１を含む厚膜層３上に該
保護膜４を成長させる際の固相（厚膜層３）と液相（第
２の結晶成長溶液２２）との相平衡からのズレな小さく
抑えることかでき、前述の理由によって結晶界面（厚膜
層３と保護１１１ｉ４との界面）におけるゆらぎの発生
か抑制されて容易に平滑な結晶界面か得られる。第４図
（ａ）に従来の方法によるＧａ　Ａｓを保護膜とした場
合の該保護膜１４の成長界面を、第４図（ｂ）に本発明
方法による保護膜４の成長界面を示それぞれ示す。尚、
より平滑な結晶界面を得る目的からすればＧａ＋　−ｙ
　Ａｌｙ　Ａｓ保護膜４のＡｔ混晶比ｙの値が大きい程
よいか、この値ｙをｙ＞０．３とすれば、ｙの増大と共
に厚膜層３の酸化が著しくなり、問題を生ずる。

Ｇａ　Ａｓを保護膜とした場合には、再び高アルミニウ
ムのＧａ　ＡＩ　Ａｓ、例えばＧａ６２Ａｌ０．６　Ａ
ｓ結晶の溶出などが発生し、−様な単結晶化が阻害され
。

極端な場合には空隙を生したり、また再成長界面で−様
な速度の結晶成長か行われず、このために結晶粒界や転
位その他の結晶欠陥か起こり得る。

かかる好ましくない再結晶成長は、その原因が再結晶界
面のゆらぎによるものと考えられる。しかしながら、本
発明の場合は、上述のような好ましくない再結晶成長は
見られず、且つ再成長界面は理想的に平坦である。

以上のようにして得られた発光半導体素子基板１の厚膜
層３上に第３［Ｊ（ｂ）に示すようにダブルへテロ接合
構造を構成するｐ型Ｇａ　ＡＩ　Ａｓクラッド層５、Ｇ
ａ　ＡＩ　Ａｓ活性層６及びｎ型Ｇａ　ＡＩ　Ａｓクラ
ッド層７か液相エピタキシャル成長法によって堆積され
るが、その方法を第２図（ａ）乃至（ｅ）に基づいて説
明する。

即ち、第２図（ａ）乃至（ｅ）は第３図（ｂ）に示す発
光半導体素子基板８を得るための製造方法（スライドボ
ード法）をその工程順に示す説明図であり、第２図（ａ
）に示すように基板ホルダー３１には第３図（ａ）に示
す構造を有する発光半導体素子基板ｌかセットされてい
る。又、基板ホルダー３１上をスライド可能な溶液ホル
ダー３２の３つの溶液溜には、ｐ型Ｇａ０．　２　Ａｌ
０．　６　Ａｓクラッド層５を形成するための第１の結
晶成長溶液４１　、　Ｇａ０．　ｙ　Ａｌ０．　３　Ａ
ｓ活性層６を形成するための第２の結晶成長溶液４２、
ｎ型Ｇａ、、、　　Ａ１．、。

Ａｓクラッド層７を形成するための第３の結晶成長溶液
４３かそれぞれ収容されている。尚、第２図中、３３は
溶液ホルダー３２をスライドせしめるだめの操作棒であ
る。又、上記第１の結晶成長溶液４１は、Ｇａ金属１０
０ｇ、ＧａＡｓ多結晶４．０ｇ、Ａｎ金属４８０ｍｇ、
Ｚｎ　（Ｔｅ）金属６０ｍｇを含み、第２の結晶成長溶
液４２は、Ｇａ金属１００ｇ、Ｇａ、Ａｓ多結晶６．０
ｇ、Ａｌｌ金属１１５ｍｇを含み、第３の結晶成長溶液
４３は。

Ｇａ金属１００ｇ、ＧａＡｓ多結晶４．０ｇ、　Ａ文金
属４８０ｍｇ、Ｚｎ　（Ｔｅ）金属１．０ｍｇを含む。

而して、前記発光半導体素子基板ｌと第１．第２、第３
の結晶成長溶液４１，４２．４３をボートにした後、こ
れを不図示の液相エピタキシャル炉に入れ、これを水素
ガス雰囲気中で昇温し、所定の温度（例えばｓｓｏ’　
ｃ）に達したならばこの温度を一定時間（例えば１２０
分）保持する。その後、基板ホルタ−３１上て溶液ホル
ダー３２をスライドせしめ、第２［］（ｂ）に示すよう
に第１の結晶成長溶液４１を発光半導体基板ｌのＧａ　
ＡＩ　Ａｓ保護膜４表面に接触せしめ、同温度て約５分
間接触せしめる。すると、Ｇａ、−、ＡＩ、　Ａｓ保護
膜４　（０，ｏｓ＜ｙ＜０．３）は第１の結晶成長溶液
４１によってメルトバックされて消失する。

このメルトバック時において、保護膜４にはＡ１が含ま
れているため、固相（保護膜４）と液相（第１の結晶成
長溶液４１）の相平衡からのズレが小さく抑えられ、前
述の理由から固液界面の乱れが抑制され、平滑なメルト
バック面か得られる。

次に、炉温を例えば０．３”Ｃ／ｍｉｎの一定冷却速度
て低下させる。その後、第２図（Ｃ）に示すように第２
の結晶成長溶液４２を発光半導体素子基板１の位置にセ
ットし、例えば３０秒経過したならば、第２図（ｄ）に
示すように第３の結晶成長溶液４３を発光半導体素子基
板ｌの位置にセットする。そして、炉温か例えば７５０
’Ｃになったときに第２図（ｅ）に示すように溶液ホル
ダー３２を発光半導体素子基板ｌの位置を超えてスライ
ドせしめ、水素ガスをアルゴンガスに置換し、炉のスイ
ッチを切る。

このように結晶成長させて得られる発光半導体素子基板
８の構造は第３図（ｂ）に示されるか、図示のように厚
膜層３の上にはｐ型Ｇａ　ＡＩ　Ａｓクラット層５．　
Ｇａ　ＡＩ　Ａｓ活性層６及びｎ型Ｇａ　ＡｌＡｓｌＡ
ｓ上層７が堆積される。尚、第４図（Ｃ）にメルトバッ
ク後のクラッド層５の成長界面の様子を示す。

而して、上記発光半導体基板素子８のｐ型ＧａＡｓ結晶
基板２は発光を吸収するため、外部発光効率を高めるべ
くこのｐ型Ｇａ　Ａｓ結晶基板２は除去され、第３図（
ｃ）に示す発光半導体素子９か得られる。

以上のように構成される発光半導体素子９の厚膜層３の
下面にＡｕ系Ｐ−電極５１．５１を形成し、ｎ型りラウ
ド層７の上面にＡｕ系ｎ−電極５２を形成することによ
って第３図（ｄ）に示すようなチップ５０を得る。

（発明の効果） 以上の説明て明らかな如く本発明によれば、ｐ型Ｇａ　
Ａｓ結晶基板上にｐｙｆｌＧａ　ＡＩ　Ａｓ厚膜層、該
厚膜層の酸化防止のためのＧａｐ−、ＡｌｙＡｓ保護膜
を順次結晶成長させて発光半導体素子基板を得るように
したため、ＡＩＲ晶比ｙの小さい（０，０５＜ｙ＜　０
　、３　）　Ｇａ１−ｖ　Ａｌｙ　Ａｓ保護膜をＧａ　
ＡＩ　Ａｓ厚膜層上に成長させれば、該厚膜層の酸化か
保護膜によって効果的に防止され、酸化に伴う種々の不
具合か解消されるという効果か得られる。又、本発明に
よれば、保護膜にはＡＩが混入されているため、同じ＜
ＡＩを含む厚膜層上に該保護膜を成長させる際及び該保
：Ｊ膜をメルトバックによって除去する際の固相と液相
との相平衡からのズレを小さく抑えることかでき、これ
によって平滑な結晶成長界面及びメルトバック面を得る
ことかてきるという効果か得られる。

【図面の簡単な説明】

第１図（ａ）乃至（ｄ）、第２図（ａ）乃至（ｅ）、第
３図（ａ）乃至（ｄ）は本発明方法を含む発光半導体基
板素子の製造方法をその工程順に示す説明図、第４図（
ａ）、（ｂ）、（ｃ）は保護膜及びクラット層の成長界
面の様子を示す図、第５図は各温度における液層中のＡ
１の原子分率とそれに相平衡する固相中のＡｌ混晶比Ｘ
との関係を示すグラフである。 １．８・・・発光半導体素子基板、２・・・ｐ型Ｇａ　
Ａｓ結晶基板、３−ｐ型Ｇａ　ＡＩ　Ａｓ厚膜層、４−
・−ＧａＡＩＡｓ保護膜、５・・・ｐ型Ｇａ　ＡＩ　Ａ
ｓクラッド層、６・・・ＧａＡｌ　Ａｓ活性層、７−・
−ｎ型Ｇａ　Ａｔ　Ａｓクラット層、９・・・発光半導
体素子。

Claims (4)

【特許請求の範囲】
1. （１）ＧａＡｓ結晶基板上に、第１混晶比のＧａ＿１＿
   −＿ｘＡｌ＿ｘＡｓ化合物半導体結晶厚膜層、及び低Ａ
   ｌ混晶比で酸化遅速性の第２混晶比のＧａ＿１＿−＿ｙ
   Ａｌ＿ｙＡｓ化合物半導体結晶薄層からなる表面保護膜
   を順次エピタキシャル成長させ、第１の混晶比として０
   ．６＜ｘ＜０．８５、第２の混晶比として０．０５＜ｙ
   ＜０．３を選定することを特徴とする発光半導体素子基
   板。
2. （２）前記ＧａＡｓ結晶基板を、前記第１の混晶比のＧ
   ａ＿１＿−＿ｘＡ１＿ｘＡｓ化合物半導体結晶厚膜層及
   び第２混晶比のＧａ＿１＿−＿ｙＡｌ＿ｙＡｓ化合物半
   導体単結晶薄層を順次エピタキシャル成長させた後に除
   去することを特徴とする請求項１記載の発光半導体素子
   基板。
3. （３）ＧａＡｓ結晶基板上に、第１混晶比のＧａ＿１＿
   −＿ｘＡｌ＿ｘＡｓ化合物半導体単結晶厚膜層（０．６
   ＜ｘ＜０．８５）及び低Ａｌ混晶比で酸化遅速性の第２
   混晶比のＧａ＿１＿−＿ｙＡｌ＿ｙＡｓ化合物半導体単
   結晶薄層（０．０５＜ｙ＜０．３）からなる表面保護膜
   をエピタキシャル成長法によって連続的に成長させるこ
   とを特徴とする発光半導体素子基板の製造方法。
4. （４）前記ＧａＡｓ結晶基板を、前記第１混晶比のＧａ
   ＿１＿−＿ｘＡｌ＿ｘＡｓ化合物半導体端結晶厚膜層及
   び第２混晶比のＧａ＿１＿−＿ｙＡｌ＿ｙＡｓ化合物半
   導体単結晶薄層を順次エピタキシャル成長させた後に除
   去することを特徴とする請求項３記載の発光半導体素子
   基板の製造方法。