JPH0770755B2 - 高輝度led用エピタキシャル基板及びその製造方法 - Google Patents
高輝度led用エピタキシャル基板及びその製造方法Info
- Publication number
- JPH0770755B2 JPH0770755B2 JP1235588A JP1235588A JPH0770755B2 JP H0770755 B2 JPH0770755 B2 JP H0770755B2 JP 1235588 A JP1235588 A JP 1235588A JP 1235588 A JP1235588 A JP 1235588A JP H0770755 B2 JPH0770755 B2 JP H0770755B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxial
- substrate
- brightness led
- double heterostructure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
- H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
- Y10S117/915—Separating from substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/072—Heterojunctions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/101—Liquid Phase Epitaxy, LPE
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/108—Melt back
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/11—Metal-organic CVD, ruehrwein type
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は気相成長法(MOCVD法、MBE法)、及び液相成長
法(LPE)の併用により製作されるダブルヘテロ構造を
有する高輝度LED用エピタキシャル基板及びその製造方
法に関するものである。
法(LPE)の併用により製作されるダブルヘテロ構造を
有する高輝度LED用エピタキシャル基板及びその製造方
法に関するものである。
従来、例えば赤色発光高輝度LED用基板をエピタキシャ
ル成長させるのに、まずP型GaAs基板〔(100)面〕上
にPクラッド層として、LPE法によりAl0.75Ga0.25As層
を200μm(p型)形成した後、Pアクティブ層としてA
l0.35Ga0.65As層を2〜3μm(p型)形成し、次いで
nクラッド層としてTeドープAl0.75Ga0.25As層を50μm
(n型)を形成する。続いてGaAs基板選択性エッチャン
ト(例えば、NH4OH:H2O2:=1:7)を用いて光吸収性GaAs
基板を除去して高輝度LEDチップを得ていた。
ル成長させるのに、まずP型GaAs基板〔(100)面〕上
にPクラッド層として、LPE法によりAl0.75Ga0.25As層
を200μm(p型)形成した後、Pアクティブ層としてA
l0.35Ga0.65As層を2〜3μm(p型)形成し、次いで
nクラッド層としてTeドープAl0.75Ga0.25As層を50μm
(n型)を形成する。続いてGaAs基板選択性エッチャン
ト(例えば、NH4OH:H2O2:=1:7)を用いて光吸収性GaAs
基板を除去して高輝度LEDチップを得ていた。
しかしながらLPE法は成長速度が大きいため厚い層を形
成するのに適しているが、厚みやキャリア濃度の制御が
難しく、そのためLPE法のみでダブルヘテロ構造のエピ
タキシャル基板を製作するとアクティブ層形成時にウェ
ハー面内で厚みやキャリア濃度のバラツキが発生しやす
く、安定した輝度を得ることができなかった。
成するのに適しているが、厚みやキャリア濃度の制御が
難しく、そのためLPE法のみでダブルヘテロ構造のエピ
タキシャル基板を製作するとアクティブ層形成時にウェ
ハー面内で厚みやキャリア濃度のバラツキが発生しやす
く、安定した輝度を得ることができなかった。
また、MOCVD法やMBE法のみで機械的な強度もある厚い混
晶基板(約200μm程度)を成長させようとするのは長
時間かかり、しかもそのコストが高くなるため現実的で
はない。
晶基板(約200μm程度)を成長させようとするのは長
時間かかり、しかもそのコストが高くなるため現実的で
はない。
本発明はMOCVD法又はMBE法のエピタキシャル成長層の層
厚及びキャリア濃度の制御性の良い点とLPE法の成長速
度が大きい点の2つの利点を組み合わせることにより、
低コストでしかも高品質・高均一なエピタキシャル基板
を短時間に製造することのできる高輝度LED用エピタキ
シャル基板及びその製造方法を提供することを目的とす
る。
厚及びキャリア濃度の制御性の良い点とLPE法の成長速
度が大きい点の2つの利点を組み合わせることにより、
低コストでしかも高品質・高均一なエピタキシャル基板
を短時間に製造することのできる高輝度LED用エピタキ
シャル基板及びその製造方法を提供することを目的とす
る。
現在、高輝度LED基板のエピタキシャル成長は、主にAlG
aAs系のものが広く行なわれているが、そのほとんどの
ものは、LPE法によっている。このLPE法は成長速度が大
きいので、厚い層の形成には有利である。高輝度化する
ためには、、ダブルヘテロ構造をとることが効果的であ
るが、LPE法では層厚をコントロールするのがかなり困
難である。
aAs系のものが広く行なわれているが、そのほとんどの
ものは、LPE法によっている。このLPE法は成長速度が大
きいので、厚い層の形成には有利である。高輝度化する
ためには、、ダブルヘテロ構造をとることが効果的であ
るが、LPE法では層厚をコントロールするのがかなり困
難である。
一方、MOCVD法またはMBE法はエピタキシャル層厚をウェ
ハー面内で均一に正確にコントロールすること、及びキ
ャリア濃度をコントロールすることは容易なため高輝度
LED基板のエピタキシャル成長方法としては有利であ
る。
ハー面内で均一に正確にコントロールすること、及びキ
ャリア濃度をコントロールすることは容易なため高輝度
LED基板のエピタキシャル成長方法としては有利であ
る。
しかし多くの場合、エピタキシャル成長用の基板として
はGaAs基板が使われることから、さらに高輝度なものを
得ようとする場合は、可視光を吸収する性質のある基板
(GaAs)は、除去する必要がある。したがって機械的な
強度を持たせるために、MOCVD法またはMBE法のみで厚い
混晶基板(約200μm程度)を成長させようとするの
は、長時間かかり、そのコストが高くなるため現実的で
はない。
はGaAs基板が使われることから、さらに高輝度なものを
得ようとする場合は、可視光を吸収する性質のある基板
(GaAs)は、除去する必要がある。したがって機械的な
強度を持たせるために、MOCVD法またはMBE法のみで厚い
混晶基板(約200μm程度)を成長させようとするの
は、長時間かかり、そのコストが高くなるため現実的で
はない。
本発明においては、MOCVD法又はMBE法のエピタキシャル
成長層の層厚およびキャリア濃度の制御性の良い点とLP
E法の成長速度が大きい点の2つの利点を組み合わせた
ものであり、第1図(イ)に示すように化合物半導体基
板1上に気相成長法により、n+コンタクト層2、nクラ
ッド層3、pアクティブ層4、pクラッド層5、酸化防
止層6を形成してダブルヘテロ構造を形成し、次に第1
図(ロ)に示すように酸化防止層(メルトバックにより
除去される)上に液相成長法により厚いエピタキシャル
層7を形成し、その後発光波長に対して吸収の大きい化
合物半導体基板を除去することにより、大幅に低コスト
化を可能としたものである。
成長層の層厚およびキャリア濃度の制御性の良い点とLP
E法の成長速度が大きい点の2つの利点を組み合わせた
ものであり、第1図(イ)に示すように化合物半導体基
板1上に気相成長法により、n+コンタクト層2、nクラ
ッド層3、pアクティブ層4、pクラッド層5、酸化防
止層6を形成してダブルヘテロ構造を形成し、次に第1
図(ロ)に示すように酸化防止層(メルトバックにより
除去される)上に液相成長法により厚いエピタキシャル
層7を形成し、その後発光波長に対して吸収の大きい化
合物半導体基板を除去することにより、大幅に低コスト
化を可能としたものである。
MOCVD法またはMBE法は、混晶比および膜厚の制御性がよ
いので化合物半導体基板上にダブルヘテロ構造のエピタ
キシャル層を形成する際の再現性、均一性が高く、ま
た、成長過程が非熱平衡状態の下で行なわれるため不純
物のドーピング量も1019cm3以上と高くとれるため電極
のコンタクト層を形成する上で有利である。一方、LPE
法は、徐冷法にてメルト中に溶解していたものが基板上
にエピタキシャル成長し、その成長速度が大きいので、
一層高輝度化を図るために化合物半導体基板を除去した
場合の基板形成に適している。この液層成長により酸化
膜防止層はメルトの不飽和度を高めることによって除去
され、短時間にエピタキシャル層を成長させ、高品質高
均一なエピタキシャル基板を短時間に製造することがで
き、低コスト化を図ることが可能となる。
いので化合物半導体基板上にダブルヘテロ構造のエピタ
キシャル層を形成する際の再現性、均一性が高く、ま
た、成長過程が非熱平衡状態の下で行なわれるため不純
物のドーピング量も1019cm3以上と高くとれるため電極
のコンタクト層を形成する上で有利である。一方、LPE
法は、徐冷法にてメルト中に溶解していたものが基板上
にエピタキシャル成長し、その成長速度が大きいので、
一層高輝度化を図るために化合物半導体基板を除去した
場合の基板形成に適している。この液層成長により酸化
膜防止層はメルトの不飽和度を高めることによって除去
され、短時間にエピタキシャル層を成長させ、高品質高
均一なエピタキシャル基板を短時間に製造することがで
き、低コスト化を図ることが可能となる。
以下、実施例を図面に基づき説明する。
第1図は本発明の一実施例を示す図で、図中、1はGaAs
基板、2はn+Al0.75Ga0.25As層、3はn型Al0.75Ga0.25
Asクラッド層、4はp型Al0.35Ga0.65Asアクティブ層、
5はp型Al0.6Ga0.4Asクラッド層、6はp型GaAs層であ
る。
基板、2はn+Al0.75Ga0.25As層、3はn型Al0.75Ga0.25
Asクラッド層、4はp型Al0.35Ga0.65Asアクティブ層、
5はp型Al0.6Ga0.4Asクラッド層、6はp型GaAs層であ
る。
まず第1の工程として気相成長法(MOCVD法、MBE法等)
により、(100)面より2゜OFFした厚さ300μm程度のG
aAs基板上に、基板温度750℃、使用ガスとしてトリメチ
ルガリウム(Ga(CH3)3)、トリメチルアルミニウム
(Al(CH3)3)、セレン化水素(H2Se)、ジ・エチル
・ジンク(Zn(C2H5)2)を用い、キャリア濃度3×10
19cm-3、厚さ5μmのn+Al0.75Ga0.25As層2、キャリア
濃度2×1017cm-3、厚さ5μmのn型Al0.75Ga0.25Asク
ラッド層3、キャリア濃度5×1016cm-3、厚さ1μmの
p型Al0.35Ga0.65Asアクティブ層4、キャリア濃度1×
1018cm-3、厚さ10μmのp型Al0.75Ga0.25Asクラッド層
5、キャリア濃度1×1018cm-3、厚さ1μmのp型GaAs
層を形成した(第1図(イ))。
により、(100)面より2゜OFFした厚さ300μm程度のG
aAs基板上に、基板温度750℃、使用ガスとしてトリメチ
ルガリウム(Ga(CH3)3)、トリメチルアルミニウム
(Al(CH3)3)、セレン化水素(H2Se)、ジ・エチル
・ジンク(Zn(C2H5)2)を用い、キャリア濃度3×10
19cm-3、厚さ5μmのn+Al0.75Ga0.25As層2、キャリア
濃度2×1017cm-3、厚さ5μmのn型Al0.75Ga0.25Asク
ラッド層3、キャリア濃度5×1016cm-3、厚さ1μmの
p型Al0.35Ga0.65Asアクティブ層4、キャリア濃度1×
1018cm-3、厚さ10μmのp型Al0.75Ga0.25Asクラッド層
5、キャリア濃度1×1018cm-3、厚さ1μmのp型GaAs
層を形成した(第1図(イ))。
次に、この基板上にZnドープ、キャリア濃度1×1018cm
-3、厚さ120μmのp−Al0.6Ga0.4As層をLPE法にて形成
した。このときのエピタキシャル条件は、室温875℃、
メルトは、Ga1g中にGaAs:32.0mg、Zn:1.7mg、Al:6.3mg
である。この時、MOCVDにて形成したP−GaAs層6(1
μm)はメルトバックして完全に除去され、新たにp−
Al0.60Ga0.40As層が形成されている(第1図(ロ))。
-3、厚さ120μmのp−Al0.6Ga0.4As層をLPE法にて形成
した。このときのエピタキシャル条件は、室温875℃、
メルトは、Ga1g中にGaAs:32.0mg、Zn:1.7mg、Al:6.3mg
である。この時、MOCVDにて形成したP−GaAs層6(1
μm)はメルトバックして完全に除去され、新たにp−
Al0.60Ga0.40As層が形成されている(第1図(ロ))。
なお、上記実施例ではLPE法にてP−Al0.6Ga0.4As層を
形成する例について述べたが、必ずしもこれに限定する
必要ななく、LPE法で成長させるエピタキシャル層は、
オーミックコンタクトを容易にすると共に、発光光の吸
収を生じないようにダブルヘテロ構造エピタキシャル層
のクラッド層のバンドギャップ以下で、かつダブルヘテ
ロ構造のアクティブ層のバンドギャップより大きいバン
ドギャップを有する材料により形成するようにすればよ
い。
形成する例について述べたが、必ずしもこれに限定する
必要ななく、LPE法で成長させるエピタキシャル層は、
オーミックコンタクトを容易にすると共に、発光光の吸
収を生じないようにダブルヘテロ構造エピタキシャル層
のクラッド層のバンドギャップ以下で、かつダブルヘテ
ロ構造のアクティブ層のバンドギャップより大きいバン
ドギャップを有する材料により形成するようにすればよ
い。
本発明によって製作されたLEDチップ輝度と従来のLEDチ
ップ輝度をウェハー面内で比較すると第2図に示すよう
になる。
ップ輝度をウェハー面内で比較すると第2図に示すよう
になる。
第2図(ロ)は、第2図(イ)のチップの矢印方向にお
ける輝度(単位は任意)を表しており、本発明において
は、アクティブ層が均一に形成されることによって面内
での均一性(特にウェハー周辺部)が向上し、輝度レベ
ルも向上したことが分かる。
ける輝度(単位は任意)を表しており、本発明において
は、アクティブ層が均一に形成されることによって面内
での均一性(特にウェハー周辺部)が向上し、輝度レベ
ルも向上したことが分かる。
以上のように本発明によれば、MOCVD法またはMBE法を用
いることによりダブルヘテロ構造部分の均一性が高ま
り、ウェハー面内での輝度のバラツキを低減することが
できる。またLPE法を用いることにより短時間にエピタ
キシャル基板を形成することができ、従来のLPE法に比
べてLPE成長層が一層だけなのでメルトが一種類で多数
枚チャージが可能となり、トータルのコストを低減する
ことができる。またGaAs基板を除去し、n層が上層とな
るので、メサエッチングが必要なのは11μm程度と薄く
することができ、チップ化する際の歩留りを向上させる
ことができる。
いることによりダブルヘテロ構造部分の均一性が高ま
り、ウェハー面内での輝度のバラツキを低減することが
できる。またLPE法を用いることにより短時間にエピタ
キシャル基板を形成することができ、従来のLPE法に比
べてLPE成長層が一層だけなのでメルトが一種類で多数
枚チャージが可能となり、トータルのコストを低減する
ことができる。またGaAs基板を除去し、n層が上層とな
るので、メサエッチングが必要なのは11μm程度と薄く
することができ、チップ化する際の歩留りを向上させる
ことができる。
さらに、GaAs基板面は磨いて鏡面状態にあり、その上に
気相成長させているので、n+AlGaAs面はGaAsを除去した
際に鏡面として得られ、パターン形成時などの取扱いが
比較的簡単となり、ポリッシング等によって平坦化する
必要がない。
気相成長させているので、n+AlGaAs面はGaAsを除去した
際に鏡面として得られ、パターン形成時などの取扱いが
比較的簡単となり、ポリッシング等によって平坦化する
必要がない。
第1図は本発明のエピタキシャル成長層の構造を示す
図、第2図は本発明と比較例の輝度を示す図である。 1……化合物半導体基板、2……n+コンタクト層、3…
…nクラッド層、4……pアクティブ層、5……pクラ
ッド層、6……酸化防止層、7……エピタキシャル層。
図、第2図は本発明と比較例の輝度を示す図である。 1……化合物半導体基板、2……n+コンタクト層、3…
…nクラッド層、4……pアクティブ層、5……pクラ
ッド層、6……酸化防止層、7……エピタキシャル層。
フロントページの続き (56)参考文献 特開 昭61−135170(JP,A) 特開 昭59−114885(JP,A) 特開 昭61−198789(JP,A) 特開 昭60−153186(JP,A) 特開 昭62−166586(JP,A)
Claims (4)
- 【請求項1】化合物半導体基板上に気相成長法により最
上層が酸化膜防止層となるダブルヘテロ構造エピタキシ
ャル層を形成し、そのダブルヘテロ構造エピタキシャル
層上に液相成長法により前記酸化膜防止層を除去してダ
ブルヘテロ構造エピタキシャル層のクラッド層のバンド
ギャップ以下で、かつダブルヘテロ構造のアクティブ層
のバンドギャップより大きいバンドギャップを有する材
料からなるエピタキシャル層を形成し、化合物半導体基
板を除去することにより製作された高輝度LED用エピタ
キシャル基板。 - 【請求項2】ダブルヘテロ構造エピタキシャル層は、n+
コンタクト層、nクラッド層、P−アクティブ層、P−
クラッド層、酸化膜防止層の順で形成されている請求項
1記載の高輝度LED用エピタキシャル基板。 - 【請求項3】n+コンタクト層は基板を除去したとき、電
極を形成する面となる請求項1記載の高輝度LED用エピ
タキシャル基板。 - 【請求項4】化合物半導体基板上に気相成長法により最
上層が酸化膜防止層となるダブルヘテロ構造をエピタキ
シャル成長させる第1の工程と、ダブルヘテロ構造エピ
タキシャル層上に液相成長法により前記酸化膜防止層を
除去してダブルヘテロ構造エピタキシャル層のクラッド
層のバンドギャップ以下で、かつダブルヘテロ構造のア
クティブ層のバンドギャップより大きいバンドギャップ
を有する材料からなるエピタキシャル層を形成する第2
の工程と、化合物半導体基板を除去する第3の工程とか
らなる高輝度LED用エピタキシャル基板の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1235588A JPH0770755B2 (ja) | 1988-01-21 | 1988-01-21 | 高輝度led用エピタキシャル基板及びその製造方法 |
US07/299,094 US4902356A (en) | 1988-01-21 | 1989-01-19 | Epitaxial substrate for high-intensity led, and method of manufacturing same |
KR1019890000603A KR0158193B1 (en) | 1988-01-21 | 1989-01-20 | Epitaxial substrate for high-intensity led and method of manufacturing the same |
EP89300591A EP0325493B1 (en) | 1988-01-21 | 1989-01-23 | Epitaxial substrate for high-intensity LED, and method of manufacturing same |
DE89300591T DE68911322T2 (de) | 1988-01-21 | 1989-01-23 | Epitaxiales Substrat für hochintensive LEDS und Herstellungsverfahren. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1235588A JPH0770755B2 (ja) | 1988-01-21 | 1988-01-21 | 高輝度led用エピタキシャル基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01187883A JPH01187883A (ja) | 1989-07-27 |
JPH0770755B2 true JPH0770755B2 (ja) | 1995-07-31 |
Family
ID=11802971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1235588A Expired - Fee Related JPH0770755B2 (ja) | 1988-01-21 | 1988-01-21 | 高輝度led用エピタキシャル基板及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4902356A (ja) |
EP (1) | EP0325493B1 (ja) |
JP (1) | JPH0770755B2 (ja) |
KR (1) | KR0158193B1 (ja) |
DE (1) | DE68911322T2 (ja) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4864369A (en) * | 1988-07-05 | 1989-09-05 | Hewlett-Packard Company | P-side up double heterojunction AlGaAs light-emitting diode |
JPH0712094B2 (ja) * | 1988-10-19 | 1995-02-08 | 信越半導体株式会社 | 発光半導体素子用エピタキシャルウェーハの製造方法 |
JP2763008B2 (ja) * | 1988-11-28 | 1998-06-11 | 三菱化学株式会社 | ダブルヘテロ型エピタキシャル・ウエハおよび発光ダイオード |
US5376580A (en) * | 1993-03-19 | 1994-12-27 | Hewlett-Packard Company | Wafer bonding of light emitting diode layers |
US5384151A (en) * | 1993-08-11 | 1995-01-24 | Northwestern University | InGaAsP/GaAs diode laser |
US5389396A (en) * | 1993-08-11 | 1995-02-14 | Northwestern University | InGaAsP/GaAs diode laser |
US5639674A (en) * | 1994-03-14 | 1997-06-17 | Kabushiki Kaisha Toshiba | Semiconductor light-emitting element and method for manufacturing therefor |
US5483085A (en) * | 1994-05-09 | 1996-01-09 | Motorola, Inc. | Electro-optic integrated circuit with diode decoder |
JP2833479B2 (ja) * | 1994-06-16 | 1998-12-09 | 信越半導体株式会社 | 液相エピタキシャル成長法GaP単結晶層中のSi濃度制御方法 |
US5410178A (en) * | 1994-08-22 | 1995-04-25 | Northwestern University | Semiconductor films |
US5668395A (en) * | 1994-11-22 | 1997-09-16 | Northwestern University | Composition for InSB and GaAs thin film on silicon substrate for use in photodetectors |
US5650635A (en) * | 1995-07-14 | 1997-07-22 | Northwestern University | Multiple stacked Sb-based heterostructures |
CN1227670A (zh) | 1996-08-07 | 1999-09-01 | 西门子公司 | 制造一种红外发射发光二极管的方法 |
GB2318680B (en) * | 1996-10-24 | 2001-11-07 | Univ Surrey | Optoelectronic semiconductor devices |
EP1620903B1 (en) * | 2003-04-30 | 2017-08-16 | Cree, Inc. | High-power solid state light emitter package |
US7332365B2 (en) * | 2004-05-18 | 2008-02-19 | Cree, Inc. | Method for fabricating group-III nitride devices and devices fabricated using method |
US7791061B2 (en) * | 2004-05-18 | 2010-09-07 | Cree, Inc. | External extraction light emitting diode based upon crystallographic faceted surfaces |
US7534633B2 (en) * | 2004-07-02 | 2009-05-19 | Cree, Inc. | LED with substrate modifications for enhanced light extraction and method of making same |
US7737459B2 (en) * | 2004-09-22 | 2010-06-15 | Cree, Inc. | High output group III nitride light emitting diodes |
US8174037B2 (en) | 2004-09-22 | 2012-05-08 | Cree, Inc. | High efficiency group III nitride LED with lenticular surface |
US8513686B2 (en) * | 2004-09-22 | 2013-08-20 | Cree, Inc. | High output small area group III nitride LEDs |
US7259402B2 (en) * | 2004-09-22 | 2007-08-21 | Cree, Inc. | High efficiency group III nitride-silicon carbide light emitting diode |
US8288942B2 (en) * | 2004-12-28 | 2012-10-16 | Cree, Inc. | High efficacy white LED |
US7932111B2 (en) | 2005-02-23 | 2011-04-26 | Cree, Inc. | Substrate removal process for high light extraction LEDs |
US8674375B2 (en) * | 2005-07-21 | 2014-03-18 | Cree, Inc. | Roughened high refractive index layer/LED for high light extraction |
EP2033235B1 (en) | 2006-05-26 | 2017-06-21 | Cree, Inc. | Solid state light emitting device |
KR20140116536A (ko) * | 2006-05-31 | 2014-10-02 | 크리, 인코포레이티드 | 조명 장치 및 조명 방법 |
CN101554089A (zh) * | 2006-08-23 | 2009-10-07 | 科锐Led照明科技公司 | 照明装置和照明方法 |
US20100224890A1 (en) * | 2006-09-18 | 2010-09-09 | Cree, Inc. | Light emitting diode chip with electrical insulation element |
EP2095011A1 (en) | 2006-12-04 | 2009-09-02 | Cree Led Lighting Solutions, Inc. | Lighting assembly and lighting method |
US8337045B2 (en) * | 2006-12-04 | 2012-12-25 | Cree, Inc. | Lighting device and lighting method |
JP5431320B2 (ja) * | 2007-07-17 | 2014-03-05 | クリー インコーポレイテッド | 内部光学機能を備えた光学素子およびその製造方法 |
US8617997B2 (en) * | 2007-08-21 | 2013-12-31 | Cree, Inc. | Selective wet etching of gold-tin based solder |
US11114594B2 (en) | 2007-08-24 | 2021-09-07 | Creeled, Inc. | Light emitting device packages using light scattering particles of different size |
US9431589B2 (en) | 2007-12-14 | 2016-08-30 | Cree, Inc. | Textured encapsulant surface in LED packages |
US8329482B2 (en) | 2010-04-30 | 2012-12-11 | Cree, Inc. | White-emitting LED chips and method for making same |
US8896008B2 (en) | 2013-04-23 | 2014-11-25 | Cree, Inc. | Light emitting diodes having group III nitride surface features defined by a mask and crystal planes |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US29648A (en) * | 1860-08-14 | Improvement in sewing-machine needles | ||
US3636617A (en) * | 1970-03-23 | 1972-01-25 | Monsanto Co | Method for fabricating monolithic light-emitting semiconductor diodes and arrays thereof |
DE2163075C2 (de) * | 1970-12-23 | 1982-03-04 | Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven | Verfahren zur Herstellung von elektrolumineszierenden Halbleiterbauelementen |
US3981073A (en) * | 1973-06-21 | 1976-09-21 | Varian Associates | Lateral semiconductive device and method of making same |
US4118857A (en) * | 1977-01-12 | 1978-10-10 | The United States Of America As Represented By The Secretary Of The Army | Flipped method for characterization of epitaxial layers |
JPS5423391A (en) * | 1977-07-22 | 1979-02-21 | Nec Corp | Gallium-arsenic semiconductor element |
US4190813A (en) * | 1977-12-28 | 1980-02-26 | Bell Telephone Laboratories, Incorporated | Strip buried heterostructure laser |
US4269635A (en) * | 1977-12-28 | 1981-05-26 | Bell Telephone Laboratories, Incorporated | Strip buried heterostructure laser |
JPS5635410A (en) * | 1979-08-31 | 1981-04-08 | Fujitsu Ltd | Method and device for manufacturing semiconductor device |
US4329189A (en) * | 1980-02-04 | 1982-05-11 | Northern Telecom Limited | Channelled substrate double heterostructure lasers |
US4477294A (en) * | 1981-05-06 | 1984-10-16 | The United States Of America As Represented By The Secretary Of The Army | Method of forming GaAs on Aly Ga1-y As transmission mode photocathodehode |
JPS58162033A (ja) * | 1982-03-20 | 1983-09-26 | Nippon Telegr & Teleph Corp <Ntt> | 半導体層形成法 |
US4468850A (en) * | 1982-03-29 | 1984-09-04 | Massachusetts Institute Of Technology | GaInAsP/InP Double-heterostructure lasers |
JPS59114885A (ja) * | 1982-12-21 | 1984-07-03 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS6053011A (ja) * | 1983-09-02 | 1985-03-26 | Hitachi Ltd | 半導体積層構造の製造方法 |
JPH0634409B2 (ja) * | 1984-01-20 | 1994-05-02 | 富士通株式会社 | 発光ダイオ−ド |
US4706101A (en) * | 1984-10-27 | 1987-11-10 | Kabushiki Kaisha Toshiba | Light emitting diode formed of a compound semiconductor material |
JPS61135170A (ja) * | 1984-12-05 | 1986-06-23 | Sharp Corp | 発光ダイオ−ドの製造方法 |
FR2574601B1 (fr) * | 1984-12-11 | 1987-07-17 | Menigaux Louis | Procede de fabrication d'un laser a semi-conducteur a ruban enterre |
JPS61198789A (ja) * | 1985-02-28 | 1986-09-03 | Stanley Electric Co Ltd | 光半導体素子の連続製造方法 |
JPS62166586A (ja) * | 1986-01-20 | 1987-07-23 | Nec Corp | 半導体発光素子とその製造方法 |
JPS62171167A (ja) * | 1986-01-23 | 1987-07-28 | Mitsubishi Electric Corp | 太陽電池の製造方法 |
-
1988
- 1988-01-21 JP JP1235588A patent/JPH0770755B2/ja not_active Expired - Fee Related
-
1989
- 1989-01-19 US US07/299,094 patent/US4902356A/en not_active Expired - Lifetime
- 1989-01-20 KR KR1019890000603A patent/KR0158193B1/ko not_active IP Right Cessation
- 1989-01-23 DE DE89300591T patent/DE68911322T2/de not_active Expired - Fee Related
- 1989-01-23 EP EP89300591A patent/EP0325493B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4902356A (en) | 1990-02-20 |
DE68911322D1 (de) | 1994-01-27 |
KR0158193B1 (en) | 1998-12-01 |
JPH01187883A (ja) | 1989-07-27 |
EP0325493A2 (en) | 1989-07-26 |
DE68911322T2 (de) | 1994-04-07 |
EP0325493A3 (en) | 1990-08-22 |
EP0325493B1 (en) | 1993-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0770755B2 (ja) | 高輝度led用エピタキシャル基板及びその製造方法 | |
JPH0897467A (ja) | 半導体発光装置 | |
JPH08148718A (ja) | 化合物半導体装置 | |
JP2000101133A (ja) | 発光素子用エピタキシャルウェハ及びその製造方法 | |
JP2002208732A (ja) | 化合物半導体装置 | |
US5534717A (en) | Epitaxial wafer for light-emitting diode | |
JPS61163689A (ja) | 半導体装置の製造方法 | |
JP3622292B2 (ja) | 半導体発光装置 | |
JP2642403B2 (ja) | 半導体レーザの製造方法 | |
JP2804093B2 (ja) | 光半導体装置 | |
JP2894779B2 (ja) | 半導体発光素子およびその製造方法 | |
JPH05335619A (ja) | 発光ダイオードおよびその製造方法 | |
JPH08293622A (ja) | 赤外発光ダイオードおよびその製造方法 | |
JP2000058904A (ja) | エピタキシャルウェハ及びその製造方法並びに発光ダイオード | |
JP4376373B2 (ja) | 半導体発光素子用エピタキシャルウェハ、その製造方法および半導体発光素子 | |
JPH0242771A (ja) | 発光半導体素子基板及びその製造方法 | |
JP2646927B2 (ja) | 半導体光素子並びに発光ダイオードの製造方法 | |
JP2765120B2 (ja) | 液相エピタキシャル成長方法 | |
JP2650436B2 (ja) | 発光ダイオード及びその製造方法 | |
JPH08125285A (ja) | 半導体発光装置 | |
JPH0448669A (ja) | 半導体レーザ装置及びその製造方法 | |
JP3767621B2 (ja) | 半導体発光装置 | |
JPH1065210A (ja) | 半導体発光素子およびその製造方法 | |
JPS59129482A (ja) | 発光半導体装置の製造方法 | |
JPH098353A (ja) | エピタキシャルウェハ及びその製造方法並びに発光ダイオード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |