DE68911322T2 - Epitaxiales Substrat für hochintensive LEDS und Herstellungsverfahren. - Google Patents

Epitaxiales Substrat für hochintensive LEDS und Herstellungsverfahren.

Info

Publication number
DE68911322T2
DE68911322T2 DE89300591T DE68911322T DE68911322T2 DE 68911322 T2 DE68911322 T2 DE 68911322T2 DE 89300591 T DE89300591 T DE 89300591T DE 68911322 T DE68911322 T DE 68911322T DE 68911322 T2 DE68911322 T2 DE 68911322T2
Authority
DE
Germany
Prior art keywords
layer
type
substrate
epitaxial
cladding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE89300591T
Other languages
English (en)
Other versions
DE68911322D1 (de
Inventor
Hideki C O Mitsubishi Mo Gotoh
Masahiro Mitsubishi Mo Noguchi
Kenji C O Mitsubishi Shimoyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Kasei Polytec Co
Mitsubishi Kasei Corp
Original Assignee
Mitsubishi Kasei Polytec Co
Mitsubishi Kasei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Kasei Polytec Co, Mitsubishi Kasei Corp filed Critical Mitsubishi Kasei Polytec Co
Application granted granted Critical
Publication of DE68911322D1 publication Critical patent/DE68911322D1/de
Publication of DE68911322T2 publication Critical patent/DE68911322T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/915—Separating from substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/101—Liquid Phase Epitaxy, LPE
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/108—Melt back
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/11—Metal-organic CVD, ruehrwein type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer epitaxialen Kontaktplatte für hochintensive LED's, welche von Art einer Doppel-Hetero-Struktur ist, durch gemeinsame Anwendung von Gasphasenepitaxie (ein MOCVD-Prozeß oder MBE- Prozeß) und Flüssigphasenepitaxie (ein LPE-Prozeß).
  • Um epitaktisch ein Substrat für beispielsweise eine rotes Licht emittierende hochintensive LED nach Art des Standes der Technik aufwachsen zu lassen, wird zunächst eine -Typ- Schicht aus Al0.75Ga0.25As als eine -Typ-Plattierschicht bis zu einer Dicke van 200 um (Mikrometer) auf einem -Typ-GaAs-Substrat [(100) -Oberfläche] mittels des LPE-Prozesses gebildet. Diesem folgt die Bildung einer -Typ- Al0.35Ga0.65As-Schicht als eine -Typ-Aktivschicht bis zu einer Dicke van 2-3 um (Mikrometer) und dann einer -Typ- Te-dotierten Al0.75Ga0.25As-Schicht als einer -Typ-Plattierschicht bis zu einer Dicke von 50 um (Mikrometer). Als nächstes wird eine für das GaAs-Substrat selektive Ätzlösung (z.B. NH&sub4;OH:H&sub2;O&sub2; = 1.7) verwendet, um das lichtabsorbierende GaAs Substrat zu entfernen, und dadurch einen hochintensiven LED-Chip zu schaffen.
  • Obwohl der LPE-Prozeß eine hohe Aufwachsrate ermöglicht und er deswegen für die Bildung dicker Schichten geeignet ist, ist es schwierig, die Dicke und die Trägerkonzentration zu steuern. Konsequenterweise tritt eine Veränderung der Dicke und der Trägerkonzentration innerhalb der Oberfläche der Kontaktplatte, die in der Halbleitertechnologie als Wafer bezeichnet wird, tendenziell auf, wenn die Aktivschicht gebildet wird, wenn ein Epitaxiesubstrat mit einer Doppel-Hetero-Struktur nur mittels des LPE-Prozesses hergestellt werden soll. Als Ergebnis kann eine stabile Leuchtdichte nicht erhalten werden.
  • Ferner ist es unpraktisch zu versuchen, ein mechanisch stabiles und dickes (ca. 200 um (Mikrometer)) mischkristallines Substrat lediglich mittels des MOCVD- oder MBE- Prozesses aufwachsen zu lassen, da es eine verlängerte Zeitspanne und hohe Kosten erfordert.
  • Ein prinzipielles Ziel der Erfindung ist es, einen hochqualitativen und höchst gleichförmigen Epitaxiewafer in höchst wirkungsvoller Weise herzustellen.
  • Ein weiteres Ziel der Erfindung ist es, den MOCVD-Prozeß oder den MBE-Prozeß und den LPE-Prozeß gemeinsam anzuwenden, um die Vorteile beider Prozesse auszunutzen.
  • Noch ein weiteres Ziel der Erfindung ist es, bei einer hohen Aufwachsrate ein Substrat zu bilden, in welchem die Schichtdicke und Trägerkonzentration einer epitaxial aufgewachsenen Schicht gleichmäßig gemacht worden sind.
  • Noch ein weiteres Ziel der Erfindung ist es, einen Epitaxiewafer herzustellen, welcher hochqualitativ, höchst gleichmäßig und billig ist.
  • Momentan beruht das epitaxiale Wachstum eines hochintensiven LED-Wafers im wesentlichen auf AlGaAs und in den meisten Fällen wird der LPE-Prozeß angewendet. Der LPE-Prozeß ist durch eine schnelle Aufwachsrate charakterisiert und ist deshalb bei der Bildung von dicken Schichten vorteilhaft. Obwohl es effektiv ist, eine Doppel-Hetero-Struktur zu verwenden, um eine hochintensive LED zu erhalten, bringt die Steuerung der Schichtdicke beträchtliche Schwierigkeiten mit sich, wenn sie sich auf den LPE-Prozeß stützt.
  • Auf der anderen Seite ist der MOCVD-Prozeß oder der MBE- Prozeß für das epitaxiale Wachstum eines hochintensiven LED-Substrates vorteilhaft, da die Epitaxieschichtdicke akurat hinsichtlich der Gleichförmigkeit innerhalb der Waferoberfläche gesteuert werden kann, während ebenso die Trägerkonzentration kontrolliert wird.
  • In vielen Fällen jedoch wird ein GaAs-Wafer als Substrat für das epitaxiale Wachstum verwendet. Wenn versucht wird, ebenso eine höhere Leuchtkraft zu erreichen, ist es deshalb notwendig, das GaAs-Substrat zu entfernen, bedingt durch seine Absorptionseigenschaft des sichtbaren Lichtes. Demgemäß erfordert der Versuch, ein dickes mischkristallines Substrat (z.B. ein Substrat mit einer Dicke von ca. 200 um (Mikrometer)) lediglich mittels des MOCVD-Prozesses oder des MBE-Prozesses aufwachsen zu lassen, um es mit mechanischer Festigkeit auszustatten, beträchtliche Zeit und hohe Kosten. Dies macht den Versuch unpraktikabel.
  • EP-A-0031808, Seite 2, Zeilen 9-24, offenbart, daß, nachdem eine epitaxiale Schutzschicht einer Verbindung der Gruppe III-V auf einer ersten, Aluminium enthaltenden Schicht aufgewachsen ist, eine zweite Schicht durch Flüssigphasenepitaxie aufgewachsen ist. Demzufolge wird eine Schutzschicht ausgebildet, um eine Oxidation zu verhindern, wenn das epitaxiale Wachstum in zwei Stufen ausgeführt wird.
  • Erfindungsgemäß schaffen wir ein Verfahren zum Herstellen eines Epitaxialwafers für eine hochintensive LED, umfassend eine n-Typ-Plattierschicht, eine p-Typ-Aktivschicht und eine p-Typ-Plattierschicht, dadurch gekennzeichnet, daß das Verfahren umfaßt: Einen ersten Schritt zur Bildung eines n&spplus;- Kontaktes, der n-Typ-Plattierschicht, der p-Typ-Aktivschicht, der p-Typ-Plattierschicht und einer Antioxidationsschicht durch Gasphasenepitaxie auf einem Verbindungshalbleitersubstrat, um eine Doppel-Hetero-Struktur zu bilden; einen zweiten Schritt zur Bildung einer Epitaxieschicht durch Flüssigphasenepitaxie auf der Antioxidationsschicht, wodurch die Antioxidationsschicht entfernt wird; und einen dritten Schritt zur Entfernung des Substrates.
  • Die vorliegende Erfindung verbindet den Vorzug des MOCVD- oder MBE-Prozesses, nämlich die Steuerbarkeit der Schichtdicke und Trägerkonzentration der epitaktisch gewachsenen Schicht mit dem Vorzug des LPE-Prozesses, nämlich der hohen Wachstumsrate. Wie in (a) aus Fig. 1, gezeigt, werden eine Kontaktschicht 2 eines &spplus;-Typs, eine Plattierschicht 3 eines -Typs, eine Aktivschicht 4 eines -Typs eine Plattierschicht 5 eines -Typs und eine Antioxidationsschicht auf einem Verbindungshalbleitersubstrat 1 durch Gasphasenepitaxie gebildet, wodurch eine Doppel-Hetero-Struktur gebildet wird. Als nächstes wird, wie in (b) aus Fig. 1 gezeigt, eine dicke Epitaxieschicht 7 auf der die Oxidation verhindernden Schicht (durch Abschmelzen entfernt) mittels Flüssigphasenepitaxie gebildet, wonach das Verbindungshalbleitersubstrat, welches für die Wellenlänge des emittierten Lichtes äußerst absorbierend ist, entfernt wird. Dies macht es möchlich, die Kosten weitestgehend zu reduzieren.
  • Weitere Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung in Verbindung mit den begleitenden Zeichnungen offenbar, in welchen gleiche Bezugszeichen die gleichen oder ähnliche Teile in den Figuren kennzeichnen.
  • In den begleitenden Zeichnungen:
  • Fig. 1 stellt die Struktur einer erfindungsgemäßen epitaktisch gewachsenen Schicht dar;
  • Fig. 2 ist eine Ansicht, die die Struktur einer gewachsenen Schicht in einer Ausführungsform der Erfindung zeigt; und
  • Fig. 3 ist eine Ansicht, in welcher die Leuchtdichte gemäß der Erfindung mit der des Standes der Technik verglichen wird.
  • Eine erfindungsgemäße Ausführungsform wird nun unter Bezugnahme auf die Zeichnungen beschrieben.
  • Fig. 2 ist eine Ansicht, die eine erfindungsgemäße Ausführungsform darstellt. Die in Fig. 2 gezeigte Struktur beinhaltet ein GaAs-Substrat 1, eine Al0.75Ga0.25As-Schicht 2 eines &spplus;-Typs, eine Al0.75Ga0.25As-Plattierschicht 3 eines -Typs, eine Al0.35Ga0.65As-Aktivschicht 4 eines -Typs, eine Al0.6Ga0.4As-Plattierschicht 5 eines -Typs und eine GaAs-Schicht 6 eines -Typs als eine einen Oxidfilm verhindernde Schicht.
  • In einem ersten erfindungsgemäßen Schritt werden eine Al0.75Ga0.25As-Schicht eines &spplus;-Typs mit einer Trägerkonzentration von 3 x 10¹&sup9; cm &supmin;³ und einer Dicke von 5 um, eine Al0.75Ga0.25As-Plattierschicht eines -Typs mit einer Trägekonzentration von 2 x 10¹&sup7; cm&supmin;³ und einer Dicke von 5 um, eine Al0.35Ga0.65As-Aktivschicht eines -Typs mit einer Trägerkonzentration von 5 x 10¹&sup6; cm&supmin;³ und einer Dicke von 1 um, eine Al0.75Ga0.25As-Plattierschicht eines -Typs mit einer Trägerkonzentration von 1 x 10¹&sup8; cm&supmin;³ und einer Dicke von 10 um, und eine GaAs-Schicht eines p-Typs mit einer Trägerkonzentration von 1 x 10¹&sup8;cm&supmin;³ und einer Dicke von 1 um in der genannten Reihenfolge auf einem 300 um-dicken GaAs-Substrat, welches 2º von der (100)-Oberfläche abweicht, gebildet. Diese Schichten werden durch Gasphasenepitaxie (einen MOCVD-Prozeß, MBE-Prozeß, etc.) bei einer Substrattemperatur von 750ºC unter Verwendung von Trimethylgallium [Ga(CH&sub3;)&sub3;], Trimethylaluminium [Al(CH&sub3;)&sub3;], Selenwassersoff (H&sub2;Se) und Diethylzink [Zn(C&sub2;H&sub5;)&sub2;] als Gase gebildet.
  • Als nächstes wird eine Zn-dotierte Al0.6Ga0.4As-Schicht des -Typs mit einer Trägerkonzentration von 1 x 10¹&sup8; cm &supmin;³ und einer Dicke von 120 um auf dem Substrat mittels eines LPE- Prozesses gebildet. Die Epitaxiebedingungen zu diesem Zeitpunkt sind eine Temperatur von 875ºC, wobei die Schmelze aus GaAs: 32.0 mg, Zn: 1.7 mg, Al: 6.3 mg in 1 g Ga besteht. Zu dieser Zeit wird die GaAs-Schicht 6 des -Typs (1 um), gebildet durch MOCVD, vollständig durch Abschmelzen entfernt, und eine Al0.75Ga0.25As-Schicht eines -Typs wird neu gebildet.
  • Obwohl die obige Ausführungsform in Verbindung mit einem Beispiel beschrieben wird, in welchem eine Al0.6Ga0.4As- Schicht eines -Typs mittels eines LPE-Prozesses gebildet wird, ist es nicht notwenig, die Erfindung auf dieses Material zu beschränken. Die mittels eines LPE-Prozesses epitaktisch aufgewachsene Schicht kann aus irgendeinem Material bestehen, das einen ohmschen Kontakt ermöglicht und das eine Bandlücke besitzt, die geringer ist als die der Plattierschicht der Doppel-Hetero-Epitaxial-Schicht und die größer ist als die der Doppel-Hetero-Aktivschicht, um kein emittiertes Licht zu absorbieren.
    • [Beispiel zu Vergleichszwecken]
  • Wenn die Leuchtdichte eines erfindungsgemäß hergestellten LED-Chips und die eines konventionellen LED-Chips in der Waferoberfläche verglichen werden, ist das Ergebnis wie in Fig. 3 gezeigt.
  • Fig. 3 (b) stellt die Leuchtdichte (in beliebigen Einheiten) in der Richtung des in Fig. 3 (a) gezeigten Chips dar. Bei der vorliegenden Erfindung ist es offenbar, daß die Gleichmäßigkeit in der Oberfläche (insbesondere am Waferumfang) durch die gleichmäßige Ausbildung der Aktivschicht verbessert ist, und daß das Leuchtdichteniveau ebenso verbessert ist.
  • Demzufolge wird, wie erfindungsgemäß oben beschrieben, die Gleichförmigkeit des Doppel-Hetero-Strukturabschnittes durch Verwendung des MOCVD-Prozesses oder des MBE-Prozesses verbessert und die Schwankungen der Leuchtdichte in der Waferoberfläche können reduziert werden. Zusätzlich kann durch Verwendung des LPE-Prozesses das Epitaxiesubstrat in kürzerer Zeit gebildet werden. Da die mit LPE gewachsene Schicht nur eine einzelne Schicht ist, ist die Schmelze eines Typs und es ist möglich, eine Anzahl von Scheiben zu beschicken, wodurch im Vergleich mit dem konventionellen LPE-Prozeß die Gesamtkosten im Ergebnis reduziert werden können. Weiterhin kann die Anforderung an die Mesa-Ätzung auf geringe 11 um reduziert werden und die Ausbeute beim Chipherstellen kann erhöht werden, da das GaAs-Substrat entfernt worden ist und eine n-Typ-Schicht zur obersten Schicht wird.
  • Ferner wird die GaAs Substratoberfläche poliert und besitzt eine Spiegeloberfläche, auf welcher die Gasphasenepitaxie durchgeführt wird. Deshalb wird die AlGaAs-Oberfläche des &spplus;-Typs als eine Spielfläche erhalten, wenn GaAs entfernt wird und die Handhabung beispielsweise zur Zeit der Musterausbildung ist relativ einfach. Eine Abflachung beispielweise durch Polieren ist unnötig.

Claims (3)

1. Verfahren zur Herstellung einer epitaxialen Kontaktplatte für hochintensive LEDS, umfassend eine n-Plattierungsschicht (3), eine p-Aktivschicht (4) und eine p-Plattierungsschicht (5), gekennzeichnet durch:
einen ersten Schritt zur Bildung eines Kontakts vom n&spplus;-Typ (2), der genannten n-Plattierungsschicht (3), der genannten p-Aktivschicht (4), der genannten p- Plattierungsschicht (5) und einer Antioxidationsschicht (6) durch Dampfphasenepitaxie auf einem Verbundhalbleitersubstrat (1) zur Bildung einer Doppelheterostruktur;
einen zweiten Schritt zur Bildung einer Schicht (7) durch Epitaxie aus der Flüssigphase auf der Schicht (6), wobei die Antioxidationsschicht (6) entfernt wird; und
einen dritten Schritt zur Entfernung des Substrats (1).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Epitaxialschicht (7), die durch Epitaxie aus der Flüssigphase gebildet worden ist, ein Material enthält, welches eine Bandlücke besitzt, die kleiner ist als eine Bandlücke der Plattierungsschicht auf der Doppelheteroepitaxialschicht, und größer als die Bandlücke der Doppelheteroaktivschicht.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Antioxidationsschicht (6) eine GaAs- Schicht ist.
DE89300591T 1988-01-21 1989-01-23 Epitaxiales Substrat für hochintensive LEDS und Herstellungsverfahren. Expired - Fee Related DE68911322T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1235588A JPH0770755B2 (ja) 1988-01-21 1988-01-21 高輝度ｌｅｄ用エピタキシャル基板及びその製造方法

Publications (2)

Publication Number Publication Date
DE68911322D1 DE68911322D1 (de) 1994-01-27
DE68911322T2 true DE68911322T2 (de) 1994-04-07

Family

ID=11802971

Family Applications (1)

Application Number Title Priority Date Filing Date
DE89300591T Expired - Fee Related DE68911322T2 (de) 1988-01-21 1989-01-23 Epitaxiales Substrat für hochintensive LEDS und Herstellungsverfahren.

Country Status (5)

Country Link
US (1) US4902356A (de)
EP (1) EP0325493B1 (de)
JP (1) JPH0770755B2 (de)
KR (1) KR0158193B1 (de)
DE (1) DE68911322T2 (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4864369A (en) * 1988-07-05 1989-09-05 Hewlett-Packard Company P-side up double heterojunction AlGaAs light-emitting diode
JPH0712094B2 (ja) * 1988-10-19 1995-02-08 信越半導体株式会社 発光半導体素子用エピタキシャルウェーハの製造方法
JP2763008B2 (ja) * 1988-11-28 1998-06-11 三菱化学株式会社 ダブルヘテロ型エピタキシャル・ウエハおよび発光ダイオード
US5376580A (en) * 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
US5389396A (en) * 1993-08-11 1995-02-14 Northwestern University InGaAsP/GaAs diode laser
US5384151A (en) * 1993-08-11 1995-01-24 Northwestern University InGaAsP/GaAs diode laser
US5639674A (en) * 1994-03-14 1997-06-17 Kabushiki Kaisha Toshiba Semiconductor light-emitting element and method for manufacturing therefor
US5483085A (en) * 1994-05-09 1996-01-09 Motorola, Inc. Electro-optic integrated circuit with diode decoder
JP2833479B2 (ja) * 1994-06-16 1998-12-09 信越半導体株式会社 液相エピタキシャル成長法ＧａＰ単結晶層中のＳｉ濃度制御方法
US5410178A (en) * 1994-08-22 1995-04-25 Northwestern University Semiconductor films
US5668395A (en) * 1994-11-22 1997-09-16 Northwestern University Composition for InSB and GaAs thin film on silicon substrate for use in photodetectors
US5650635A (en) * 1995-07-14 1997-07-22 Northwestern University Multiple stacked Sb-based heterostructures
WO1998006133A2 (de) 1996-08-07 1998-02-12 Siemens Aktiengesellschaft Verfahren zur herstellung einer infrarotemittierenden lumineszenzdiode
GB2318680B (en) * 1996-10-24 2001-11-07 Univ Surrey Optoelectronic semiconductor devices
CA2523544A1 (en) * 2003-04-30 2004-11-18 Cree, Inc. High powered light emitter packages with compact optics
US7332365B2 (en) * 2004-05-18 2008-02-19 Cree, Inc. Method for fabricating group-III nitride devices and devices fabricated using method
US7791061B2 (en) * 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
US7534633B2 (en) * 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
US7259402B2 (en) * 2004-09-22 2007-08-21 Cree, Inc. High efficiency group III nitride-silicon carbide light emitting diode
US8174037B2 (en) 2004-09-22 2012-05-08 Cree, Inc. High efficiency group III nitride LED with lenticular surface
US8513686B2 (en) * 2004-09-22 2013-08-20 Cree, Inc. High output small area group III nitride LEDs
US7737459B2 (en) * 2004-09-22 2010-06-15 Cree, Inc. High output group III nitride light emitting diodes
US8288942B2 (en) * 2004-12-28 2012-10-16 Cree, Inc. High efficacy white LED
US7932111B2 (en) 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
US8674375B2 (en) * 2005-07-21 2014-03-18 Cree, Inc. Roughened high refractive index layer/LED for high light extraction
JP2009538536A (ja) 2006-05-26 2009-11-05 クリー エル イー ディー ライティング ソリューションズ インコーポレイテッド 固体発光デバイス、および、それを製造する方法
WO2007142946A2 (en) 2006-05-31 2007-12-13 Cree Led Lighting Solutions, Inc. Lighting device and method of lighting
JP2010502014A (ja) * 2006-08-23 2010-01-21 クリー エル イー ディー ライティング ソリューションズ インコーポレイテッド 照明装置、および照明方法
US20100224890A1 (en) * 2006-09-18 2010-09-09 Cree, Inc. Light emitting diode chip with electrical insulation element
EP2095018A1 (de) * 2006-12-04 2009-09-02 Cree Led Lighting Solutions, Inc. Beleuchtungsvorrichtung und beleuchtungsverfahren
EP2095011A1 (de) 2006-12-04 2009-09-02 Cree Led Lighting Solutions, Inc. Beleuchtungsanordnung und beleuchtungsverfahren
JP5431320B2 (ja) * 2007-07-17 2014-03-05 クリー インコーポレイテッド 内部光学機能を備えた光学素子およびその製造方法
US8617997B2 (en) * 2007-08-21 2013-12-31 Cree, Inc. Selective wet etching of gold-tin based solder
US11114594B2 (en) 2007-08-24 2021-09-07 Creeled, Inc. Light emitting device packages using light scattering particles of different size
US9431589B2 (en) 2007-12-14 2016-08-30 Cree, Inc. Textured encapsulant surface in LED packages
US8329482B2 (en) 2010-04-30 2012-12-11 Cree, Inc. White-emitting LED chips and method for making same
US8896008B2 (en) 2013-04-23 2014-11-25 Cree, Inc. Light emitting diodes having group III nitride surface features defined by a mask and crystal planes

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US29648A (en) * 1860-08-14 Improvement in sewing-machine needles
US3636617A (en) * 1970-03-23 1972-01-25 Monsanto Co Method for fabricating monolithic light-emitting semiconductor diodes and arrays thereof
NL7117428A (de) * 1970-12-23 1972-06-27
US3981073A (en) * 1973-06-21 1976-09-21 Varian Associates Lateral semiconductive device and method of making same
US4118857A (en) * 1977-01-12 1978-10-10 The United States Of America As Represented By The Secretary Of The Army Flipped method for characterization of epitaxial layers
JPS5423391A (en) * 1977-07-22 1979-02-21 Nec Corp Gallium-arsenic semiconductor element
US4190813A (en) * 1977-12-28 1980-02-26 Bell Telephone Laboratories, Incorporated Strip buried heterostructure laser
US4269635A (en) * 1977-12-28 1981-05-26 Bell Telephone Laboratories, Incorporated Strip buried heterostructure laser
JPS5635410A (en) * 1979-08-31 1981-04-08 Fujitsu Ltd Method and device for manufacturing semiconductor device
US4329189A (en) * 1980-02-04 1982-05-11 Northern Telecom Limited Channelled substrate double heterostructure lasers
US4477294A (en) * 1981-05-06 1984-10-16 The United States Of America As Represented By The Secretary Of The Army Method of forming GaAs on Aly Ga1-y As transmission mode photocathodehode
JPS58162033A (ja) * 1982-03-20 1983-09-26 Nippon Telegr & Teleph Corp <Ntt> 半導体層形成法
US4468850A (en) * 1982-03-29 1984-09-04 Massachusetts Institute Of Technology GaInAsP/InP Double-heterostructure lasers
JPS59114885A (ja) * 1982-12-21 1984-07-03 Fujitsu Ltd 半導体装置の製造方法
JPS6053011A (ja) * 1983-09-02 1985-03-26 Hitachi Ltd 半導体積層構造の製造方法
JPH0634409B2 (ja) * 1984-01-20 1994-05-02 富士通株式会社 発光ダイオ−ド
US4706101A (en) * 1984-10-27 1987-11-10 Kabushiki Kaisha Toshiba Light emitting diode formed of a compound semiconductor material
JPS61135170A (ja) * 1984-12-05 1986-06-23 Sharp Corp 発光ダイオ−ドの製造方法
FR2574601B1 (fr) * 1984-12-11 1987-07-17 Menigaux Louis Procede de fabrication d'un laser a semi-conducteur a ruban enterre
JPS61198789A (ja) * 1985-02-28 1986-09-03 Stanley Electric Co Ltd 光半導体素子の連続製造方法
JPS62166586A (ja) * 1986-01-20 1987-07-23 Nec Corp 半導体発光素子とその製造方法
JPS62171167A (ja) * 1986-01-23 1987-07-28 Mitsubishi Electric Corp 太陽電池の製造方法

Also Published As

Publication number Publication date
JPH0770755B2 (ja) 1995-07-31
JPH01187883A (ja) 1989-07-27
EP0325493B1 (de) 1993-12-15
KR0158193B1 (en) 1998-12-01
US4902356A (en) 1990-02-20
EP0325493A2 (de) 1989-07-26
EP0325493A3 (en) 1990-08-22
DE68911322D1 (de) 1994-01-27

Similar Documents

Publication Publication Date Title
DE68911322T2 (de) Epitaxiales Substrat für hochintensive LEDS und Herstellungsverfahren.
DE69025842T2 (de) Lichtemittierende Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2225824A1 (de) Halbleiterbauelement mit einem isolierenden substrat und einer monokristallinen halbleiterschicht und verfahren zur herstellung eines solchen halbleiterbauelements
DE69227170T2 (de) Verfahren zur Herstellung von Verbundhalbleitern des P-Typs
DE69319854T2 (de) Lichtemittierende Vorrichtung auf Basis einer Galliumnitrid-Halbleiterverbindung
DE69217903T2 (de) Halbleiteranordnung auf Basis von Gallium-Nitrid und Verfahren zur Herstellung
DE19734034C2 (de) Epitaxiewafer für Licht emittierende Vorrichtung, Verfahren zum Bilden des Wafers und den Wafer verwendende, Licht emittierende Vorrichtung
DE69119124T2 (de) Quaternäres II-VI-Halbleitermaterial für photonische Bauelemente
DE4336891C2 (de) Lichtemittierende Halbleitervorrichtung mit einer Al Ga In N-Verbindung und Verfahren zu dessen Herstellung
DE69525700T2 (de) Verfahren zur Herstellung einer lichtemittierenden Halbleitervorrichtung
DE69029453T2 (de) Halbleiteranordnung hergestellt mittels einer epitaxialen Technik und Verfahren zur Herstellung dieser Anordnung
DE19615179B4 (de) Verfahren zur Herstellung lichtemittierender Halbleiterbauelemente mit verbesserter Stabilität
DE112005002838T5 (de) Halbleiterstapelstruktur auf Basis von Galliumnitrid, Verfahren zu dessen Herstellung, Halbleitervorrichtung auf Basis von Galliumnitrid und Lampe unter Verwendung der Vorrichtung
DE4130536A1 (de) Laserdiode fuer sichtbares licht
DE69133388T2 (de) Herstellungsmethode von Halbleiterstrukturen mit Qantumquellenleitungen
DE19806536A1 (de) Grünes Licht emittierendes Galliumphosphid-Bauteil
DE69405294T2 (de) Licht emittierende Halbleitervorrichtung aus AlGaInP
DE2927454A1 (de) Epitaxiale scheibe, insbesondere zur verwendung von licht emittierenden dioden
DE69207503T2 (de) Einkristall einer Halbleiterverbindung
DE68923765T2 (de) Verfahren zur Herstellung einer Epitaxialscheibe vom doppelten Heteroübergangs-Typ.
DE19622704A1 (de) Epitaxialwafer und Verfahren zu seiner Herstellung
DE2600319A1 (de) Verfahren zur herstellung einer ir-lumineszenzdiode
DE69330845T2 (de) Methoden für das Wachstum von Verbindungshalbleiterschichten
DE19835008A1 (de) Verfahren zur Herstellung eines III-V Halbleiters
DE69514304T2 (de) Lichtemittierende Vorrichtung

Legal Events

Date Code Title Description
8380 Miscellaneous part iii

Free format text: DER INHABER IST ZU AENDERN IN: MITSUBISHI KASEI CORP., TOKIO/TOKYO, JP

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee