JPS59114885A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59114885A JPS59114885A JP57224536A JP22453682A JPS59114885A JP S59114885 A JPS59114885 A JP S59114885A JP 57224536 A JP57224536 A JP 57224536A JP 22453682 A JP22453682 A JP 22453682A JP S59114885 A JPS59114885 A JP S59114885A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- substrate
- gaas
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は半導体装置、特に例えば半導体レーザ等の消費
電力の大きい半導体装置の製造において、良好な放熱構
造が容易な組立作業によって得られる製造方法に関する
。
電力の大きい半導体装置の製造において、良好な放熱構
造が容易な組立作業によって得られる製造方法に関する
。
（ｂ） 従来技術と問題点
半導体レーザ、半導体発光ダイオード等の半導体発光装
置は、光フアイバ通信その他の産業、民生分野における
光を情報伝送の媒体とするシステムの基本的な構成要素
の一つとして、各使用目的に対応して最適化高信頼化が
進められている。
置は、光フアイバ通信その他の産業、民生分野における
光を情報伝送の媒体とするシステムの基本的な構成要素
の一つとして、各使用目的に対応して最適化高信頼化が
進められている。
現在これらの分野に用いられている半導体発光装置の多
くはダブルへテロ接合構造、すなわち活性層と呼ばれる
厚さ例えば０．１乃至０．２〔μｍ〕程度で禁制帯幅の
最も狭い層を、クラッド層と呼ばれる厚さ例えば１乃至
２〔μｍ〕程度で活性層より禁制帯幅の広いｐ型及びｎ
型の二層で挾む構造を備えて、半導体レーザでは通常Ｉ
ＣＫＡ／Ｊ或いはそれ以上の高密度の電流を活性層のス
トライプ領域に注入することによってレーザ全損を発生
させている。
くはダブルへテロ接合構造、すなわち活性層と呼ばれる
厚さ例えば０．１乃至０．２〔μｍ〕程度で禁制帯幅の
最も狭い層を、クラッド層と呼ばれる厚さ例えば１乃至
２〔μｍ〕程度で活性層より禁制帯幅の広いｐ型及びｎ
型の二層で挾む構造を備えて、半導体レーザでは通常Ｉ
ＣＫＡ／Ｊ或いはそれ以上の高密度の電流を活性層のス
トライプ領域に注入することによってレーザ全損を発生
させている。
この様に電流密度が高いために活性層のストライプ領域
及びその近傍における発熱は極めて大きく、充分な放熱
を行なうことが必要不可欠となる。
及びその近傍における発熱は極めて大きく、充分な放熱
を行なうことが必要不可欠となる。
この放熱のために従来の半導体発光装置においては、活
性層を含むエピタキシャル成長層側を例えば金−錫（Ａ
ｕ−８ｎ）等の融材を用いて高熱伝導率のヒートシンク
に固着し、該ヒートシンクを介してステムに接続するジ
ャンクションダウン接続が多く行なわれている。しかし
ながらこのジャンクシランダウン接続を行った場合には
、発光菓子の接合部はその融着面から例えば２乃至３〔
μｍ〕程度の距離に位置することとなって、接着に用い
た融材の付着、はい夕上がり等によってレーザ発振光が
遮蔽されるなどの障害を生じ易く、作業能率或いは歩留
の低下の要因となっている０発光素子の基板側をヒート
シンクに接続すれば融材による障害を排除できることは
明らかであるが、半導体レーザ素子が形成された基板を
研磨、及びエツチングを用いてエピタキシャル成長層等
に欠陥を導入することなく且つ面内を均一エツチングで
きる基板の厚さは、１００〔μｍ〕よシ若干薄い程度が
限度であった。従って、前記の放熱の点から基板側をヒ
ートシンクに接続する構造によっては連続発振を安定し
てかつ長寿命に得ることは極めて困難である。
性層を含むエピタキシャル成長層側を例えば金−錫（Ａ
ｕ−８ｎ）等の融材を用いて高熱伝導率のヒートシンク
に固着し、該ヒートシンクを介してステムに接続するジ
ャンクションダウン接続が多く行なわれている。しかし
ながらこのジャンクシランダウン接続を行った場合には
、発光菓子の接合部はその融着面から例えば２乃至３〔
μｍ〕程度の距離に位置することとなって、接着に用い
た融材の付着、はい夕上がり等によってレーザ発振光が
遮蔽されるなどの障害を生じ易く、作業能率或いは歩留
の低下の要因となっている０発光素子の基板側をヒート
シンクに接続すれば融材による障害を排除できることは
明らかであるが、半導体レーザ素子が形成された基板を
研磨、及びエツチングを用いてエピタキシャル成長層等
に欠陥を導入することなく且つ面内を均一エツチングで
きる基板の厚さは、１００〔μｍ〕よシ若干薄い程度が
限度であった。従って、前記の放熱の点から基板側をヒ
ートシンクに接続する構造によっては連続発振を安定し
てかつ長寿命に得ることは極めて困難である。
（ｃ） 発明の目的
本発明は、半導体レーザその他の半導体装置の製造方法
に関して、その半導体装置の活性層側を上面としてステ
ム等にボンディングを行なう際、熱放散が良好で且つ半
導体層に欠陥を導入することのない半導体装置の製造方
法を提供することを目的とする。
に関して、その半導体装置の活性層側を上面としてステ
ム等にボンディングを行なう際、熱放散が良好で且つ半
導体層に欠陥を導入することのない半導体装置の製造方
法を提供することを目的とする。
（ｄ） 発明の構成
本発明の前記目的は、半導体基板に接して該半導体基板
とは異なる材料からなる半導体層を成長する工程と、該
半導体層内又は上に活性領域を形成する工程と、化学エ
ツチング法によって前記半導体基板を選択的に除去する
工程と、前記活性領域の前記半導体基板が除去された側
を支持体にボンディングする工程とを含む製造方法によ
シ達成さ九る。
とは異なる材料からなる半導体層を成長する工程と、該
半導体層内又は上に活性領域を形成する工程と、化学エ
ツチング法によって前記半導体基板を選択的に除去する
工程と、前記活性領域の前記半導体基板が除去された側
を支持体にボンディングする工程とを含む製造方法によ
シ達成さ九る。
すなわち本発明においては、多くは２元化合物半導体結
晶よシなる基板に接して、まず第１の半導体層として基
板に格子整合して、かつ基板の化学エツチングに対して
エツチング停止効果を有する結晶を成長させる。この結
晶としては通常は３元以上の化合物混晶が用いられる。
晶よシなる基板に接して、まず第１の半導体層として基
板に格子整合して、かつ基板の化学エツチングに対して
エツチング停止効果を有する結晶を成長させる。この結
晶としては通常は３元以上の化合物混晶が用いられる。
次いで半導体素子を保持できる強度を有して、かつ熱抵
抗が可能な限り低い第２の半導体層を成長させる。一般
に２元化合物結晶が３元以上の化合物結晶１１！１１ｙ
１１１１１乾ｆ＃５Ｑ汐ＩＮより低熱抵抗であるために
、基板と同一の組成の２元化合物結晶によってこの第２
の半導体層を形成することが最も簡明であるが、他の組
成例えば前記第１の半導体層と同一でもよい。この第２
の半導体層の厚さは２０〔μＦ〕程度以上あることが望
ましい。
抗が可能な限り低い第２の半導体層を成長させる。一般
に２元化合物結晶が３元以上の化合物結晶１１！１１ｙ
１１１１１乾ｆ＃５Ｑ汐ＩＮより低熱抵抗であるために
、基板と同一の組成の２元化合物結晶によってこの第２
の半導体層を形成することが最も簡明であるが、他の組
成例えば前記第１の半導体層と同一でもよい。この第２
の半導体層の厚さは２０〔μＦ〕程度以上あることが望
ましい。
更に前記第２の半導体層内又は上に、活性領域を形成す
る。例えば半導体レーザを目的とする場合には前記第２
の半導体層上に第１クラッド層。
る。例えば半導体レーザを目的とする場合には前記第２
の半導体層上に第１クラッド層。
活性層、第２クラクド層及びコンタクト層などの所要の
半導体層をエピタキシャル成長して、所要の半導体領域
及び電極等を設けるなど、従来技術によって半導体素子
を形成する。
半導体層をエピタキシャル成長して、所要の半導体領域
及び電極等を設けるなど、従来技術によって半導体素子
を形成する。
しかる後に化学エツチング法によって半導体基板を除去
する。このエツチングの際に第１の半導体層によってエ
ツチングの進行が停止される。更にもし予め第１の半導
体層に対して第２の半導体層がエンチング停止効果を有
する様に選択されているならば、第２の化学エツチング
によって第１の半導体層を選択的に除去することも可能
であるが、この処理は必ずしも必要ではない。
する。このエツチングの際に第１の半導体層によってエ
ツチングの進行が停止される。更にもし予め第１の半導
体層に対して第２の半導体層がエンチング停止効果を有
する様に選択されているならば、第２の化学エツチング
によって第１の半導体層を選択的に除去することも可能
であるが、この処理は必ずしも必要ではない。
この様にして半導体基板等を選択的に除去した後に、必
要ならばエツチング面側に電極を形成し、スクライビン
グ、臂開等の工程の後に、形成された半導体素子のもと
の基板側、すなわち前記の第２もしくは第１の半導体層
側をヒートシンク等の支持体に融着する。
要ならばエツチング面側に電極を形成し、スクライビン
グ、臂開等の工程の後に、形成された半導体素子のもと
の基板側、すなわち前記の第２もしくは第１の半導体層
側をヒートシンク等の支持体に融着する。
尚、上記の説明では、第１の半導体層をエツチングのス
トッパのみに用いたが、該第１の半導体層内又は上に、
活性領域を形成してもよい。
トッパのみに用いたが、該第１の半導体層内又は上に、
活性領域を形成してもよい。
（ｅ） 発明の実施例
以下本発明を実施例により図面を参照して具体的に説明
する。
する。
第１図（ａ）及び（ｂ）は、ＧａＡｓ系半導体レーザに
かかる本発明の第１の実施例を示す断面図である。
かかる本発明の第１の実施例を示す断面図である。
第１図（ａ）参照
（１００）面を主面とするＧａＡｓ基板１上に、何れも
液相エピタキシャル成長方法によってガリウム・アルミ
ニウム・砒素（Ｇａ ｏ、７Ａｔｏ、ａＡｓ）層２を厚
さ約２〔μｍ〕に、ｎ型ＧａＡａ層３を厚さ約３０１ｅ
μｍ）に、ｎ型Ｇａｏ、ｙＡｔｏ、ａＡｓ第１クラッド
層４゜ＧａＡｓ活性層５． ｐ型Ｇａｏ７Ａｔｏ、ａ
Ａａ第２クラッド層６＋ ｎｕＧａＡｇコンタクト
層７を順次形成する。なお最初の２層を気相エピタキシ
ャル成長方法によって成長してもよい。
液相エピタキシャル成長方法によってガリウム・アルミ
ニウム・砒素（Ｇａ ｏ、７Ａｔｏ、ａＡｓ）層２を厚
さ約２〔μｍ〕に、ｎ型ＧａＡａ層３を厚さ約３０１ｅ
μｍ）に、ｎ型Ｇａｏ、ｙＡｔｏ、ａＡｓ第１クラッド
層４゜ＧａＡｓ活性層５． ｐ型Ｇａｏ７Ａｔｏ、ａ
Ａａ第２クラッド層６＋ ｎｕＧａＡｇコンタクト
層７を順次形成する。なお最初の２層を気相エピタキシ
ャル成長方法によって成長してもよい。
第１図（ｂ）参照
前記ｎ型ＣａＡｓコンタクト層７上に絶縁膜８を選択的
に形成し、次いでストライプ状に亜鉛（Ｚｎ）を拡散す
ることによってｐ型ストライプ領域９を形成する。
に形成し、次いでストライプ状に亜鉛（Ｚｎ）を拡散す
ることによってｐ型ストライプ領域９を形成する。
その後にアンモニア水（ＮＨ４’ＯＨ）と過酸化水素水
（Ｈ２０２）との混合溶液によってＧａＡｓ基板１を、
更に弗酸（ＨＦ）によってＧａｏ７Ａｔｏ、ａＡｓ層２
をそれぞれ選択的に除去する。
（Ｈ２０２）との混合溶液によってＧａＡｓ基板１を、
更に弗酸（ＨＦ）によってＧａｏ７Ａｔｏ、ａＡｓ層２
をそれぞれ選択的に除去する。
次いでｐ側電極１０例えばチタン−白金−金（’ｒｉ−
Ｐｔ−Ａｕ）により、ｎ側電極１１を例えば金−錫（Ａ
ｕ−８ｎ）によって配設し、スクライビング及び骨間を
行なってレーザ素子を形成する。
Ｐｔ−Ａｕ）により、ｎ側電極１１を例えば金−錫（Ａ
ｕ−８ｎ）によって配設し、スクライビング及び骨間を
行なってレーザ素子を形成する。
以上の方法によって製造されたレーザ素子のパッケージ
ングに際しては、例えばダイヤモンドヒートシンク１２
上にｎ側電極１１をＡｕ −８ｎ融材等によってボンデ
ィングする。
ングに際しては、例えばダイヤモンドヒートシンク１２
上にｎ側電極１１をＡｕ −８ｎ融材等によってボンデ
ィングする。
第２図はインジウム・燐（ＩｎＰ）基板に格子整合する
波長１〔μｍ３以上のインジウム・ガリウム・砒素・燐
（ＩｎＧａＡａＰ）系レーザにかかる第２の実施例のエ
ピタキシャル成長層が形成された状態を示す断面図であ
る。
波長１〔μｍ３以上のインジウム・ガリウム・砒素・燐
（ＩｎＧａＡａＰ）系レーザにかかる第２の実施例のエ
ピタキシャル成長層が形成された状態を示す断面図であ
る。
図において、２１はＩｎＰ基板、２２はｎ型ＩｎＧａＡ
ｓＰ層、２３はｎ型ＩｎＰ第１クラッド層。
ｓＰ層、２３はｎ型ＩｎＰ第１クラッド層。
２４はＩｎＧａＡｓＰ活性層、２５はｐ型ＩｎＰ第２ク
ラッド層、２６はｎＷＩｎＧａＡｓＰコンタクト層であ
る。
ラッド層、２６はｎＷＩｎＧａＡｓＰコンタクト層であ
る。
本実施例においてはｐ型ストライプ領域等を設けた後に
ＩｎＰ基板２１を例えば弗酸（ＨＦ）：臭酸（ＨＢｒ）
＝ｉ ： ｔｏの混合液をエツチング液とする化学エツ
チングによって除去しｎ ｍ Ｉ ｎＧａＡｓＰＧａＡ
ｓ活層５シンクにボンディングする。
ＩｎＰ基板２１を例えば弗酸（ＨＦ）：臭酸（ＨＢｒ）
＝ｉ ： ｔｏの混合液をエツチング液とする化学エツ
チングによって除去しｎ ｍ Ｉ ｎＧａＡｓＰＧａＡ
ｓ活層５シンクにボンディングする。
次に第３図はＧａＡｓ基板に格子整合する赤色光を発光
する半導体レーザにかかる第３の実施例のエピタキシャ
ル成長層が形成された状態を示す断面図である。
する半導体レーザにかかる第３の実施例のエピタキシャ
ル成長層が形成された状態を示す断面図である。
図において、３１はＧａＡｓ基板、３２はインジウム・
ガリウム−燐（ＩｎＧａＰ）層、３３はｎＷＧａＡａ層
、３４はＩｎＧａＰ第１クラツド層、３５はＩｎＧａＡ
ｓＰ活性層、３６はｐ型ＩｎＧａＰ第２クラッド層。
ガリウム−燐（ＩｎＧａＰ）層、３３はｎＷＧａＡａ層
、３４はＩｎＧａＰ第１クラツド層、３５はＩｎＧａＡ
ｓＰ活性層、３６はｐ型ＩｎＧａＰ第２クラッド層。
３７はｎ型ＧａＡｓコンタクト層である。
本実施例においては、前記第１の実施例と同様にＧａＡ
ｓ基板３１及びＩｎＧａＰ層３２をそれぞれ選択的に除
去する。エツチング液としてはＧａＡｓ基板３１の選択
的除去にはアンモニア水（ＮＨ４０Ｈ）と過酸化水素水
（Ｈ２０□）との混合液、ＩｎＧａＰ層３２の選択的除
去には塩酸（ＨＣｔ）を用いる。
ｓ基板３１及びＩｎＧａＰ層３２をそれぞれ選択的に除
去する。エツチング液としてはＧａＡｓ基板３１の選択
的除去にはアンモニア水（ＮＨ４０Ｈ）と過酸化水素水
（Ｈ２０□）との混合液、ＩｎＧａＰ層３２の選択的除
去には塩酸（ＨＣｔ）を用いる。
以上説明した実施例の半導体レーザはヒートシンクとの
融着に伴なう障害は発生せず、作業効率及び歩留が向上
し、また従来の基板側でボンディングを実施した半導体
レーザにおいては連続発振を安定に得ることが困難であ
るのに対して、本実施例の半導体レーザにおいては連続
発振においても良く安定した特性が得られている。
融着に伴なう障害は発生せず、作業効率及び歩留が向上
し、また従来の基板側でボンディングを実施した半導体
レーザにおいては連続発振を安定に得ることが困難であ
るのに対して、本実施例の半導体レーザにおいては連続
発振においても良く安定した特性が得られている。
以上説明した実施例は半導体レーザを対象としているが
、例えば大出力の′電界効果トランジスタ等の他の半導
体装置に本発明を適用して従来以上の放熱効果を得るこ
とができる。
、例えば大出力の′電界効果トランジスタ等の他の半導
体装置に本発明を適用して従来以上の放熱効果を得るこ
とができる。
（ｆ） 発明の詳細
な説明した如く本発明を、半導体装置、特に半導体レー
ザ等の消費電力の大きい半導体装置の製造に適用するこ
とによって、例えば半導体レーザについて従来性なわれ
ているジャンクションダウン接続の如き障害を導入し易
い組立方法を必要とすることなく、良好な放熱効果を得
ることが可能と外って、半導体装置の製造工程における
作業性及び歩留、特性並びに信頼性の向上を果すことが
できる。
ザ等の消費電力の大きい半導体装置の製造に適用するこ
とによって、例えば半導体レーザについて従来性なわれ
ているジャンクションダウン接続の如き障害を導入し易
い組立方法を必要とすることなく、良好な放熱効果を得
ることが可能と外って、半導体装置の製造工程における
作業性及び歩留、特性並びに信頼性の向上を果すことが
できる。
第１図（ａ）及び（ｂ）はＧａＡｓ系レーザにかかる第
１の実施例を示す断面図、第２図及び第３図はそれぞれ
ＩｎＧａＡｓＰ系レーザにかかる第２及び第３の実施例
の半導体層が形成された状態を示す断面図である。 図において、１はＧａＡｓ基板、２はＧａＡｔＡｓ １
Ｍ＋３はＧａＡｓ層、４及び６はＧａＡ７Ａｓクラッド
層。 ５はＧａＡｓ活性層、７はＧａＡｓコンタクト層、８は
絶縁膜、９はｐ型ストライプ領域、 １０はｐ ｌｉ
ｌ′電極、１１はｎ側電極、１２はヒートシンク、２１
はＩｎＰ基板、２２はＩｎＧａＡｓＰ層、２３及び２５
はＩｎＰクラッド層、２４はＩｎＧａＡｓＰ活性層、２
６はＩｎＧａＡｓＰ ｓ クラッド層、３１はＧａＡｓ
基板。 ３２はＩｎＧａＰ層、３３はＧａＡｓ層、３４及び３６
はＩｎＧａＰクラッド層、３５はＩｎＧａＡｓＰ活性層
。 ３７はＧａＡｓコンタクト層を示す。 循 １ 目
１の実施例を示す断面図、第２図及び第３図はそれぞれ
ＩｎＧａＡｓＰ系レーザにかかる第２及び第３の実施例
の半導体層が形成された状態を示す断面図である。 図において、１はＧａＡｓ基板、２はＧａＡｔＡｓ １
Ｍ＋３はＧａＡｓ層、４及び６はＧａＡ７Ａｓクラッド
層。 ５はＧａＡｓ活性層、７はＧａＡｓコンタクト層、８は
絶縁膜、９はｐ型ストライプ領域、 １０はｐ ｌｉ
ｌ′電極、１１はｎ側電極、１２はヒートシンク、２１
はＩｎＰ基板、２２はＩｎＧａＡｓＰ層、２３及び２５
はＩｎＰクラッド層、２４はＩｎＧａＡｓＰ活性層、２
６はＩｎＧａＡｓＰ ｓ クラッド層、３１はＧａＡｓ
基板。 ３２はＩｎＧａＰ層、３３はＧａＡｓ層、３４及び３６
はＩｎＧａＰクラッド層、３５はＩｎＧａＡｓＰ活性層
。 ３７はＧａＡｓコンタクト層を示す。 循 １ 目
Claims (1)
- 半導体基板に接して該半導体基板とは異なる材料からな
る半導体層を成長する工程と、該半導体層内又は上に活
性領域を形成する工程と、化学エツチング法によって前
記半導体基板を選択的に除去する工程と、前記活性領域
の前記半導体基板が除去された側を支持体にボンディン
グする工程とを含んでなることを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57224536A JPS59114885A (ja) | 1982-12-21 | 1982-12-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57224536A JPS59114885A (ja) | 1982-12-21 | 1982-12-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59114885A true JPS59114885A (ja) | 1984-07-03 |
Family
ID=16815333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57224536A Pending JPS59114885A (ja) | 1982-12-21 | 1982-12-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59114885A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63205918A (ja) * | 1987-02-23 | 1988-08-25 | Sony Corp | 半導体装置の製造方法 |
| JPH01187883A (ja) * | 1988-01-21 | 1989-07-27 | Mitsubishi Monsanto Chem Co | 高輝度ｌｅｄ用エピタキシャル基板及びその製造方法 |
| US5376587A (en) * | 1991-05-03 | 1994-12-27 | International Business Machines Corporation | Method for making cooling structures for directly cooling an active layer of a semiconductor chip |
| JP2010157772A (ja) * | 2010-04-13 | 2010-07-15 | ▲さん▼圓光電股▲ふん▼有限公司 | 窒化物発光装置及び高発光効率窒化物発光装置 |
-
1982
- 1982-12-21 JP JP57224536A patent/JPS59114885A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63205918A (ja) * | 1987-02-23 | 1988-08-25 | Sony Corp | 半導体装置の製造方法 |
| JPH01187883A (ja) * | 1988-01-21 | 1989-07-27 | Mitsubishi Monsanto Chem Co | 高輝度ｌｅｄ用エピタキシャル基板及びその製造方法 |
| US5376587A (en) * | 1991-05-03 | 1994-12-27 | International Business Machines Corporation | Method for making cooling structures for directly cooling an active layer of a semiconductor chip |
| JP2010157772A (ja) * | 2010-04-13 | 2010-07-15 | ▲さん▼圓光電股▲ふん▼有限公司 | 窒化物発光装置及び高発光効率窒化物発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5780873A (en) | Semiconductor device capable of easily forming cavity and its manufacturing method | |
| JPH0574956B2 (ja) | ||
| JPH02288288A (ja) | 埋め込みヘテロ構造レーザダイオードの製造方法 | |
| JPS59114885A (ja) | 半導体装置の製造方法 | |
| JPH05251824A (ja) | 半導体レーザの製造方法 | |
| JPH10233558A (ja) | ダイヤモンド層を含む多層膜構造、それを有する光デバイス、およびその作製方法 | |
| JPH0416033B2 (ja) | ||
| US4639925A (en) | Semiconductor laser | |
| JPS61284988A (ja) | 半導体レ−ザ素子 | |
| JPS63269593A (ja) | 半導体レ−ザ装置とその製造方法 | |
| JPS59114884A (ja) | 半導体装置の製造方法 | |
| JPS5858831B2 (ja) | 半導体発光装置の製造方法 | |
| JPS5864084A (ja) | 半導体レ−ザ | |
| JP2708949B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH0191479A (ja) | 半導体発光素子及びその製造方法 | |
| JPH0766992B2 (ja) | ＡｌＧａＩｎＰ系半導体レーザとその製造方法 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JP2945568B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH0950946A (ja) | 半導体装置の作製方法 | |
| JPS6118877B2 (ja) | ||
| JPH01166592A (ja) | 半導体レーザ素子 | |
| JPS62281384A (ja) | 半導体レ−ザ素子およびその製造方法 | |
| JPS6244715B2 (ja) | ||
| JPS6028157B2 (ja) | 半導体発光素子の製造方法 | |
| JPH01179388A (ja) | 接合型半導体発光素子 |