DE2600319A1 - Verfahren zur herstellung einer ir-lumineszenzdiode - Google Patents

Verfahren zur herstellung einer ir-lumineszenzdiode

Info

Publication number
DE2600319A1
DE2600319A1 DE19762600319 DE2600319A DE2600319A1 DE 2600319 A1 DE2600319 A1 DE 2600319A1 DE 19762600319 DE19762600319 DE 19762600319 DE 2600319 A DE2600319 A DE 2600319A DE 2600319 A1 DE2600319 A1 DE 2600319A1
Authority
DE
Germany
Prior art keywords
recess
gaas
layer
melt
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762600319
Other languages
English (en)
Other versions
DE2600319B2 (de
DE2600319C3 (de
Inventor
Yasutoshi Kurihara
Todahiko Miyoshi
Mitsuri Ura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2600319A1 publication Critical patent/DE2600319A1/de
Publication of DE2600319B2 publication Critical patent/DE2600319B2/de
Application granted granted Critical
Publication of DE2600319C3 publication Critical patent/DE2600319C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/056—Gallium arsenide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/915—Amphoteric doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Led Device Packages (AREA)

Description

Patentanwälte Olpl.-Ing. R. BEETZ ββη.
DlpWng. K. LAMPRECHT
Drying· R. B E E T Z Jr.
81-25.161P 7· 1. 1976
HITACHI , LTD.,Tokio (Japan)
Verfahren zur Herstellung einer IR-Luraineszenzdiode
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer IR-Luraineszenzdiode unter Verwendung von GaAs vom sog. planaren Typ, bei dem ein Teil oder die Gesamtheit der Grenzschicht des pn-übergangs in einer der Hauptflächen des Substrats freigesetzt wird.
IR-Lumineszenzdioden (die nachstehend als GaAs-LED bezeichnet werden) unter Verwendung von mit Silicium dotiertem (nächste·^ hend als "Si-dotiertem") Galliumarsenid werden in großem Umfang für derartige Vorrichtungen wie Photokuppler (photocouplers) und Anzeigeelemente verwendet, wobei man die Umwandlung von IR-Strahlen in sichtbares Licht ausnutzt, da sie verschiedene Vorteile bieten: niedrige Betriebsspannungen von 1 bis 2 Volt, hohen Lumineszenzwirkungsgrad von 3 bis 5 %, geringe Ausmaße bei langer Lebensdauer und die Möglichkeit der Herstellung mit einem pn-übergang durch ein einziges Flüssigwachstumverfahren. Si-dotierte GaAs-LED dieses üblichen Typs sind dadurch hergestellt worden, daß man eine Si-dotierte η-leitende GaAs-Schicht mit einer Stärke von 5 bis 20/im auf einer der Hauptflächen
81-(A 1225-02)-Dr.Bo-Hö
609823/0608
eines η-leitenden GaAs-Substrats ausbildete und ferner daß man eine η-leitende GaAs-Schicht auf einer Si-dotierten pleitenden GaAs-Schicht mit einer Stärke von 50 bis 100 /um nach der Flüssigphasenwachstumstechnik ausbildete. Figur 1 zeigt eine GaAs-LEDj die entsprechend dieser Methode hergestellt wurde. In Figur 1 bezeichnen die Bezugszahl 1 ein n-leitendes GaAs-Substrat, 2 eine η-leitende GaAs-Schicht, 3 eine p-leitende GaAs-Schicht und 4 und 5 ein Paar Hauptelektroden in ohmschem Kontakt mit dem Substrat 1 bzw. der Schicht 3- Bei diesem Aufbau, bei dem die Hauptelektroden mit entgegengesetzten Flächen verbunden sind, kann für die Verbindung dieser Elektroden mit anderen Kontakten nicht auf die Verbindungstechnik mit nach unten weisender Fläche bzw-Blättchenteclinik (face down) zurückgegriffer, werden; die Verbindung mindestens einer dieser Elektroden muß nach der Drahtverbindungstechnik (wire bonding technique) oder der Stegetechnik (beam lead bonding technique)
durchgeführt werden. Demgemäß ist die Herstellung derartiger GaAs-LED recht umständlich und führt zu einer unbefriedigenden Massenproduktion, wobei die mechanische Festigkeit und die Zuverlässigkeit der auf diese Weise hergestellten GaAs-LED nicht befriedigend und die Verbindung der GaAs-LED mit dem Lichtaufnahmeelement des Photokupplers kompliziert ausfällt. Zur Überwindung dieser Nachteile sind die selektive Diffusion, die Ionenimplantation und die epitaxiale Wachstumstechnik bzw. Aufwachstechnik zur Erzielung von GaAs-LED mit planarer Konfiguration vorgeschlagen worden. Da jedoch eine GaAs-LED, die durch Diffusion und/oder Ionenimplantation erhalten wurde, im allgemeinen eine Zn-dotierte p-leitende Schicht aufweist, hat sie einen kleineren Lumineszenzwirkungsgrad als eine Sidotierte GaAs-LED. Andererseits kann bei der selektiven Aufwachstechnik, bei der eine Ausnehmung auf der Oberfläche eines GaAs-Substrats mit einem SiO^-FiIm als Maske gebildet wird und das Flüssigphasenwachstum in der Ausnehmung stattfindet, eine glatte und gleichmäßige Schicht nur sehr schwierig wegen der folgenden Nachteile erhalten werden. Und zwar infolge der
609829/0608
Anisotropie bei der Wachstumsgeschwindigkeit und· der Ungleichmäßigkeit bei der Versorgung der Schmelze mit Rohmaterial (1) erstreckt sich die GaAs-Schicht 7 selbst über die Maske 6 hinaus, wächst der Randabschnitt der Ausnehmung 10 rasch, wie man Figur entnehmen kann, und (3) wird unter bestimmten Bedingungen des Aufwachsens der Mund der Ausnehmung verschlossen, wobei in der Ausnehmung Schmelze zurückbleibt, was zu einem polykristallinen Bereich führt.
Aufgabe der vorliegenden Erfindung ist es, ein neues Verfahren zur Herstellung einer GaAs-LED vom planaren Typ ohne die Nachteile, die bei bekannten Verfahren üblich sind, und mit einfachem Aufbau und ausgezeichneter Reproduzierbarkeit vorzusehen.
Insbesondere ist es Aufgabe der vorliegenden Erfindung, ein neues Verfahren vorzusehen, mit dem eine Si-dotierte GaAs-LED vom planaren Typ nach der Flüssigphasenwachstumstechnik hergestellt werden kann.
Das Merkmal des Verfahrens zur Herstellung
einer GaAs-LED gemäß der vorliegenden Erfindung besteht darin, daß eine Ausnehmung in eine der Hauptflächen eines GaAs-Substrats geschnitten wird, daß Si-dotierte η-leitende und p-leitende GaAs-Schichten auf der Fläche der Ausnehmung und auf einer Hauptfläche des Substrats durch die Flüssigphasenwachstumstechnik gebildet .werden und daß die gewachsenen Schichten derart geschnitten werden, daß ein Teil oder die Gesamtheit des Endes des pn-übergangs, der zwischen den Schichten begrenzt wird, in der Fläche etwa parallel zu einer Hauptfläche des Substrats freigesetzt wird. Als Ergebnis wiederholter Versuche der Erfinder wurde festgestellt, daß der Grund dafür, daß eine GaAs-LED vom planaren Typ nicht leicht nach den üblichen selektiven Aufwachstechniken erhalten werden kann, darin besteht, daß infolge der Schwierigkeit einer Kristallisation des GaAs auf der SiO2~Maske das Ausgangsmaterial im Überschuß in die Nachbarschaft des Mundes der Ausnehmung geliefert wird, wodurch GaAs-Kristalle rasch in Nachbarschaft des Mundes der Ausnehmung wachsen.· Wenn man daher die Kristallisation des GaAs auf dem
809829/0608
GaAs-Substrat ohne Maske stattfinden läßt, wie es erfindungsgemäß vorgesehen ist, bedeckt die Kristallisation einen anderen Bereich als die Ausnehmung, so daß die Zulieferung des Ausgangsmaterials eher gleichmäßig wird und ein rasches Krxstallwachstum in Nachbarschaft des Mundes der Ausnehmung unterdrückt wird.
Insbesondere besteht das Merkmal des Verfahrens zur Herstellung einer GaAs-LED gemäß der vorliegenden Erfindung darin, daß eine Ausnehmung in eine der Hauptflächen eines GaAs-Substrats geschnitten wird, daß Si-dotierte η-leitende und p-leitende GaAs-Schichten gebildet werden, während das GaAs-Substrat mit der Ga-Schmelze, die GaAs und Si enthält, an einer Fläche der Ausnehmung und an der einen Hauptfläche des Substrats in Berührung steht, indem man die Schmelze mit einer derartigen Geschwindigkeit abkühlt, daß die Schmelze nicht in der Ausnehmung verbleibt, wobei man die gewachsenen GaAs-Schichten danach zur Ausbildung einer Ebene so schneidet, daß das Ende des pn-übergangs,das von den GaAs-Schichten begrenzt wird, in der Ebene frei liegt.
Mit dieser Methode kann man verhindern, daß der Mund der Ausnehmung durch'eine örtliche Kristallisation verschlossen wird; ferner kann verhindert werden, daß Ga-Schmelze unter der gewachsenen Schicht verbleibt, so daß GaAs-LED vom planaren Typ mit hoher Reproduzierbarkeit erhalten werden können. Die Kühlgeschwindigkeit, bei der die Ga-Schmelze nicht in der Ausnehmung eingeschlossen wird, besitzt einen Wert, der durch die Breite (des kleineren Durchmessers des Mundes (narrower side at the mouth)) und die Tiefe der Ausnehmung bestimmt wird, wie später erläutert wird.
Erfindungsgemäß wird also eine Ausnehmung in einer der Hauptflächen eines η-leitenden Substrats aus GaAs gebildet. Nach der Plüssigphasenwachstumstechnxk wird eine mit Silicium dotierte η-leitende GaAs-Schicht auf dieser einen Hauptfläche und auf der Fläche der Ausnehmung und eine mit Silicium dotierte p-leitende GaAs-Schicht kontinuierlich auf der η-leitenden GaAs-
803829/0808 '
Schicht gebildet. Die durch Plüssigphasenwachstum erzeugten GaAs-Schichten werden so geschnitten, daß der pn-übergang zwischen den Schichten in einer Ebene freigelegt wird.
Figur 1 zeigt schematisch im Querschnitt eine bekannte GaAs-IR-Lumineszenzdiode.
Figur 2 zeigt im Querschnitt den Umriß einer gewachsenen Schicht, die nach der bekannten selektiven Flüssigphasenwachstumstechnik gebildet wurde.
Figur 3a bis 3d zeigen die Stufen des Verfahrens zur Herstellung einer GaAs-IR-Lumineszenzdiode gemäß der vorliegenden Erfindung.
Figur 4 zeigt eine Charakteristikkurve, die das Verhältnis zwischen der Abkühlgeschwindigkeit, bei der die Ga-Schmelze nicht in der Ausnehmung zurückbleibt, und der Breite des kleineren Durchmessers des Mundes der Ausnehmung und der Tiefe der Ausnehmung erläutert.
Figur 5 zeigt eine Charakteristikkurve, die das Verhältnis zwischen der Wachstumsgeschwindigkeit und der Wachstumstemperatur beim Flüssigphasenwachstum von GaAs erläutert.
Figur 6 und Figur 7 zeigen im Querschnitt den Umriß von Flüssigphasenwachstumsschichten, die gemäß der vorliegenden Erfindung erhalten wurden.
Figur 8 zeigt im Querschnitt eine Lumineszenzdiode, die gemäß der vorliegenden Erfindung hergestellt wurde.
Figur 9 zeigt im Querschnitt eine Lumineszenzdiode, die gemäß der vorliegenden Erfindung hergestellt wurde und für Photokuppler verwendet wird.
609829/0603
26003 Ί 9
Figuren 10a bis 10c zeigen im Querschnitt GaAs-Substrate, die bei Ausfuhrungsformen der vorliegenden Erfindung verwendet werden.
Nachstehend wird die vorliegende Erfindung näher anhand von Ausführungsformen mit Hilfe der Zeichnungen beschrieben.
Die Figuren 3a bis 3d erläutern die Stufen des Verfahrens zur Herstellung einer GaAs-LED gemäß der vorliegenden Erfindung. Und zwar wird das Verfahren gemäß der vorliegenden Erfindung im allgemeinen in vier Stufen unterteilt. Bei der ersten Stufe (Figur 3a) wird eine Ausnehmung 112 in die Fläche 111 (eine der Hauptflächen) eines η-leitenden GaAs-Substrats 11 geschnitten. In der zweiten Stufe (Figur 3b) wird das GaAs-Substrat 11 mit der Ga-Schmelze mit einem Gehalt an GaAs und Si so in Berührung gebracht, daß eine erste Si-dotierte GaAs-Schicht 12 (n-leitend) und eine zweite Si-dotierte GaAs-Schicht 13 (p-leitend) kontinuierlich in der angegebenen Reihenfolge auf der Hauptfläche 111 des Substrats 11 und auf der Fläche der Ausnehmung 112 aufwachsen. In der dritten Stufe (Figur 3c) werden die auf diese Weise gebildeten GaAs-Schichten längs der gestrichelten Linie geschnitten, um eine Ebene auszubilden, die etwa parallel zur Hauptfläche verläuft, so daß ein Teil oder das Ganze der Grenzschicht des pn-übergangs J zwischen der ersten und der zweiten GaAs-Schicht in der Ebene frei liegt. In der vierten Stufe (Figur 3d) werden eine erste und eine zweite Hauptelektrode 14 bzw. 15 auf der Fläche des p-leitenden bzw. des n-leitenden Bereichs auf beiden Seiten des pn-übergangs J ausgebildet, der in der Ebene frei liegt. Von diesen vier Stufen sind die erste und die zweite zur Lösung der Aufgabe der vorliegenden Erfindung besonders wichtig. Und zwar ist es zur Herstellung von GaAs-LED mit hoher Reproduzierbarkeit erforderlich zu verhüten, daß der Mund der Ausnehmung 112 rasch von der gewachsenen Schicht verschlossen wird und die Ga-Schmelze in der gewachsenen Schicht eingeschlossen wird. Zu diesem Zweck muß die Beziehung zwischen
603823/0808
dem Verhältnis 1/d der Breite 1 (des kleineren Durchmessers) des Mundes der Ausnehmung 112 zur Tiefe d der Ausnehmung und der Geschwindigkeit der Abkühlung der Ga-Schmelze in geeigneter Weise gewählt werden. Figur 4 erläutert eine derartige Beziehung; der schraffierte Bereich A entspricht einer Beziehung zwischen dem Verhältnis und der Abkühlgeschwindigkeit, bei der die Schmelze nicht von der gewachsenen Schicht eingeschlossen wird. Bei der Beziehung des Bereichs B wird die Schmelze von der gewachsenen Schicht eingeschlossen. Aus Figur 4 kann man entnehmen, daß dann, wenn die Breite gegenüber der Tiefe erhöht wird, die Abkühlgeschwindigkeit der Schmelze erhöht werden kann, ohne daß Schmelze in der gewachsenen Schicht zurückbleibt, während bei einer im Verhältnis zur Tiefe kleinen Breite die Geschwindigkeit gesenkt werden muß, damit die Schmelze nicht von der gewachsenen Schicht eingeschlossen wird. Als Grund dafür wird folgendes angenommen. Wenn die Breite des Mundes der Ausnehmung im Verhältnis zur Tiefe groß ist, kann angenommen werden, daß eine gleichmäßige Versorgung mit Rohmaterial (z.B. GaAs in der Ga-Schmelze) nahe des Mundes der Ausnehmung als auch in der Ausnehmung erreicht werden kann. Selbst wenn die Kristallisation des GaAs von der Zufuhrrate des Rohmaterials abhängt, d.h. selbst wenn die Abkühlgeschwindigkeit der Ga-Schmelze groß ist, bleibt die Schmelze in diesem Fall niemals hinter dem gewachsenen Kristallid in der Ausnehmung zurück. Wenn ferner der Typ der Kristallisation des GaAs so abgeändert wird, daß er nicht mehr von der Zufuhrrate, sondern von der Reaktionsrate mit kleiner werdender Geschwindigkeit abhängt, bleibt die Schmelze niemals in der Ausnehmung zurück, selbst wenn die Zufuhrrate des Rohmaterials recht ungleichmäßig ist, wenn die Breite des Mundes der Ausnehmung kleiner wird. Es ist daher wesentlich, die Ausmaße der Ausnehmung und die Abkühlgeschwindigkeit im Zeitpunkt des Flüssxgphasenwachstums in der ersten und zweiten Stufe an den schraffierten Bereich A in Figur h anzupassen.
609829/0608
Da andererseits die Löslichkeit des GaAs in der Ga-Schmelze mit der Temperatur ansteigt,_ ist die Wachstumsgeschwindigkeit um so größer, je höher die Temperatur ist. Figur 5 zeigt die Beziehung zwischen der Wachsturnstemperatur und der Wachstumsgeschwindigkeit bei einer Geschwindigkeit von 1,0 °C/min bei der Abkühlung der Ga-Schmelze. Wie man der Figur entnehmen kann, steigt die Wachstumsgeschwindigkeit bei Temperaturen oberhalb 930 0C rasch an. Wenn die Wachstumsgeschwindigkeit zu groß ist, (1) ist die Zufuhr des Ausgangsmaterials in die Ausnehmung des Substrats nicht ausreichend, so daß das Kristallwachstum in der Ausnehmung verzögert wird, und (2) weist die aufgewachsene Schicht unterschiedliche Stärken infolge unterschiedlicher Wachstumsausgangstemperaturen auf, so daß Dioden mit gleichmäßigen Eigenschaften bei der Massenproduktion nicht erhalten werden können. Es ist daher vorzuziehen, daß die Wachstumstemperatur in der zweiten Stufe unter 930 0C liegt.
Zum Herausschneiden der Ausnehmung 112 im GaAs-Substrat 11 wird im allgemeinen die chemische Ätzmethode unter Verwendung einer oxydierenden Lösung mit einem Gehalt an z.B. Wasserstoffperoxid angewendet. Es-ist bekannt, daß beim Ausbilden einer Ausnehmung nach dieser chemischen Ätzmethode die Seitenflächen der Ausnehmung eine Neigung zeigen, (1 1 1)-A-Ebenen zu sein oder kristallografisch diesen (1 1 1)-A-Ebenen zu entsprechen, und zwar infolge der charakteristischen Ätzgeschwindigkeit. Bei der Flüssigphasenwachstumsmethode für Si-dotiertes GaAs fungiert das Silicium als amphotere Verunreinigung, so daß eine p-leitende Schicht bei niedrigen Temperaturen aufwächst, während eine n-leitende Schicht bei höheren Temperaturen gebildet wird. Die Inversionstemperatur, bei der der Leitfähigkeitstyp der aufgewachsenen Schichten sich von η nach ρ ändert,hängt von der Oberflächenorientierung, der Konzentration des Si in der Ga-Schmelze und der Abkühlungsgeschwindigkeit ab. Bezüglich der Oberflächenorientierung ist beispielsweise die Inversionstemperatur für eine (11 1)-A-Ebene am höchsten und für eine (11 1)-B-Ebene am geringsten. Dementsprechend können unter bestimmten Bedingungen
609829/0608
eine η-leitende Schicht 12 und eine p-leitende Schicht 13 in dieser angeführten Reihenfolge auf der Bodenfläche der Ausnehmung 12 ausgebildet werden, während eine p-leitende Schicht unmittelbar auf der Seitenfläche der Ausnehmung 12 aufwächst. Wenn eine p-leitende Schicht unmittelbar auf dem Substrat unter Bildung eines pn-übergangs aufwächst, wird die Anzahl der Kristallfehlstellen (crystal defects) erhöht und die Gleichmäßigkeit bzw. Ordnung des Kristalls im pn-übergangsbereich herabgesetzt, so daß der Lumineszenzwirkungsgrad in diesem Bereich vermindert wird. Um eine Verminderung des Lumineszenzwirkungsgrades der GaAs-LED zu verhindern, wird in diesem Fall vorgezogen, den Bereich der Bodenfläche der Ausnehmung größer vorzusehen als den der Seitenfläche der Ausnehmung.
Wenn andererseits die Dampfphasenatzmethode unter Verwendung eines derartigen Ätzmittels wie beispielsweise Chlorwasserstoff zum Herausschneiden einer Ausnehmung in einem GaAs-Substrat angewendet wird, neigen die Seitenflächen der Ausnehmung dazu, (1 1 1)-B-Flächen zu sein oder kristallografisch (1 1 I)-B-Flächen zu entsprechen, so daß die Inversionstemperatur für die Seitenflächen kleiner als für die Bodenfläche ist. Dementsprechend kann unter bestimmten Wachstumsbedingungen eine n-leitende Schicht und eine p-leitende Schicht in dieser angeführten Reihenfolge auf den Seitenflächen der Ausnehmung aufwachsen, während eine p-leitende Schicht unmittelbar auf der Bodenfläche aufwachsen kann. In diesem Fall muß der Bereich der Seitenflächen größer als der- der Bodenfläche sein, um eine Verminderung des Lumineszenzwirkungsgrades der GaAs-LED zu vermeiden.
Da ferner der Lumineszenzbereieh der Si-dotierten GaAs-LED hauptsächlich in der p-leitenden Schicht vorliegt und die Diffusionsstreeke der Minderheitsträger in der p-leitenden Schicht 30 bis 50 /um beträgt, soll die Stärke der p-leitenden Schicht vorzugsweise mehr als 30 yumbetragen. Wenn dementsprechend die Tiefe der Ausnehmung, die in das Substrat geschnitten wurde, mehr als 30 /um beträgt, kann eine GaAs-LED vom planaren Typ mit
609829/0608
einera hohen Lumineszenzwirkungsgrad erhalten werden. Wenn andererseits die Stärke der p-leitenden Schicht zu groß ist, tritt der Nachteil auf, daß der Durchlaßspannungsabfall der resultierenden GaAs-LED infolge des Widerstands der p-leitenden Schicht groß ist. Es wird daher vorgezogen, daß die Stärke der p-leitenden Schicht weniger als 150 um beträgt.
Zusätzlich zu den vorstehend beschriebenen Bedingungen soll die Ausnehmung derart ausgebildet sein, daß die Seitenflächen, die mit der Bodenfläche und der Hauptflache verbunden sind, schräg oder geneigt zur Hauptflache verlaufen, wie in Figur 3a dargestellt ist, um die Benetzbarkeit durch die GarSchmelze der Fläche der Ausnehmung beim Flüssigphasenwachstumsverfahren zu erhöhen.
Im vorliegenden Zusammenhang bezeichnet "Breite der Ausnehmung" den Abstand zwischen den Paar Seiten des Mundes der Ausnehmung, die sich am nächsten kommen. Bei einer runden Ausnehmung entspricht daher die Breite dem Durchmesser. Wenn die Ausnehmung die Form einer Rinne aufweist, entspricht die Breite der Rinne der Breite der Ausnehmung.
Nachstehend wird das Verfahren zur Herstellung von GaAs-LED gemäß der vorliegenden Erfindung anhand von Beispielen näher erläutert.
Beispiel 1 (Ausführungsform 1)
Nach der Photoätztechnik unter Verwendung eines Ätzmittels aus Schwefelsäure, Wasserstoffperoxid und V/asser im Verhältnis 3:1:1 wird eine Ausnehmung 812 mit einer Länge von 500 μτη. in der -\ 0 T 1^-Richtung, einer Breite von 250 |um in der <ζθ 1 Richtung und einer Tiefe von 50 ium in der (1 0 0)-Fläche eines GaAs-Substrats 81 (n-leitend, 1 χ 10 cm ) ausgebildet. Nach dem der Photowiderstandsfilm (photoresist film) von der Oberfläche des Substrats entfernt wurde, wird das Substrat in Be-
609829/0608
- li -
rührung mit einer Gallium-Schmelze (mit einem Gehalt an 20 g Ga,. -3,5 g GaAs, 0,1 g Si) bei einer Temperatur von 920 0C unter Verwendung, einer üblichen Flüssigphasenwachstumsvorrichtung gebracht. Die Ga-Schmelze wird danach mit einer Geschwindigkeit von .0,5 0C/min auf 700 0C abgekühlt, wobei Si-dotierte n-leitende und p-leitende GaAs-Schichten 82 und 83 auf die Fläche des Substrats aufwachsen. Die aufgewachsenen Schichten werden geschliffen und poliert, um den pn-übergang J in der polierten ebenen Fläche freizulegen, wobei die Stärke des durch Schleifen entfernten Bereichs 7-0 jum beträgt. Nach der Vakuumaufdampfmethode (vacuum evaporation method) werden Au-Zn- und Au-Ge-Filme oder Au-Ge-Ni- und Au-Ge-Filme aus der Dampfphase jeweils auf den p-leitenden und η-leitenden Schichten unter Bildung von Elektroden 84 und 85 abgeschieden; das Substrat wird zu einem rechteckigen Pellet (scribed into a square pellet) mit den Maßen 500 /um χ 500 pm geritzt und auf einer Metallhalterung 86 (metal stem) befestigt. Die Bezugszahl 87 bezeichnet einen Isolator.
Da - wie vorstehend angegeben wurde - das Verfahren zur Herstellung einer GaAs-LED vom planaren Typ gemäß der vorliegenden Erfindung üblichen Verfahren ähnelt, sind die Stufen dss Verfahrens einfach und kann eine höhere Produzierbarkeit erzielt werden. Es besteht keine Notwendigkeit, die Drahtverbindungs- oder Stegetechnik. beim elektrischen Ansehließen der auf diese Weise erhaltenen Diode anzuwenden; jedoch kann die Plattchentechnik angewendet werden, so daß das Verfahren einer Produktion in großem Umfang angepaßt werden kann und die resultierende Elemente eine hohe mechanische Festigkeit besitzen und sehr zuverlässig sind.
Wenn ferner die planäre GaAs-LED gemäß der vorliegenden Erfindung eine derartige Struktur aufweist, daß das emittierte Licht der Substratseife entnommen wird, kann das Licht ohne Unterbrechung durch die Elektroden ausgestrahlt werden, so daß der Brauchbarkeit sfakt or (utility factor) des im Innern erzeugten Lichtes größer bei der vorliegenden GaAs-LED als bei der bekannten GaAs-LED ist, wie in Figur 1 dargestellt ist. Wenn ferner eine planare
609.829/060Ö
GaAs-LED für einen Photokuppler wie in Figur 9 verwendet wird, kann der Abstand zwischen der Lumineszenzdiode und dem Lichtaufnahmeelement 90 bei Verwendung der vorliegenden GaAs-LED kurzer als in dem Fall gehalten werden,in dem die Diode der Figur 1 verwendet wird, da die vorliegende GaAs-LED keine Elektroden auf der Substratseite aufweist. Daher kann der Kupplungswirkungsgrad des Photokupplers erhöht werden.
Beispiel 2 (Ausführungsform 2)
Nach einer Methode, die der der ersten Ausführungsform ähnelt, wird eine Ausnehmung mit einer Tiefe von 50 Aim in der (1 0 O)-Fläche eines GaAs-Substrats gebildet; beim Flüssigphasenwachstum befindet sich das Substrat in Berührung mit einer Ga-Schmelze bei einer Temperatur von 930 0C. Die folgende Tabelle I zeigt den Einfluß einer Veränderung des Verhältnisses von Breite zu Tiefe der Ausnehmung und der Abkühlgeschwindigkeit der Ga-Schmelze und ferner den Lumineszenzwirkungsgrad von planaren GaAs-LED, der beim Einsatz der entsprechenden Probe erhalten wurde.
609829/0608
Abkühlungs-
geschwindig
keit		 Tabelle I Bleibt Ga-
Schmelze in
der Ausnehmung
• zurück?		 Lumineszenz
wirkungsgrad
der Diode
Nr. O,3°C/min Ausnehmungs-
breite/Aus-
nehmungstiefe		 ja —
1 ti I3O nein 2,1 %
2 It 1,2 ti 3,8 %
3 Il 3,0 Il 4,4 %
H l°C/min 5,0 ja -
5 Il 1,0 nein 2,7 %
6 It 1,4 It 4,1 %
7 Il 3,0 It 4,5 %
8 5°C/min 5,0 ja -
9 II 3,0 nein 4,2 %
10 Il 3,2 Il 4,7 %
11 10°C/min 6,0 ja -
12 Il 5,0 nein 4,5 %
13 It 5,3 Il 4,4 %
14 7,0
(Lumineszenzwirkungsgrad bedeutet Quantenausbeute bei einem Leitungsstrom von 10 mA)
Tabelle I kann man entnehmen, daß die Möglichkeit, daß Ga-Schmelze in der Ausnehmung zurückbleibt, um so kleiner ist, je kleiner die Abkühlungsgeschwindigkeit und je größer das Verhältnis von Breite zu Tiefe ist. Der Lumineszenzwirkungsgrad einer GaAs-LED, die unter der Bedingung erhalten wurde, daß keine Ga-Schmelze in der Ausnehmung zurückbleibt, beträgt mehr als 2 %'y der Wert des Lumineszenzwirkungsgrades beträgt mehr als das zweifache der üblichen Zn-dotierten planaren GaAs-LED ( unter 1 %). Aus Tabelle I geht auch hervor, daß der Lumineszenzwirkungsgrad für ein Verhältnis von Ausnehmungsbreite zu Ausnehmungstiefe von nicht weniger als 3 beträchtlich groß wird.
609829/0608
Beispiel 3 (Ausführungsform 3)
Nach einer Methode, die der der zweiten Ausführungsform entspricht, wird das Flüssigphasenwachstum mit Substraten mit unterschiedlichen Ausnehmungstiefen durchgeführt. In diesem Fall entspricht das Verhältnis von Breite zu Tiefe 4, wobei die Abkühlungsgeschwindigkeit 1 °C/min beträgt. Die Ergebnisse sind in der folgenden Tabelle II wiedergegeben.
Tabelle II Lumineszenz
Nr. Stärke der p-leitenden wirkungsgrad
Schicht 2,2 %
15 20 μιη. 3,7 %
16 30 pn 4,4 %
17 80 jum 4,0 %
18 150 pm 2,8 %
19 200 ρ
Aus Tabelle II kann man entnehmen, daß der Lumineszenzwirkungsgrad auffallend groß ist, wenn die p-leitende Schicht eine Stärke von 30 bis 150 ρ aufweist.
Beispiel 4 (Ausführungsform 4)
Durch Verwendung eines Ätzmittels aus 1 Mol NaOH und 0,7 Mol HpOp wurden Ausnehmungen in GaAs-Substräte geschnitten; ein erstes GaAs-Substrat mit einer Ausnehmung mit einer Breite von 200 Jim in der <^0 T Γ> -Richtung in der (1 0 O)-Ebene des Substrats, ein zweites GaAs-Substrat mit einer Ausnehmung mit einer Breite von 200 um und in der ^O 1 1^-Richtung in der (1 0 O)-Ebene des Substrats und ein drittes GaAs-Substrat mit einer Ausnehmung mit einer Breite von 200 ium und in der /ί T O*)-Richtung in der (1 1 1)-B-Ebene des Substrats; diese Substrate wurden danach einem Flüssigphasenwachstum ausgesetzt. Die Figuren
609829/0608
10a bis' 10c zeigen die auf diese Weise hergestellten Substrate. Die Ätzgeschwindigkeit des Ätzmittels mit einem Gehalt an NaOH und HpOp hängt von der Reaktionsrate des Ätzmittels auf dem Substrat ab und zeigt eine beträchtliche Anisotropie. Aus diesem Grunde werden die Seitenflächen der Ausnehmung kristallografisch bestimmt. Die größten Tiefen betragen iMO, 170 und 90 um für die Substrate der Figuren 10a, 10b bzw. 10c. Diese Substrate werden mit einer Ga-Schmelze der gleichen Zusammensetzung und der gleichen Temperatur wie bei der Ausführungsform 1 in Berührung gebracht; die Schmelze wird mit einer Geschwindigkeit von 0,2 0C/min auf 700 0C abgekühlt, wobei Si-dotierte GaAs-Schichten auf die Substrate aufwachsen. Durch Schleifen und Polieren der Oberflächen der aufgewachsenen Schichten werden planare GaAs-LED hergestellt. Da die Ausnehmung der Probe der Figur 10b derart ausgebildet ist, daß ihre Breite nach unten zu zunimmt, wird angenommen, daß die Ga-Schmelze in der Ausnehmung zurückbleibt. In Wirklichkeit ist jedoch die Geschwindigkeit des Kristallwachstums auf der (1 1 1)-A-Ebene kleiner als auf der Bodenfläche, so daß niemals Ga-Schmelze in der Ausnehmung zurückbleibt, wenn die Bedingungen des schraffierten Bereichs der Figur 3 eingehalten werden.
Wie vorstehend beschrieben wurde, kann gemäß dem Verfahren zur Herstellung von GaAs-LED entsprechend der vorliegenden Erfindung eine GaAs-LED leicht erhalten werden, die bezüglich ihrer Struktur und ihres Herstellungsweges einer bekannten GaAs-LED entspricht und eine höhere Reproduzierbarkeit und einen hohen Lumineszenzwirkungsgrad besitzt.
609829/0608

Claims (5)

  1. Patentansprüche
    ;' 1.) Verfahren zur Herstellung einer IR-Lumineszenzdiode "unter Verwendung von Galliumarsenid, bei dem ein n-leitendes GaAs-Pellet mindestens einen n-lei.tenden Bereich und einen p-leitenden Bereich aufweist und mindestens ein Bereich der Grenzschicht des pn-übergangs zwischen dem η-leitenden und dem p-leitenden Bereich in einer der Hauptflächen des Pellets freiliegt, dadurch gekennzeicnnet, daß man in einer ersten Stufe eine Ausnehmung in einer der Flächen einer GaAs-Platte ausbildet, in einer zweiten Stufe eine erste Si-dotierte η-leitende GaAs-Schicht und eine zweite p-leitende GaAs-Schicht kontinuierlich auf der Fläche der Platte und auf der Fläche der Ausnehmung aufwachsen läßt, indem man die Platte mit einer Ga-Schmelze mit einem Gehalt an GaAs und Si in Berührung bringt, in einer dritten Stufe die Flächen der GaAs-Schichten schneidet, die in der zweiten Stufe gebildet wurden, eine Ebene erzeugt, die etwa parallel zur Fläche der Platte verläuft, und mindestens einen Teil der Grenzschicht des pnübergangs in der Ebene freilegt, der zwischen der ersten und der zweiten GaAs-Schicht ausgebildet wurde, und in einer vierten Stufe eine erste und eine zweite Elektrode mit den' Bereichen der ersten und der zweiten Schicht auf beiden Seiten der Grenzschicht des pn-übergangs in der Ebene in ohmschen Kontakt bringt.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man die erste und die zweite GaAs-Schicht ausbildet, indem man die Beziehung zwischen dem Verhältnis der Breite des Mundes der Ausnehmung zur Tiefe der Ausnehmung und der Abkühlungsgeschwindigkeit der Ga-Schmelze im schraffierten Bereich der Figur 4 hält.
    609829/0608
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man die erste und die zweite GaAs-Schicht bei einem Verhältnis von Breite des Mundes der Ausnehmung zu Tiefe der Ausnehmung von mehr als 3 und bei einer Abkühlungsgeschwindigkeit der Ga-Schmelze im schraffierten Bereich der Figur 4 ausbildet.
  4. H. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß man die zweite GaAs-Schicht mit einer Stärke im Bereich von 30 bis 150 um ausbildet.
  5. 5. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß man eine Ausnehmung ausbildet, deren Seitenflächen, die mit der Bodenfläche der Ausnehmung und der einen Fläche der Platte in Berührung stehen, vom Boden zum Mund der Ausnehmung gespreiztverlaufen.
    609829/0608
    Leerseite
DE2600319A 1975-01-08 1976-01-07 Verfahren zur Herstellung einer Galliumarsenid-Lumineszenzdiode Expired DE2600319C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP443075A JPS5342679B2 (de) 1975-01-08 1975-01-08

Publications (3)

Publication Number Publication Date
DE2600319A1 true DE2600319A1 (de) 1976-07-15
DE2600319B2 DE2600319B2 (de) 1979-07-19
DE2600319C3 DE2600319C3 (de) 1980-03-27

Family

ID=11584018

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2600319A Expired DE2600319C3 (de) 1975-01-08 1976-01-07 Verfahren zur Herstellung einer Galliumarsenid-Lumineszenzdiode

Country Status (4)

Country Link
US (1) US3998672A (de)
JP (1) JPS5342679B2 (de)
DE (1) DE2600319C3 (de)
NL (1) NL7600114A (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5392252U (de) * 1976-12-27 1978-07-27
JPS547891A (en) * 1977-06-21 1979-01-20 Oki Electric Ind Co Ltd Manufacture for planar semiconductor light emission device
US4178197A (en) * 1979-03-05 1979-12-11 International Business Machines Corporation Formation of epitaxial tunnels utilizing oriented growth techniques
US4210470A (en) * 1979-03-05 1980-07-01 International Business Machines Corporation Epitaxial tunnels from intersecting growth planes
EP0057054A1 (de) * 1981-01-16 1982-08-04 P.A. Consulting Services Limited Dünnfilme aus Verbindungen und Legierungen von Elementen der Gruppe III und Gruppe V
US4613387A (en) * 1983-02-28 1986-09-23 Itt Industries Inc. Injection laser manufacture
US5291037A (en) * 1992-03-04 1994-03-01 Eastman Kodak Company Light-emitting device
KR100203376B1 (ko) * 1996-04-12 1999-06-15 박원훈 수평 방향 반도체 피엔 접합 어레이 제조방법
US8101447B2 (en) * 2007-12-20 2012-01-24 Tekcore Co., Ltd. Light emitting diode element and method for fabricating the same
CN105572782A (zh) * 2016-03-11 2016-05-11 京东方科技集团股份有限公司 偏光片、液晶显示装置及偏光片的制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3793712A (en) * 1965-02-26 1974-02-26 Texas Instruments Inc Method of forming circuit components within a substrate
JPS4844830B1 (de) * 1969-08-21 1973-12-27 Tokyo Shibaura Electric Co
US3764409A (en) * 1969-09-29 1973-10-09 Hitachi Ltd Method for fabricating a semiconductor component for a semiconductor circuit
DE2120388A1 (de) * 1970-04-28 1971-12-16 Agency Ind Science Techn Verbindungshalbleitervorrichtung
US3647578A (en) * 1970-04-30 1972-03-07 Gen Electric Selective uniform liquid phase epitaxial growth
US3740276A (en) * 1970-08-24 1973-06-19 Texas Instruments Inc Multi-component semiconductor network and method for making same
JPS502235B1 (de) * 1970-09-07 1975-01-24
IT963303B (it) * 1971-07-29 1974-01-10 Licentia Gmbh Laser a semiconduttore
BE791930A (fr) * 1971-12-02 1973-03-16 Western Electric Co Dispositif electroluminescent et procede pour sa fabrication
JPS4866784A (de) * 1971-12-16 1973-09-12

Also Published As

Publication number Publication date
JPS5180186A (de) 1976-07-13
US3998672A (en) 1976-12-21
DE2600319B2 (de) 1979-07-19
DE2600319C3 (de) 1980-03-27
NL7600114A (nl) 1976-07-12
JPS5342679B2 (de) 1978-11-14

Similar Documents

Publication Publication Date Title
DE2538325C2 (de) Verfahren zur Herstellung von Halbleiterbauelementen
EP0903792B1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterlasern
DE961913C (de) Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Systemen mit p-n-UEbergaengen
DE2225824A1 (de) Halbleiterbauelement mit einem isolierenden substrat und einer monokristallinen halbleiterschicht und verfahren zur herstellung eines solchen halbleiterbauelements
DE60014097T2 (de) Nitrid-halbleiterschichtenstruktur und deren anwendung in halbleiterlasern
DE19615179B4 (de) Verfahren zur Herstellung lichtemittierender Halbleiterbauelemente mit verbesserter Stabilität
DE68910906T2 (de) Leuchtende Vorrichtung.
DE2713298A1 (de) Halbleiterlaser
DE2608562A1 (de) Halbleiteranordnung zum erzeugen inkohaerenter strahlung und verfahren zu deren herstellung
DE2039381A1 (de) Verfahren zur Herstellung einer Elektrolumineszenz-Vorrichtung und Vorrichtung dieser Art
DE2915888C2 (de)
DE2735937C2 (de) Flüssigphasenepitaxie-Verfahren zur Herstellung von Halbleiter-Heterostrukturen
DE2600319A1 (de) Verfahren zur herstellung einer ir-lumineszenzdiode
DE2702935A1 (de) Licht emittierendes halbleiterelement
DE2534945C3 (de) Lumineszenzdiode
DE2554029A1 (de) Verfahren zur herstellung optoelektronischer anordnungen
DE3104082A1 (de) &#34;lichtemittierende hetero-junction-diode&#34;
EP0002658B1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3324220C2 (de) Gallium-Phosphid-Leuchtdiode
DE2507357C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE68923765T2 (de) Verfahren zur Herstellung einer Epitaxialscheibe vom doppelten Heteroübergangs-Typ.
DE3880442T2 (de) Epitaxiale scheibe.
DE19622704A1 (de) Epitaxialwafer und Verfahren zu seiner Herstellung
DE2627355A1 (de) Lichtabstrahlendes festkoerperelement, insbesondere halbleiterlaser, und verfahren zu dessen herstellung
DE3208292A1 (de) Kaskadensolarzelle mit leitfaehigen verbindungen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee