DE2600319B2 - Verfahren zur Herstellung einer Galliumarsenid-Lumineszenzdiode - Google Patents

Verfahren zur Herstellung einer Galliumarsenid-Lumineszenzdiode

Info

Publication number
DE2600319B2
DE2600319B2 DE2600319A DE2600319A DE2600319B2 DE 2600319 B2 DE2600319 B2 DE 2600319B2 DE 2600319 A DE2600319 A DE 2600319A DE 2600319 A DE2600319 A DE 2600319A DE 2600319 B2 DE2600319 B2 DE 2600319B2
Authority
DE
Germany
Prior art keywords
recess
gaas
melt
layer
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2600319A
Other languages
English (en)
Other versions
DE2600319C3 (de
DE2600319A1 (de
Inventor
Yasutoshi Katsuta Kurihara
Tadahiko Hitachi Miyoshi
Mitsuru Hitachi Ura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2600319A1 publication Critical patent/DE2600319A1/de
Publication of DE2600319B2 publication Critical patent/DE2600319B2/de
Application granted granted Critical
Publication of DE2600319C3 publication Critical patent/DE2600319C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/056—Gallium arsenide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/915—Amphoteric doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Led Device Packages (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren der im Oberbegriff des Patentanspruchs 1 vorausgesetzten Art. Ein derartiges Verfahren ist aus der DE-OS 22 59 197 bekannt.
Bei dem bekannten Verfahren besteht die Gefahr, daß der PN-Übergang durch schädliche, auf der Innenoberfläche der Ausnehmung zurückbleibende Verunreinigungen kontaminiert wird und folglich eine Verringerung des Lichtemissionswirkungsgrades der Lumineszenzdiode und eine Verkürzung deren Lebensdauer auftreten. Auch sind die jeweiligen Dotiermittel zur Bestimmung des Leitungstyps der den PN-Übergang bildenden N- bzw. P-Ieitenden Schichten nach Auswahl und Konzentration voneinander verschieden, und folglich werden die Gitterkonstanten dieser beiden Schichten unterschiedlich sein, so daß der PN-Übergang einer mechanischen Spannung ausgesetzt ist und die Möglichkeit einer verkürzten Lebensdauer der Lumineszenzdiode besteht.
Zwar ist aus dem »]. Appl. Phys.« 42 (1971) S. — 656 bekannt, daß man eine Galliumarsenid-Lumineszenzdiode mit hohem Wirkungsgrad der Lichtemission durch amphotere Dotierung mit Silizium erhallen kann. Jedoch führt das dort beschriebene Verfahren zu Problemen mit der Kontaktierung, da die für den Anschluß zur Verfügung stehenden Oberflächen nicht in einer Ebene liegen.
Der Erfindung liegt die Aufgabe zugrunde, das im Oberbegriff des Patentanspruchs 1 vorausgesetzte Verfahren so auszugestalten, daß es ein Zurückbleiben der zum Schichtwachstum verwendeten Galliumschmelze in der Ausnehmung verhindert und daß der Wirkungsgrad der Lichtemission der Lumineszenzdiode sowie ihre Lebensdauer verbessert werden.
Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Patentanspruchs 1
ίο gelöst Aufgrund der erfindungsgemäßen Bemessungsregel kann man verhindern, daß der obere Rand der Ausnehmung durch eine örtliche Kristallisation zuwächst und damit einen Teil der Gailium-Schmelze in der Ausnehmung einschließt
Ausgestaltungen der Erfindung sind in den Patentansprüchen 2 und 3 gekennzeichnet
Die Erfindung wird anhand der in der Zeichnung veranschaulichten AusfOhrungsbeispiele näher erläutert; darin zeigen
Fig. la bis Id die Schritte des Verfahrens zur Herstellung einer GaAs-Lumineszenzdiode;
F i g. 2 eine Kurve, die den Zusammenhang zwischen der Abkühlgeschwindigkeit, bei der die Ga-Schmelze nicht in der Ausnehmung zurückbleibt und dem Verhältnis der öffnungsweite der Ausnehmung zu deren Tiefe darstellt;
F i g. 3 eine Kurve, die das Verhältnis zwischen der Wachstumgsgeschwindigkeit und der Temperatur der Schmelze beim Flüssigphasenwachstum von GaAs
ίο erläutert;
Fig.4 und 5 im Querschnitt zwei GaAs-Lumineszenzdioden mit unterschiedlicher Kristallorientierung;
F i g. 6 a bis 6c im Querschnitt GaAs-Substrate mit verschiedener Kristallorientierung.
J5 Die F i g. la bis Id erläutern die einzelnen Schritte des Verfahrens. Bei dem ersten Schritt (Fig. 1a) wird eine Ausnehmung 112 in der Fläche 111 (eine der Hauptflächen) eines N-leitenden GaAs-Substrats 11 ausgebildet. Im zweiten Schritt (Fig. Ib) wird das
•ίο GaAs-Substrat 11 mit der Ga-Schmelze mit einem Gehalt an GaAs und Si so in Berührung gebracht, daß eine erste Si-dotierte GaAs-Schicht 12 (N-leitend) und eine zweite Si-dotierte GaAs-Schicht 13 (P-Ieitend) kontinuierlich in der angegebenen Reihenfolge auf der > Hauptfläche 111 des Substrats 11 und auf der Fläche der Ausnehmung 112 aufwachsen. Im dritten Schritt (Fig. Ic) werden die auf diese Weise gebildeten GaAs-Schichten längs der strichpunktierten Linie in Fig. Ib geschnitten, um eine Ebene auszubilden, die
r)0 etwa parallel zur Hauptfläche verläuft, so daß ein Teil oder das Ganze der Grenzschicht des PN-Übergangs / zwischen der ersten und der zweiten GaAs-Schicht in der Ebene frei liegt. Im vierten Schritt (F i g. Id) werden zwei Elektroden 14 bzw. 15 auf der Fläche des
Vi P-leitenden bzw. des N-leitenden Bereichs auf beiden Seiten des PN-Übergangs J ausgebildet, der in der Ebene frei liegt. Zur Herstellung von GaAs-Lumineszenzdioden mit hoher Reproduzierbarkeit ist es erforderlich zu verhüten, daß die Ausnehmung 112 von
W) der aufgewachsenen Schicht verschlossen wird und die Ga-Schmelze in der aufgewachsenen Schicht eingeschlossen wird. Zu diesem Zweck muß die Beziehung zwischen dem Verhältnis (γ) von öffnungsweite der Ausnehmung zur Tiefe der Ausnehmung und der
μ Geschwindigkeit (VJder Abkühlung der Ga-Schmelze in geeigneter Weise gewählt werden. F i g. 2 zeigt den Zusammenhang; in dem schraffierten Bereich A wird die Schmelze nicht von der aufgewachsenen Schicht
eingeschlossen, während im Bereich fldie Schmelze von der aufgewachsenen Schicht eingeschlossen wird. Aus Fig.2 kann man entnehmen, daß dann, wenn die öffnungsweite gegenüber der Tiefe erh5ht wird, die Abkühlgeschwindigkeit der Schmelze erhöht werden kann, ohne daß Schmelze in der aufgewachsenen Schicht zurückbleibt, während bei einer im Verhältnis zur Tiefe kleinen öffnungsweite die Geschwindigkeit gesenkt werden muß, damit die Schmelze nicht von der aufgewachsenen Schicht eingeschlossen wird. Als Grund dafür wird angenommen, daß bei großen Werten von γ eine gleichmäßige Versorgung mit GaAs in der Ga-Schmelze in der Ausnehmung erreicht wird. Es ist daher wesentlich, die Ausmaße der Ausnehmung und die Abkühlgeschwindigkeit beim Flüssigphasenwachstum in dem schraffierten Bereich A in F i g. 2 zu halten.
F i g. 3 zeigt die Beziehung zwischen der Temperatur der Schmelze und der Wachstumsgeschwindigkeit bei einer Abkühlgeschwindigkeit von l,0°C/r™in. Wie man der Figur entnehmen kann, steigt die Wachstumsgeschwindigkeit bei Temperaturen oberhalb 930° C rasch an. Wenn die Wachstumsgeschwindigkeit zu groß ist, ist die Zufuhr des Ausgangsmaterials in die Ausnehmung des Substrats nicht ausreichend, so daß das Kristallwachstum in der Ausnehmung verzögert wird. Es ist daher vorzuziehen, daß das Wachstum bei einer Temperatur unter 930° C beginnt.
Zum Ausbilden der Ausnehmung 112 im GaAs-Substrat 11 kann die chemische Ätzmethode unter Verwendung einer oxydierenden Lösung mit einem Gehalt an z. B. Wasserstoffperoxid angewendet werden. Es ist bekannt, daß beim chemischen Ätzen die Seitenflächen der Ausnehmung eine Neigung zeigen, (1 1 l)-4-Ebenen zu sein oder kristallografisch diesen (1 1 l)-/4-Ebenen zu entsprechen, und zwar infolge der charakteristischen Ätzgeschwindigkeit. Bei der Flüssigphasenwachstumsmethode für Si-dotiertes GaAs stellt das Silicium eine amphotere Verunreinigung dar, so daß eine P-leitende Schicht bei niedrigen Temperaturen aufwächst, während eine N-leitende Schicht bei höheren Temperaturen gebildet wird. Die Inversionstemperatur, bei der der Leitfähigkeitstyp der aufgewachsenen Schichten sich von N nach P ändert, hängt von der Oberflächenorientierung, der Konzentration des Si in der Ga-Schmelze und der Abkühlungsgeschwindigkeit ab. Bezüglich der Oberflächenorientierung ist beispielsweise die Inversionstemperatur für eine (1 1 1)-A-Ebene am höchsten und für eine (1 1 l)-ß-Ebene am geringsten. Dementsprechend können unter bestimmten Bedingungen eine N-leitende Schicht und eine P-leitende Schicht in dieser angeführten Reihenfolge auf der Bodenfläche der Ausnehmung ausgebildet werden, während eine P-leitende Schicht unmittelbar auf der Seitenfläche der Ausnehmung aufwächst (Fig.4). Wenn eine P-leiiende Schicht unmittelbar auf dem Substrat unter Bildung eines PN-Obergangs aufwächst, wird die Anzahl der Kristallfehlstellen erhöht und die Gleichmäßigkeit bzw. Ordnung des Kristalls im PN-Übergangsbereich herabgesetzt, so daß der Lumineszenzwirkungsgrad in diesem Bereich vermindert wird. Um eine Verminderung des Lumineszenzwirkungsgrades der GaAs-Lumineszenzdiode zu verhindern, ist man bestrebt, den Bereich der Bodenfläche der Ausnehmung größer als den der Seitenfläche der Ausnehmung zu machen.
Wenn andererseits die Dampfphasenätzmethode unter Verwendung eines Ätzmittels wie beispielsweise Chlorwasserstoff zum Ausbilden einer Ausnehmung in dem GaAs-Substrat angewendet wird, neigen die Seitenflächen der Ausnehmung dazu, (1 1 l)-ß-Flächen zu sein oder kristallografisch (1 1 l)-ß-Flächen zu entsprechen, so daß die Inversionstemperatur für die Seitenflächen kleiner als für die Bodenfläche ist Dementsprechend kann unter bestimmten Wachstumsbedingungen eine N-leitende Schicht und eine P-leitende Schicht in dieser angeführten Reihenfolge auf den Seitenflächen der Ausnehmung aufwachsen, während eine P-leitende Schicht unmittelbar auf der Bodenfläche aufwachsen kann (Fig.5). In diesem Fall muß der Bereich der Seitenflächen größer als der der Bodenfläche sein, um eine Verminderung des Lumineszenzwirkungsgrades der GaAs-Lumineszenzdiode zu vermeiden.
Da ferner der Lumineszenzbereich der Si-dotierten GaAs-Lumineszenzdiode hauptsächlich in der P-Ieitenden Schicht vorliegt und die Diffusionsstrecke der Minoritätsträger in der P-leitenden Schicht 30 bis 50 μπι beträgt, soll die Stärke der P-leitenden Schicht vorzugsweise mehr als 30 μπι betragen. Wenn dementsprechend die Tiefe der Ausnehmung, die im Substrat ausgebildet wurde, mehr als 30 μπι beträgt, kann eine GaAs-Lumineszenzdiode vom planaren Typ mit einem hohen Lumineszenzwirkungsgrad erhalten werden.
Wenn andererseits die Stärke der P-leitenden Schicht zu groß ist, tritt der Nachteil auf, daß der Durchlaßspannungsabfall der resultierenden GaAs-Lumineszenzdiode infolge des Widerstands der P-leitenden Schicht groß ist. Es wird daher vorgezogen, daß die Stärke der P-leitenden Schicht weniger als 150 μπι beträgt.
Zusätzlich zu den vorstehend beschriebenen Bedingungen soll die Ausnehmung derart ausgebildet sein, daß die Seitenflächen, die mit der Bodenfläche und der Hauptfläche verbunden sind, schräg oder geneigt zur Hauptfläche verlaufen, wie in F i g. la dargestellt ist, um die Benetzbarkeit durch die Ga-Schmelze der Fläche der Ausnehmung beim Flüssigphasenwachstumsverfahren zu erhöhen.
Im vorliegenden Zusammenhang entspricht bei einer
halbrunden Ausnehmung die öffnungsweite dem Durchmesser. Wenn die Ausnehmung die Form einer Rinne aufweist, entspricht die Breite der Rinne der
öffnungsweite.
Nachstehend werden weitere Einzelheiten des Verfahrens zur Herstellung von GaAs-Lumineszenzdioden erläutert.
Nach der Photoätztechnik unter Verwendung eines Ätzmittels aus Schwefelsäure, Wasserstoffperoxid und Wasser im Verhältnis 3:1:1 wird eine Ausnehmung
112 mit einer Länge von 500 μπι in der (0 Ϊ 1)-Richtung, einer Breite von 250 μπι in der (0 1 1)-Richtung und einer Tiefe von 50 μπι in der (lOO)-Fläche eines GaAs-Substrats 11 (N-leitend, lxl018cm-3) ausgebildet. Nachdem die Maske von der Oberfläche des Substrats entfernt wurde, wird das Substrat in Berührung mit einer Gallium-Schmelze (mit einem Gehalt an 20 g Ga, 3,5 g GaAs, 0,1 g Si) bei einer Temperatur von 9200C unter Verwendung einer üblichen Flüssigphasenwachstumsvorrichtung gebracht.
Die Ga-Schmelze wird danach mit einer Geschwindigkeit von 0,5°C/min auf 7000C abgekühlt, wobei Si-dotierte N-leitende und P-leitende GaAs-Schichten 12 und 13 auf dem Substrat aufwachsen. Die aufgewachsenen Schichten werden geschliffen und
b5 poliert, um den PN-Übergang / in der polierten ebenen Fläche freizulegen, wobei die Stärke des durch Schleifen entfernten Bereichs 70 μΐη beträgt. Nach der Vakuumaufdampfmethode werden Au-Zn- und Au-Ge-Filme
oder Au-Ge-Ni- und Au —Ge-Filme jeweils auf den P-Ieitenden und N-leitenden Schichten unter Bildung von Elektroden 14 und 15 abgeschieden; das Substrat wird zu einer quadratischen Scheibe mit den Maßen 500 μπι χ 500 μπι geritzt.
Wenn nun die planare GaAs-Lumineszenzdiode derartig ausgebildet ist, daß das emittierte Licht der Unterseite des Substrats entnommen wird, können die Elektroden nicht stören.
Tabelle I
Die folgende Tabelle I zeigt den Einfluß einer Veränderung des Verhältnisses von öffnungsweite zu Tiefe der Ausnehmung und der Abkühlgeschwindigkeit der Ga-Schmelze und ferner den Lumineszenzwirkungsgrad von planaren GaAs-Lumineszenzdioden, der beim Einsatz der entsprechenden Probe erhalten wurde. Das Flüssigphasenwachstum beginnt bei einer Temperatur von 9300C.
Nr. Abkühlungs
geschwindigkeit
V 		ÖfTnungsweite der
Ausnehnung/
Ausnehmungs-
tiefe		 Bleibt Ga-
Schmelze in
der Ausnehmung
zurück?		 Lumineszenz
wirkungsgrad
der Diode
1 0,3 C/min 1,0 ja —
2 0,3 C/min 1,2 nein 2,1 %
3 0,3X/min 3,0 nein 3,8 %
4 0,3 C'min 5,0 nein 4,4 %
5 ix/min 1,0 ja -
6 1 C/min 1,4 nein 2,7 %
7 1 "C/min 3,0 nein 4,1 %
8 FC/min 5,0 nein 4,5 %
9 5'C/min 3,0 ja -
10 5'C/min 3,2 nein 4,2 %
11 5 C/min 6,0 nein 4,7 %
12 10 C/min 5,0 ja -
13 10 C/min 5,3 nein 4,5 %
14 10 C/min 7,0 nein 4,4 %
(Lumineszenzwirkungsgrad bedeutet Quantenausbeute bei einem Strom von 10 mA).
Tabelle 1 kann man entnehmen, daß die Möglichkeit; daß Ga-Schmelze in der Ausnehmung zurückbleibt, um so kleiner ist, je kleiner die Abkühlungsgeschwindigkeit und je größer das Verhältnis von Öffnungsweite zu Tiefe ist. Der Lumineszenzwirkungsgrad der GaAs-Lumineszenzdioden, bei denen keine Ga-Schmelze in der Ausnehmung zurückbleibt, beträgt mehr als 2%; für ein Verhältnis von öffnungsweite zu Ausnehmungstiefe von nicht weniger als 3 nimmt er noch beträchtlich 711.
tabelle II gibt die Ergebnisse für die Variation der Stärke der P-Ieitenden Schicht wieder; das Verhältnis von öffnungsweite zu Ausnehmungstiefe betrug 4, und die Abkühlgeschwindigkeit hatte einen Wert von rC/min.
Tabelle II Stärke der B-leitenden
Schicht 		Lumineszenz-
wirkungsgrad
Nr. 20 μπι
30 μπι
80 μπι
150 μπι
200 μπι		 2,2%
3,7%
4,4%
4,0%
2,8%
15
16
17
18
19
Aus Tabelle 11 kann man entnehmen, daß der
4n Lumineszenzwirkungsgrad auffallend groß ist, wenn die P-leitende Schicht eine Stärke von 30 bis 150 μπι aufweist.
Man kann aber auch Ausnehmungen unter Verwendung eines Ätzmittels aus 1 Mol NaOH und 0,7 Mol H2O2 in GaAs-Substraten ausbilden. Fig.6a zeigt ein GaAs-Substrat mit einer Öffnungsweite von 200 μπι in der /O T lJ-Richtnng in der (1 OO)-Fbene des Suhsirais. F i g. 6b zeigt ein GaAs-Substrat mit einer Öffnungsweite von 200 μίτι in der (0 1 1)-Richtung in der (1 0 0)-Ebene des Substrats und F i g. 6c zeigt ein GaAs-Substrat mit einer Öffnungsweite von 200 μΐη in der (1 Ϊ 0)-Richtung in der (1 1 l)-ß-Ebene des Substrats. Die Ätzgeschwindigkeit des genannten Ätzmittels hängt von der Reaktionsrate des Ätzmittels auf dem Substrat ab und zeigt eine beträchtliche Anisotropie. Die größten Tiefen betragen 140,170 und 90 μπι für die Substrate der F i g. 6a, 6b bzw. 6a Da die Ausnehmung der Probe der Fig.6b mit ihrer Breite nach unten zunimmt, wurde befürchtet, daß die Ga-Schmelze in der Ausnehmung zurückbleibt Tatsächlich ist jedoch die Geschwindigkeit des Kristallwachstums auf der (1 1 1)-.A-Ebene kleiner als auf der Bodenfläche, so daß keine Ga-Schmelze in der Ausnehmung zurückbleibt, wenn die Bedingungen des schraffierten Bereichs A der Fig.2 eingehalten werden.
Hierzu 4 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Verfahren zur Herstellung einer Galliumarsenid-Lumineszenzdiode, bei dem in einem ersten Schritt eine Ausnehmung in einer der beiden Hauptflächen einer N-leitenden GaAs-Scheibe ausgebildet wird, in einem zweiten Schritt eine P-leitende GaAs-Schicht auf der mit der Ausnehmung versehenen Hauptfläche zur Bildung eines PN-Überganges durch Flüssigphasenepitaxie abgeschieden wird, in einem dritten Schritt eine parallel zu den Hauptflächen der Scheibe verlaufende Oberfläche hergestellt wird, in der der PN-Übergang endet und in einem vierten Schritt die an die Oberfläche angrenzenden P- und N-Gebiete mit ElektrodeE kontaktiert werden, dadurch gekennzeichnet, daß in einem dem zweiten Schritt unmittelbar vorangehenden Zwischenschicht mit Silizium dotiertes GaAs aus einer Gailiurnschmelze derart epitaktisch niedergeschlagen wird, daß die entstehende Schicht N-leitend ist, daß die P-Leitung gleichfalls durch Siliziumdotierung im GaAs hervorgerufen wird und daß das Verhältnis γ der Öffnungsweite der Ausnehmung zu deren Tiefe und die in "C/min gerechnete Abkühlgeschwindigkeit Vder Ga-Schmelze der Beziehung
γ £ 0,41 · V+ 1,1
genügen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Verhältnis γ größer als 3 gewählt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß man die P-leitende GaAs-Schicht mit einer Stärke zwischen 30 und 150|j.m herstellt.
DE2600319A 1975-01-08 1976-01-07 Verfahren zur Herstellung einer Galliumarsenid-Lumineszenzdiode Expired DE2600319C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP443075A JPS5342679B2 (de) 1975-01-08 1975-01-08

Publications (3)

Publication Number Publication Date
DE2600319A1 DE2600319A1 (de) 1976-07-15
DE2600319B2 true DE2600319B2 (de) 1979-07-19
DE2600319C3 DE2600319C3 (de) 1980-03-27

Family

ID=11584018

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2600319A Expired DE2600319C3 (de) 1975-01-08 1976-01-07 Verfahren zur Herstellung einer Galliumarsenid-Lumineszenzdiode

Country Status (4)

Country Link
US (1) US3998672A (de)
JP (1) JPS5342679B2 (de)
DE (1) DE2600319C3 (de)
NL (1) NL7600114A (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5392252U (de) * 1976-12-27 1978-07-27
JPS547891A (en) * 1977-06-21 1979-01-20 Oki Electric Ind Co Ltd Manufacture for planar semiconductor light emission device
US4210470A (en) * 1979-03-05 1980-07-01 International Business Machines Corporation Epitaxial tunnels from intersecting growth planes
US4178197A (en) * 1979-03-05 1979-12-11 International Business Machines Corporation Formation of epitaxial tunnels utilizing oriented growth techniques
US4427714A (en) * 1981-01-16 1984-01-24 Pa Management Consultants Limited Thin films of compounds and alloy compounds of Group III and Group V elements
US4613387A (en) * 1983-02-28 1986-09-23 Itt Industries Inc. Injection laser manufacture
US5291037A (en) * 1992-03-04 1994-03-01 Eastman Kodak Company Light-emitting device
KR100203376B1 (ko) * 1996-04-12 1999-06-15 박원훈 수평 방향 반도체 피엔 접합 어레이 제조방법
US8101447B2 (en) * 2007-12-20 2012-01-24 Tekcore Co., Ltd. Light emitting diode element and method for fabricating the same
CN105572782A (zh) * 2016-03-11 2016-05-11 京东方科技集团股份有限公司 偏光片、液晶显示装置及偏光片的制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3793712A (en) * 1965-02-26 1974-02-26 Texas Instruments Inc Method of forming circuit components within a substrate
JPS4844830B1 (de) * 1969-08-21 1973-12-27 Tokyo Shibaura Electric Co
US3764409A (en) * 1969-09-29 1973-10-09 Hitachi Ltd Method for fabricating a semiconductor component for a semiconductor circuit
DE2120388A1 (de) * 1970-04-28 1971-12-16 Agency Ind Science Techn Verbindungshalbleitervorrichtung
US3647578A (en) * 1970-04-30 1972-03-07 Gen Electric Selective uniform liquid phase epitaxial growth
US3740276A (en) * 1970-08-24 1973-06-19 Texas Instruments Inc Multi-component semiconductor network and method for making same
JPS502235B1 (de) * 1970-09-07 1975-01-24
IT963303B (it) * 1971-07-29 1974-01-10 Licentia Gmbh Laser a semiconduttore
BE791930A (fr) * 1971-12-02 1973-03-16 Western Electric Co Dispositif electroluminescent et procede pour sa fabrication
JPS4866784A (de) * 1971-12-16 1973-09-12

Also Published As

Publication number Publication date
JPS5342679B2 (de) 1978-11-14
US3998672A (en) 1976-12-21
DE2600319C3 (de) 1980-03-27
JPS5180186A (de) 1976-07-13
DE2600319A1 (de) 1976-07-15
NL7600114A (nl) 1976-07-12

Similar Documents

Publication Publication Date Title
DE69637304T2 (de) Lichtemittierende Halbleitervorrichtung bestehend aus einer III-V Nitridverbindung
DE19615179B4 (de) Verfahren zur Herstellung lichtemittierender Halbleiterbauelemente mit verbesserter Stabilität
DE60014097T2 (de) Nitrid-halbleiterschichtenstruktur und deren anwendung in halbleiterlasern
DE102005006766A1 (de) Niedrig dotierte Schicht für ein nitrid-basiertes Halbleiterbauelement
DE2713298A1 (de) Halbleiterlaser
DE19830838A1 (de) Halbleiter-Lichtemissionseinrichtung
DE112018006528T5 (de) Lichtemittierende halbleitervorrichtung und verfahren zu deren herstellung
DE2600319C3 (de) Verfahren zur Herstellung einer Galliumarsenid-Lumineszenzdiode
DE2735937C2 (de) Flüssigphasenepitaxie-Verfahren zur Herstellung von Halbleiter-Heterostrukturen
DE19932201A1 (de) Photonische Halbleitervorrichtung
DE2927454C3 (de) Epitaxiale Scheibe zur Herstellung von Licht emittierenden Dioden
DE2509585A1 (de) Halbleiterelement und verfahren zu dessen herstellung
DE102017112875A1 (de) Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
DE2702935A1 (de) Licht emittierendes halbleiterelement
DE3104082A1 (de) "lichtemittierende hetero-junction-diode"
EP0002658B1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102018110187A1 (de) Optoelektronischer Halbleiterkörper, Anordnung von einer Vielzahl von optoelektronischen Halbleiterkörpern und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
EP0479307B1 (de) Infrarotes Licht emittierende Diode
DE2507357C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2430379C3 (de) Photoelektronenemissionshalbleitervorrichtung
DE3324220A1 (de) Gallium-phosphid-leuchtdiode
DE102010002972B4 (de) Halbleiterlaserstruktur
DE2843983C2 (de) Verfahren zum Herstellen einer Grünlicht emittierenden GaP-Lumineszenzdiode
DE3527269C2 (de)
DE2627355B2 (de) Lichtemittierende Festkörpervorrichtung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee