TW201711223A - 具有經選擇之熱膨脹及／或表面特性之固態照明裝置及相關方法 - Google Patents

具有經選擇之熱膨脹及／或表面特性之固態照明裝置及相關方法 Download PDF

Info

Publication number
TW201711223A
TW201711223A TW105138756A TW105138756A TW201711223A TW 201711223 A TW201711223 A TW 201711223A TW 105138756 A TW105138756 A TW 105138756A TW 105138756 A TW105138756 A TW 105138756A TW 201711223 A TW201711223 A TW 201711223A
Authority
TW
Taiwan
Prior art keywords
ssl
cte
layer
forming structure
thermal expansion
Prior art date
Application number
TW105138756A
Other languages
English (en)
Other versions
TWI619265B (zh
Inventor
朴智秀
Original Assignee
高睿科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 高睿科技公司 filed Critical 高睿科技公司
Publication of TW201711223A publication Critical patent/TW201711223A/zh
Application granted granted Critical
Publication of TWI619265B publication Critical patent/TWI619265B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)

Abstract

本發明揭示具有經選擇之熱膨脹及/或表面特性的固態照明裝置及相關方法。根據一特定實施例之一方法包含形成具有一形成結構熱膨脹係數(CTE)之一SSL(固態照明)形成結構，將一夾層結構之一第一材料選擇為具有大於基板CTE之一第一材料CTE，及至少部分地基於該夾層結構之一第二材料具有小於該第一材料CTE之一第二材料CTE來選擇該第二材料。該方法可進一步包含藉由將(至少)該第一材料之一第一層沈積於該SSL形成結構上方、將該第二材料之一部分沈積於該第一材料上方，及將該第一材料之一第二層沈積於該第二材料上方來將該夾層結構形成於該SSL形成結構上方。該SSL形成結構支撐一SSL發射體材料，且該方法進一步包含藉助於該第二材料CTE與該第一材料CTE之間的差別，由該第一材料抵消置於該形成結構上之一力。在其他實施例中，該SSL形成結構可具有高達約4.5度之一非零值之一切割角度。

Description

具有經選擇之熱膨脹及/或表面特性之固態照明裝置及相關方法
本發明係關於具有經選擇之熱膨脹特性及/或表面特性之固態照明(「SSL」)裝置及相關方法，包含製造方法。
本申請案主張優先於2009年8月24日提出申請之申請中美國臨時申請案第61/236,300號及2009年11月13日提出申請之申請中美國臨時申請案第61/261,065號，其二者皆以引用的方式併入本文中。就本申請案中之任一材料與前述臨時申請案之揭示內容發生衝突而言，以本申請案之材料為準。
行動電話、個人數位助理(「PDA」)、數位相機、MP3播放器及其他可攜式電子裝置利用SSL裝置(例如LED)用於背景照明。SSL裝置亦用於標誌、戶內照明、戶外照明及其他類型之一般照明。圖1A係具有橫向觸點之一習用SSL裝置10a之一剖視圖。如圖1A中顯示，SSL裝置10a包含承載一LED結構11之一基板20，該LED結構具有定位於N型GaN 15與P型GaN 16之間的一作用區14，例如含有氮化鎵/氮化銦鎵(GaN/InGaN)多量子井(「MQW」)。SSL裝置10a亦包含在P型GaN 16上之一第一觸點17 及在N型GaN 15上之一第二觸點19。第一觸點17通常包含一透明且導電材料(例如，氧化銦錫(「ITO」))以允許光自LED結構11發出。圖1B係另一習用LED裝置10b之一剖視圖，其中第一及第二觸點17及19彼此相對，例如呈一垂直而非橫向組態。在LED裝置10b中，第一觸點17通常包含一反射且導電材料(例如，鋁)以朝向N型GaN 15引導光。
如下文更詳細論述，SSL裝置之各種元件通常具有不同之熱膨脹係數(CTE)。在出現於製造製程及/或使用期間之溫度偏離額定值期間，裝置元件之CTE之差別可導致元件分層。另外，亦如下文更詳細論述，在基板20上磊晶生長SSL裝置之數個元件。相應地期望以改良所得裝置之效能及可靠性之方式控制形成此等元件之材料之生長。
10a‧‧‧SSL裝置
11‧‧‧LED結構
14‧‧‧作用區
15‧‧‧N型GaN
16‧‧‧P型GaN
17‧‧‧第一觸點
19‧‧‧第二觸點
20‧‧‧基板
110‧‧‧SSL裝置
111‧‧‧SSL結構
112‧‧‧導電材料
113‧‧‧接觸材料
114‧‧‧作用區
115‧‧‧第一半導體材料
116‧‧‧第二半導體材料
117‧‧‧第一觸點
119‧‧‧第二觸點
120‧‧‧SSL形成結構
121‧‧‧第一表面
121'‧‧‧第一表面
122‧‧‧第二表面
123‧‧‧階地
124a‧‧‧第一接合層
124b‧‧‧第二接合層
126‧‧‧SSL基板
130‧‧‧支撐部件
131‧‧‧接合區
140‧‧‧夾層結構
141‧‧‧第一材料
142‧‧‧第二材料
150‧‧‧覆蓋層
151‧‧‧波
152‧‧‧緩衝材料
圖1A係根據先前技術之一SSL裝置之一示意性剖視圖；圖1B係根據先前技術之另一SSL裝置之一示意性剖視圖；圖2A係根據本技術之實施例之一SSL裝置之一剖視圖；圖2B係根據本技術之一實施例切割之一SSL基板之一部分之一示意性圖解說明；圖2C係圖解說明根據本技術適合與SSL基板一同使用之切割角度之一範圍之一曲線圖；圖3A係在具有4.5°之一切割角度之一SSL基板上之一覆蓋層中形成之波之一放大圖解說明；圖3B係在具有0.5°之一切割角度之一SSL基板上之一覆蓋層之一放大圖解說明；圖4A係在圖3A中顯示之結構之一進一步放大視圖； 圖4B係在圖3B中顯示之結構之一進一步放大視圖；圖5A係根據本技術用於將一SSL基板接合至一支撐部件之一製程之一示意性圖解說明；圖5B係自圖5A中進行之製程產生之結構之一示意性圖解說明；圖5C至圖5E圖解說明根據本技術用於形成一夾層結構之一製程；圖6A係在圖5E中顯示之夾層結構之元件上之力之一示意性圖解說明；圖6B係具有根據本技術之另一實施例配置之元件之一夾層結構之一示意性圖解說明；及圖7係根據本技術之一實施例組態之一SSL裝置之元件之一示意性圖解說明。
下文闡述具有特定選擇之熱膨脹係數及/或表面特性之SSL裝置之各種實施例及相關方法。如下文中使用，術語「SSL裝置」一般係指具有發光二極體(「LED」)、有機發光二極體(「OLED」)、雷射二極體(「LD」)、聚合物發光二極體(「PLED」)及/或除電燈絲、一電漿或一氣體以外之其他適合照明源之裝置。熟習此項技術者亦將瞭解，本技術可具有額外實施例，且本技術可不藉助下文參照圖2A至圖7所闡述之實施例之數個細節來實行。
圖2A係根據本技術之實施例具有橫向觸點之一SSL裝置110之一示意性剖視圖。如圖2A中顯示，SSL裝置110可包含由一支撐部件130承載之一SSL形成結構120。SSL裝置110可進一步包含 一可選緩衝材料152。SSL形成結構120承載一SSL結構111，該SSL結構包含串聯定位於一第一半導體材料115與一第二半導體材料116之間的一作用區114(例如，一SSL發射體材料)。SSL裝置110亦可包含在第一半導體材料115上之一第一觸點117及在第二半導體材料116上之一第二觸點119，以將電力提供至SSL結構111。在所圖解說明之實施例中，第一及第二觸點117、119相對於彼此橫向配置。在其他實施例中，觸點117、119可相對於彼此垂直配置，或可具有其他適合組態。在此等實施例中之任一者中，SSL裝置110可視需要包含一反射材料(例如一銀膜)、一載體材料(例如一陶瓷基板)、一可選組件(例如一視準儀)及/或用於增強SSL裝置110之效率及/或其他特性(包含但不限於所發射光之品質)之其他適合組件。
在某些實施例中，SSL形成結構120可包含矽(Si)，其至少一部分具有Si(1,1,1)晶體定向。在其他實施例中，形成結構120可包含具有其他晶體定向之矽(例如，Si(1,0,0))、氮化鋁鎵(AlGaN)、GaN、碳化矽(SiC)、藍寶石(Al2O3)、氧化鋅(ZnO2)、前述材料之一組合及/或其他適合材料。在所圖解說明之實施例中，SSL形成結構120具有接近於被切割之可選緩衝材料152之一第一表面121，如下文參照圖2B至圖2C進一步詳細闡述。在其他實施例中，形成結構120之第一表面121可具有在圖2A中未顯示之其他特性，例如開口、通道及/或其他表面特徵。
可選緩衝材料152可促進第一及第二半導體材料115、116及作用區114在SSL形成結構120上之形成。在某些實施例中，可選緩衝材料152可包含氮化鋁(AlN)、AlGaN、氮化鋅(ZnN)、GaN及/或其他適合材料中之至少一者。在其他實施例中，可省略可選緩 衝材料152，且可直接在形成結構120上、或在一中間夾層結構上形成第一半導體材料115，此將在下文中參照圖5D至圖6B更詳細闡述。
第一及第二半導體材料115、116可經組態為作用區114之覆層組件。在某些實施例中，第一半導體材料115可包含N型GaN(例如，摻雜有矽(Si))，且第二半導體材料116可包含P型GaN(例如，摻雜有鎂(Mg))。在其他實施例中，第一半導體材料115可包含P型GaN，且第二半導體材料116可包含N型GaN。在進一步實施例中，第一及第二半導體材料115、116可各自包含砷化鎵(GaAs)、砷化鋁鎵(AlGaAs)、磷砷化鎵(GaAsP)、磷化鎵(III)(GaP)、硒化鋅(ZnSe)、氮化硼(BN)、AlGaN及/或其他適合半導體材料中之至少一者。另外，該P型GaN及/或N型GaN亦可摻雜有矽。
作用區114可包含一單量子井(「SQW」)、多量子井(「MQW」)及/或一塊狀半導體材料。如下文中使用，一「塊狀半導體材料」一般係指具有大於約10奈米且多達約500奈米之一厚度之一單粒半導體材料(例如，InGaN)。在某些實施例中，作用區114可包含一InGaN SQW、GaN/InGaN MQW及/或一InGaN塊狀材料。在其他實施例中，作用區114可包含磷化鋁鎵銦(AlGaInP)、氮化鋁鎵銦(AlGaInN)及/或其他適合材料或組態。
在某些實施例中，第一半導體材料115、作用區114、第二半導體材料116及可選緩衝材料152可藉由金屬有機化學氣相沈積(「MOCVD」)、分子束磊晶(「MBE」)、液相磊晶(「LPE」)及/或氫化氣相磊晶(「HVPE」)而形成於形成結構120上。在其他實施例中，可藉由其他適合之磊晶生長技術來形成前述組件中之至 少一者。如下文更詳細闡釋，隨著總成在磊晶製程之後冷卻，在形成結構120與至少第一半導體材料115之間引起顯著內應力。
在某些實施例中，第一觸點117可包含銅(Cu)、鋁(Al)、銀(Ag)、金(Au)、鉑(Pt)及/或其他適合導電材料。在其他實施例中，第一觸點117可包含ITO、氧化鋅鋁(「AZO」)、摻氟氧化錫(「FTO」)及/或其他適合之透明且導電氧化物(「TCO」)。用於形成第一觸點117之技術可包含MOCVD、MBE、噴霧熱裂解法、脈衝雷射沈積、濺鍍、電鍍及/或其他適合之沈積技術。第二觸點119可在第二半導體材料108與導電材料112之間包含一適合導電材料112及一適合接觸材料113。舉例而言，導電材料112可係一透明導電材料。
圖2B係根據本技術之實施例進行切割之一SSL基板126之一部分的部分示意性放大圖解說明。在一後續製程步驟中，剝落基板126以產生上述SSL形成結構120。SSL基板126具有一第一表面121'及與第一表面121'背對之一第二表面122。使用熟習此項技術者已知之技術以一選定切割角度A切割第一表面121'(且，至少在某些實施例中，第二表面122)。以此方式切割SSL基板126可在第一表面121'處產生一系列階地123，每一階地具有一階地長度L。
圖2C係圖解說明作為切割角度A之一函數之階地長度L之一曲線圖。圖2C圖解說明對於淺的切割角度A，階地長度L相對大，且對於較陡之切割角度A，階地長度L相對短。在特定實施例中，A1與A2之間的切割角度A產生下文進一步闡述之有益效應。在此等實施例之一進一步特定態樣中，切割角度範圍A1之下限係任一非零值，且在另一進一步特定態樣中，具有約0.5°之一值。由角度A2識別之切割角度範圍之上限可具有小於或至少不大於約 4.5°之一值，且在一特定實施例中為約4。之一角度。在再進一步之特定實施例中，A2可具有約2°之一值。
圖3A及圖3B比較在將材料安置於具有不同切割角度之SSL基板上時所獲得之結果。舉例而言，圖3A圖解說明具有安置於第一表面上之一覆蓋層150之一第一SSL基板。在一特定實施例中，第一SSL基板可包含一4英吋矽晶圓，且覆蓋層150可包含具有一單個氮化矽(例如S3N4或SiNx)夾層之2微米n-GaN。第一SSL基板已以4.5°之一角度切割，且在覆蓋層150中產生一系列波151，該等波已出於清晰之目的在圖3A中增強。作為對比，具有0.5°之一切割角度之一第二SSL基板(圖3B中顯示)在同一放大率位準下不產生可見波。
圖4A及圖4B分別係第一SSL基板及第二SSL基板之部分之進一步放大圖解說明。圖4A圖解說明在以4.5°之一角度切割第一SSL基板時在覆蓋層150中產生之波151之一代表性波。圖4B圖解說明安置於第二SSL基板上(以0.5°切割)之覆蓋層150之一相似區，其在相同放大率位準下具有小得多之波或甚至不具有波。相應地，根據本技術之一方法包含選擇一切割角度，該切割角度小於預期在覆蓋層150中產生一臨限位準之波之一角度。在一個實施例中，該臨限位準為零，且在其他實施例中，該臨限位準具有一非零值。
預期藉由以前述範圍內之一值(例如，小於4.5°之一非零值，或介於約0.5°與約2°之間之一值)切割SSL基板126，可增強安置於所得SSL形成結構120上之層的特性。特定而言，預期在SSL形成結構120上生長之晶體結構(諸如AlN及/或GaN)可以一更穩定狀態對準。結果，預期藉由適當之切割度產生之經對準晶體結構可減 少後續形成之層中的缺陷。舉例而言，前述方法可改良在LED裝置之形成期間施加至SSL形成結構120之一或多個GaN層的均勻性及對準。在選定實施例中，在SiNx於一夾層結構中形成期間出現之較高溫度及/或增加之氮對鎵比率可加強形成圖3A及圖4A中顯示之波的階梯聚束效應。選擇不大於4.5°且一般小於4.5。之一非零切割角度可減少或消除此效應。夾層結構中之SiNx的量可確定切割角度。舉例而言，SiNx可經相對厚地分佈以覆蓋具有較低切割角度之SSL形成結構的較多表面區域，及經相對薄地分佈以覆蓋具有較高切割角度之SSL形成結構的較少表面區域。下文參照圖5A至圖5E來闡述夾層形成製程中的進一步步驟。
現參照圖5A，顯示具有一經切割第一表面121'之一SSL基板126定位於一支撐部件130上方。支撐部件130可包含一適合材料，該材料具有經選擇以匹配或至少適合地接近在後續處理步驟期間形成於SSL基板126上之層之熱膨脹係數(CTE)的CTE。SSL基板126可具有與後續形成之層之CTE顯著不同的CTE，例如，在SSL基板126包含矽，且後續層包含GaN時。相應地，支撐部件130之CTE可經選擇以與SSL基板126之CTE相比更接近後續層之CTE，且相對於自SSL基板126獲得之形成結構的厚度，支撐部件130的厚度可足夠大，以控制薄SSL形成結構120的熱膨脹。相應地，在後續形成之層包含GaN時，支撐部件130可包含GaN、鉬，或在特定實施例中包含多晶氮化鋁(pAlN)，預期其以一成本高效方式控制SSL形成結構的熱膨脹，以更好地接近緩衝材料及/或後續形成之半導體材料的熱膨脹。
一第一接合層124a安置於SSL基板126之第二表面122上，且一對應第二接合層124b安置於支撐部件130上。如圖5B中顯示， 使兩個接合層124a、124b彼此接觸以在SSL基板126與支撐部件130之間形成一接合區131。相依於該應用，使用已知剝落製程移除基板126之一部分(以虛線顯示)以使基板126之一薄SSL形成結構120接合至支撐部件130。SSL形成結構120具有一曝露第一表面121。
圖5C圖解說明一可選緩衝材料152在SSL形成結構120之第一表面121上之形成。緩衝材料152可包含生長於SSL形成結構120上之AlN、AlGaN或另一適合材料。如上文論述，在第一表面121處之切割角度可以一更穩定狀態對準緩衝材料152之晶體。
圖5D及圖5E圖解說明由SSL形成結構120承載之一夾層結構140之形成。在一特定實施例中，在緩衝材料152上形成夾層結構140。在省略緩衝材料152之其他實施例中，可直接在SSL形成結構120上形成夾層結構140。夾層結構140包含至少兩種材料，在圖5D中顯示為一第一材料141及一第二材料142。在一代表性實施例中，第一材料141包含GaN，且第二材料142包含氮化矽，但在其他實施例中此等材料可包含其他元素/化合物。第一材料141係生長於SSL形成結構120上方以形成一大致均勻層。第二材料142通常並不形成一均勻連續層，而是在第一材料141上形成不連續、離散及/或間隔開之體積。第二材料142之一個目的係阻塞形成於第一材料141之下伏層中之錯位或其它缺陷傳播至第一材料141之後續生長層或生長於第一材料141之下伏層上之其他材料中。相應地，第一材料141之多個層可以一堆疊方式生長於SSL形成結構120上，每一層具有一依次更大之層厚度及減小之缺陷位準，且每一層以一數量之第二材料142與其鄰近者分離，直至獲得具有一足夠厚度及一可接受地低數目及/或密度之缺陷之一第一 材料層。
在圖5E中，將第一材料141之一第二層安置於第二材料142上及(其中第二材料142不覆蓋下伏第一材料141)下伏第一材料141上。兩個第一材料層141與插入之第二材料142之組合形成一代表性夾層結構140。可重複前述製程以產生第一材料141之額外層，其中每一接續第一材料層通常具有更少缺陷(藉助於下方之第二材料142所提供之阻塞效應)及一依次增加之厚度。
圖6A係圖5E中顯示之夾層結構140之一部分之一放大圖解說明，其中第一及第二材料141、142之特性經選擇以增強所得SSL裝置。在特定實施例中，第一材料141(例如，GaN)具有與SSL形成結構120之CTE顯著不同(例如，更高)之一CTE。相應地，在所得SSL裝置110(圖2A)經受溫度偏離額定值時，SSL裝置110內之各層將膨脹或收縮不同量且引起不同材料之間的分層力。緩衝材料、半導體材料及夾層結構140係在高溫度下形成。因此，當在磊晶或其他高溫製程之後冷卻所得SSL裝置110時，第一材料141將比SSL形成結構120收縮得更多。此引起第一材料141中之張力及SSL形成結構120中之壓縮。藉由將第二材料142之CTE選擇為小於第一材料141之CTE，第二材料142可提供減小第一材料141之各層變形、分層及/或以其他方式經受一損壞或破壞性製程之趨勢之一反作用力。相應地，第一材料141上之力(由箭頭F1指示)可由第二材料142提供之反方向力(由箭頭F2指示)抵消以產生所期望之複合CTE。舉例而言，第二材料142可經選擇以具有小於第一材料141之CTE但仍大於SSL形成結構120之CTE之一CTE。在一特定實例中，在第一材料141包含GaN時第二材料142可包含SiNx。在其他實施例中，此等材料可具有其他組成。在再進一步之實施例 中，第二材料142可經選擇以具有小於第一材料141及SSL形成結構120二者之CTE之一CTE，只要第一材料141與第二材料142之組合或複合CTE尚未低於SSL形成結構120之CTE而導致第一材料141中之壓縮性(而非拉伸性)應力。
用於製造夾層結構140之技術可包含亦減小第一材料141中之應力之其他特徵。舉例而言，(例如)除在第一材料141之各層之間散佈第二材料142外，第一材料141可摻雜有矽及/或另一適合材料。在其他實施例中，第一材料可摻雜有一適合SSL形成結構120之其他成分。
在上文參照圖5D至圖5E闡述之一特定實施例中，將第一材料141直接定位於緩衝材料152上，或若省略緩衝材料152，則直接定位於SSL形成結構120上。在圖6B中顯示之另一實施例中，第二材料142可形成於緩衝材料152上，或若省略緩衝材料152，則直接形成於SSL形成結構120上。在任一實施例中，夾層結構140包含第一材料141之至少兩個層，其中第二材料142安置於該兩個層之間。
在前述實施例中之任一者中，可藉由接近SSL形成結構120定位第二材料142來更有效地減小第一材料141上之力。相應地，將第二材料142直接安置於SSL形成結構120上或直接安置於緩衝材料152上可係有益的。若夾層結構中之第一數量之第二材料142並未直接安置於SSL形成結構120上或未直接安置於緩衝材料152上，則緊密接近於SSL形成結構120及緩衝材料152二者(例如，在緩衝材料152之300nm內)安置第二材料142仍可係有益的。
圖7係在SSL結構111在夾層結構140上形成之後的SSL裝置110之一示意性圖解說明。SSL結構111可包含一第一半導體材料 115(例如，一N型GaN)、一作用區114(例如，包含InGaN)及一第二半導體材料116(例如一P型GaN)。SSL結構111可進一步包含一第一觸點117(例如一P型觸點)。在一特定實施例中，可移除第一觸點117之一部分、第二半導體材料116及作用區114以曝露下方第一半導體材料115之一部分，因此允許如圖2A中所顯示之第二觸點119之形成。在此實施例中，整個結構可經封裝並併入至一終端用戶裝置中，或夾層結構140及其下方之元件可與SSL裝置110之剩餘部分分離，如一分離線118所指示。若在分離線118處分離SSL裝置110，則曝露第一導電材料115之下部表面，從而允許以一垂直而非橫向定向形成第二觸點。在前述實施例中之任一者中，預期選擇夾層結構140之第一及第二材料141、142及/或為SSL基板126及所得形成結構120選擇適當之切割角度可改良所得SSL裝置110之可靠性、效率及/或可生產性。
自前文將瞭解，已出於圖解說明之目的在本文中闡述本技術之具體實施例，但可在不背離本技術之前提下做出各種修改。舉例而言，相依於具體實施方案及/或其他因素，夾層結構可具有與圖示中所顯示之層不同之數目及/或配置。可使用除SiNx以外之材料在夾層結構之GaN(或其他)層上提供反作用力。此等材料包含但不限於二氧化矽、氧化鋁及氧化鎵。在特定實施例之上下文中闡述之本技術之某些態樣可在其他實施例中組合或消除。舉例而言，在某些實施例中可消除緩衝材料152。在某些實施例中，SSL裝置110可包含具有基於CTE特性而選擇之第一及第二材料之一夾層結構，而非亦包含一經切割SSL形成結構。在其他實施例中，SSL裝置可包含一經切割SSL形成結構，而無包含基於CTE特性而選擇之材料之一夾層結構。進一步地，儘管已在彼等實施例 之上下文中闡述與本技術之某些實施例相關之優勢，但其他實施例亦可展示此等優勢，且並非所有實施例均必須展示此等優勢以遵循本發明之範疇。相應地，該揭示內容及相關技術可囊括本文未明確顯示或闡述之其他實施例。
120‧‧‧SSL形成結構
140‧‧‧夾層結構
141‧‧‧第一材料
142‧‧‧第二材料
152‧‧‧緩衝材料

Claims (1)

  1. 一種用於製造一固態照明(SSL)裝置之方法，其包括：形成一SSL形成結構，該SSL形成結構具有一形成結構CTE；將一夾層結構之一第一材料選擇為具有比該形成結構CTE大之一第一材料CTE；至少部分地基於該夾層結構之一第二材料具有比該第一材料CTE小之一第二材料CTE來選擇該第二材料；藉由至少沈積以下各項來將該夾層結構形成於該SSL形成結構上方：將該第一材料之一第一層沈積於該SSL形成結構上方；將該第二材料之一部分沈積於該第一材料上方；及將該第一材料之一第二層沈積於該第二材料上方；藉助於該第二材料CTE與該第一材料CTE之間的差別，由該第一材料抵消置於該形成結構上之一力；及藉助該SSL形成結構來支撐一可活化SSL發射體材料。
TW105138756A 2009-08-24 2010-08-24 具有經選擇之熱膨脹及／或表面特性之固態照明裝置及相關方法 TWI619265B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US23630009P 2009-08-24 2009-08-24
US61/236,300 2009-08-24
US26106509P 2009-11-13 2009-11-13
US61/261,065 2009-11-13
US12/861,706 2010-08-23
US12/861,706 US8436362B2 (en) 2009-08-24 2010-08-23 Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods

Publications (2)

Publication Number Publication Date
TW201711223A true TW201711223A (zh) 2017-03-16
TWI619265B TWI619265B (zh) 2018-03-21

Family

ID=43649898

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105138756A TWI619265B (zh) 2009-08-24 2010-08-24 具有經選擇之熱膨脹及／或表面特性之固態照明裝置及相關方法
TW099128380A TWI584492B (zh) 2009-08-24 2010-08-24 具有經選擇之熱膨脹及／或表面特性之固態照明裝置及相關方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW099128380A TWI584492B (zh) 2009-08-24 2010-08-24 具有經選擇之熱膨脹及／或表面特性之固態照明裝置及相關方法

Country Status (7)

Country Link
US (4) US8436362B2 (zh)
EP (1) EP2471112B1 (zh)
KR (3) KR20160105528A (zh)
CN (1) CN102549779B (zh)
SG (2) SG10201405086RA (zh)
TW (2) TWI619265B (zh)
WO (1) WO2011028546A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771529B (zh) * 2017-12-18 2022-07-21 日商斯坦雷電氣股份有限公司 半導體發光裝置、汎用安裝基板、及使用其之半導體發光裝置之製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI440210B (zh) 2007-01-22 2014-06-01 Cree Inc 使用發光裝置外部互連陣列之照明裝置及其製造方法
US8436362B2 (en) 2009-08-24 2013-05-07 Micron Technology, Inc. Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods
JP2012015304A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
US10290674B2 (en) 2016-04-22 2019-05-14 QROMIS, Inc. Engineered substrate including light emitting diode and power circuitry
US10074567B2 (en) * 2016-10-21 2018-09-11 QROMIS, Inc. Method and system for vertical integration of elemental and compound semiconductors
WO2018098462A1 (en) * 2016-11-28 2018-05-31 Corning Incorporated Light fixture cover and light fixture comprising the same
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
WO2019028314A1 (en) 2017-08-03 2019-02-07 Cree, Inc. HIGH DENSITY PIXELIZED LED CHIPS AND NETWORK DEVICES AND METHODS OF MANUFACTURE
US10734303B2 (en) * 2017-11-06 2020-08-04 QROMIS, Inc. Power and RF devices implemented using an engineered substrate structure
US10529773B2 (en) 2018-02-14 2020-01-07 Cree, Inc. Solid state lighting devices with opposing emission directions
US11145689B2 (en) * 2018-11-29 2021-10-12 Creeled, Inc. Indicia for light emitting diode chips
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
US11817526B2 (en) 2019-10-29 2023-11-14 Creeled, Inc. Texturing for high density pixelated-LED chips and chip array devices
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0220077A (ja) 1988-07-08 1990-01-23 Toshiba Corp 緑色発光ダイオードの製造方法
JP2914246B2 (ja) 1995-10-12 1999-06-28 昭和電工株式会社 エピタキシャルウエハおよび半導体発光素子
US6348096B1 (en) 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
DE10032246A1 (de) * 2000-07-03 2002-01-17 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip auf der Basis von InGaN und Verfahren zu dessen Herstellung
JP2003298109A (ja) 2002-04-02 2003-10-17 Sanyo Electric Co Ltd 半導体素子及びその製造方法
WO2006015185A2 (en) * 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
US8101498B2 (en) * 2005-04-21 2012-01-24 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
EP1755172A1 (en) * 2005-08-17 2007-02-21 Ngk Insulators, Ltd. Semiconductor layered structure and its method of formation, and light emitting device
TWI490918B (zh) 2006-01-20 2015-07-01 Univ California 半極性氮化（鋁，銦，鎵，硼）之改良成長方法
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
RU2326993C2 (ru) * 2006-07-25 2008-06-20 Самсунг Электро-Меканикс Ко., Лтд. Способ выращивания монокристалла нитрида на кремниевой пластине, нитридный полупроводниковый светоизлучающий диод, изготовленный с его использованием, и способ такого изготовления
KR100793443B1 (ko) 2006-09-22 2008-01-11 (주)하이쏠라 질화물계 화합물 반도체용 기판 구조체 및 그 제조방법
JP2008109066A (ja) * 2006-09-29 2008-05-08 Rohm Co Ltd 発光素子
US20080121903A1 (en) * 2006-11-24 2008-05-29 Sony Corporation Method for manufacturing light-emitting diode, light-emitting diode, lightsource cell unit, light-emitting diode backlight, light-emitting diode illuminating device, light-emitting diode display, and electronic apparatus
KR100878418B1 (ko) 2006-11-27 2009-01-13 삼성전기주식회사 수직구조 질화물 반도체 발광 소자 및 제조방법
US20080224268A1 (en) * 2007-03-13 2008-09-18 Covalent Materials Corporation Nitride semiconductor single crystal substrate
JP4907476B2 (ja) 2007-03-13 2012-03-28 コバレントマテリアル株式会社 窒化物半導体単結晶
US7964888B2 (en) * 2007-04-18 2011-06-21 Cree, Inc. Semiconductor light emitting device packages and methods
US7732301B1 (en) * 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090085055A1 (en) * 2007-09-27 2009-04-02 Hui Peng Method for Growing an Epitaxial Layer
US9086213B2 (en) 2007-10-17 2015-07-21 Xicato, Inc. Illumination device with light emitting diodes
JP2009135448A (ja) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び半導体装置の作製方法
CN101471402A (zh) 2007-12-27 2009-07-01 深圳市方大国科光电技术有限公司 利用硅001晶面制备GaN基LED的图形衬底的方法
WO2009097611A1 (en) 2008-02-01 2009-08-06 The Regents Of The University Of California Enhancement of optical polarization of nitride light-emitting diodes by wafer off-axis cut
JP2010040692A (ja) * 2008-08-04 2010-02-18 Furukawa Electric Co Ltd:The 窒化物系半導体素子及びその製造方法
US8436362B2 (en) 2009-08-24 2013-05-07 Micron Technology, Inc. Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771529B (zh) * 2017-12-18 2022-07-21 日商斯坦雷電氣股份有限公司 半導體發光裝置、汎用安裝基板、及使用其之半導體發光裝置之製造方法

Also Published As

Publication number Publication date
WO2011028546A3 (en) 2011-05-12
US20150008441A1 (en) 2015-01-08
WO2011028546A2 (en) 2011-03-10
SG10201405086RA (en) 2014-10-30
US9166107B2 (en) 2015-10-20
TW201123531A (en) 2011-07-01
KR101374951B1 (ko) 2014-03-17
SG178573A1 (en) 2012-03-29
CN102549779A (zh) 2012-07-04
US9806230B2 (en) 2017-10-31
TWI619265B (zh) 2018-03-21
CN102549779B (zh) 2015-07-22
KR20160105528A (ko) 2016-09-06
KR20130096330A (ko) 2013-08-29
US8436362B2 (en) 2013-05-07
US20160049549A1 (en) 2016-02-18
TWI584492B (zh) 2017-05-21
EP2471112A4 (en) 2015-03-04
US20130062615A1 (en) 2013-03-14
KR101652153B1 (ko) 2016-08-29
KR20120045055A (ko) 2012-05-08
US8729563B2 (en) 2014-05-20
EP2471112A2 (en) 2012-07-04
EP2471112B1 (en) 2019-04-10
US20110121310A1 (en) 2011-05-26

Similar Documents

Publication Publication Date Title
TWI619265B (zh) 具有經選擇之熱膨脹及／或表面特性之固態照明裝置及相關方法
KR100706952B1 (ko) 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
CN101171694A (zh) 氮化物半导体元件及其制法
US10483481B2 (en) Solid state optoelectronic device with plated support substrate
US9059377B2 (en) Solid state lighting devices with low contact resistance and methods of manufacturing
US8154038B2 (en) Group-III nitride for reducing stress caused by metal nitride reflector
US8466472B2 (en) Semiconductor device, method of manufacturing the same, and electronic device including the semiconductor device
KR20080076344A (ko) 수직형 발광 다이오드 및 그 제조방법
KR101745996B1 (ko) 발광소자
KR100834698B1 (ko) 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판
JP5207944B2 (ja) 半導体発光素子の製造方法
JP2004193498A (ja) 半導体発光素子及びその製造方法
KR101681573B1 (ko) 발광소자의 제조방법
KR20120044724A (ko) 발광소자 및 그 제조방법
KR20130024482A (ko) 수직형 발광 다이오드용 기판
KR20130068701A (ko) 발광소자 및 이를 포함하는 발광 소자 패키지
KR20080088220A (ko) 수직형 발광 다이오드 제조방법