JP2003298109A - 半導体素子及びその製造方法 - Google Patents
半導体素子及びその製造方法Info
- Publication number
- JP2003298109A JP2003298109A JP2002100466A JP2002100466A JP2003298109A JP 2003298109 A JP2003298109 A JP 2003298109A JP 2002100466 A JP2002100466 A JP 2002100466A JP 2002100466 A JP2002100466 A JP 2002100466A JP 2003298109 A JP2003298109 A JP 2003298109A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- single crystal
- substrate
- semiconductor
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 基板と成長層との特性（格子定数、熱膨張係
数）が異なるケースやサファイア基板のように転位密度
が元々高い基板を使用しなければならないケースであっ
ても、成長層での貫通転位密度の発生を抑制する。 【解決手段】 半導体基板１と、単結晶からなる整合層
２１と絶縁層２２とを積層してなり上記基板１表面上に
部分的に形成された緩衝層２と、該緩衝層２及び上記基
板１表面に形成された単結晶成長層３とを備える。
数）が異なるケースやサファイア基板のように転位密度
が元々高い基板を使用しなければならないケースであっ
ても、成長層での貫通転位密度の発生を抑制する。 【解決手段】 半導体基板１と、単結晶からなる整合層
２１と絶縁層２２とを積層してなり上記基板１表面上に
部分的に形成された緩衝層２と、該緩衝層２及び上記基
板１表面に形成された単結晶成長層３とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子及びそ
の製造法法に関する。
の製造法法に関する。
【０００２】
【従来の技術】現在、窒化物半導体材料からＬＥＤ、レ
ーザ等の短波長発光材料として幅広く採用されている。
ーザ等の短波長発光材料として幅広く採用されている。
【０００３】例えばＧａＮは融点が摂氏１７００度と高
温であることから、それ自身の単結晶基板（バルク基
板）を作成することは現段階では困難なため、窒化物半
導体材料からなる半導体素子を形成する場合、上記材料
と格子定数や熱膨張係数が近似するサファイア（Ａｌ2
Ｏ3）基板等が基板として広く採用されている。
温であることから、それ自身の単結晶基板（バルク基
板）を作成することは現段階では困難なため、窒化物半
導体材料からなる半導体素子を形成する場合、上記材料
と格子定数や熱膨張係数が近似するサファイア（Ａｌ2
Ｏ3）基板等が基板として広く採用されている。
【０００４】しかしながら、例えばサファイア基板と窒
化物半導体との格子定数が近似しているといってもその
格子不整合率は１０％以上ある。このため、サファイア
基板上に成長された窒化物半導体層には貫通転位が発生
して半導体素子の特性を劣化させるという問題があっ
た。
化物半導体との格子定数が近似しているといってもその
格子不整合率は１０％以上ある。このため、サファイア
基板上に成長された窒化物半導体層には貫通転位が発生
して半導体素子の特性を劣化させるという問題があっ
た。
【０００５】この問題を解決する方法としては、例えば
特開平１１-２１４７４４号公報に記載されているよう
に、半導体基板表面に部分的に単結晶成長層が成長しに
くい、または、しない材料（例えば、酸化シリコン（Ｓ
ｉＯ2）、窒化シリコン（Ｓｉ3Ｎ4））からなるマスク
層を設け、このマスク層上での成長層の横方向への成長
を利用して、単結晶成長層への貫通転位の発生を極力抑
制しようとする方法が提案されている。
特開平１１-２１４７４４号公報に記載されているよう
に、半導体基板表面に部分的に単結晶成長層が成長しに
くい、または、しない材料（例えば、酸化シリコン（Ｓ
ｉＯ2）、窒化シリコン（Ｓｉ3Ｎ4））からなるマスク
層を設け、このマスク層上での成長層の横方向への成長
を利用して、単結晶成長層への貫通転位の発生を極力抑
制しようとする方法が提案されている。
【０００６】
【発明が解決しようとする課題】しかし、上記公開公報
に記載された方法では、上記マスク層上での貫通転位の
発生は抑止できるものの、マスク層が形成されていない
半導体基板上表面では横方向成長ではなく縦方向成長と
なるため、単結晶成長層での貫通転位の発生を抑制でき
ない。
に記載された方法では、上記マスク層上での貫通転位の
発生は抑止できるものの、マスク層が形成されていない
半導体基板上表面では横方向成長ではなく縦方向成長と
なるため、単結晶成長層での貫通転位の発生を抑制でき
ない。
【０００７】
【課題を解決するための手段】本発明は上記課題に鑑み
てなされたもので、その第１の特徴は、半導体基板と、
単結晶からなる整合層と絶縁層とを積層してなり上記基
板表面上に部分的に形成された緩衝層と、該緩衝層及び
上記基板表面に形成された単結晶成長層とを備えた半導
体素子に有り、また第２の特徴は、半導体基板を準備す
るステップと、該半導体基板表面に部分的に単結晶から
なる整合層と絶縁層とを積層してなる緩衝層を形成する
ステップと、該緩衝層を埋め込むように上記半導体表面
に単結晶層を成長させるステップとを備えた半導体素子
の製造方法にある。
てなされたもので、その第１の特徴は、半導体基板と、
単結晶からなる整合層と絶縁層とを積層してなり上記基
板表面上に部分的に形成された緩衝層と、該緩衝層及び
上記基板表面に形成された単結晶成長層とを備えた半導
体素子に有り、また第２の特徴は、半導体基板を準備す
るステップと、該半導体基板表面に部分的に単結晶から
なる整合層と絶縁層とを積層してなる緩衝層を形成する
ステップと、該緩衝層を埋め込むように上記半導体表面
に単結晶層を成長させるステップとを備えた半導体素子
の製造方法にある。
【０００８】
【発明の実施の形態】図１は、本発明を適用してなる半
導体発光素子の一例を示す。
導体発光素子の一例を示す。
【０００９】本実施例の半導体発光素子は、例えばサフ
ァイア（Ａｌ2Ｏ3）単結晶からなる半導体基板１の表面
に紙面垂直方向に平行に延在する複数の緩衝層２が形成
されている。この緩衝層２は、例えばＡｌ単結晶又はＡ
ｌＡｓ単結晶からなる整合層２１と該整合層２１上に積
層された例えば酸化シリコン（ＳｉＯ2）又は窒化シリ
コン（Ｓｉ3Ｎ4）からなる絶縁層２２とからなる。
ァイア（Ａｌ2Ｏ3）単結晶からなる半導体基板１の表面
に紙面垂直方向に平行に延在する複数の緩衝層２が形成
されている。この緩衝層２は、例えばＡｌ単結晶又はＡ
ｌＡｓ単結晶からなる整合層２１と該整合層２１上に積
層された例えば酸化シリコン（ＳｉＯ2）又は窒化シリ
コン（Ｓｉ3Ｎ4）からなる絶縁層２２とからなる。
【００１０】上記緩衝層２の形成は、例えばＣＶＤ（化
学的気相成長）法等の周知の単結晶成長法により先ず整
合層２１を半導体基板１全表面に成長させ、その後スパ
ッタリング法等の周知の成膜技術により上記整合層２１
全表面に絶縁層２２を形成する。その後、周知のエッチ
ング技術を利用して整合層２１及び絶縁層２２の一部を
ストライプ状に取り除くことにより行う。
学的気相成長）法等の周知の単結晶成長法により先ず整
合層２１を半導体基板１全表面に成長させ、その後スパ
ッタリング法等の周知の成膜技術により上記整合層２１
全表面に絶縁層２２を形成する。その後、周知のエッチ
ング技術を利用して整合層２１及び絶縁層２２の一部を
ストライプ状に取り除くことにより行う。
【００１１】上記緩衝層２上面及びこの緩衝層２が形成
されていない上記半導体基板１表面には、例えばＮ型Ｇ
ａＮからなるＮ型コンタクト層３、Ｉｎ0.2Ｇａ0.8Ｎか
らなる量子井戸型発光層４、Ｐ型Ｇａ0.82Ａｌ0.18Ｎか
らなるクラッド層５及びＰ型ＧａＮからなるＰ型コンタ
クト層６がその順に積層される。上記各積層層３〜６
は、従来周知の単結晶成長法によりその順に成長させて
形成できる。
されていない上記半導体基板１表面には、例えばＮ型Ｇ
ａＮからなるＮ型コンタクト層３、Ｉｎ0.2Ｇａ0.8Ｎか
らなる量子井戸型発光層４、Ｐ型Ｇａ0.82Ａｌ0.18Ｎか
らなるクラッド層５及びＰ型ＧａＮからなるＰ型コンタ
クト層６がその順に積層される。上記各積層層３〜６
は、従来周知の単結晶成長法によりその順に成長させて
形成できる。
【００１２】尚、整合層２１を構成するＡｌの蒸気温度
は低いためこの点を考慮して、上記コンタクト層３は上
記緩衝層２が埋め込まれるまでは摂氏５００度程度の低
温で成長させることが好ましい。上記緩衝層２が埋め込
まれた後は、成長温度を摂氏１０００度程度に上昇させ
ても既にＮ型コンタクト層３は成長しているため、結晶
性の観点からは上記整合層２１のＡｌが蒸発しても結晶
成長に影響を及ぼすことはない。
は低いためこの点を考慮して、上記コンタクト層３は上
記緩衝層２が埋め込まれるまでは摂氏５００度程度の低
温で成長させることが好ましい。上記緩衝層２が埋め込
まれた後は、成長温度を摂氏１０００度程度に上昇させ
ても既にＮ型コンタクト層３は成長しているため、結晶
性の観点からは上記整合層２１のＡｌが蒸発しても結晶
成長に影響を及ぼすことはない。
【００１３】上記各成長層３〜６は、一旦成長後、Ｎ型
コンタクト層３の一部が露出するようにエッチングさ
れ、露出したＮ型コンタクト層３上面にはＮ型電極７
が、またＰ型コンタクト層６表面にはＰ型電極８が形成
される。
コンタクト層３の一部が露出するようにエッチングさ
れ、露出したＮ型コンタクト層３上面にはＮ型電極７
が、またＰ型コンタクト層６表面にはＰ型電極８が形成
される。
【００１４】次に半導体基板1の影響によるＮ型コンタ
クト層３における貫通転位密度について検討する。
クト層３における貫通転位密度について検討する。
【００１５】本実施例素子において、緩衝層２を特開平
１１-２１４７４４号公報に記載の如く絶縁層２２のみ
で構成した場合、緩衝層２直上ではＮ型コンタクト層３
は横方向成長するため基板1に影響されて発生する貫通
転位は抑制される（実験によれば、１／２０〜１／３３
となる。）。しかし、緩衝層２が形成されていない半導
体基板1表面では縦方向成長が発生するため、この部分
直上に成長したＮ型コンタクト層３における貫通転位発
生は緩和されない。
１１-２１４７４４号公報に記載の如く絶縁層２２のみ
で構成した場合、緩衝層２直上ではＮ型コンタクト層３
は横方向成長するため基板1に影響されて発生する貫通
転位は抑制される（実験によれば、１／２０〜１／３３
となる。）。しかし、緩衝層２が形成されていない半導
体基板1表面では縦方向成長が発生するため、この部分
直上に成長したＮ型コンタクト層３における貫通転位発
生は緩和されない。
【００１６】この結果、上記緩衝層２直上のＮ型コンタ
クト層３の貫通転位密度は、 （基板１の貫通転位密度）×（基板１表面積に対する緩
衝層表面積の割合）×（１／２０〜１／３３） となるが、上記縦方向成長部分のＮ型コンタクト層３に
おける貫通転位密度は略基板１の貫通転位密度と等しい
結果となる。
クト層３の貫通転位密度は、 （基板１の貫通転位密度）×（基板１表面積に対する緩
衝層表面積の割合）×（１／２０〜１／３３） となるが、上記縦方向成長部分のＮ型コンタクト層３に
おける貫通転位密度は略基板１の貫通転位密度と等しい
結果となる。
【００１７】具体的には、例えば基板１の貫通転位密度
を１０10ｃｍ-2とし、基板１表面の２／３が緩衝層２で
覆われているものとすると、緩衝層２直上の貫通転位密
度は、約１０8ｃｍ-2程度と略２桁減少できるが、それ
以外の部分では、１０10ｃｍ- 2のままであるため、Ｎ型
コンタクト層３の平均貫通転位密度は１．７×１０9ｃ
ｍ-2程度となり実質的には１桁も減少しないこととな
る。
を１０10ｃｍ-2とし、基板１表面の２／３が緩衝層２で
覆われているものとすると、緩衝層２直上の貫通転位密
度は、約１０8ｃｍ-2程度と略２桁減少できるが、それ
以外の部分では、１０10ｃｍ- 2のままであるため、Ｎ型
コンタクト層３の平均貫通転位密度は１．７×１０9ｃ
ｍ-2程度となり実質的には１桁も減少しないこととな
る。
【００１８】尚、理論上、基板１の表面積に対する緩衝
層２の表面積割合を大とすればＮ型コンタクト層３の貫
通転位密度は低減できるが、絶縁層２２のみの緩衝層２
割合を大とすればするほど、Ｎ型コンタクト層３の単結
晶成長が困難となる。
層２の表面積割合を大とすればＮ型コンタクト層３の貫
通転位密度は低減できるが、絶縁層２２のみの緩衝層２
割合を大とすればするほど、Ｎ型コンタクト層３の単結
晶成長が困難となる。
【００１９】一方、本実施例の如く緩衝層２に単結晶か
らなる整合層２１を包含させると、緩衝層２が形成され
ていない半導体基板1表面でも、上記整合層２１を種結
晶としてその側面より横方向成長が発生する。
らなる整合層２１を包含させると、緩衝層２が形成され
ていない半導体基板1表面でも、上記整合層２１を種結
晶としてその側面より横方向成長が発生する。
【００２０】このため、上記緩衝層２が形成されていな
い基板１表面の露出部分直上に成長したＮ型コンタクト
層３の貫通転位密度は、 （基板１の貫通転位密度）×（基板１表面の露出表面積
の割合）×（１／２０〜１／３３） となり、また上記緩衝層２直上のＮ型コンタクト層３の
貫通転位密度は、その１／２０〜１／３３となる。
い基板１表面の露出部分直上に成長したＮ型コンタクト
層３の貫通転位密度は、 （基板１の貫通転位密度）×（基板１表面の露出表面積
の割合）×（１／２０〜１／３３） となり、また上記緩衝層２直上のＮ型コンタクト層３の
貫通転位密度は、その１／２０〜１／３３となる。
【００２１】具体的には、例えば基板１の貫通転位密度
を１０10ｃｍ-2とし、基板１表面の２／３が緩衝層２で
覆われているものとすると、上記緩衝層２が形成されて
いない基板１表面の露出部分直上に成長したＮ型コンタ
クト層３の貫通転位密度は、約１０8ｃｍ-2程度と略２
桁減少でき、更に上記緩衝層２直上のＮ型コンタクト層
３の貫通転位密度は、その１／２０〜１／３３、即ち
３．３×１０6ｃｍ-2となり、Ｎ型コンタクト層３の平
均貫通転位密度は１．７×１０7ｃｍ-2程度となり実質
的に３桁程度も減少することとなる。
を１０10ｃｍ-2とし、基板１表面の２／３が緩衝層２で
覆われているものとすると、上記緩衝層２が形成されて
いない基板１表面の露出部分直上に成長したＮ型コンタ
クト層３の貫通転位密度は、約１０8ｃｍ-2程度と略２
桁減少でき、更に上記緩衝層２直上のＮ型コンタクト層
３の貫通転位密度は、その１／２０〜１／３３、即ち
３．３×１０6ｃｍ-2となり、Ｎ型コンタクト層３の平
均貫通転位密度は１．７×１０7ｃｍ-2程度となり実質
的に３桁程度も減少することとなる。
【００２２】このように本実施例の如く、整合層２１と
絶縁層２２とからなる緩衝層２を利用することにより、
基板１上に単結晶成長されたＮ型コンタクト層３の貫通
転位密度を大幅に低減できるので、Ｎ型コンタクト層３
上に成長された発光層４、クラッド層５等の結晶性も改
善され、その結果発光効率、ＶＦ等を改善することがで
きる。
絶縁層２２とからなる緩衝層２を利用することにより、
基板１上に単結晶成長されたＮ型コンタクト層３の貫通
転位密度を大幅に低減できるので、Ｎ型コンタクト層３
上に成長された発光層４、クラッド層５等の結晶性も改
善され、その結果発光効率、ＶＦ等を改善することがで
きる。
【００２３】尚、本実施例では、基板１としてサファイ
ア単結晶基板を用い、その直上に成長されたＮ型コンタ
クト層３をＮ−ＧａＮ単結晶で構成した場合について説
明したが、シリコン単結晶基板上に３−５族化合物半導
体単結晶層を成長させるように基板と成長層との特性
（格子定数、熱膨張係数）が異なるケース、サファイア
基板のように転位密度が元々高い基板を使用しなければ
ならないケースに適用できる。
ア単結晶基板を用い、その直上に成長されたＮ型コンタ
クト層３をＮ−ＧａＮ単結晶で構成した場合について説
明したが、シリコン単結晶基板上に３−５族化合物半導
体単結晶層を成長させるように基板と成長層との特性
（格子定数、熱膨張係数）が異なるケース、サファイア
基板のように転位密度が元々高い基板を使用しなければ
ならないケースに適用できる。
【００２４】また、本実施例では、整合層２１をＡｌ単
結晶又はＡｌＡｓ単結晶で構成したが、これはＮ型コン
タクト層３を構成するＧａＮ単結晶等の３−５族化合物
半導体単結晶との格子整合率等の整合性が良好なためで
あり、本発明はこれに限定されるものではなく、基板１
直上に成長させる単結晶に応じて整合性を考慮して適宜
選択することができる。
結晶又はＡｌＡｓ単結晶で構成したが、これはＮ型コン
タクト層３を構成するＧａＮ単結晶等の３−５族化合物
半導体単結晶との格子整合率等の整合性が良好なためで
あり、本発明はこれに限定されるものではなく、基板１
直上に成長させる単結晶に応じて整合性を考慮して適宜
選択することができる。
【００２５】また、本実施例では、絶縁層２２材料とし
て酸化シリコン（ＳｉＯ2）又は窒化シリコン（Ｓｉ3Ｎ
4）を用いたが、本発明はこれに限定されるものではな
く、基板１直上に成長する層が横方向成長するように、
単結晶成長しない、又はしにくい材料で構成すれば良
い。
て酸化シリコン（ＳｉＯ2）又は窒化シリコン（Ｓｉ3Ｎ
4）を用いたが、本発明はこれに限定されるものではな
く、基板１直上に成長する層が横方向成長するように、
単結晶成長しない、又はしにくい材料で構成すれば良
い。
【００２６】図２は本発明の第２の実施例を示し、上記
Ｎ型コンタクト層３中に酸化シリコン（ＳｉＯ2）又は
窒化シリコン（Ｓｉ3Ｎ4）からなるマスク層９を部分的
に配したことを特徴とする。
Ｎ型コンタクト層３中に酸化シリコン（ＳｉＯ2）又は
窒化シリコン（Ｓｉ3Ｎ4）からなるマスク層９を部分的
に配したことを特徴とする。
【００２７】この第２の実施例は、上記Ｎ型コンタクト
層３を上記緩衝層２が埋め込まれる程度まで成長させ
て、その成長層表面にスパッタリング、エッチング技術
を利用して例えば紙面垂直方向に延在するストライプ状
のマスク層９を形成後、再度Ｎ型コンタクト層３を成長
させ、その後第１に実施例と同様に発光層４、クラッド
層５、Ｐ型コンタクト層６を成長させると共にＮ型電極
７及びＰ型電極８を形成する。
層３を上記緩衝層２が埋め込まれる程度まで成長させ
て、その成長層表面にスパッタリング、エッチング技術
を利用して例えば紙面垂直方向に延在するストライプ状
のマスク層９を形成後、再度Ｎ型コンタクト層３を成長
させ、その後第１に実施例と同様に発光層４、クラッド
層５、Ｐ型コンタクト層６を成長させると共にＮ型電極
７及びＰ型電極８を形成する。
【００２８】斯かる構成によれば、マスク層９上に成長
するコンタクト層３はマスク層９表面での横方向成長に
より貫通転位密度を更に低減することができる。
するコンタクト層３はマスク層９表面での横方向成長に
より貫通転位密度を更に低減することができる。
【００２９】上記マスク層９は、上記緩衝層２が形成さ
れていない基板１表面の露出部上方に形成することが好
ましいく、これによりマスク層９上部に成長するコンタ
クト層３の貫通転位密度は緩衝層２表面に成長したコン
タクト層３の貫通転位密度と略等しくなるため、最終的
には発光層４が形成されるコンタクト層３表面近傍の貫
通転位密度は均一に低くでき、発光層４等の結晶性をよ
り良く、かつ均一に成長させることができる。
れていない基板１表面の露出部上方に形成することが好
ましいく、これによりマスク層９上部に成長するコンタ
クト層３の貫通転位密度は緩衝層２表面に成長したコン
タクト層３の貫通転位密度と略等しくなるため、最終的
には発光層４が形成されるコンタクト層３表面近傍の貫
通転位密度は均一に低くでき、発光層４等の結晶性をよ
り良く、かつ均一に成長させることができる。
【００３０】
【発明の効果】本発明によれば、基板と成長層との特性
（格子定数、熱膨張係数）が異なるケースやサファイア
基板のように転位密度が元々高い基板を使用しなければ
ならないケースであっても、成長層での貫通転位密度の
発生を抑制することができる。
（格子定数、熱膨張係数）が異なるケースやサファイア
基板のように転位密度が元々高い基板を使用しなければ
ならないケースであっても、成長層での貫通転位密度の
発生を抑制することができる。
【図１】本発明の第１の実施例を示す断面図である。
【図２】本発明の第２の実施例を示す断面図である。
１ 半導体基板
２ 緩衝層
３ Ｎ型コンタクト層
９ マスク層
２１ 整合層
２２ 絶縁層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 高須 広海
鳥取県鳥取市南吉方３丁目201番地 鳥取
三洋電機株式会社内
Ｆターム(参考） 5F041 AA40 CA05 CA34 CA40 CA46
CA64 CA74
Claims (9)
- 【請求項１】 半導体基板と、単結晶からなる整合層と
絶縁層とを積層してなり上記基板表面上に部分的に形成
された緩衝層と、該緩衝層及び上記基板表面に形成され
た単結晶成長層とを備えたことを特徴とする半導体素
子。 - 【請求項２】 請求項１の上記絶縁層は、その表面に上
記単結晶成長層が成長しない、もしくは成長しにくい性
質の材料からなることを特徴とする半導体素子。 - 【請求項３】 請求項１又は２の上記絶縁層は、酸化シ
リコン又は窒化シリコンからなることを特徴とする半導
体素子。 - 【請求項４】 請求項１〜３の上記半導体基板と上記単
結晶成長層は格子定数が異なることを特徴とする半導体
素子。 - 【請求項５】 請求項１〜４の上記整合層はＡｌ又はＡ
ｌＡｓ単結晶からなることを特徴とする半導体素子。 - 【請求項６】 請求項１〜５の上記緩衝層は複数の平行
に延在するストライプ状に形成されていることを特徴と
する半導体素子。 - 【請求項７】 請求項１〜５の上記単結晶成長層内に上
記単結晶成長層が成長しない、もしくは成長しにくい性
質の材料からなるマスク層を配したことを特徴とする半
導体素子。 - 【請求項８】 請求項７の上記マスク層は、上記緩衝層
が形成されていない上記半導体基板表面と対向する位置
に配されることを特徴とする半導体素子。 - 【請求項９】 半導体基板を準備するステップと、該半
導体基板表面に部分的に単結晶からなる整合層と絶縁層
とを積層してなる緩衝層を形成するステップと、該緩衝
層を埋め込むように上記半導体表面に単結晶層を成長さ
せるステップとを備えたことを特徴とする半導体素子の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002100466A JP2003298109A (ja) | 2002-04-02 | 2002-04-02 | 半導体素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002100466A JP2003298109A (ja) | 2002-04-02 | 2002-04-02 | 半導体素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003298109A true JP2003298109A (ja) | 2003-10-17 |
Family
ID=29388404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002100466A Pending JP2003298109A (ja) | 2002-04-02 | 2002-04-02 | 半導体素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003298109A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008172040A (ja) * | 2007-01-12 | 2008-07-24 | Sony Corp | 半導体発光素子、半導体発光素子の製造方法、バックライト、ディスプレイおよび電子機器 |
| WO2011028546A2 (en) | 2009-08-24 | 2011-03-10 | Ji-Soo Park | Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods |
-
2002
- 2002-04-02 JP JP2002100466A patent/JP2003298109A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008172040A (ja) * | 2007-01-12 | 2008-07-24 | Sony Corp | 半導体発光素子、半導体発光素子の製造方法、バックライト、ディスプレイおよび電子機器 |
| WO2011028546A2 (en) | 2009-08-24 | 2011-03-10 | Ji-Soo Park | Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods |
| WO2011028546A3 (en) * | 2009-08-24 | 2011-05-12 | Micron Technology, Inc. | Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods |
| US8436362B2 (en) | 2009-08-24 | 2013-05-07 | Micron Technology, Inc. | Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods |
| KR101374951B1 (ko) | 2009-08-24 | 2014-03-17 | 마이크론 테크놀로지, 인크 | 선택된 열팽창 및/또는 표면 특성들을 갖는 고체조명장치, 및 관련 방법 |
| US8729563B2 (en) | 2009-08-24 | 2014-05-20 | Micron Technology, Inc. | Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods |
| US9166107B2 (en) | 2009-08-24 | 2015-10-20 | Micron Technology, Inc. | Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods |
| US9806230B2 (en) | 2009-08-24 | 2017-10-31 | QROMIS, Inc. | Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods |
| TWI619265B (zh) * | 2009-08-24 | 2018-03-21 | 美商克若密斯公司 | 具有經選擇之熱膨脹及／或表面特性之固態照明裝置及相關方法 |
| EP2471112B1 (en) * | 2009-08-24 | 2019-04-10 | Qromis, Inc. | Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3587081B2 (ja) | Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子 | |
| KR100499658B1 (ko) | Ｉｉｉ족 질화물계 화합물 반도체의 제조 방법 및ｉｉｉ족 질화물계 화합물 반도체 소자 | |
| TW501289B (en) | Manufacture method of III nitride compound semiconductor and III nitride compound semiconductor element | |
| US9324908B2 (en) | Nitride semiconductor light-emitting element | |
| KR100531733B1 (ko) | Ⅲ족 질화물계 화합물 반도체의 제조방법 및 ⅲ족 질화물계 화합물 반도체 소자 | |
| JP3876518B2 (ja) | 窒化物半導体基板の製造方法および窒化物半導体基板 | |
| KR100500863B1 (ko) | Ｉｉｉ족 질화물계 화합물 반도체의 제조 방법 및ｉｉｉ족 질화물계 화합물 반도체 소자 | |
| TWI425558B (zh) | 形成電路結構的方法 | |
| TW443018B (en) | Nitride semiconductor device and manufacturing method thereof | |
| JP4055304B2 (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
| JP2008205514A (ja) | Ｉｉｉ−ｖ族窒化物半導体素子 | |
| JPH11135832A (ja) | 窒化ガリウム系化合物半導体及びその製造方法 | |
| WO2011087127A1 (ja) | ＧａＮ系半導体発光素子およびその製造方法 | |
| JP2010278313A (ja) | 窒化物半導体ウェハ、窒化物半導体素子および窒化物半導体素子の製造方法 | |
| JPH11145514A (ja) | 窒化ガリウム系半導体素子およびその製造方法 | |
| JP4406999B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 | |
| JP3841537B2 (ja) | 窒化ガリウム系化合物半導体及びその製造方法 | |
| JP4530234B2 (ja) | 半導体発光素子 | |
| JP2010272593A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| CN109192829A (zh) | 一种氮化镓基发光二极管外延片及其生长方法 | |
| JP6124740B2 (ja) | 窒化物半導体発光素子の製造方法、窒化物半導体発光素子および窒化物半導体発光素子用下地基板 | |
| JP4055303B2 (ja) | 窒化ガリウム系化合物半導体及び半導体素子 | |
| JP2003298109A (ja) | 半導体素子及びその製造方法 | |
| TWI545798B (zh) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| JP4140595B2 (ja) | 窒化ガリウム系化合物半導体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050401 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060822 |