CN102549779B - 具有经选择的热膨胀及/或表面特性的固态照明装置及相关联方法 - Google Patents

具有经选择的热膨胀及/或表面特性的固态照明装置及相关联方法 Download PDF

Info

Publication number
CN102549779B
CN102549779B CN201080043169.5A CN201080043169A CN102549779B CN 102549779 B CN102549779 B CN 102549779B CN 201080043169 A CN201080043169 A CN 201080043169A CN 102549779 B CN102549779 B CN 102549779B
Authority
CN
China
Prior art keywords
ssl
sandwich
silicon
substrate
inclination angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080043169.5A
Other languages
English (en)
Other versions
CN102549779A (zh
Inventor
朴智秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keruomisi Co
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102549779A publication Critical patent/CN102549779A/zh
Application granted granted Critical
Publication of CN102549779B publication Critical patent/CN102549779B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

本发明揭示具有经选择的热膨胀及/或表面特性的固态照明装置及相关联方法。根据特定实施例的方法包含：形成具有形成结构热膨胀系数CTE的SSL(固态照明)形成结构，将夹层结构的第一材料选择为具有大于衬底CTE的第一材料CTE，及至少部分地基于所述夹层结构的第二材料具有小于所述第一材料CTE的第二材料CTE来选择所述第二材料。所述方法可进一步包含通过将(至少)所述第一材料的第一层安置于所述SSL形成结构上方、将所述第二材料的一部分安置于所述第一材料上方及将所述第一材料的第二层安置于所述第二材料上方来在所述SSL形成结构上方形成所述夹层结构。所述SSL形成结构支撑SSL发射体材料，且所述方法进一步包含借助于所述第二材料CTE与所述第一材料CTE之间的差别抵消由所述第一材料置于所述形成结构上的力。在其它实施例中，所述SSL形成结构可具有高达约4.5度的非零值的切偏角度。

Description

具有经选择的热膨胀及/或表面特性的固态照明装置及相关联方法
技术领域
本发明涉及具有经选择的热膨胀特性及/或表面特性的固态照明(“SSL”)装置及相关联方法，包含制造方法。
背景技术
移动电话、个人数字助理(“PDA”)、数码相机、MP3播放器及其它便携式电子装置利用SSL装置(例如LED)用于背景照射。SSL装置还用于标志、户内照明、户外照明及其它类型的一般照射。图1A是具有横向触点的常规SSL装置10a的横截面图。如图1A中展示，SSL装置10a包含承载LED结构11的衬底20，所述LED结构具有位于N型GaN15与P型GaN16之间的作用区14，例如含有氮化镓/氮化铟镓(GaN/InGaN)多量子阱(“MQW”)。SSL装置10a还包含P型GaN16上的第一触点17及N型GaN15上的第二触点19。第一触点17通常包含透明且导电材料(例如，氧化铟锡(“ITO”))以允许光从LED结构11发出。图1B是另一常规LED装置10b的横截面图，其中第一及第二触点17及19彼此相对，例如呈垂直而非横向配置。在LED装置10b中，第一触点17通常包含反射且导电材料(例如，铝)以朝向N型GaN15引导光。
如下文更详细论述，SSL装置的各种元件通常具有不同的热膨胀系数(CTE)。在出现于制造过程中及/或使用期间的温度偏移期间，装置元件的CTE的差别可导致元件分层。另外，还如下文更详细论述，在衬底20上外延生长SSL装置的数个元件。相应地期望以改善所得装置的性能及可靠性的方式控制形成这些元件的材料的生长。
发明内容
附图说明
图1A是根据现有技术的SSL装置的示意性横截面图。
图1B是根据现有技术的另一SSL装置的示意性横截面图。
图2A是根据本技术的实施例的SSL装置的横截面图。
图2B是根据本技术的实施例切偏的SSL衬底的一部分的示意性图解说明。
图2C是图解说明根据本技术适合与SSL衬底一同使用的切偏角度范围的曲线图。
图3A是在具有4.5°的切偏角度的SSL衬底上的覆盖层中形成的波的放大图解说明。
图3B是具有0.5°的切偏角度的SSL衬底上的覆盖层的放大图解说明。
图4A是图3A中展示的结构的进一步放大视图。
图4B是图3B中展示的结构的进一步放大视图。
图5A是根据本技术用于将SSL衬底接合到支撑部件的过程的示意性图解说明。
图5B是从图5A中进行的过程产生的结构的示意性图解说明。
图5C到5E图解说明根据本技术用于形成夹层结构的过程。
图6A是图5E中展示的夹层结构的元件上的力的示意性图解说明。
图6B是具有根据本技术的另一实施例布置的元件的夹层结构的示意性图解说明。
图7是根据本技术的实施例配置的SSL装置的元件的示意性图解说明。
具体实施方式
下文描述具有特定选择的热膨胀系数及/或表面特性的SSL装置的各种实施例及相关联方法。如下文中使用，术语“SSL装置”一般是指具有发光二极管(“LED”)、有机发光二极管(“OLED”)、激光二极管(“LD”)、聚合物发光二极管(“PLED”)及/或除电灯丝、等离子或气体以外的其它合适照射源的装置。所属领域的技术人员还将了解，本技术可具有额外实施例，且可不借助下文参照图2A到7所描述的实施例的数个细节来实践本技术。
图2A是根据本技术的实施例具有横向触点的SSL装置110的示意性横截面图。如图2A中展示，SSL装置110可包含由支撑部件130承载的SSL形成结构120。SSL装置110可进一步包含任选缓冲材料152。SSL形成结构120承载SSL结构111，所述SSL结构包含串联定位于第一半导体材料115与第二半导体材料116之间的作用区114(例如，SSL发射体材料)。SSL装置110还可包含第一半导体材料115上的第一触点117及第二半导体材料116上的第二触点119，以将电力提供到SSL结构111。在所图解说明的实施例中，第一及第二触点117、119相对于彼此横向布置。在其它实施例中，触点117、119可相对于彼此垂直布置，或可具有其它合适配置。在这些实施例中的任一者中，SSL装置110可任选地包含反射材料(例如银膜)、载体材料(例如陶瓷衬底)、任选组件(例如准直仪)及/或用于增强SSL装置110的效率及/或其它特性(包含但不限于所发射光的质量)的其它合适组件。
在某些实施例中，SSL形成结构120可包含硅(Si)，其至少一部分具有Si(1，1，1)晶体定向。在其它实施例中，形成结构120可包含具有其它晶体定向的硅(例如，Si(1，0，0))、氮化铝镓(AlGaN)、GaN、碳化硅(SiC)、蓝宝石(Al2O3)、氧化锌(ZnO2)、前述材料的组合及/或其它合适材料。在所图解说明的实施例中，SSL形成结构120具有接近于被切偏的任选缓冲材料152的第一表面121，如稍后参照图2B到2C进一步详细描述。在其它实施例中，形成结构120的第一表面121可具有图2A中未展示的其它特性，例如开口、通道及/或其它表面特征。
任选缓冲材料152可促进第一及第二半导体材料115、116及作用区114在SSL形成结构120上的形成。在某些实施例中，任选缓冲材料152可包含氮化铝(AlN)、AlGaN、氮化锌(ZnN)、GaN及/或其它合适材料中的至少一者。在其它实施例中，可省略任选缓冲材料152，且可直接在形成结构120上或在中间夹层结构上形成第一半导体材料115，此稍后将参照图5D到6B更详细描述。
第一及第二半导体材料115、116可配置为用于作用区114的包覆层组件。在某些实施例中，第一半导体材料115可包含N型GaN(例如，掺杂有硅(Si))，且第二半导体材料116可包含P型GaN(例如，掺杂有镁(Mg))。在其它实施例中，第一半导体材料115可包含P型GaN，且第二半导体材料116可包含N型GaN。在进一步实施例中，第一及第二半导体材料115、116可各自包含砷化镓(GaAs)、砷化铝镓(AlGaAs)、磷砷化镓(GaAsP)、磷化镓(III)(GaP)、硒化锌(ZnSe)、氮化硼(BN)、AlGaN及/或其它合适半导体材料中的至少一者。另外，P型GaN及/或N型GaN也可掺杂有硅。
作用区114可包含单量子阱(“SQW”)、多量子阱(“MQW”)及/或块状半导体材料。如下文中使用，“块状半导体材料”一般是指具有大于约10纳米且高达约500纳米的厚度的单粒半导体材料(例如，InGaN)。在某些实施例中，作用区114可包含InGaN SQW、GaN/InGaN MQW及/或InGaN块状材料。在其它实施例中，作用区114可包含磷化铝镓銦(AlGaInP)、氮化铝镓铟(AlGaInN)及/或其它合适材料或配置。
在某些实施例中，第一半导体材料115、作用区114、第二半导体材料116及任选缓冲材料152可通过金属有机化学气相沉积(“MOCVD”)、分子束外延(“MBE”)、液相外延(“LPE”)及/或氢化物气相外延(“HVPE”)形成于形成结构120上。在其它实施例中，可通过其它合适的外延生长技术形成前述组件中的至少一者。如下文更详细解释，随组合件在外延过程之后冷却，在形成结构120与至少第一半导体材料115之间引起显著内部应力。
在某些实施例中，第一触点117可包含铜(Cu)、铝(Al)、银(Ag)、金(Au)、铂(Pt)及/或其它合适导电材料。在其它实施例中，第一触点117可包含ITO、氧化锌铝(“AZO”)、掺氟氧化锡(“FTO”)及/或其它合适的透明且导电氧化物(“TCO”)。用于形成第一触点117的技术可包含MOCVD、MBE、喷雾热解、脉冲激光沉积、溅镀、电镀及/或其它合适的沉积技术。第二触点119可在第二半导体材料108与导电材料112之间包含合适的导电材料112及合适的接触材料113。举例来说，导电材料112可为透明导电材料。
图2B是根据本技术的实施例切偏的SSL衬底126的一部分的部分示意性放大图解说明。在随后的过程步骤中剥落衬底126以产生上述SSL形成结构120。SSL衬底126具有第一表面121及与第一表面121背对的第二表面122。使用所属领域的技术人员已知的技术以选定切偏角度A切偏第一表面121(且，至少在一些实施例中，第二表面122)。以此方式切偏SSL衬底126可在第一表面121处产生一系列阶地123，每一阶地具有阶地长度L。
图2C是图解说明作为切偏角度A的函数的阶地长度L的曲线图。图2C图解说明对于浅的切偏角度A，阶地长度L相对大，且对于较陡的切偏角度A，阶地长度L相对短。在特定实施例中，A1与A2之间的切偏角度A产生下文进一步描述的有益效果。在这些实施例的进一步特定方面中，切偏角度范围A1的下限为任一非零值，且在另一进一步特定方面中，具有约0.5°的值。由角度A2识别的切偏角度范围的上限可具有小于或至少不大于约4.5°的值，且在特定实施例中为约4°的角度。在再进一步的特定实施例中，A2可具有约2°的值。
图3A及3B比较在将材料安置于具有不同切偏角度的SSL衬底上时所获得的结果。举例来说，图3A图解说明具有安置于第一表面上的覆盖层150的第一SSL衬底。在特定实施例中，第一SSL衬底可包含4英寸硅晶片，且覆盖层150可包含具有单个氮化硅(例如S3N4或SiNx)夹层的2微米n-GaN。第一SSL衬底已以4.5°的角度切偏，且在覆盖层150中产生一系列波151，所述波已出于清晰的目的在图3A中增强。比较来说，具有0.5°的切偏角度的第二SSL衬底(图3B中展示)在相同放大水平下不产生可见波。
图4A及4B分别是第一SSL衬底及第二SSL衬底的部分的进一步放大图解说明。图4A图解说明在以4.5°的角度切偏第一SSL衬底时在覆盖层150中产生的波151中的代表性波。图4B图解说明安置于第二SSL衬底上(以0.5°切偏)的覆盖层150的相似区，其在相同放大水平下具有小得多的波或甚至不具有波。相应地，根据本技术的方法包含选择切偏角度，所述切偏角度小于预期在覆盖层150中产生阈值水平的波的角度。在一个实施例中，阈值水平为零，且在其它实施例中，阈值水平具有非零值。
预期通过以前述范围内的值(例如，小于4.5°的非零值，或介于约0.5°与约2°之间的值)切偏SSL衬底126，可增强安置于所得SSL形成结构120上的层的特性。特定来说，预期在SSL形成结构120上生长的晶体结构(例如AlN及/或GaN)可以更稳定状态对准。因此，预期通过适当的切偏度数产生的经对准晶体结构可减少随后形成的层中的缺陷。举例来说，前述方法可改善在LED装置的形成期间施加到SSL形成结构120的一个或一个以上GaN层的均匀性及对准。在选定实施例中，在SiNx在夹层结构中形成期间存在的较高温度及/或增加的氮对镓比率可加强形成图3A及4A中展示的波的阶梯束效果。选择不大于4.5°且一般小于4.5°的非零切偏角度可减少或消除此效果。夹层结构中的SiNx的量可确定切偏角度。举例来说，SiNx可经相对厚地分布以覆盖具有较低切偏角度的SSL形成结构的较多表面区域，及经相对薄地分布以覆盖具有较高切偏角度的SSL形成结构的较少表面区域。下文参照图5A到5E描述夹层形成过程中的进一步步骤。
现参照图5A，展示具有经切偏第一表面121′的SSL衬底126位于支撑部件130上方。支撑部件130可包含合适的材料，所述材料具有经选择以匹配或至少合适地接近在随后的处理步骤期间形成于SSL衬底126上的层的热膨胀系数(CTE)的CTE。SSL衬底126可具有与随后形成的层的CTE显著不同的CTE，例如，在SSL衬底126包含硅，且随后的层包含GaN时。相应地，支撑部件130的CTE可经选择以与SSL衬底126的CTE相比更接近随后层的CTE，且支撑部件130的厚度可相对于从SSL衬底126获得的形成结构的厚度足够大，以控制薄SSL形成结构126的热膨胀。相应地，在随后形成的层包含GaN时，支撑部件130可包含GaN、钼，或在特定实施例中包含多晶氮化铝(pAlN)，预期其以成本高效方式控制SSL形成结构的热膨胀以更好地接近缓冲材料及/或随后形成的半导体材料的热膨胀。
第一接合层124a安置于SSL衬底126的第二表面122上，且对应第二接合层124b安置于支撑部件130上。如图5B中展示，使两个接合层124a、124b彼此接触以在SSL衬底126与支撑部件130之间形成接合区131。依据应用，使用已知剥落过程移除衬底126的一部分(以虚线展示)以使衬底126的薄SSL形成结构120接合到支撑衬底130。SSL形成结构120具有暴露第一表面121。
图5C图解说明任选缓冲材料152在SSL形成结构120的第一表面121上的形成。缓冲材料152可包含生长于SSL形成结构120上的AlN、AlGaN或另一适合材料。如上文论述，在第一表面121处的切偏角度可以更稳定状态对准缓冲材料152的晶体。
图5D及5E图解说明由SSL形成结构120承载的夹层结构140的形成。在特定实施例中，在缓冲材料152上形成夹层结构140。在省略缓冲材料152的其它实施例中，可直接在SSL形成结构120上形成夹层结构140。夹层结构140包含至少两种材料，在图5D中展示为第一材料141及第二材料142。在代表性实施例中，第一材料141包含GaN，且第二材料142包含氮化硅，但在其它实施例中这些材料可包含其它元素/化合物。第一材料141生长于SSL形成结构120上方以形成大体均匀层。第二材料142通常并不形成均匀连续层，而是在第一材料141上形成不连续、离散及/或间隔开的体积。第二材料142的一个目的是阻挡形成于第一材料141的下伏层中的错位或其它缺陷传播到第一材料141的随后生长层或生长于第一材料141的下伏层上的其它材料中。相应地，第一材料141的多个层可以堆叠方式生长于SSL形成结构120上，每一层具有依次更大的层厚度及减小的缺陷水平，且每一层通过一定数量的第二材料142与其邻近者分离，直到获得具有足够厚度及可接受低数目及/或密度的缺陷的第一材料层。
在图5E中，将第一材料141的第二层安置于第二材料142上及(其中第二材料142不覆盖下伏第一材料141)下伏第一材料141上。两个第一材料层141与间置的第二材料142的组合形成代表性夹层结构140。可重复前述过程以产生第一材料141的额外层，其中每一接续第一材料层通常具有更少缺陷(借助于下方的第二材料142所提供的阻挡效果)及依次增加的厚度。
图6A是图5E中展示的夹层结构140的一部分的放大图解说明，其中第一及第二材料141、142的特性经选择以增强所得SSL装置。在特定实施例中，第一材料141(例如，GaN)具有与SSL形成结构120的CTE显著不同(例如，更高)的CTE。相应地，在所得SSL装置110(图2A)经受温度偏移时，SSL装置110内的各层将膨胀或收缩不同量且引起不同材料之间的分层力。缓冲材料、半导体材料及夹层结构140在高温度下形成。因此，当在外延或其它高温过程之后冷却所得SSL装置110时，第一材料141将比SSL形成结构120收缩得更多。此引起第一材料141中的拉伸及SSL形成结构120中的压缩。通过将第二材料142的CTE选择为小于第一材料141的CTE，第二材料142可提供减小第一材料141的层变形、分层及/或以其它方式经受损坏或破坏性过程的趋势的反作用力。相应地，第一材料141上的力(由箭头F1指示)可由第二材料142提供的反方向力(由箭头F2指示)抵消以产生所要的复合CTE。举例来说，第二材料142可经选择以具有小于第一材料141的CTE但仍大于SSL形成结构120的CTE的CTE。在特定实例中，在第一材料141包含GaN时第二材料142可包含SiNx。在其它实施例中，这些材料可具有其它组成。在再进一步的实施例中，第二材料142可经选择以具有小于第一材料141及SSL形成结构120两者的CTE的CTE，只要第一材料141与第二材料142的组合或复合CTE不远低于SSL形成结构120的CTE而导致第一材料141中的压缩(而非拉伸)应力即可。
用于制造夹层结构140的技术可包含还减小第一材料141中的应力的其它特征。举例来说，(例如)除在第一材料141的层之间散布第二材料142外，第一材料141可掺杂有硅及/或另一合适材料。在其它实施例中，第一材料可掺杂有合适SSL形成结构120的其它成分。
在上文参照图5D到5E描述的特定实施例中，将第一材料141直接定位于缓冲材料152上，或如果省略缓冲材料152，那么直接定位于SSL形成结构120上。在图6B中展示的另一实施例中，第二材料142可形成于缓冲材料152上，或如果省略缓冲材料152，那么直接形成于SSL形成结构120上。在任一实施例中，夹层结构140包含第一材料141的至少两个层，其中第二材料142安置于所述两个层之间。
在前述实施例中的任一者中，可通过接近SSL形成结构120定位第二材料142来更有效地减小第一材料141上的力。相应地，将第二材料142直接安置于SSL形成结构120上或直接安置于缓冲材料152上可为有益的。如果夹层结构中的第一数量的第二材料142并未直接安置于SSL形成结构120上或未直接安置于缓冲材料152上，那么紧密接近于SSL形成结构120及缓冲材料152两者(例如，在缓冲材料152的300nm内)安置第二材料142仍可为有益的。
图7是在SSL结构111在夹层结构140上形成之后的SSL装置110的示意性图解说明。SSL结构111可包含第一半导体材料115(例如，N型GaN)、作用区114(例如，包含InGaN)及第二半导体材料116(例如P型GaN)。SSL结构111可进一步包含第一触点117(例如P型触点)。在特定实施例中，可移除第一触点117的一部分、第二半导体材料116及作用区114以暴露下方第一半导体材料115的一部分，因此允许第二触点119的形成，如图2A中展示。在此实施例中，整个结构可经封装并并入到最终用户装置中，或夹层结构140及其下方的元件可与SSL装置110的剩余部分分离，如分离线118所指示。如果在分离线118处分离SSL装置110，那么暴露第一导电材料115的下部表面，从而允许以垂直而非横向定向形成第二触点。在前述实施例中的任一者中，预期选择夹层结构140的第一及第二材料141、142及/或为SSL衬底126及所得形成结构120选择适当的切偏角度可改善所得SSL装置110的可靠性、效率及/或可生产性。
从前文将了解，已出于图解说明的目的在本文中描述本技术的具体实施例，但可在不背离本技术的前提下做出各种修改。举例来说，依据具体实施方案及/或其它因素，夹层结构可具有与图示中所展示的层不同的数目及/或布置。可使用除SiNx以外的材料在夹层结构的GaN(或其它)层上提供反作用力。此些材料包含但不限于二氧化硅、氧化铝及氧化镓。在特定实施例的上下文中描述的本技术的某些方面可在其它实施例中组合或消除。举例来说，在一些实施例中可消除缓冲材料152。在一些实施例中，SSL装置110可包含具有基于CTE特性而选择的第一及第二材料的夹层结构，而不还包含经切偏SSL形成结构。在其它实施例中，SSL装置可包含经切偏SSL形成结构，而无包含基于CTE特性而选择的材料的夹层结构。进一步地，尽管已在那些实施例的上下文中描述与本技术的某些实施例相关联的优点，但其它实施例也可展现此些优点，且并非所有实施例均必须展现此些优点以遵循本发明的范围。相应地，本发明及相关联技术可涵盖本文未明确展示或描述的其它实施例。

Claims (25)

1.一种用于制造固态照明SSL装置的方法，其包括：
形成SSL形成结构，所述SSL形成结构具有形成结构CTE；
将夹层结构的第一材料选择为具有比所述形成结构CTE大的第一材料CTE；
至少部分地基于所述夹层结构的第二材料具有小于所述第一材料CTE的第二材料CTE来选择所述第二材料；
通过安置至少以下各项来在所述SSL形成结构上方形成所述夹层结构：
将所述第一材料的第一层安置于所述SSL形成结构上方；
将所述第二材料的一部分安置于所述第一材料上方；及
将所述第一材料的第二层安置于所述第二材料上方；
借助于所述第二材料CTE与所述第一材料CTE之间的差别，抵消由所述第一材料置于所述形成结构上的力；及
用所述SSL形成结构支撑可活化SSL发射体材料。
2.根据权利要求1所述的方法，其中所述SSL形成结构包含硅，且其中所述方法进一步包括将所述硅安置于多晶氮化铝支撑部件上。
3.根据权利要求1所述的方法，其进一步包括将缓冲材料安置于所述SSL形成结构上方，且其中形成所述夹层结构包含将所述夹层结构形成于所述缓冲材料上方。
4.根据权利要求3所述的方法，其中安置所述第二材料的所述部分包含将所述第二材料安置于所述缓冲材料的300nm内。
5.根据权利要求1所述的方法，其中安置于第一材料的所述第一与第二层之间的第二材料的所述部分包含所述第二材料的间隔开体积，其中在所述第一材料的所述两个层中的至少一者中的所述第一材料在所述第二材料的所述间隔开体积之间延伸。
6.根据权利要求1所述的方法，其中选择所述第一材料包括将所述第一材料选择为包含氮化镓，且其中选择所述第二材料包括将所述第二材料选择为包含氮化硅。
7.根据权利要求1所述的方法，其中所述第二材料包含成分元素，且其中所述方法进一步包括用所述成分元素掺杂所述第一材料。
8.根据权利要求7所述的方法，其中所述第一材料包含氮化镓且所述第二材料包含氮化硅，且其中掺杂包含用硅掺杂所述氮化镓。
9.根据权利要求1所述的方法，其中抵消力包含抵消在冷却所述SSL形成结构及所述夹层结构时由所述第一材料置于所述SSL形成结构上的拉伸应力。
10.根据权利要求1所述的方法，其中第二材料的所述部分为所述第二材料的两个部分中的第二者，且其中所述方法进一步包括在安置所述第一材料的所述层之前将所述第二材料的第一部分安置于所述SSL形成结构上方。
11.根据权利要求1所述的方法，其中抵消力包含减小趋于使所述第一材料与所述SSL形成结构分层的力。
12.根据权利要求1所述的方法，其中所述SSL形成结构包含硅，且其中所述方法进一步包括将所述SSL形成结构接合到支撑部件，所述SSL形成结构具有大于0°且小于4.5°的切偏角度。
13.根据权利要求12所述的方法，其中所述SSL形成结构具有0.5°到2°范围内的切偏角度。
14.根据权利要求1所述的方法，其进一步包括：
将所述SSL形成结构与所述可活化SSL发射体材料分离；及
封装所述SSL发射体材料。
15.一种用于制造固态照明SSL装置的方法，其包括：
将硅SSL衬底接合到多晶氮化铝支撑部件，所述SSL衬底具有SSL形成结构，所述SSL形成结构具有形成结构热膨胀系数CTE及具有大于0°且小于4.5°的切偏角度；
将氮化铝缓冲材料接合到所述SSL衬底的所述SSL形成结构；
将夹层结构的第一材料选择为包含氮化镓，且具有大于所述形成结构CTE的第一材料CTE；
至少部分地基于所述夹层结构的第二材料具有小于所述第一材料CTE的第二材料CTE来将所述第二材料选择为包含氮化硅；
通过以下各项形成所述夹层结构：
将所述第二材料的第一部分安置于所述缓冲材料上；
将所述第一材料的第一层安置于所述第二材料的所述第一部分上；
将所述第二材料的第二部分安置于所述第一材料的所述第一层上；及
将所述第一材料的第二层安置于所述第二材料的所述第二部分上；
借助于所述第二材料CTE与所述第一材料CTE之间的差别，抵消在所述SSL形成结构与所述夹层结构冷却时由所述第一材料置于所述SSL形成结构上的应变；及
用所述SSL形成结构承载可活化SSL发射体材料，所述发射体材料包含镓化合物。
16.根据权利要求15所述的方法，其中所述氮化硅的所述第一及第二部分中的每一者包含氮化硅的间隔开体积，其中邻近层中的氮化镓在氮化硅的所述间隔开体积之间延伸。
17.根据权利要求16所述的方法，其进一步包括用硅掺杂所述氮化镓。
18.根据权利要求15所述的方法，其进一步包括：
与所述SSL发射体材料接触地安置P型材料；
与所述SSL发射体材料接触地安置N型材料；
将所述SSL形成结构与所述可活化SSL发射体材料分离；及
将所述SSL发射体材料与所述P型材料及所述N型材料一起封装。
19.根据权利要求15所述的方法，其中所述SSL形成结构具有0.5°到2°范围内的切偏角度。
20.一种用于制造固态照明SSL装置的方法，其包括：
将硅SSL衬底接合到支撑部件，所述SSL衬底具有有高达4.5°的非零值的切偏角度；
用所述SSL衬底的SSL形成结构承载SSL结构，所述SSL结构包含P型区、N型区及所述P型区与所述N型区之间的作用区；
将夹层结构的第一材料选择为具有比所述SSL形成结构的形成结构CTE大的第一材料CTE；
至少部分地基于所述夹层结构的第二材料具有小于所述第一材料CTE的第二材料CTE来选择所述第二材料；
通过安置至少以下各项来在所述SSL形成结构上方形成所述夹层结构：
将所述第一材料的第一层安置于所述SSL形成结构上方；
将所述第二材料的一部分安置于所述第一材料上方；及
将所述第一材料的第二层安置于所述第二材料上方；及
借助于所述第二材料CTE与所述第一材料CTE之间的差别，抵消由所述第一材料置于所述SSL形成结构上的力。
21.根据权利要求20所述的方法，其中接合所述硅SSL衬底包含接合具有有从0.5°到2°的值的切偏角度的所述硅SSL衬底。
22.根据权利要求20所述的方法，其进一步包括将所述切偏角度选择为低于预期在上覆材料中产生阈值水平的波的角度。
23.根据权利要求22所述的方法，其中选择所述切偏角度包含将所述切偏角度选择为低于预期在氮化铝的上覆层中产生阈值水平的波的角度。
24.一种用于制造固态照明SSL装置的方法，其包括：
将硅SSL衬底接合到多晶氮化铝支撑部件，所述SSL衬底具有有从0.5°到2°的值的切偏角度；
在所述SSL衬底的SSL形成结构上形成氮化铝缓冲材料；
在所述缓冲材料上形成氮化镓/氮化硅夹层结构；及
将SSL结构安置于所述夹层结构上，所述SSL结构包含含氮化镓的作用区、P型氮化镓区及N型氮化镓区；
至少部分地基于所述氮化硅具有小于所述氮化镓的CTE的CTE来选择所述夹层结构的所述氮化硅材料；
通过安置至少以下各项来在所述SSL形成结构上方形成所述夹层结构：
在所述SSL形成结构上方安置所述氮化镓的第一层；
在所述氮化镓上方安置所述氮化硅的一部分；及
在所述氮化硅上方安置所述氮化镓的第二层；及
借助于所述氮化硅CTE与所述氮化镓CTE之间的差别，抵消由所述氮化镓置于所述SSL形成结构上的力。
25.根据权利要求24所述的方法，其进一步包括将所述切偏角度选择为低于预期在所述缓冲材料及所述夹层结构中的至少一者中产生阈值水平的波的角度。
CN201080043169.5A 2009-08-24 2010-08-24 具有经选择的热膨胀及/或表面特性的固态照明装置及相关联方法 Active CN102549779B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US23630009P 2009-08-24 2009-08-24
US61/236,300 2009-08-24
US26106509P 2009-11-13 2009-11-13
US61/261,065 2009-11-13
US12/861,706 2010-08-23
US12/861,706 US8436362B2 (en) 2009-08-24 2010-08-23 Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods
PCT/US2010/046535 WO2011028546A2 (en) 2009-08-24 2010-08-24 Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods

Publications (2)

Publication Number Publication Date
CN102549779A CN102549779A (zh) 2012-07-04
CN102549779B true CN102549779B (zh) 2015-07-22

Family

ID=43649898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080043169.5A Active CN102549779B (zh) 2009-08-24 2010-08-24 具有经选择的热膨胀及/或表面特性的固态照明装置及相关联方法

Country Status (7)

Country Link
US (4) US8436362B2 (zh)
EP (1) EP2471112B1 (zh)
KR (3) KR101652153B1 (zh)
CN (1) CN102549779B (zh)
SG (2) SG178573A1 (zh)
TW (2) TWI584492B (zh)
WO (1) WO2011028546A2 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI440210B (zh) 2007-01-22 2014-06-01 Cree Inc 使用發光裝置外部互連陣列之照明裝置及其製造方法
US8436362B2 (en) 2009-08-24 2013-05-07 Micron Technology, Inc. Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods
JP2012015304A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
US10290674B2 (en) 2016-04-22 2019-05-14 QROMIS, Inc. Engineered substrate including light emitting diode and power circuitry
US10074567B2 (en) * 2016-10-21 2018-09-11 QROMIS, Inc. Method and system for vertical integration of elemental and compound semiconductors
CN110023080A (zh) * 2016-11-28 2019-07-16 康宁股份有限公司 灯具覆盖和包含此类覆盖的灯具
WO2019028314A1 (en) 2017-08-03 2019-02-07 Cree, Inc. HIGH DENSITY PIXELIZED LED CHIPS AND NETWORK DEVICES AND METHODS OF MANUFACTURE
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
US10734303B2 (en) * 2017-11-06 2020-08-04 QROMIS, Inc. Power and RF devices implemented using an engineered substrate structure
JP7064325B2 (ja) * 2017-12-18 2022-05-10 スタンレー電気株式会社 半導体発光装置、および、それを用いた半導体発光装置の製造方法
US10529773B2 (en) 2018-02-14 2020-01-07 Cree, Inc. Solid state lighting devices with opposing emission directions
US11145689B2 (en) * 2018-11-29 2021-10-12 Creeled, Inc. Indicia for light emitting diode chips
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
WO2021087109A1 (en) 2019-10-29 2021-05-06 Cree, Inc. Texturing for high density pixelated-led chips
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0220077A (ja) 1988-07-08 1990-01-23 Toshiba Corp 緑色発光ダイオードの製造方法
JP2914246B2 (ja) 1995-10-12 1999-06-28 昭和電工株式会社 エピタキシャルウエハおよび半導体発光素子
US6348096B1 (en) 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
DE10032246A1 (de) 2000-07-03 2002-01-17 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip auf der Basis von InGaN und Verfahren zu dessen Herstellung
JP2003298109A (ja) 2002-04-02 2003-10-17 Sanyo Electric Co Ltd 半導体素子及びその製造方法
WO2006015185A2 (en) 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
US7846759B2 (en) 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
US10374120B2 (en) 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
TW200707799A (en) 2005-04-21 2007-02-16 Aonex Technologies Inc Bonded intermediate substrate and method of making same
EP1755172A1 (en) 2005-08-17 2007-02-21 Ngk Insulators, Ltd. Semiconductor layered structure and its method of formation, and light emitting device
TWI490918B (zh) 2006-01-20 2015-07-01 Univ California 半極性氮化（鋁，銦，鎵，硼）之改良成長方法
US20070243703A1 (en) 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
RU2326993C2 (ru) * 2006-07-25 2008-06-20 Самсунг Электро-Меканикс Ко., Лтд. Способ выращивания монокристалла нитрида на кремниевой пластине, нитридный полупроводниковый светоизлучающий диод, изготовленный с его использованием, и способ такого изготовления
KR100793443B1 (ko) 2006-09-22 2008-01-11 (주)하이쏠라 질화물계 화합물 반도체용 기판 구조체 및 그 제조방법
JP2008109066A (ja) * 2006-09-29 2008-05-08 Rohm Co Ltd 発光素子
US20080121903A1 (en) * 2006-11-24 2008-05-29 Sony Corporation Method for manufacturing light-emitting diode, light-emitting diode, lightsource cell unit, light-emitting diode backlight, light-emitting diode illuminating device, light-emitting diode display, and electronic apparatus
KR100878418B1 (ko) 2006-11-27 2009-01-13 삼성전기주식회사 수직구조 질화물 반도체 발광 소자 및 제조방법
JP4907476B2 (ja) 2007-03-13 2012-03-28 コバレントマテリアル株式会社 窒化物半導体単結晶
US20080224268A1 (en) 2007-03-13 2008-09-18 Covalent Materials Corporation Nitride semiconductor single crystal substrate
US7964888B2 (en) * 2007-04-18 2011-06-21 Cree, Inc. Semiconductor light emitting device packages and methods
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090085055A1 (en) 2007-09-27 2009-04-02 Hui Peng Method for Growing an Epitaxial Layer
US9086213B2 (en) 2007-10-17 2015-07-21 Xicato, Inc. Illumination device with light emitting diodes
JP2009135448A (ja) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び半導体装置の作製方法
CN101471402A (zh) 2007-12-27 2009-07-01 深圳市方大国科光电技术有限公司 利用硅001晶面制备GaN基LED的图形衬底的方法
KR20100107054A (ko) 2008-02-01 2010-10-04 더 리전츠 오브 더 유니버시티 오브 캘리포니아 웨이퍼 비축 절단에 의한 질화물 발광 다이오드들의 광학 편광의 강화
JP2010040692A (ja) * 2008-08-04 2010-02-18 Furukawa Electric Co Ltd:The 窒化物系半導体素子及びその製造方法
US8436362B2 (en) 2009-08-24 2013-05-07 Micron Technology, Inc. Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods

Also Published As

Publication number Publication date
US9806230B2 (en) 2017-10-31
KR20130096330A (ko) 2013-08-29
US8436362B2 (en) 2013-05-07
EP2471112A2 (en) 2012-07-04
US20110121310A1 (en) 2011-05-26
US8729563B2 (en) 2014-05-20
EP2471112B1 (en) 2019-04-10
WO2011028546A2 (en) 2011-03-10
TW201123531A (en) 2011-07-01
CN102549779A (zh) 2012-07-04
TWI619265B (zh) 2018-03-21
KR20160105528A (ko) 2016-09-06
KR101374951B1 (ko) 2014-03-17
SG178573A1 (en) 2012-03-29
TW201711223A (zh) 2017-03-16
US9166107B2 (en) 2015-10-20
US20150008441A1 (en) 2015-01-08
SG10201405086RA (en) 2014-10-30
US20130062615A1 (en) 2013-03-14
TWI584492B (zh) 2017-05-21
KR20120045055A (ko) 2012-05-08
US20160049549A1 (en) 2016-02-18
WO2011028546A3 (en) 2011-05-12
EP2471112A4 (en) 2015-03-04
KR101652153B1 (ko) 2016-08-29

Similar Documents

Publication Publication Date Title
CN102549779B (zh) 具有经选择的热膨胀及/或表面特性的固态照明装置及相关联方法
JP5229566B2 (ja) 窒化物半導体発光素子
US8847252B2 (en) III-nitride light emitting device with double heterostructure light emitting region
US7910154B2 (en) Nitride-based light emitting devices and methods of manufacturing the same
CN101160669B (zh) 氮化物发光器件的反向极化发光区域
US20140191192A1 (en) Semiconductor light-emitting device
CN101180743A (zh) 氮化物半导体发光元件
JP2007157853A (ja) 半導体発光素子およびその製造方法
JP2010205988A (ja) 窒化物半導体素子及びその製造方法
WO2010103752A1 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
US20140103359A1 (en) Semiconductor light-emitting device and method for manufacturing same
US7759146B2 (en) Method of making high efficiency UV VLED on metal substrate
JP2009289983A (ja) 窒化物半導体発光ダイオード
KR20080076344A (ko) 수직형 발광 다이오드 및 그 제조방법
KR101681573B1 (ko) 발광소자의 제조방법
KR101199796B1 (ko) 질화물계 반도체 발광소자 및 그의 제조 방법
TW202406170A (zh) 發光元件及其製造方法
KR20090115830A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR20160144520A (ko) 반도체 발광소자 및 그 제조방법
JP2005294876A (ja) 窒化ガリウム系化合物半導体発光素子
JP2005094043A (ja) 窒化ガリウム系化合物半導体発光素子
JP2009010429A (ja) 窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160629

Address after: American California

Patentee after: High Rui Technology Co

Address before: Idaho

Patentee before: Micron Technology, Inc.

CP01 Change in the name or title of a patent holder

Address after: American California

Patentee after: Keruomisi company

Address before: American California

Patentee before: High Rui Technology Co

CP01 Change in the name or title of a patent holder