WO2010103752A1 - 発光ダイオード、発光ダイオードランプ及び照明装置 - Google Patents

発光ダイオード、発光ダイオードランプ及び照明装置 Download PDF

Info

Publication number
WO2010103752A1
WO2010103752A1 PCT/JP2010/001476 JP2010001476W WO2010103752A1 WO 2010103752 A1 WO2010103752 A1 WO 2010103752A1 JP 2010001476 W JP2010001476 W JP 2010001476W WO 2010103752 A1 WO2010103752 A1 WO 2010103752A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
emitting diode
layer
light
diode according
Prior art date
Application number
PCT/JP2010/001476
Other languages
English (en)
French (fr)
Inventor
瀬尾則善
松村篤
竹内良一
Original Assignee
昭和電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 昭和電工株式会社 filed Critical 昭和電工株式会社
Priority to EP10750511.7A priority Critical patent/EP2408027B1/en
Priority to CN201080019118.9A priority patent/CN102414847B/zh
Priority to US13/255,209 priority patent/US8901584B2/en
Priority to KR1020117022869A priority patent/KR101419105B1/ko
Publication of WO2010103752A1 publication Critical patent/WO2010103752A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V7/00—Reflectors for light sources
    • F21V7/0083—Array of reflectors for a cluster of light sources, e.g. arrangement of multiple light sources in one plane
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V7/00—Reflectors for light sources
    • F21V7/04—Optical design
    • F21V7/09—Optical design with a combination of different curvatures
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2105/00—Planar light sources
    • F21Y2105/10—Planar light sources comprising a two-dimensional array of point-like light-generating elements
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Definitions

  • the present invention relates to a light emitting diode, a light emitting diode lamp, and a lighting device, and more particularly, to a high-power red light emitting diode, a light emitting diode lamp and a lighting device using the same.
  • This application claims priority based on Japanese Patent Application No. 2009-056780 filed in Japan on March 10, 2009, and Japanese Patent Application No. 2009-089300 filed on April 1, 2009 in Japan. , The contents of which are incorporated herein.
  • a compound semiconductor LED provided with a light emitting layer made of aluminum phosphide, gallium, indium (composition formula (Al X Ga 1-X ) Y In 1-YP ; 0 ⁇ X ⁇ 1, 0 ⁇ Y ⁇ 1)
  • the wavelength of the light emitting layer having the composition of Ga 0.5 In 0.5 P is the longest, and the peak wavelength obtained in this light emitting layer is around 650 nm. For this reason, in the region having a wavelength longer than 655 nm, it has been difficult to put the compound semiconductor LED into practical use and to increase the brightness.
  • a light emitting unit including a light emitting layer made of (Al X Ga 1-X ) Y In 1-YP (0 ⁇ X ⁇ 1, 0 ⁇ Y ⁇ 1) generally emits light emitted from the light emitting layer.
  • a gallium arsenide (GaAs) single crystal substrate that is optically opaque and not mechanically strong. Therefore, research has been conducted for the purpose of obtaining a brighter visible LED and for the purpose of further improving the mechanical strength of the element. That is, after removing an opaque substrate material such as GaAs, a so-called junction type LED in which a support layer made of a transparent material that can transmit light emission and has higher mechanical strength than a conventional material is joined again.
  • Patent Document 4 The technology to constitute is disclosed (for example, refer to Patent Document 4).
  • a light-emitting layer having a strain has been studied.
  • a light-emitting diode a light-emitting layer having a strain has not been put into practical use (for example, Patent Document 5). reference).
  • the lighting method it has been studied to reduce the power consumption by using a high-speed pulse method, and a light-emitting diode with a high response speed is required.
  • Recent research has confirmed that plant growth lighting can be energy-saving by turning off the light during the photosynthesis reaction time after irradiation.
  • the response speed of the light emitting diode is 1000 ns or less, preferably 100 ns or less.
  • the light emitting layer composed of (Al X Ga 1-X ) Y In 1-YP (0 ⁇ X ⁇ 1, 0 ⁇ Y ⁇ 1) having high luminous efficiency, it matches the lattice constant of the GaAs substrate used for epitaxial growth.
  • the composition of the light emitting layer having the longest wavelength (small band gap) is Ga 0.5 In 0.5 P.
  • the emission wavelength of this light emitting layer is 650 nm, and a longer wavelength of 650 nm or more cannot be achieved.
  • a technique for increasing the output has not been established.
  • the emission intensity at 700 nm has an emission spectrum of less than 10% with respect to the intensity of the peak emission wavelength.
  • the present invention has been made in view of the above circumstances, and provides a light-emitting diode having an emission wavelength of 655 nm or more, excellent monochromaticity, high output, and / or high efficiency, and high response speed. For the purpose. It is another object of the present invention to provide a light-emitting diode lamp suitable for plant growing lighting and a lighting device equipped with the light-emitting diode lamp.
  • the strain adjusting layer is transparent with respect to an emission wavelength and has a lattice constant smaller than lattice constants of the strained light emitting layer and the barrier layer.
  • the above-mentioned item 1 is characterized in that the composition formula of the strained light emitting layer is Ga Y In 1-YP (where Y is a numerical value satisfying 0.39 ⁇ Y ⁇ 0.45).
  • the light emitting diode as described.
  • the composition formula of the barrier layer is (Al X Ga 1-X ) Y In 1-YP (where X and Y are 0.3 ⁇ X ⁇ 0.7 and 0.48 ⁇ , respectively) 5.
  • the light emitting unit has a cladding layer on one or both of the upper surface and the lower surface of the strained light emitting layer, and the composition formula of the cladding layer is (Al X Ga 1-X ) Y In 1-YP (here Wherein X and Y are numerical values satisfying 0.5 ⁇ X ⁇ 1 and 0.48 ⁇ Y ⁇ 0.52, respectively.
  • the composition formula of the strain adjustment layer is (Al X Ga 1-X ) Y In 1-YP (where X and Y are 0 ⁇ X ⁇ 1 and 0.6 ⁇ Y ⁇ 1 respectively)
  • the composition formula of the strain adjusting layer is Al X Ga 1-X As 1-Y P Y (where X and Y satisfy 0 ⁇ X ⁇ 1 and 0.6 ⁇ Y ⁇ 1 respectively) 7.
  • first and second electrodes provided on the light extraction surface side of the compound semiconductor layer; 15.
  • the first and second electrodes are ohmic electrodes.
  • the light extraction surface includes a rough surface.
  • a light-emitting diode lamp comprising the light-emitting diode according to any one of the preceding items 1 to 21.
  • An illuminating device comprising the light-emitting diode lamp according to item 22 or 23.
  • the light-emitting diode according to the present invention has a composition formula of (Al X Ga 1-X ) Y In 1-Y P (where X and Y are 0 ⁇ X ⁇ 0.1 and 0.39 ⁇ Y ⁇ 0, respectively). And a compound semiconductor layer including a light emitting portion having a strained light emitting layer.
  • AlGaInP as the material of the strained light emitting layer, the light emission efficiency and response speed from the light emitting part can be improved.
  • a light emitting diode having an emission wavelength of 655 nm or more can be obtained.
  • a strain adjusting layer is provided on the light emitting portion. Since this strain adjustment layer is transparent to the emission wavelength, it can be a high-power and / or high-efficiency light-emitting diode without absorbing light emitted from the light-emitting portion. Further, since the strain adjustment layer has a lattice constant smaller than that of the GaAs substrate, the occurrence of warpage of the semiconductor compound layer can be suppressed. Thereby, since the variation in the strain amount of the strained light emitting layer is reduced, a light emitting diode excellent in monochromaticity can be obtained.
  • the present invention it is possible to provide a light emitting diode having an emission wavelength of 655 nm or more, excellent monochromaticity, high output, and / or high efficiency, and high response speed.
  • a high-power light-emitting diode having a light emission efficiency of about 4 times or more as compared with a conventional AlGaAs-based light-emitting diode.
  • the light-emitting diode lamp of the present invention includes the light-emitting diode having an emission wavelength of 655 nm or more, excellent monochromaticity, high output and / or high efficiency, and high response speed. Therefore, it is possible to provide a light emitting diode lamp suitable for lighting for plant growth and a lighting device including the light emitting diode lamp.
  • FIG. 2 is a schematic cross-sectional view taken along line A-A ′ shown in FIG. 1 of a light-emitting diode lamp using a light-emitting diode according to an embodiment of the present invention. It is a top view of the light emitting diode which is one Embodiment of this invention.
  • FIG. 4 is a schematic cross-sectional view of the light emitting diode according to the embodiment of the present invention, taken along line B-B ′ shown in FIG. 3.
  • FIG. 1 and 2 are diagrams for explaining a light-emitting diode lamp using a light-emitting diode according to an embodiment to which the present invention is applied.
  • FIG. 1 is a plan view, and FIG. It is sectional drawing along the A 'line.
  • one or more light-emitting diodes 1 are mounted on the surface of a mount substrate 42. More specifically, an n electrode terminal 43 and a p electrode terminal 44 are provided on the surface of the mount substrate 42.
  • the n-type ohmic electrode 4 that is the first electrode of the light-emitting diode 1 and the n-electrode terminal 43 of the mount substrate 42 are connected using a gold wire 45 (wire bonding).
  • the p-type ohmic electrode 5, which is the second electrode of the light emitting diode 1, and the p-electrode terminal 44 of the mount substrate 42 are connected using a gold wire 46.
  • a third electrode 6 is provided on the surface of the light emitting diode 1 opposite to the surface on which the n-type and p-type ohmic electrodes 4 and 5 are provided.
  • the light emitting diode 1 is connected to the n electrode terminal 43 by the electrode 6 and fixed to the mount substrate 42.
  • the n-type ohmic electrode 4 and the third electrode 6 are electrically connected by the n-pole electrode terminal 43 so as to be equipotential or substantially equipotential.
  • the surface of the mount substrate 42 on which the light emitting diode 1 is mounted is sealed with a general epoxy resin 47.
  • the light emitting diode 1 of the present embodiment is a light emitting diode in which a compound semiconductor layer 2 and a functional substrate 3 are joined.
  • the light emitting diode 1 includes an n-type ohmic electrode (first electrode) 4 and a p-type ohmic electrode (second electrode) 5 provided on the main light extraction surface, the compound semiconductor layer 2 of the functional substrate 3, and the like.
  • a third electrode 6 provided on the opposite side to the joint surface.
  • the main light extraction surface in this embodiment is a surface of the compound semiconductor layer 2 opposite to the surface to which the functional substrate 3 is attached.
  • the compound semiconductor layer (also referred to as an epitaxial growth layer) 2 has a structure in which a pn junction type light emitting portion 7 and a strain adjustment layer 8 are sequentially laminated as shown in FIG.
  • a known functional layer can be appropriately added to the structure of the compound semiconductor layer 2.
  • the compound semiconductor layer 2 is preferably formed by epitaxial growth on a GaAs substrate.
  • the light emitting unit 7 is configured by sequentially laminating at least a p-type lower cladding layer 9, a light emitting layer 10, and an n-type upper cladding layer 11 on a strain adjustment layer 8. That is, the light emitting unit 7 includes a lower cladding (clad) disposed on the lower side and the upper side of the light emitting layer 10 in order to “confine” light emission in the light emitting layer 10 and carriers that cause radiative recombination. ) It is preferable to obtain a so-called double hetero (abbreviation: DH) structure including the layer 9 and the upper cladding layer 11 in order to obtain high intensity light emission.
  • DH double hetero
  • the light emitting layer 10 preferably has a well structure in order to control the light emission wavelength of a light emitting diode (LED). That is, the light emitting layer 10 has a multilayer structure of a strained light emitting layer 12 and a barrier layer (also referred to as a barrier layer) 13 having a strained light emitting layer (also referred to as a well layer or a well layer) 12 at both ends. Is preferred.
  • the layer thickness of the light emitting layer 10 is preferably in the range of 0.02 to 2 ⁇ m.
  • the conductivity type of the light emitting layer 10 is not particularly limited, and any of undoped, p-type and n-type can be selected. In order to increase the light emission efficiency, it is desirable to have an undoped crystallinity with a good crystallinity or a carrier concentration of less than 3 ⁇ 10 17 cm ⁇ 3 .
  • the strained light emitting layer 12 has a composition of (Al X Ga 1-X ) Y In 1-Y P (where X and Y are values satisfying 0 ⁇ X ⁇ 1, and 0 ⁇ Y ⁇ 1, respectively). have. X is preferably 0.1 or less, and more preferably 0. Y is preferably in the range of 0.37 to 0.46, and more preferably in the range of 0.39 to 0.45.
  • the emission wavelength can be set in the range of 655 to 675 nm.
  • the strained light emitting layer 12 has a structure having a lattice constant different from that of the other structural portions, and strain is generated in the compound semiconductor layer 2. For this reason, there is a possibility that an adverse effect of generation of crystal defects may occur.
  • the layer thickness of the strained light emitting layer 12 is preferably in the range of 8 to 30 nm.
  • the layer thickness of the strained light emitting layer 12 is desirably 8 nm or more in consideration of the variation of the layer thickness so that the quantum effect does not appear.
  • 10 nm or more is preferable.
  • the thickness of the strained light emitting layer 12 exceeds 30 nm, the amount of strain becomes too large, and therefore crystal defects and surface abnormalities tend to occur, which is not preferable.
  • the barrier layer 13 has a composition of (Al X Ga 1-X ) Y In 1-YP (0 ⁇ X ⁇ 1, 0 ⁇ Y ⁇ 1).
  • X is preferably in the range of 0.3 to 0.7, more preferably in the range of 0.4 to 0.6.
  • Y is preferably in the range of 0.48 to 0.52, more preferably in the range of 0.49 to 0.51.
  • the lattice constant of the barrier layer 13 can be equal to or smaller than that of the GaAs substrate.
  • the barrier layer 13 is preferably thicker than the strained light emitting layer 12. Thereby, the luminous efficiency of the strained light emitting layer 12 can be increased. Moreover, it is necessary to optimize the light emission efficiency by the barrier layer 13 and relieve the strain generated in the strained light emitting layer 12. Therefore, the barrier layer 13 preferably has a layer thickness of at least 15 nm, more preferably 20 nm or more. On the other hand, when the thickness of the barrier layer 13 exceeds 50 nm, it becomes close to the wavelength of the emission wavelength, and optical influences such as light interference and Bragg reflection occur. Therefore, the barrier layer 13 preferably has a layer thickness of 50 nm or less, more preferably 40 nm or less. As described above, when the strained light emitting layer 12 is thinner and the barrier layer 13 is thicker, the strain of the strained light emitting layer 12 is absorbed by the barrier layer 13 and crystal defects are generated in the strained light emitting layer 12. Hateful.
  • the number of pairs in which the strained light emitting layer 12 and the barrier layer 13 are alternately stacked is not particularly limited, but is 8 pairs or more and 40 pairs or less. Is preferred. That is, the light emitting layer 10 preferably includes 8 to 40 strained light emitting layers 12. Here, as a suitable range of the luminous efficiency of the light emitting layer 10, the strained light emitting layer 12 is eight or more layers. On the other hand, since the strained light emitting layer 12 and the barrier layer 13 have a low carrier concentration, the number of pairs increases the forward voltage (VF). For this reason, it is preferable that it is 40 pairs or less, and it is more preferable that it is 30 pairs or less.
  • VF forward voltage
  • the strain of the strained light emitting layer 12 is a stress generated in the light emitting layer 10 because the lattice constants of the epitaxial growth substrate and the light emitting portion 7 are different. For this reason, when the number of pairs in which the strained light emitting layers 12 and the barrier layers 13 are alternately stacked, that is, the number of the strained light emitting layers 12 included in the light emitting layer 10 exceeds the above range, the light emitting layer 10 becomes distorted. A crystal defect occurs without being able to endure, and problems such as deterioration of the surface state and reduction in luminous efficiency occur.
  • the light-emitting layer 10 (light-emitting portion 7) preferably has a peak emission wavelength in the emission spectrum of 655 to 675 nm, preferably in the range of 660 to 670 nm, by defining the material of the strained light-emitting layer 12 in the above range. More preferably. This is because the emission wavelength in the above range is one of the emission wavelengths suitable for light sources for plant growth (photosynthesis) and has high reaction efficiency for photosynthesis.
  • the half width needs to be narrow.
  • the half-value width is narrowed near the quantization condition that may cause a large wavelength variation, and as a result, the half-value width of the emission spectrum is preferably in the range of 10 to 40 nm.
  • the emission intensity of the emission spectrum at an emission wavelength of 700 nm is less than 10% of the emission intensity at the peak emission wavelength.
  • the response speed (rise time: Tr) of the light emitting layer 10 is preferably 100 ns or less.
  • the light-emitting diode 1 having the light-emitting layer 10 having such characteristics can be suitably used as illumination (light-emitting diode lamp or illumination device equipped with a light-emitting diode lamp) used for promoting photosynthesis for plant growth.
  • the lighting device includes a substrate on which wiring, through-holes, etc. are formed, a plurality of light-emitting diode lamps attached to the surface of the substrate, and a light-emitting diode lamp having a concave cross-sectional shape at the bottom inside the recess.
  • a lighting device including at least a reflector or a shade configured to be attached.
  • the illumination device 100 illustrated in FIG. 10 is schematically configured from a circuit board 200, a light-emitting diode lamp 41 mounted on the circuit board 200, and a reflector 400 installed on the circuit board 200.
  • the circuit board 200 is generally configured by a substrate body made of aluminum, an insulating layer laminated on the substrate body, and a wiring pattern made of a conductor such as Cu formed on the insulating layer. Further, the circuit board 200 has one side 200a protruding from the reflector 400, whereby a part of the surface of the circuit board 200 is exposed.
  • the wiring pattern is composed of a pair of extraction electrode patterns and six terminal electrode patterns extending from one end side of each extraction electrode pattern toward substantially the center of the circuit board 200.
  • Three light emitting diode lamps 41 are connected to each of the terminal electrode patterns, whereby the light emitting diode lamps 41 are connected in parallel to each other.
  • the other end side of each of the extraction electrode patterns extends to the side 200a side of the circuit board 200 and is exposed, and this exposed portion serves as an external terminal 230c.
  • the light emitting diode lamps 41 have a total of three light emitting diode lamps 41 mounted almost at the center of the circuit board 200. It is arranged on a straight line. The positive electrode and the negative electrode of the light emitting diode lamp 41 are electrically connected to the terminal electrode pattern.
  • the reflector 400 is schematically configured by providing a reflective surface 420 on a substantially cubic reflector body 410 made of, for example, aluminum or an aluminum alloy.
  • the reflecting surface 420 is composed of a pair of semi-rotating paraboloids 420a and a parabolic column surface 420b disposed between the semi-rotating paraboloids 420a.
  • the thickness of the reflector body 410 in other words, the height of the reflecting surface 420 along the light emission direction is appropriately set depending on the size of the light emitting diode lamp 41 and the interval between the light emitting diode lamps 41, for example, 5.0 mm. It is preferable to set in the range of ⁇ 20.0 mm.
  • FIG. 11 is a perspective view showing another example of the lighting device of the present embodiment.
  • An illumination device 101 illustrated in FIG. 11 is schematically configured from a circuit board 102, a light-emitting diode lamp 41 mounted on the circuit board 102, and a reflector 104 installed on the circuit board 102.
  • the illumination device 101 of this example includes a reflector 104 having 30 reflecting surfaces 142 in total of 10 rows ⁇ 3 rows.
  • three light-emitting diode lamps 41 are provided for each reflecting surface inside each reflecting surface 142.
  • the entire lighting device 101 includes 90 light emitting diode lamps 41 in total.
  • the detailed shape of the reflecting surface 142 is substantially the same as in the case of the previous lighting device 100, and includes a pair of semi-rotating paraboloids and a parabolic column surface disposed between the semi-rotating paraboloids. It is configured.
  • composition, the layer thickness, and the number of layers of the structure of the light emitting layer 10 can be appropriately selected so as to satisfy the above characteristics.
  • the lower clad layer 9 and the upper clad layer 11 are provided on the lower surface and the upper surface of the light emitting layer 10, respectively, as shown in FIG. Specifically, the lower cladding layer 9 is provided on the lower surface of the light emitting layer 10, and the upper cladding layer 11 is provided on the upper surface of the light emitting layer 10.
  • a material having a band gap larger than that of the strained light emitting layer 12 of the light emitting layer 10 is preferable, and a material having a band gap larger than that of the barrier layer 13 is more preferable.
  • the material include a compound having a composition of Al X Ga 1-X As, (Al X Ga 1-X ) Y In 1-Y P (where X and Y are 0 ⁇ X ⁇ 1 respectively) And a compound satisfying 0 ⁇ Y ⁇ 1).
  • the lower limit of the value of X is preferably 0.3 or more, and more preferably 0.5 or more.
  • the value of Y is preferably in the range of 0.48 to 0.52, more preferably in the range of 0.49 to 0.51.
  • the lower cladding layer 9 and the upper cladding layer 11 are configured to have different polarities.
  • the carrier concentration and thickness of the lower clad layer 9 and the upper clad layer 11 can be in a known suitable range, and the conditions are preferably optimized so that the light emission efficiency of the light emitting layer 10 is increased. Further, by controlling the composition of the lower clad layer 9 and the upper clad layer 11, the warpage of the compound semiconductor layer 2 can be reduced.
  • the lower cladding layer 9 for example, p-type (Al X Ga 1-X ) Y In 1-Y P doped with Mg (where X and Y are 0.3 ⁇ X ⁇ It is desirable to use a semiconductor material having a composition of 1 and 0 ⁇ Y ⁇ 1.
  • the carrier concentration is preferably in the range of 2 ⁇ 10 17 to 2 ⁇ 10 18 cm ⁇ 3
  • the layer thickness is preferably in the range of 0.5 to 5 ⁇ m.
  • the upper clad layer 11 for example, n-type (Al X Ga 1-X ) Y In 1- YP doped with Si (where X and Y are 0.3 ⁇ X ⁇ 1, respectively) And a semiconductor material having a composition of 0 ⁇ Y ⁇ 1) is desirable.
  • the carrier concentration is preferably in the range of 1 ⁇ 10 17 to 1 ⁇ 10 18 cm ⁇ 3
  • the layer thickness is preferably in the range of 0.5 to 2 ⁇ m.
  • the polarities of the lower cladding layer 9 and the upper cladding layer 11 can be selected in consideration of the element structure of the compound semiconductor layer 2.
  • each intermediate layer is preferably composed of a semiconductor material having a band gap between the two layers.
  • a contact layer for lowering the contact resistance of the ohmic electrode a current diffusion layer for planarly diffusing the element driving current throughout the light emitting unit, and conversely
  • a known layer structure such as a current blocking layer or a current confinement layer for limiting the region through which the element driving current flows can be provided.
  • the strain adjustment layer 8 is provided below the light emitting unit 7.
  • the strain adjusting layer 8 is provided to alleviate strain generated by the strained light emitting layer 12 when the compound semiconductor layer 2 is epitaxially grown on the GaAs substrate.
  • the strain adjustment layer 8 is transparent to the emission wavelength from the light emitting unit 7 (light emitting layer 10). Further, the strain adjustment layer 8 has a lattice constant smaller than that of the strained light emitting layer 12 and the barrier layer 13. Furthermore, the strain adjustment layer 8 has a lattice constant smaller than that of the GaAs substrate used for forming the compound semiconductor layer 2 (formation by epitaxial growth).
  • each lattice constant is A ⁇ B ⁇ C.
  • the strain adjustment layer 8 is a numerical value satisfying (Al X Ga 1-X) Y In 1-Y P ( where, X and Y are each 0 ⁇ X ⁇ 1, and 0.6 ⁇ Y ⁇ 1 A material having a composition of) can be applied.
  • X depends on the element structure of the compound semiconductor layer 2, it is preferably 0.5 or less and more preferably 0 because a material having a low Al concentration is chemically stable.
  • it is preferable that the said lower limit of Y is 0.6 or more.
  • the strain adjusting effect of the strain adjusting layer 8 becomes smaller when the value of Y is smaller.
  • the value of Y is preferably 0.6 or more. More preferably, it is 0.8 or more.
  • the strain adjusting layer 8 is transparent to the emission wavelength, and Al X Ga 1-X As 1-Y P Y (where X and Y are 0 ⁇ X ⁇ 1 and 0.6, respectively).
  • a group III-V semiconductor material having a composition satisfying ⁇ Y ⁇ 1 can also be preferably used.
  • the lattice constant varies depending on the value of Y. The larger the Y value, the smaller the lattice constant. Further, since the transparency with respect to the emission wavelength is related to both the values of X and Y, the values of X and Y may be selected so as to be a transparent material.
  • the strain adjustment layer 8 it is preferable to use GaP, preferably, for example, Mg-doped p-type GaP.
  • This GaP is most suitable as a material for the strain adjusting layer 8 from the viewpoint of productivity and stability because it requires no composition adjustment and has a large strain adjusting effect.
  • the strain adjustment layer 8 Since the strain adjustment layer 8 has a lattice constant smaller than the lattice constant of the GaAs substrate which is the substrate used when the compound semiconductor layer 2 is epitaxially grown, variation in the amount of strain included in the strained light emitting layer 12 is alleviated. It has a function to do. For this reason, the provision of the strain adjustment layer 8 has the effect of uniforming the characteristics such as the emission wavelength and preventing the occurrence of crystal defects such as cracks.
  • the thickness of the strain adjusting layer 8 is preferably in the range of 0.5 to 20 ⁇ m, and more preferably in the range of 3 to 15 ⁇ m. When the layer thickness is less than 0.5 ⁇ m, it is not sufficient to alleviate the variation in the strain amount of the strained light emitting layer 12, and when the layer thickness exceeds 20 ⁇ m, the growth time becomes long and the manufacturing cost increases. Absent.
  • the warpage of the compound semiconductor layer 2 can be reduced by controlling the composition of the strain adjusting layer 8, the light-emitting diode 1 having a small in-plane wavelength distribution can be manufactured. Further, even in the case where the functional substrate 3 and the compound semiconductor layer 2 are joined as in the present embodiment, if the warpage of the compound semiconductor layer 2 is large, a problem such as cracking occurs. It is desirable to reduce the warpage of the layer 2.
  • the lattice constant of the strain adjustment layer 8 is on the side smaller than the lattice constant of the reference GaAs substrate. This state is defined as ⁇ (minus) distortion.
  • the lattice constant of the strained light emitting layer 12 in the light emitting layer 10 is on the larger side than the lattice constant of the reference GaAs substrate. This is defined as + (plus) strain.
  • the presence of ⁇ strain caused by the strain adjusting layer 8 has an effect of reducing the variation of + strain that needs to be introduced into the strained light emitting layer 12 in order to increase the emission wavelength.
  • the emission wavelength of the strained light emitting layer 12 is determined by the layer thickness, composition, and strain amount of the strained light emitting layer 12. As described above, since there are many elements that affect the light emission wavelength of the strained light emitting layer 12, there is a tendency that the variation in wavelength tends to increase due to the synergistic effect of the variation of each element.
  • the thickness of the strained light emitting layer 12 is preferably a thin film of 30 nm or less, but it is difficult to control the layer thickness uniformly because it is a thin film. Since there is a correlation between the layer thickness and the strain amount to be introduced, the strain amount to be introduced varies as the layer thickness of the strained light emitting layer 12 varies, and as a result, the emission wavelength of the strained light emitting layer 12 varies. Therefore, when forming the compound semiconductor layer 2, by providing the strain adjustment layer 8 above the light emitting portion 7 including the strained light emitting layer 12 having + strain (below the light emitting portion 7 in FIG.
  • the conventional light emitting diode without the strain adjusting layer 8 has a large variation in characteristics such as the emission wavelength, and thus cannot satisfy the required quality.
  • the light emitting diode 1 of the present embodiment has an element structure in which the strain adjustment layer 8 is provided below the light emitting portion 7. As a result, the strain amount of the strained light emitting layer 12 required for increasing the wavelength is made uniform in the light emitting layer 10, and variations in the light emission wavelength and output characteristics are reduced. Moreover, the surface state of the compound semiconductor layer 2 is also improved.
  • the functional substrate 3 is bonded to the strain adjustment layer 8 side constituting the compound semiconductor layer 2.
  • This functional substrate 3 has sufficient strength to mechanically support the light emitting unit 7 and has a wide band for allowing the light emitted from the light emitting unit 7 to pass therethrough. It is made of a material that is optically transparent to the wavelength.
  • III-V group compound semiconductor crystal such as gallium phosphide (GaP), aluminum gallium arsenide (AlGaAs), gallium nitride (GaN), II-VI such as zinc sulfide (ZnS) and zinc selenide (ZnSe)
  • GaP gallium phosphide
  • AlGaAs aluminum gallium arsenide
  • GaN gallium nitride
  • II-VI such as zinc sulfide (ZnS) and zinc selenide (ZnSe)
  • a group compound semiconductor crystal, a group IV semiconductor crystal such as hexagonal or cubic silicon carbide (SiC)
  • an insulating substrate such as glass or sapphire, GaP or the like is preferable.
  • a functional substrate having a highly reflective surface on the bonding surface can also be selected.
  • a metal substrate or an alloy substrate such as silver, gold, copper, or aluminum on the surface, or a composite substrate in which a metal mirror structure is formed on a semiconductor can be selected. It is most desirable to select from the same material as the strain adjustment layer that is not affected by the strain caused by bonding.
  • the functional substrate 3 preferably has a thickness of, for example, about 50 ⁇ m or more in order to support the light emitting portion 7 with sufficient mechanical strength. In order to facilitate the mechanical processing of the functional substrate 3 after bonding to the compound semiconductor layer 2, it is preferable that the thickness does not exceed about 300 ⁇ m. That is, the functional substrate 3 is optimally composed of an n-type GaP substrate having a thickness of about 50 ⁇ m or more and about 300 ⁇ m or less.
  • the side surface of the functional substrate 3 is a vertical surface 3 a that is substantially perpendicular to the main light extraction surface on the side close to the compound semiconductor layer 2, and is far from the compound semiconductor layer 2.
  • the inclined surface 3b is inclined inward with respect to the main light extraction surface.
  • the light emitted from the light emitting layer 10 to the functional substrate 3 side can be efficiently extracted to the outside.
  • part of the light emitted from the light emitting layer 10 to the functional substrate 3 side is reflected by the vertical surface 3a and can be extracted by the inclined surface 3b.
  • the light reflected by the inclined surface 3b can be extracted by the vertical surface 3a.
  • the light extraction efficiency can be increased by the synergistic effect of the vertical surface 3a and the inclined surface 3b.
  • the angle ⁇ formed by the inclined surface 3b and the surface parallel to the light emitting surface is preferably in the range of 55 degrees to 80 degrees.
  • the width (thickness direction) of the vertical surface 3a is preferably in the range of 30 ⁇ m to 100 ⁇ m.
  • the inclined surface 3b of the functional substrate 3 is preferably roughened.
  • an effect of increasing the light extraction efficiency at the inclined surface 3b can be obtained. That is, by roughening the inclined surface 3b, total reflection on the inclined surface 3b can be suppressed and light extraction efficiency can be increased.
  • the bonding interface between the compound semiconductor layer 2 and the functional substrate 3 may be a high resistance layer. That is, a high resistance layer (not shown) may be provided between the compound semiconductor layer 2 and the functional substrate 3. This high resistance layer exhibits a higher resistance value than that of the functional substrate 3, and when the high resistance layer is provided, the compound semiconductor layer 2 has a reverse direction from the strain adjustment layer 8 side to the functional substrate 3 side. It has a function of reducing current. Moreover, although the junction structure which exhibits voltage resistance with respect to the voltage of the reverse direction applied carelessly from the functional board
  • the n-type ohmic electrode 4 and the p-type ohmic electrode 5 are low-resistance ohmic contact electrodes provided on the main light extraction surface of the light-emitting diode 1.
  • the n-type ohmic electrode 4 is provided above the upper cladding layer 11, and for example, an alloy made of AuGe, Ni alloy / Au can be used.
  • the p-type ohmic electrode 5 can use an alloy made of AuBe / Au on the exposed surface of the strain adjustment layer 8.
  • the p-type ohmic electrode 5 is formed on the strain adjustment layer 8 as the second electrode. With such a configuration, the operating voltage can be lowered. In addition, by forming the p-type ohmic electrode 5 on the strain adjustment layer 8 made of p-type GaP, a good ohmic contact can be obtained, so that the operating voltage can be lowered.
  • the polarity of the first electrode is n-type and the polarity of the second electrode is p-type.
  • the first electrode is p-type, current diffusion is deteriorated, resulting in a decrease in luminance.
  • the first electrode n-type current diffusion is improved, and high luminance of the light emitting diode 1 can be achieved.
  • the n-type ohmic electrode 4 and the p-type ohmic electrode 5 are arranged at diagonal positions as shown in FIG.
  • the p-type ohmic electrode 5 is most preferably surrounded by the compound semiconductor layer 2. With such a configuration, the operating voltage can be lowered. Further, by enclosing the four sides of the p-type ohmic electrode 5 with the n-type ohmic electrode 4, the current easily flows in the four directions, and as a result, the operating voltage decreases.
  • the n-type ohmic electrode 4 has a network such as a honeycomb or a lattice shape. With such a configuration, reliability can be improved. Further, by using the lattice shape, a current can be uniformly injected into the light emitting layer 10, and as a result, reliability can be improved.
  • the n-type ohmic electrode 4 is preferably composed of a pad-shaped electrode (pad electrode) and a linear electrode (linear electrode) having a width of 10 ⁇ m or less. With such a configuration, high luminance can be achieved. Furthermore, by reducing the width of the linear electrode, the opening area of the light extraction surface can be increased, and high luminance can be achieved.
  • the third electrode 6 is provided on the bottom surface of the functional substrate 3 and has a function of improving the brightness, conductivity, and stabilization of the mounting process.
  • the material of the 3rd electrode 6 is not specifically limited, For example, a silver (Ag) paste with a high reflectance can be used.
  • a stacked structure including a reflective layer, a barrier layer, and a connection layer can be used.
  • metals having high reflectivity such as silver, gold, aluminum, platinum, and alloys of these metals can be used.
  • An oxide film made of a transparent conductive film such as indium tin oxide (ITO) and indium zinc oxide (IZO) can be provided between the functional substrate 3 and the reflective layer.
  • ITO indium tin oxide
  • IZO indium zinc oxide
  • barrier layer for example, a refractory metal such as tungsten, molybdenum, titanium, platinum, chromium, or tantalum can be used.
  • connection layer for example, a low-melting eutectic metal such as AuSn, AuGe, or AuSi can be used.
  • the third electrode 6 may be an ohmic electrode or a Schottky electrode. However, when the third electrode 6 forms an ohmic electrode on the bottom surface of the functional substrate 3, light from the light emitting layer 10 is emitted. It is preferable to use a Schottky electrode.
  • the thickness of the third electrode 6 is not particularly limited, but is preferably in the range of 0.2 to 5 ⁇ m, more preferably in the range of 1 to 3 ⁇ m, and particularly preferably in the range of 1.5 to 2.5 ⁇ m. Here, if the thickness of the third electrode 6 is less than 0.2 ⁇ m, an advanced film thickness control technique is required, which is not preferable.
  • the thickness of the third electrode 6 exceeds 5 ⁇ m, it is difficult to form a pattern, which is not preferable because of high cost.
  • the thickness of the third electrode 6 be in the above range because both the stability of quality and the cost can be achieved.
  • FIG. 7 is a cross-sectional view of an epi-wafer used for the light-emitting diode 1 of the present embodiment.
  • FIG. 8 is a cross-sectional view of a bonded wafer used for the light emitting diode 1 of the present embodiment.
  • the compound semiconductor layer 2 includes a GaAs substrate 14, a buffer layer 15 made of GaAs, an etching stop layer (not shown) provided for selective etching, and a contact layer 16 made of n-type AlGaInP doped with Si.
  • the n-type upper cladding layer 11, the light emitting layer 10, the p-type lower cladding layer 9, and the strain adjusting layer 8 made of Mg-doped p-type GaP are sequentially stacked.
  • the GaAs substrate 14 a commercially available single crystal substrate manufactured by a known manufacturing method can be used.
  • the surface of the GaAs substrate 14 on which the epitaxial growth is performed is desirably smooth.
  • the plane orientation of the surface of the GaAs substrate 14 is easy to epi-grow, and it is preferable from the aspect of quality stability that it is off within ⁇ 20 ° from the (100) plane and (100) that are mass-produced.
  • the range of the plane orientation of the GaAs substrate 14 is more preferably 15 ° off ⁇ 5 ° from the (100) direction to the (0-1-1) direction.
  • the dislocation density of the GaAs substrate 14 is desirably low in order to improve the crystallinity of the compound semiconductor layer 2. Specifically, for example, 10,000 pieces cm ⁇ 2 or less, preferably 1,000 pieces cm ⁇ 2 or less are suitable.
  • the GaAs substrate 14 may be n-type or p-type.
  • the carrier concentration of the GaAs substrate 14 can be appropriately selected from desired electrical conductivity and element structure.
  • the carrier concentration is preferably in the range of 1 ⁇ 10 17 to 5 ⁇ 10 18 cm ⁇ 3 .
  • the carrier concentration is preferably in the range of 2 ⁇ 10 18 to 5 ⁇ 10 19 cm ⁇ 3 .
  • the thickness of the GaAs substrate 14 has an appropriate range depending on the size of the substrate. If the thickness of the GaAs substrate 14 is thinner than an appropriate range, the compound semiconductor layer 2 may be broken during the manufacturing process. On the other hand, if the thickness of the GaAs substrate 14 is thicker than an appropriate range, the material cost increases. Therefore, when the substrate size of the GaAs substrate 14 is large, for example, when the diameter is 75 mm, a thickness of 250 to 500 ⁇ m is desirable to prevent cracking during handling. Similarly, when the diameter is 50 mm, a thickness of 200 to 400 ⁇ m is desirable, and when the diameter is 100 mm, a thickness of 350 to 600 ⁇ m is desirable.
  • the warpage of the compound semiconductor layer 2 due to the strained light emitting layer 7 can be reduced.
  • the in-plane wavelength distribution of the light emitting layer 10 can be reduced.
  • the shape of the GaAs substrate 14 is not particularly limited to a circle, and may be a rectangle or the like.
  • the buffer layer 15 is provided to alleviate a lattice mismatch between the semiconductor substrate 14 and the constituent layers of the light emitting unit 7. For this reason, the buffer layer 15 is not necessarily required if the quality of the substrate and the epitaxial growth conditions are selected.
  • the buffer layer 15 is preferably made of the same material as that of the substrate to be epitaxially grown. Therefore, in the present embodiment, it is preferable to use GaAs for the buffer layer 15 as with the GaAs substrate 14.
  • the buffer layer 15 can also be a multilayer film made of a material different from that of the GaAs substrate 14 in order to reduce the propagation of defects.
  • the thickness of the buffer layer 15 is preferably 0.1 ⁇ m or more, and more preferably 0.2 ⁇ m or more.
  • the contact layer 16 is provided to reduce the contact resistance with the electrode.
  • the material of the contact layer 16 is preferably a material having a band gap larger than that of the strained light emitting layer 12, and Al X Ga 1-X As or (Al X Ga 1-X ) Y In 1-YP (where X and Y are preferably materials having a composition of 0 ⁇ X ⁇ 1, and 0 ⁇ Y ⁇ 1.
  • the lower limit value of the carrier concentration of the contact layer 16 is preferably 5 ⁇ 10 17 cm ⁇ 3 or more and more preferably 1 ⁇ 10 18 cm ⁇ 3 or more in order to reduce the contact resistance with the electrode.
  • the upper limit value of the carrier concentration is desirably 2 ⁇ 10 19 cm ⁇ 3 or less at which the crystallinity is likely to decrease.
  • the thickness of the contact layer 16 is preferably 0.5 ⁇ m or more, and optimally 1 ⁇ m or more.
  • the upper limit value of the thickness of the contact layer 16 is not particularly limited, but is desirably 5 ⁇ m or less in order to bring the cost for epitaxial growth to an appropriate range.
  • a known growth method such as a molecular beam epitaxial method (MBE) or a low pressure metal organic chemical vapor deposition method (MOCVD method) can be applied.
  • MBE molecular beam epitaxial method
  • MOCVD method low pressure metal organic chemical vapor deposition method
  • the MOCVD method which is excellent in mass productivity.
  • the GaAs substrate 14 used for the epitaxial growth of the compound semiconductor layer 2 is preferably subjected to a pretreatment such as a cleaning process or a heat treatment before the growth to remove surface contamination or a natural oxide film.
  • Each layer constituting the compound semiconductor layer 2 can be laminated by setting eight or more GaAs substrates 14 having a diameter of 50 to 150 mm in an MOCVD apparatus and simultaneously epitaxially growing them.
  • the MOCVD apparatus a commercially available large-sized apparatus such as a self-revolving type or a high-speed rotating type can be applied.
  • examples of the group III constituent material include trimethylaluminum ((CH 3 ) 3 Al), trimethylgallium ((CH 3 ) 3 Ga), and trimethylindium ((CH 3 ) 3 In) or the like can be used.
  • a Mg doping material for example, biscyclopentadienyl magnesium (bis- (C 5 H 5 ) 2 Mg) or the like can be used.
  • a Si doping material for example, disilane (Si 2 H 6 ) or the like can be used.
  • phosphine (PH 3 ), arsine (AsH 3 ), or the like can be used as a raw material for the group V constituent element.
  • each layer As the growth temperature of each layer, 720 to 770 ° C. can be applied when p-type GaP is used as the strain adjustment layer 8, and 600 to 700 ° C. can be applied to the other layers. Furthermore, the carrier concentration, layer thickness, temperature conditions, and the like of each layer can be selected as appropriate.
  • the compound semiconductor layer 2 thus produced has a good surface state with few crystal defects despite having the strained light emitting layer 12.
  • the compound semiconductor layer 2 may be subjected to surface processing such as polishing corresponding to the element structure.
  • the compound semiconductor layer 2 and the functional substrate 3 are bonded.
  • the surface of the strain adjusting layer 8 constituting the compound semiconductor layer 2 is polished and mirror-finished.
  • a functional substrate 3 to be attached to the surface of the mirror-polished strain adjusting layer 8 is prepared.
  • the surface of the functional substrate 3 is polished to a mirror surface before being bonded to the strain adjustment layer 8.
  • the compound semiconductor layer 2 and the functional substrate 3 are carried into a general semiconductor material pasting apparatus, and electrons are collided with both surfaces which are mirror-polished in a vacuum to make the neutral (neutral) Ar beam. Irradiate. Then, it can join at room temperature by superimposing both surfaces in the sticking apparatus which maintained the vacuum, and applying a load (refer FIG. 8).
  • an n-type ohmic electrode 4 that is a first electrode and a p-type ohmic electrode 5 that is a second electrode are formed.
  • the GaAs substrate 14 and the buffer layer 15 are selectively removed from the compound semiconductor layer 2 bonded to the functional substrate 3 with an ammonia-based etchant.
  • the n-type ohmic electrode 4 is formed on the exposed surface of the contact layer 16.
  • AuGe or Ni alloy / Pt / Au is laminated by vacuum deposition so as to have an arbitrary thickness, and then patterned using a general photolithography method to form an n-type ohmic electrode 4 shape is formed.
  • the p-type ohmic electrode 5 is formed. Specifically, for example, AuBe / Au is laminated by vacuum deposition so as to have an arbitrary thickness, and then patterned using a general photolithography method to form the shape of the p-type ohmic electrode 5. . Thereafter, the low resistance n-type ohmic electrode 4 and p-type ohmic electrode 5 can be formed, for example, by alloying by heat treatment at 400 to 500 ° C. for 5 to 20 minutes.
  • the third electrode 6 is formed on the side opposite to the bonding surface of the functional substrate 3 with the compound semiconductor layer 2.
  • a silver paste is used as the third electrode 6, the silver paste is applied to the surface of the functional substrate.
  • a laminated structure as a 3rd electrode, specifically, after forming 0.1 micrometer of ITO film
  • a tungsten film having a thickness of 0.1 ⁇ m is formed on the reflective layer as a barrier layer.
  • connection layer is formed on the barrier layer by sequentially forming A ⁇ of 0.5 ⁇ m, AuSn (eutectic: melting point 283 ° C.) of 1 ⁇ m, and Au of 0.1 ⁇ m.
  • the third electrode 6 is formed by patterning into an arbitrary shape by a normal photolithography method.
  • the functional substrate 3 and the third electrode 6 are in a Schottky contact with little light absorption.
  • the shape of the functional substrate 3 is processed.
  • V-shaped grooving is performed on the surface where the third electrode 6 is not formed.
  • the inner surface of the V-shaped groove on the third electrode 6 side becomes an inclined surface 3b having an angle ⁇ formed with a surface parallel to the light emitting surface.
  • dicing is performed from the compound semiconductor layer 2 side at predetermined intervals to form chips.
  • the vertical surface 3a of the functional substrate 3 is formed by dicing at the time of chip formation.
  • the method for forming the inclined surface 3b is not particularly limited, and conventional methods such as wet etching, dry etching, scribing, and laser processing can be used in appropriate combination, but the shape controllability and productivity can be improved. Most preferably, a high dicing method is applied. By applying the dicing method, the manufacturing yield can be improved.
  • the method for forming the vertical surface 3a is not particularly limited, but it is preferably formed by a scribe break method or a dicing method.
  • the manufacturing cost can be reduced. That is, since it is not necessary to provide a margin for chip separation and many light emitting diodes can be manufactured, the manufacturing cost can be reduced.
  • the dicing method the light extraction efficiency from the vertical surface 3a is increased, and high brightness can be achieved.
  • the crushed layer and dirt due to dicing are removed by etching with a sulfuric acid-hydrogen peroxide mixture as required. In this way, the light emitting diode 1 can be manufactured.
  • a manufacturing method of the light emitting diode lamp 41 using the light emitting diode 1, that is, a mounting method of the light emitting diode 1 will be described.
  • a predetermined number of light emitting diodes 1 are mounted on the surface of the mount substrate 42.
  • the mounting substrate 42 and the light emitting diode 1 are aligned, and the light emitting diode 1 is disposed at a predetermined position on the surface of the mounting substrate 42.
  • connection layer constituting the third electrode 6 and the n-electrode terminal 43 provided on the surface of the mount substrate 42 are eutectic metal bonded (eutectic metal die bond).
  • the light emitting diode 1 is fixed to the surface of the mount substrate 42.
  • the n-type ohmic electrode 4 of the light-emitting diode 1 and the n-electrode terminal 43 of the mount substrate 42 are connected using a gold wire 45 (wire bonding).
  • the p-type ohmic electrode 5 of the light emitting diode 1 and the p-electrode terminal 44 of the mount substrate 42 are connected using a gold wire 46.
  • the surface of the mount substrate 42 on which the light emitting diode 1 is mounted is sealed with a general epoxy resin 47. In this way, the light emitting diode lamp 41 using the light emitting diode 1 is manufactured.
  • a case where a voltage is applied to the n-electrode terminal 43 and the p-electrode terminal 44 in the light-emitting diode lamp 41 having the above configuration will be described.
  • a forward voltage is applied to the light emitting diode lamp 41.
  • the forward current first flows from the p-type electrode terminal 44 connected to the anode to the p-type ohmic electrode 5 through the gold wire 46.
  • the p-type ohmic electrode 5 sequentially flows from the strain adjustment layer 8, the lower cladding layer 9, the light emitting layer 10, the upper cladding layer 11, and the n-type ohmic electrode 4.
  • the light-emitting diode 1 is provided with a high resistance layer, forward current does not flow from the strain adjustment layer 8 to the functional substrate 3 made of an n-type GaP substrate.
  • the light emitting layer 10 emits light.
  • the light emitted from the light emitting layer 10 is emitted from the main light extraction surface.
  • the light emitted from the light emitting layer 10 toward the functional substrate 3 is reflected by the shape of the functional substrate 3 and the third electrode 6, and thus is emitted from the main light extraction surface. Therefore, high brightness of the light emitting diode lamp 41 (light emitting diode 1) can be achieved (see FIGS. 2 and 4).
  • the emission spectrum of the light-emitting diode lamp 41 has a peak emission wavelength in the range of 655 to 675 nm because the composition of the light-emitting layer 10 is adjusted. Further, since the strain adjustment layer 8 suppresses the variation in the strain amount of the strained light emitting layer 12 in the light emitting layer 10, the half width of the emission spectrum is in the range of 10 to 40 nm. Further, the emission intensity at the emission wavelength of 700 nm is less than 10% of the emission intensity at the peak emission wavelength. Therefore, the light-emitting diode lamp 41 produced using the light-emitting diode 1 can be suitably used as illumination used for promoting photosynthesis for plant growth.
  • the light-emitting diode 1 of the present embodiment has a composition formula of (Al X Ga 1-X ) Y In 1-YP (where X and Y are 0 ⁇ X ⁇ 0.1, And the compound semiconductor layer 2 including the light-emitting portion 7 having the strained light-emitting layer 12 which is a numerical value satisfying 0.39 ⁇ Y ⁇ 0.45.
  • AlGaInP as the material of the strained light emitting layer 12
  • the light emission efficiency and response speed from the light emitting unit 7 can be improved.
  • the composition of the strained light emitting layer 12 in the above range, the light emitting diode 1 having an emission wavelength of 655 nm or more can be manufactured.
  • the light-emitting diode 1 of the present embodiment is provided with a strain adjustment layer 8 on the light-emitting portion 7. Since the strain adjustment layer 8 is transparent to the emission wavelength, the light-emitting diode 1 with high output and / or high efficiency can be manufactured without absorbing the light emitted from the light-emitting portion 7. Further, since the strain adjustment layer 8 has a lattice constant smaller than that of the GaAs substrate 14, the occurrence of warpage of the semiconductor compound layer 2 can be suppressed. Thereby, since the dispersion
  • the present embodiment it is possible to provide the light-emitting diode 1 having a light emission wavelength of 655 nm or more, excellent monochromaticity, high output, and / or high efficiency, and high response speed.
  • the light-emitting diode lamp 41 of the present embodiment includes the light-emitting diode 1 having an emission wavelength of 655 nm or more, excellent monochromaticity, high output, and / or high efficiency, and high response speed. . For this reason, the light emitting diode lamp 41 suitable for the illumination for plant cultivation can be provided.
  • the light emitting diode manufactured in this example is a red light emitting diode having an AlGaInP light emitting portion.
  • a light emitting diode was fabricated by bonding a compound semiconductor layer grown on a GaAs substrate and a functional substrate made of GaP. Then, a light-emitting diode lamp having a light-emitting diode chip mounted on a substrate was prepared for characteristic evaluation.
  • Example 1 In the light emitting diode of Example 1, first, an epitaxial wafer was fabricated by sequentially laminating compound semiconductor layers on a GaAs substrate made of n-type GaAs single crystal doped with Si. In the GaAs substrate, the plane inclined by 15 ° from the (100) plane in the (0-1-1) direction was used as the growth plane, and the carrier concentration was set to 2 ⁇ 10 18 cm ⁇ 3 . The layer thickness of the GaAs substrate was about 0.5 ⁇ m.
  • the compound semiconductor layer is an n-type buffer layer made of GaAs doped with Si, an n-type contact layer made of Si-doped (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P, Si N-type upper cladding layer made of (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P doped with bismuth , undoped Ga 0.44 In 0.56 P / (Al 0.53 Ga 0.
  • strained light emitting layer / barrier layer made of 47 versus the 0.5 in 0.5 P, doped with Mg (Al 0.7 Ga 0.3) p-type lower cladding consisting of 0.5 an in 0.5 P A layer, a thin film intermediate layer made of (Al 0.5 Ga 0.5 ) 0.5 In 0.5 P, and a strain adjusting layer made of Mg-doped p-type GaP.
  • a compound semiconductor layer was epitaxially grown on a GaAs substrate having a diameter of 76 mm and a thickness of 350 ⁇ m using a low pressure metal organic chemical vapor deposition apparatus method (MOCVD apparatus) to form an epitaxial wafer.
  • MOCVD apparatus metal organic chemical vapor deposition apparatus method
  • trimethylaluminum ((CH 3 ) 3 Al), trimethylgallium ((CH 3 ) 3 Ga) and trimethylindium ((CH 3 ) 3 In) are used as the raw material for the group III constituent element did.
  • biscyclopentadienyl magnesium bis- (C 5 H 5 ) 2 Mg
  • disilane Si 2 H 6
  • phosphine PH 3
  • arsine AsH 3
  • the growth temperature of each layer was 750 ° C. for the strain adjustment layer made of p-type GaP; and 700 ° C. for the other layers.
  • the buffer layer made of GaAs has a carrier concentration of about 2 ⁇ 10 18 cm ⁇ 3 and a layer thickness of about 0.5 ⁇ m.
  • the contact layer had a carrier concentration of about 2 ⁇ 10 18 cm ⁇ 3 and a layer thickness of about 3.5 ⁇ m.
  • the upper cladding layer had a carrier concentration of about 1 ⁇ 10 18 cm ⁇ 3 and a layer thickness of about 0.5 ⁇ m.
  • the strained light emitting layer is undoped and has a thickness of Ga 0.44 In 0.56 P of about 17 nm
  • the barrier layer is undoped and has a thickness of about 19 nm (Al 0.53 Ga 0.47 ) 0.5 In 0. .5 P.
  • the lower cladding layer had a carrier concentration of about 8 ⁇ 10 17 cm ⁇ 3 and a layer thickness of about 0.5 ⁇ m.
  • the intermediate layer had a carrier concentration of about 8 ⁇ 10 17 cm ⁇ 3 and a layer thickness of about 0.05 ⁇ m.
  • the strain adjusting layer made of GaP has a carrier concentration of about 3 ⁇ 10 18 cm ⁇ 3 and a layer thickness of about 9 ⁇ m.
  • the strain adjusting layer was polished to a region extending from the surface to a depth of about 1 ⁇ m and mirror-finished. By this mirror finishing, the surface roughness of the strain adjustment layer was set to 0.18 nm.
  • a functional substrate made of n-type GaP to be attached to the mirror-polished surface of the strain adjustment layer was prepared. A single crystal having a plane orientation of (111) was added to the functional substrate for sticking to which Si was added so that the carrier concentration was about 2 ⁇ 10 17 cm ⁇ 3 .
  • the functional substrate had a diameter of 76 mm and a thickness of 250 ⁇ m.
  • the surface of this functional substrate was polished to a mirror surface before being bonded to the strain adjusting layer, and finished to a square average square root value (rms) of 0.12 nm.
  • the functional substrate and the epitaxial wafer having the strain adjustment layer were carried into a general semiconductor material pasting apparatus, and the inside of the apparatus was evacuated to 3 ⁇ 10 ⁇ 5 Pa.
  • the surface of both the functional substrate and the strain adjustment layer was irradiated with an Ar beam neutralized by colliding electrons for 3 minutes. Thereafter, the surfaces of the functional substrate and the strain adjustment layer were superposed in a sticking apparatus maintained in vacuum, a load was applied so that the pressure on each surface was 50 g / cm 2, and both were bonded at room temperature. In this way, a bonded wafer was formed.
  • the GaAs substrate and the GaAs buffer layer were selectively removed from the bonded wafer with an ammonia-based etchant.
  • a first electrode was formed on the surface of the contact layer by vacuum deposition so that the thickness of AuGe and Ni alloy was 0.5 ⁇ m, Pt was 0.2 ⁇ m, and Au was 1 ⁇ m.
  • patterning was performed using a general photolithography method, and an n-type ohmic electrode was formed as the first electrode.
  • the surface of the light extraction surface which is the surface from which the GaAs substrate was removed, was roughened.
  • the epi layer in the region where the p-type ohmic electrode is formed as the second electrode was selectively removed to expose the strain adjustment layer.
  • a p-type ohmic electrode was formed on the exposed surface of the strain adjustment layer by vacuum deposition so that AuBe was 0.2 ⁇ m and Au was 1 ⁇ m. Thereafter, heat treatment was performed at 450 ° C. for 10 minutes to form an alloy, and low resistance p-type and n-type ohmic electrodes were formed.
  • a third electrode for connection of 0.2 ⁇ m thick Au, 0.2 ⁇ m thick Pt, and 1.2 ⁇ m thick AuSn was formed on the back surface of the functional substrate.
  • the region where the third electrode is not formed from the back surface of the functional substrate is set so that the angle ⁇ of the inclined surface becomes 70 ° and the thickness of the vertical surface becomes 80 ⁇ m.
  • a letter-shaped grooving was performed.
  • a dicing saw was used to cut from the compound semiconductor layer side at 350 ⁇ m intervals to form chips. The crushed layer and dirt due to dicing were removed by etching with a sulfuric acid-hydrogen peroxide mixture to produce a light emitting diode of Example 1.
  • 100 light-emitting diode lamps each having the light-emitting diode chip of Example 1 manufactured as described above mounted on a mount substrate were assembled.
  • the light emitting diode chip is heated and supported (mounted) on a mount substrate by a eutectic die bonder, and an n-type ohmic electrode of the light emitting diode and an n electrode terminal provided on the surface of the mount substrate And a p-type ohmic electrode and a p-electrode terminal were wire-bonded with a gold wire, and then sealed with a general epoxy resin.
  • the results of evaluating the characteristics of this light emitting diode are shown in Table 1.
  • Table 1 when a current was passed between the n-type and p-type ohmic electrodes, red light having a peak wavelength of 660 nm was emitted.
  • the light emission output when the forward current was 20 mA was 20 mW.
  • the variation (maximum-minimum) of the peak wavelength in all assembled light-emitting diode chips was 2.1 nm.
  • the response speed (Tr) of the rise of light emission was 70 ns.
  • the light emission spectrum of the light emitting diode lamp of Example 1 has a half width of 18 nm and a light emission intensity at a wavelength of 700 nm of almost 0.
  • Example 2 The light emitting diode of Example 2 is obtained by changing only the configurations of the strained light emitting layer and the barrier layer in the light emitting diode of Example 1.
  • the strained light emitting layer in Example 1 was changed to Ga 0.42 In 0.58 P having an undoped and thickness of about 10 nm, and the barrier layer in Example 1 was undoped.
  • the layer thickness was changed to (Al 0.53 Ga 0.47 ) 0.5 In 0.5 P with a layer thickness of about 30 nm, and 22 pairs of strained light emitting layers and barrier layers were alternately laminated.
  • Table 1 shows the results of evaluating the characteristics of the light-emitting diode lamp on which the light-emitting diode of Example 2 was mounted.
  • Table 1 shows the results of evaluating the characteristics of the light-emitting diode lamp on which the light-emitting diode of Example 2 was mounted.
  • Vf forward voltage
  • mA current of 20 mA
  • V voltage
  • Tr response speed
  • Example 3 The light-emitting diode of Example 3 is obtained by changing only the configuration of the strained light-emitting layer in the light-emitting diode of Example 2.
  • the strained light-emitting layer in Example 2 was changed to Ga 0.41 In 0.59 P with an undoped layer thickness of about 15 nm.
  • Table 1 shows the results of evaluating the characteristics of the light-emitting diode lamp on which the light-emitting diode of Example 3 was mounted.
  • Table 1 shows the results of evaluating the characteristics of the light-emitting diode lamp on which the light-emitting diode of Example 3 was mounted.
  • Vf forward voltage
  • mA current of 20 mA
  • V voltage
  • Tr response speed
  • Example 4 The light emitting diode of Example 4 is obtained by changing only the configuration of the strained light emitting layer in the light emitting diode of Example 2. Here, in the light emitting diode of Example 4, the well layer in Example 2 was changed to Ga 0.45 In 0.55 P with an undoped and thickness of about 25 nm.
  • Table 1 shows the results of evaluating the characteristics of the light-emitting diode lamp on which the light-emitting diode of Example 4 was mounted.
  • Table 1 shows the results of evaluating the characteristics of the light-emitting diode lamp on which the light-emitting diode of Example 4 was mounted.
  • Vf forward voltage
  • mA current of 20 mA
  • V voltage
  • Tr response speed
  • Example 5 The light-emitting diode of Example 5 is obtained by changing only the configuration of the strained light-emitting layer in the light-emitting diode of Example 2.
  • the strained light-emitting layer in Example 2 was changed to Ga 0.39 In 0.61 P with an undoped layer thickness of about 10 nm.
  • Table 1 shows the results of evaluating the characteristics of the light-emitting diode lamp on which the light-emitting diode of Example 5 was mounted.
  • Table 1 shows the results of evaluating the characteristics of the light-emitting diode lamp on which the light-emitting diode of Example 5 was mounted.
  • Vf forward voltage
  • mA current of 20 mA
  • V voltage
  • Tr response speed
  • Comparative Example 1 The light emitting diode of Comparative Example 1 is obtained by changing the surface layer in the light emitting diode of Example 2 to a layer without distortion.
  • the strain adjustment layer in Example 2 was changed to an (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P layer.
  • Table 1 shows the results of evaluating the characteristics of the light-emitting diode lamp mounted with the light-emitting diode of Comparative Example 1.
  • Table 1 shows the results of evaluating the characteristics of the light-emitting diode lamp mounted with the light-emitting diode of Comparative Example 1.
  • Comparative Example 2 The light emitting diode of Comparative Example 2 is obtained by changing only the configuration of the strained light emitting layer in the light emitting diode of Example 2. Here, in the light emitting diode of Comparative Example 2, the strained light emitting layer in Example 2 was changed to Ga 0.38 In 0.62 P having an undoped and thickness of about 5 nm.
  • Table 1 shows the results of evaluating the characteristics of the light-emitting diode lamp on which the light-emitting diode of Comparative Example 2 was mounted.
  • Table 1 shows the results of evaluating the characteristics of the light-emitting diode lamp on which the light-emitting diode of Comparative Example 2 was mounted.
  • Vf forward voltage
  • mA current of 20 mA
  • V voltage
  • Tr response speed
  • Comparative Example 3 The light emitting diode of Comparative Example 3 is obtained by changing only the configuration of the strained light emitting layer in the light emitting diode of Example 2. Here, in the light emitting diode of Comparative Example 3, the composition of the strained light emitting layer in Example 2 was changed to Ga 0.37 In 0.63 P.
  • Table 1 shows the results of evaluating the characteristics of the light-emitting diode lamp on which the light-emitting diode of Comparative Example 3 was mounted.
  • Table 1 shows the results of evaluating the characteristics of the light-emitting diode lamp on which the light-emitting diode of Comparative Example 3 was mounted.
  • Vf forward voltage
  • mA current of 20 mA
  • V 2.2 volts
  • the light emission output when the forward current was 20 mA was 5 mW.
  • the variation of the peak wavelength in all the assembled light emitting diode lamps was 3.8 nm.
  • the response speed (Tr) of the rise of light emission was 45 ns.
  • the light emission output was low due to the occurrence of the defects of the strain adjusting layer described above, and the characteristics could not be satisfied.
  • Comparative Example 4 The light emitting diode of Comparative Example 4 is obtained by changing only the configuration of the strained light emitting layer in the light emitting diode of Example 1. Here, in the light emitting diode of Comparative Example 4, the composition of the strained light emitting layer in Example 1 was changed to Ga 0.48 In 0.52 P.
  • Table 1 shows the results of evaluating the characteristics of the light-emitting diode lamp on which the light-emitting diode of Comparative Example 4 was mounted.
  • Table 1 shows the results of evaluating the characteristics of the light-emitting diode lamp on which the light-emitting diode of Comparative Example 4 was mounted.
  • Vf forward voltage
  • mA current of 20 mA
  • V voltage
  • Tr response speed
  • the light emitting diode of Comparative Example 5 is obtained by changing only the configurations of the strained light emitting layer and the barrier layer in the light emitting diode of Example 2.
  • the strained light emitting layer in Example 2 was changed to Ga 0.44 In 0.56 P with an undoped and thickness of about 30 nm, and the barrier layer in Example 1 was undoped.
  • the layer thickness was changed to (Al 0.53 Ga 0.47 ) 0.5 In 0.5 P with a layer thickness of about 30 nm, and 12 pairs of strained light emitting layers and barrier layers were alternately laminated.
  • Table 1 shows the results of evaluating the characteristics of the light-emitting diode lamp on which the light-emitting diode of Comparative Example 5 was mounted.
  • Table 1 shows the results of evaluating the characteristics of the light-emitting diode lamp on which the light-emitting diode of Comparative Example 5 was mounted.
  • Vf forward voltage
  • mA current of 20 mA
  • V voltage
  • Tr response speed
  • Comparative Example 6 The light emitting diode of Comparative Example 6 was formed by a liquid phase epitaxial method which is a conventional technique. This is a light-emitting diode having a double heterostructure light-emitting portion with an Al 0.35 Ga 0.65 As light-emitting layer on a GaAs substrate.
  • the light-emitting diode of Comparative Example 6 was manufactured by forming an n-type upper cladding layer made of Al 0.7 Ga 0.3 As on an n-type (100) GaAs single crystal substrate with a thickness of 20 ⁇ m, Al An undoped light-emitting layer made of 0.35 Ga 0.65 As is 2 ⁇ m, a p-type lower cladding layer made of Al 0.7 Ga 0.3 As is 20 ⁇ m, and Al 0.6 Ga 0 is transparent to the light emission wavelength.
  • a p-type thick film layer made of .4 As was prepared by a liquid phase epitaxial method so as to be 120 ⁇ m. After this epitaxial growth, the GaAs substrate was removed.
  • an n-type ohmic electrode having a diameter of 100 ⁇ m was formed on the surface of the n-type AlGaAs.
  • p-type ohmic electrodes having a diameter of 20 ⁇ m were formed on the back surface of the p-type AlGaAs at intervals of 80 ⁇ m.
  • the crushed layer was removed by etching to produce a light emitting diode chip of Comparative Example 6.
  • Table 1 shows the results of evaluating the characteristics of the light-emitting diode lamp on which the light-emitting diode of Comparative Example 6 was mounted.
  • Table 1 shows the results of evaluating the characteristics of the light-emitting diode lamp on which the light-emitting diode of Comparative Example 6 was mounted.
  • Vf forward voltage
  • mA milliamperes
  • V light emission output
  • Tr response speed
  • the light emitting diode lamp described in the first embodiment is selected, and the lamp is used as a reflector for a lighting device in accordance with the content described in Japanese Patent Application Laid-Open No. 2008-16412.
  • a lighting device including a substrate on which a power supply wiring, a through hole, and the like are formed
  • Japanese Unexamined Patent Publication No. 2008-16412 is hereby incorporated by reference.
  • the light-emitting diode of the present invention achieves red light of 660 nm and high-efficiency, and can be used as a high-power light-emitting diode product that has not been obtained with conventional AlGaAs LEDs, such as a light source for plant growth.
  • conventional AlGaAs LEDs such as a light source for plant growth.

Abstract

　本発明は、ｐｎ接合型の発光部と、前記発光部に積層された歪調整層とを少なくとも含む化合物半導体層を備え、前記発光部は、組成式が（ＡｌＸＧａ１－Ｘ）ＹＩｎ１－ＹＰ（ここで、Ｘ及びＹは、それぞれ０≦Ｘ≦０．１、及び０．３９≦Ｙ≦０．４５を満たす数値である）である歪発光層とバリア層との積層構造を有しており、前記歪調整層は、発光波長に対して透明であると共に前記歪発光層及び前記バリア層の格子定数よりも小さい格子定数を有することを特徴とする発光ダイオード等に関する。　本発明によれば、６５５ｎｍ以上の発光波長を有し、単色性に優れると共に、高出力、及び／又は高効率であって応答速度が速い発光ダイオードを提供することができる。

Description

発光ダイオード、発光ダイオードランプ及び照明装置
　本発明は、発光ダイオード、発光ダイオードランプ及び照明装置に関するものであり、特に高出力の赤色発光ダイオード、それを用いた発光ダイオードランプ及び照明装置に関する。
　本願は、２００９年３月１０日に、日本に出願された特願２００９－０５６７８０号、及び２００９年４月１日に、日本に出願された特願２００９－０８９３００号に基づき優先権を主張し、その内容をここに援用する。
　近年、人工光源による植物育成が研究されている。特に、単色性に優れており、省エネルギー、長寿命、及び小型化が可能な発光ダイオード（ＬＥＤ）による照明を用いた栽培方法が注目されている。また、これまでの研究結果から、植物育成（光合成）用の光源に適した発光波長の１つとして、波長６００～７００ｎｍの領域の、赤色光の効果が確認されている。特に、光合成に対して波長６６０～６７０ｎｍ付近の光は、反応効率が高く望ましい光源である。この波長に対して、従来の赤色発光ダイオードにおいては、ＡｌＧaＡｓ及びＩｎＧａＮＰ等からなる発光層の適用が検討されていたが、未だ高出力化を達成できていなかった（例えば特許文献１～３）。
　一方、燐化アルミニウム・ガリウム・インジウム（組成式（ＡｌＸＧａ１－Ｘ）ＹＩｎ１－ＹＰ；０≦Ｘ≦１，０＜Ｙ≦１）からなる発光層を備えた化合物半導体ＬＥＤが知られている。このＬＥＤにおいて、Ｇａ0.5Ｉｎ0.5Ｐの組成を有する発光層の波長が最も長く、この発光層で得られるピーク波長は、６５０ｎｍ付近である。このため、６５５ｎｍよりも長波長の領域では、化合物半導体ＬＥＤの実用化、及び高輝度化が困難であった。
　また、（ＡｌＸＧａ１－Ｘ）ＹＩｎ１－ＹＰ（０≦Ｘ≦１，０＜Ｙ≦１）からなる発光層を備えた発光部は、一般に、発光層から出射される発光に対し光学的に不透明であり、機械的にも強度がそれ程ない砒化ガリウム（ＧａＡｓ）単結晶基板上に形成されている。
そこで、より高輝度の可視ＬＥＤを得ることを目的として、また、更なる素子の機械的強度の向上を目的として研究が進められている。すなわち、ＧａＡｓのような不透明な基板材料を除去した後、発光を透過できると共に従来の材料よりも機械的強度に優れた透明な材料からなる支持体層を改めて接合させた、いわゆる接合型ＬＥＤを構成する技術が開示されている（例えば、特許文献４参照）。一方、発光メカニズムの異なるレーザー素子においては、歪のある発光層について検討されているが、発光ダイオードにおいては、歪のある発光層について実用化されていないのが実状である（例えば、特許文献５参照）。
　また、量子井戸構造を適用した発光ダイオードの発光部の検討がされている。しかしながら、量子井戸構造の適用によって得られる量子効果は、発光波長を短波長化させるため、長波長化の技術には適用できないという問題があった（例えば、特許文献６参照）。
特開平９－３７６４８号公報 特開２００２－２７８３１号公報 特開２００４－２２１０４２号公報 日本国特許第３２３０６３８号公報 特開２０００－１５１０２４号公報 日本国特許第３３７３５６１号公報
　ところで、植物育成用の照明の光源として実用化するためには、省エネ、及びコスト面から、発光効率の高いＬＥＤを用いて使用電力及びＬＥＤの使用数量を削減する必要がある。
　特に、植物育成用ＬＥＤ照明の実用化のためには、使用電力の低減、コンパクト化、及びコストダウンが強く望まれており、従来の６６０ｎｍの波長帯の発光ダイオードであるＡｌＧaＡｓ系のＬＥＤに対して、高出力化、高効率化、波長のバラツキ低減、及び／又は高速化等の特性向上が望まれている。
　また、点灯方法については、高速パルス方式を利用して使用電力を削減することも検討されており、応答速度の速い発光ダイオードが必要である。近年の研究により、植物育成用の照明は、光を照射後、光合成の反応時間中に消灯することによって省エネルギー化が可能であることが確認された。しかし、高速のパルス通電に対応できる応答速度を有する発光ダイオードが必要である。具体的には、発光ダイオードの応答速度は、１０００ｎｓ以下、望ましくは、１００ｎｓ以下が好適である。
　ところで、発光効率の高い（ＡｌＸＧａ１－Ｘ）ＹＩｎ１－ＹＰ（０≦Ｘ≦１，０＜Ｙ≦１）から成る発光層において、エピタキシャル成長に使用するＧａＡｓ基板の格子定数に整合する最も長波長（バンドギャップの小さい）の発光層の組成は、Ｇａ０．５Ｉｎ０．５Ｐである。この発光層の発光波長は、６５０ｎｍであり、６５０ｎｍ以上の長波長化を達成することができない。このように、発光層の６５０ｎｍ以上の長波長化には技術的課題が存在するため、実用化、及び／又は高効率化ができていない。特に６５５ｎｍ以上の長波長を有するＬＥＤでは、高出力化の技術が確立されていない。
　また、植物育成用の照明においては、発光波長７００ｎｍ以上の光が、植物育成を抑制する効果がある場合がある。このため、発光波長６６０ｎｍ付近の単色性に優れる赤色光が望まれている。したがって、植物育成用の照明としては、７００ｎｍにおける発光強度が、ピーク発光波長の強度に対して１０％未満の発光スペクトルを有することが望ましい。
　本発明は、上記事情に鑑みてなされたものであり、６５５ｎｍ以上の発光波長を有し、単色性に優れると共に、高出力、及び／又は高効率であって応答速度が速い発光ダイオードを提供することを目的とする。また、植物育成用の照明に適した発光ダイオードランプや当該発光ダイオードランプを搭載した照明装置を提供することを目的とする。
　すなわち、本発明は以下に関する。
（１）　ｐｎ接合型の発光部と、前記発光部に積層された歪調整層とを少なくとも含む化合物半導体層を備え、前記発光部は、組成式が（ＡｌＸＧａ１－Ｘ）ＹＩｎ１－ＹＰ（ここで、Ｘ及びＹは、それぞれ０≦Ｘ≦０．１、及び０．３９≦Ｙ≦０．４５を満たす数値である）である歪発光層とバリア層との積層構造を有しており、前記歪調整層は、発光波長に対して透明であると共に前記歪発光層及び前記バリア層の格子定数よりも小さい格子定数を有することを特徴とする発光ダイオード。
（２）　前記歪発光層の組成式が、ＧａＹＩｎ１－ＹＰ（ここで、Ｙは０．３９≦Ｙ≦０．４５を満たす数値である）であることを特徴とする前項１に記載の発光ダイオード。
（３）　前記歪発光層の厚さが、８～３０ｎｍの範囲であることを特徴とする前項１又は２に記載の発光ダイオード。
（４）　前記歪発光層が８～４０層含まれていることを特徴とする前項１乃至３のいずれか一項に記載の発光ダイオード。
（５）　前記バリア層の組成式が、（ＡｌＸＧａ1-Ｘ）ＹＩｎ１－ＹＰ（ここで、Ｘ及びＹは、それぞれ０．３≦Ｘ≦０．７、及び０．４８≦Ｙ≦０．５２を満たす数値である）であることを特徴とする前項１乃至４のいずれか一項に記載の発光ダイオード。
（６）　前記発光部は、前記歪発光層の上面及び下面の一方又は両方にクラッド層を有し、前記クラッド層の組成式が（ＡｌＸＧａ1-Ｘ）ＹＩｎ１－ＹＰ（ここで、Ｘ及びＹは、それぞれ０．５≦Ｘ≦１、及び０．４８≦Ｙ≦０．５２を満たす数値である）であることを特徴とする前項１乃至５のいずれか一項に記載の発光ダイオード。
（７）　前記歪調整層の組成式が、（ＡｌＸＧａ１－Ｘ）ＹＩｎ１－ＹＰ（ここで、Ｘ及びＹは、それぞれ０≦Ｘ≦１、及び０．６≦Ｙ≦１を満たす数値である）であることを特徴とする前項１乃至６のいずれか一項に記載の発光ダイオード。
（８）　前記歪調整層の組成式が、ＡｌＸＧａ１－ＸＡｓ１－ＹＰＹ（ここで、Ｘ及びＹは、それぞれ０≦Ｘ≦１、及び０．６≦Ｙ≦１を満たす数値である）であることを特徴とする前項１乃至６のいずれか一項に記載の発光ダイオード。
（９）　前記歪調整層の材質が、ＧａＰであることを特徴とする前項１乃至６のいずれか一項に記載の発光ダイオード。
（１０）　前記歪調整層の厚さが、０．５～２０μｍの範囲であることを特徴とする前項１乃至９のいずれか一項に記載の発光ダイオード。
（１１）　前記化合物半導体層の光取り出し面と反対側の面に、機能性基板が接合されていることを特徴とする前項１乃至１０のいずれか一項に記載の発光ダイオード。
（１２）　前記機能性基板が、透明であることを特徴とする前項１１に記載の発光ダイオード。
（１３）　前記機能性基板の材質がＧａＰであることを特徴とする前項１１又は１２に記載の発光ダイオード。
（１４）　前記機能性基板の側面が、前記化合物半導体層に近い側において前記光取り出し面に対して略垂直である垂直面と、前記化合物半導体層に遠い側において前記光取り出し面に対して内側に傾斜した傾斜面とを有することを特徴とする前項１１乃至１３のいずれか一項に記載の発光ダイオード。
（１５）　前記化合物半導体層の前記光取り出し面側に設けられた第１及び第２の電極と、
　前記機能性基板の裏面に設けられた接続用の第３の電極と、をさらに備えることを特徴とする前項１１乃至１４のいずれか一項に記載の発光ダイオード。
（１６）　前記第１及び第２の電極がオーミック電極であることを特徴とする前項１５に記載の発光ダイオード。
（１７）　前記光取り出し面は、粗い面を含むことを特徴とする前項１１乃至１６のいずれか一項に記載の発光ダイオード。
（１８）　植物育成の光合成の促進に使用するための発光ダイオードであって、前記発光部の発光スペクトルのピーク発光波長が、６５５～６７５ｎｍの範囲であることを特徴とする前項１乃至１７のいずれかに記載の発光ダイオード。
（１９）　前記発光スペクトルの半値幅が、１０～４０ｎｍの範囲であることを特徴とする前項１８に記載の発光ダイオード。
（２０）　前記発光スペクトルの発光波長７００ｎｍにおける発光強度が、前記ピーク発光波長における発光強度の１０％未満であることを特徴とする前項１８又は１９に記載の発光ダイオード。
（２１）　前記発光部の応答速度（Ｔｒ）が、１００ｎｓ以下であることを特徴とする前項１乃至２０のいずれか一項に記載の発光ダイオード。
（２２）　前項１乃至２１のいずれか一項に記載の発光ダイオードを備えることを特徴とする発光ダイオードランプ。
（２３）　前記発光ダイオードの前記光取り出し面側に設けられた前記第１又は第２の電極と、前記第３の電極とが、略同電位に接続されていることを特徴とする前項２２に記載の発光ダイオードランプ。
（２４）　前項２２又は２３に記載の発光ダイオードランプを備えることを特徴とする照明装置。
　本発明の発光ダイオードは、組成式が（ＡｌＸＧａ１－Ｘ）ＹＩｎ１－ＹＰ（ここで、Ｘ及びＹは、それぞれ０≦Ｘ≦０．１、及び０．３９≦Ｙ≦０．４５を満たす数値である）である歪発光層を有する発光部を含む化合物半導体層を備えている。歪発光層の材質にＡｌＧａＩｎＰを採用することにより、発光部からの発光効率及び応答速度を向上することができる。また、歪発光層の組成を上記範囲に規定することにより、６５５ｎｍ以上の発光波長を有する発光ダイオードとすることができる。
　また、本発明の発光ダイオードには、発光部上に歪調整層が設けられている。この歪調整層は、発光波長に対して透明であるため、発光部からの発光を吸収することなく高出力、及び／又は高効率の発光ダイオードとすることができる。さらに、この歪調整層は、ＧａＡｓ基板の格子定数よりも小さい格子定数を有しているため、この半導体化合物層の反りの発生を抑制することができる。これにより、歪発光層の歪量のばらつきが低減されるため、単色性に優れた発光ダイオードとすることができる。
　したがって、本発明によれば、６５５ｎｍ以上の発光波長を有し、単色性に優れると共に、高出力、及び／又は高効率であって応答速度が速い発光ダイオードを提供することができる。また、本発明によれば、従来のＡｌＧaＡｓ系の発光ダイオードと比較して、約４倍以上の発光効率を有する高出力発光ダイオードを提供することができる。
　また、本発明の発光ダイオードランプは、６５５ｎｍ以上の発光波長を有し、単色性に優れると共に、高出力、及び／又は高効率であって応答速度が速い上記発光ダイオードを備えている。したがって、植物育成用の照明に適した発光ダイオードランプや発光ダイオードランプを備える照明装置を提供することができる。
本発明の一実施形態である発光ダイオードを用いた発光ダイオードランプの平面図である。 本発明の一実施形態である発光ダイオードを用いた発光ダイオードランプの、図１中に示すＡ－Ａ’線に沿った断面模式図である。 本発明の一実施形態である発光ダイオードの平面図である。 本発明の一実施形態である発光ダイオードの、図３中に示すＢ－Ｂ’線に沿った断面模式図である。 本発明の一実施形態である発光ダイオードの発光部の構成を説明するための拡大断面図である。 本発明の一実施形態である発光ダイオードを構成する歪調整層の歪を緩和するメカニズムを説明するための図である。 本発明の一実施形態である発光ダイオードに用いるエピウェーハの断面模式図である。 本発明の一実施形態である発光ダイオードに用いる接合ウェーハの断面模式図である。 本発明の実施例の発光ダイオードランプの発光スペクトルを示す図である。 本発明の一実施形態である照明装置を示す斜視図である。 本発明の別の実施形態である照明装置を示す斜視図である。
　以下、本発明を適用した一実施形態である発光ダイオードについて、これを用いた発光ダイオードランプとともに図面を用いて詳細に説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
＜発光ダイオードランプ＞
　図１及び図２は、本発明を適用した一実施形態である発光ダイオードを用いた発光ダイオードランプを説明するための図であり、図１は平面図、図２は図１中に示すＡ－Ａ’線に沿った断面図である。
　図１及び図２に示すように、本実施形態の発光ダイオード１を用いた発光ダイオードランプ４１は、マウント基板４２の表面に１以上の発光ダイオード１が実装されている。より具体的には、マウント基板４２の表面には、ｎ電極端子４３とｐ電極端子４４とが設けられている。また、発光ダイオード１の第１の電極であるｎ型オーミック電極４とマウント基板４２のｎ電極端子４３とが金線４５を用いて接続されている（ワイヤボンディング）。一方、発光ダイオード１の第２の電極であるｐ型オーミック電極５とマウント基板４２のｐ電極端子４４とが金線４６を用いて接続されている。さらに、図２に示すように、発光ダイオード１のｎ型及びｐ型オーミック電極４，５が設けられた面と反対側の面には、第３の電極６が設けられており、この第３の電極６によって発光ダイオード１がｎ電極端子４３上に接続されてマウント基板４２に固定されている。ここで、ｎ型オーミック電極４と第３の電極６とは、ｎ極電極端子４３によって等電位又は略等電位となるように電気的に接続されている。そして、マウント基板４２の発光ダイオード１が実装された表面は、一般的なエポキシ樹脂４７によって封止されている。
＜発光ダイオード＞
　図３及び図４は、本発明を適用した一実施形態である発光ダイオードを説明するための図であり、図３は平面図、図４は図３中に示すＢ－Ｂ’線に沿った断面図である。図３及び図４に示すように、本実施形態の発光ダイオード１は、化合物半導体層２と機能性基板３とが接合された発光ダイオードである。そして、発光ダイオード１は、主たる光取り出し面に設けられたｎ型オーミック電極（第１の電極）４及びｐ型オーミック電極（第２の電極）５と、機能性基板３の化合物半導体層２との接合面と反対側に設けられた第３の電極６とを備えて概略構成されている。なお、本実施形態における主たる光取り出し面とは、化合物半導体層２において、機能性基板３を貼り付けた面の反対側の面である。
　化合物半導体層（エピタキシャル成長層ともいう）２は、図４に示すように、ｐｎ接合型の発光部７と、歪調整層８とが順次積層された構造を有している。この化合物半導体層２の構造には、公知の機能層を適宜加えることができる。例えば、オーミック（Ｏｈｍｉｃ）電極の接触抵抗を下げるためのコンタクト層、素子駆動電流を発光部の全般に平面的に拡散させるための電流拡散層、逆に素子駆動電流の通流する領域を制限するための電流阻止層や電流狭窄層など公知の層構造を設けることができる。なお、化合物半導体層２は、ＧａＡｓ基板上にエピタキシャル成長させて形成されたものであることが好ましい。
　発光部７は、図４に示すように、歪調整層８上に、少なくともｐ型の下部クラッド層９、発光層１０、及びｎ型の上部クラッド層１１が順次積層されて構成されている。すなわち、発光部７は、放射再結合をもたらすキャリア（担体；ｃａｒｒｉｅｒ）及び発光を発光層１０に「閉じ込める」ために、発光層１０の下側及び上側に対峙して配置された下部クラッド（ｃｌａｄ）層９及び上部クラッド層１１を含む、所謂、ダブルヘテロ（略称：ＤＨ）構造とすることが高強度の発光を得る上で好ましい。
　発光層１０は、図５に示すように、発光ダイオード（ＬＥＤ）の発光波長を制御するため、井戸構造を構成することが好ましい。すなわち、発光層１０は、歪発光層（井戸層、又はウェル（ｗｅｌｌ）層ともいう）１２を両端に有する、歪発光層１２とバリア層（障壁層ともいう）１３との多層構造であることが好ましい。
　発光層１０の層厚は、０．０２～２μｍの範囲であることが好ましい。また、発光層１０の伝導型は特に限定されるものではなく、アンドープ、ｐ型及びｎ型のいずれも選択することができる。発光効率を高めるには、結晶性が良好なアンドープ又は３×１０１７ｃｍ－３未満のキャリア濃度とすることが望ましい。
　歪発光層１２は、（ＡｌＸＧａ１－Ｘ）ＹＩｎ１－ＹＰ（ここで、Ｘ及びＹは、それぞれ０≦Ｘ≦１，及び０＜Ｙ≦１を満たす数値である）の組成を有している。上記Ｘは、０．１以下であることが好ましく、０であることがより好ましい。また、上記Ｙは、０．３７～０．４６の範囲が好ましく、０．３９～０．４５の範囲がより好ましい。歪発光層１２の材質を上記範囲に規定することにより、発光波長を６５５～６７５ｎｍの範囲とすることできる。しかしながら、この場合に歪発光層１２は、それ以外の構造部分と格子定数が異なる構成となり、化合物半導体層２に歪が発生する。このため、結晶欠陥の発生という弊害が生ずるおそれがある。
　歪発光層１２の層厚は、８～３０ｎｍの範囲が好適である。ここで、歪発光層１２の層厚が約６ｎｍ未満の薄膜である場合では、井戸構造の量子効果により発光波長が短くなり、所望の６５５ｎｍ以上が得られなくなる。したがって、歪発光層１２の層厚は、層厚の変動を加味して量子効果の発現しない８ｎｍ以上であることが望ましい。また、層厚の制御の容易さを考慮すれば、１０ｎｍ以上が好適である。一方、歪発光層１２の層厚が３０ｎｍを超えると、歪量が大きくなりすぎるため、結晶欠陥や表面の異常が発生しやすくなるために好ましくない。
　バリア層１３は、（ＡｌＸＧａ１－Ｘ）ＹＩｎ１－ＹＰ（０≦Ｘ≦１，０＜Ｙ≦１）の組成を有している。上記Ｘは、０．３～０．７の範囲が好ましく、０．４～０．６の範囲がより好ましい。また、上記Ｙは、０．４８～０．５２の範囲が好ましく、０．４９～０．５１の範囲がより好ましい。また、バリア層１３の格子定数は、ＧａＡｓ基板と同等又は、小さくすることができる。
　バリア層１３の層厚は、歪発光層１２の層厚よりも厚いことが好ましい。これにより、歪発光層１２の発光効率を高くすることができる。また、バリア層１３によって発光効率を最適化すると共に歪発光層１２に発生した歪を緩和する必要がある。したがって、バリア層１３は、少なくとも、１５ｎｍ以上の層厚とすることが好ましく、２０ｎｍ以上の層厚がより好ましい。一方、バリア層１３の層厚が、５０ｎｍを超えると発光波長の波長に近くなり、光の干渉、ブラッグ反射など、光学的な影響がでる。したがって、バリア層１３は、５０ｎｍ以下の層厚とすることが好ましく、４０ｎｍ以下の層厚がより好ましい。
　上述したように、歪発光層１２の層厚が薄く、バリア層１３の層厚が厚いほうが、歪発光層１２の歪をバリア層１３によって吸収すると共に、歪発光層１２に結晶欠陥が発生しにくい。
　歪発光層１２とバリア層１３との多層構造において、歪発光層１２とバリア層１３とを交互に積層する対の数は特に限定されるものではないが、８対以上４０対以下であることが好ましい。すなわち、発光層１０には、歪発光層１２が８～４０層含まれていることが好ましい。ここで、発光層１０の発光効率が好適な範囲としては、歪発光層１２が８層以上である。一方、歪発光層１２及びバリア層１３は、キャリア濃度が低いため、多くの対にすると順方向電圧（ＶＦ）が増大する。このため、４０対以下であることが好ましく、３０対以下であることがより好ましい。また、歪発光層１２が有する歪は、エピタキシャル成長基板と発光部７との格子定数が異なるため、発光層１０中に発生するストレスである。このため、歪発光層１２とバリア層１３とを交互に積層する対の数、すなわち、発光層１０に含まれる歪発光層１２の層の数が前記範囲を超えると、発光層１０が歪に耐えきれずに結晶欠陥が発生し、表面状態の悪化や発光効率低下などの問題が発生する。
　発光層１０（発光部７）は、歪発光層１２の材質を上記範囲に規定することにより、その発光スペクトルのピーク発光波長が６５５～６７５ｎｍの範囲であることが好ましく、６６０～６７０ｎｍの範囲であることがより好ましい。上記範囲の発光波長は、植物育成（光合成）用の光源に適した発光波長の１つであり、光合成に対して反応効率が高いからである。
　一方、７００ｎｍ以上の長波長領域の光を利用すると、植物の育成を抑制する反応が起こるため、長波長域の光量は少ない方が望ましい。したがって、効率的に植物育成するためには、光合成反応に対して最適な６５５～６７５ｎｍの波長領域の光が強く、７００ｎｍ以上の超波長領域の光を含まない赤色光源が最も好ましい。
　また、前記の好ましい赤色光源にするためには、半値幅は、狭い必要がある。一方、波長バラツキの大きくなる可能性がある量子化条件に近いと半値幅が狭くなるため、結果的に発光スペクトルの半値幅が、１０～４０ｎｍの範囲であることが好ましい。さらに、上記発光スペクトルの発光波長７００ｎｍにおける発光強度が、上記ピーク発光波長における発光強度の１０％未満であることが好ましい。更にまた、発光層１０の応答速度（立ち上がり時間：Ｔｒ）が１００ｎｓ以下であることが好ましい。
　このような特性の発光層１０を有する発光ダイオード１は、植物育成の光合成の促進に使用する照明（発光ダイオードランプや発光ダイオードランプを備えた照明装置）として好適に用いることができる。
　なお、照明装置とは、配線やスルーホール等が形成された基板と、基板表面に取り付けられた複数の発光ダイオードランプと、凹字状の断面形状を有し、凹部内側の底部に発光ダイオードランプが取り付けられるように構成されたリフレクタ又はシェードとを少なくとも備えた照明装置をいう。
「照明装置の一例」
　図１０に、本実施形態の照明装置の一例を斜視図で示す。
　図１０に示す照明装置１００は、回路基板２００と、回路基板２００に実装された発光ダイオードランプ４１と、回路基板２００上に設置されたリフレクタ４００とから概略構成されている。
　回路基板２００は、アルミニウムからなる基板本体と、前記基板本体上に積層された絶縁層と、前記絶縁層上に形成されたＣｕ等の導体からなる配線パターンとから概略構成されている。また、この回路基板２００は、その一辺２００ａ側がリフレクタ４００から突き出されており、これにより回路基板２００の表面の一部が露出されている。
　また、前記配線パターンは、一対の取出電極パターンと、前記の各取出電極パターンの一端側から回路基板２００のほぼ中央に向かって延在する６本の端子電極パターンとから構成されている。前記の各端子電極パターンには、３つの発光ダイオードランプ４１がそれぞれ接続されており、これにより各発光ダイオードランプ４１が相互に並列に接続されている。また、前記の各取出電極パターンの他端側は、回路基板２００の一辺２００ａ側に延在して露出しており、この露出部分が外部端子２３０ｃになっている。
　次に発光ダイオードランプ４１は、図１０に示すように、本実施形態の例では全部で３つの発光ダイオードランプ４１が回路基板２００のほぼ中央に実装されており、各発光ダイオードランプ４１は等間隔をおいて一直線上に配置されている。発光ダイオードランプ４１の正電極及び負電極は、前記端子電極パターンに電気的に接続されている。
　次に、リフレクタ４００は、図１０に示すように、たとえばアルミニウム又はアルミニウム合金からなる略立方体形状のリフレクタ本体４１０に、反射面４２０が設けられて概略構成されている。
　反射面４２０は、図１０に示すように、一対の半回転放物面４２０ａと、半回転放物面４２０ａ同士の間に配置された放物柱面４２０ｂとから構成されている。
　また、リフレクタ本体４１０の厚みは、換言すると光の出射方向に沿う反射面４２０の高さは、発光ダイオードランプ４１のサイズ及び発光ダイオードランプ４１同士の間隔によって適宜設定されるが、例えば５．０ｍｍ～２０．０ｍｍの範囲に設定することが好ましい。
「照明装置の別の例」
　図１１には、本実施形態の照明装置の別の例を斜視図で示す。
　図１１に示す照明装置１０１は、回路基板１０２と、回路基板１０２に実装された発光ダイオードランプ４１と、回路基板１０２上に設置されたリフレクタ１０４とから概略構成されている。本例の照明装置１０１には、１０列×３列の合計で３０個の反射面１４２を有するリフレクタ１０４が備えられている。そして、各反射面１４２の内側には、一つの反射面につき３つの発光ダイオードランプ４１が備えられている。照明装置１０１全体では合計で９０個の発光ダイオードランプ４１が備えられている。
　反射面１４２の詳細な形状は、先の照明装置１００の場合とほぼ同様であり、一対の半回転放物面と、この半回転放物面同士の間に配置された放物柱面とから構成されている。
　また、発光層１０の構成は、上記特性を充足するように組成、層厚、及び層数を適宜選択することができる。
　下部クラッド層９及び上部クラッド層１１は、図４に示すように、発光層１０の下面及び上面にそれぞれ設けられている。具体的には、発光層１０の下面に下部クラッド層９が設けられ、発光層１０の上面に上部クラッド層１１が設けられている。
　下部クラッド層９及び上部クラッド層１１の材質としては、発光層１０の歪発光層１２よりもバンドギャップの大きい材質が好ましく、バリア層１３よりもバンドギャップが大きい材質がより好ましい。上記材質としては、例えば、ＡｌＸＧａ１－ＸＡｓの組成を有する化合物や、（ＡｌＸＧａ１－Ｘ）ＹＩｎ１－ＹＰ（ここで、Ｘ及びＹは、それぞれ０≦Ｘ≦１，及び０＜Ｙ≦１を満たす数値である）の組成を有する化合物が挙げられる。上記Ｘの値は、下限値が０．３以上であることが好ましく、０．５以上であることがより好ましい。また、上記Ｙの値は、０．４８～０．５２の範囲が好ましく、０．４９～０．５１の範囲がより好ましい。
　下部クラッド層９と上部クラッド層１１とは、極性が異なるように構成されている。また、下部クラッド層９及び上部クラッド層１１のキャリア濃度及び厚さは、公知の好適な範囲とすることができ、発光層１０の発光効率が高まるように条件を最適化することが好ましい。また、下部クラッド層９及び上部クラッド層１１の組成を制御することによって、化合物半導体層２の反りを低減させることができる。
　具体的に、下部クラッド層９としては、例えば、Ｍｇをドープしたｐ型の（ＡｌＸＧａ１－Ｘ）ＹＩｎ１－ＹＰ（ここで、Ｘ及びＹは、それぞれ０．３≦Ｘ≦１，及び０＜Ｙ≦１を満たす数値である）の組成を有する半導体材料を用いることが望ましい。また、キャリア濃度は２×１０１７～２×１０１８ｃｍ－３の範囲が好ましく、層厚は０．５～５μｍの範囲が好ましい。
　一方、上部クラッド層１１としては、例えば、Ｓｉをドープしたｎ型の（ＡｌＸＧａ１－Ｘ）ＹＩｎ１－ＹＰ（ここで、Ｘ及びＹは、それぞれ０．３≦Ｘ≦１，及び０＜Ｙ≦１を満たす数値である）の組成を有する半導体材料を用いることが望ましい。また、キャリア濃度は１×１０１７～１×１０１８ｃｍ－３の範囲が好ましく、層厚は０．５～２μｍの範囲が好ましい。なお、下部クラッド層９及び上部クラッド層１１の極性は、化合物半導体層２の素子構造を考慮して選択することができる。
　また、下部クラッド層９と発光層１０との間、発光層１０と上部クラッド層１１との間及び上部クラッド層１１と歪調整層８との間に、両層間におけるバンド（ｂａｎｄ）不連続性を緩やかに変化させるための中間層を設けても良い。この場合、各中間層は、上記両層の中間の禁止帯幅を有する半導体材料からそれぞれ構成することが好ましい。
　また、発光部７の構成層の上方には、オーミック（Ｏｈｍｉｃ）電極の接触抵抗を下げるためのコンタクト層、素子駆動電流を発光部の全般に平面的に拡散させるための電流拡散層、逆に素子駆動電流の通流する領域を制限するための電流阻止層や電流狭窄層など公知の層構造を設けることができる。
　歪調整層８は、図４に示すように、発光部７の下方に設けられている。この歪調整層８は、ＧａＡｓ基板上に化合物半導体層２をエピタキシャル成長させる際に、歪発光層１２によって生じた歪を緩和させるために設けられたものである。
　また、歪調整層８は、発光部７（発光層１０）からの発光波長に対して透明である。
　さらに、歪調整層８は、歪発光層１２及びバリア層１３の格子定数よりも小さい格子定数を有している。更にまた、歪調整層８は、化合物半導体層２の形成（エピタキシャル成長による形成）に用いたＧａＡｓ基板の格子定数よりも小さい格子定数を有している。より具体的には、後述する組成から得られる歪調整層８の格子定数をＡ、バリア層１３の格子定数をＢ、歪発光層１２の格子定数をＣとした場合に、各格子定数は、Ａ＜Ｂ＜Ｃの関係を有している。
　歪調整層８としては、（ＡｌＸＧａ１－Ｘ）ＹＩｎ１－ＹＰ（ここで、Ｘ及びＹは、それぞれ０≦Ｘ≦１、及び０．６≦Ｙ≦１を満たす数値である）の組成を有する材料を適用することができる。上記Ｘは、化合物半導体層２の素子構造にもよるが、Ａｌ濃度が低い材料が化学的に安定であることから、０．５以下であることが好ましく、０であることがより好ましい。また、上記Ｙの下限値は、０．６以上であることが好ましい。ここで、発光層１０（歪発光層１２）の有する歪量が同じ場合を比較すると、上記Ｙの値が小さいほうが歪調整層８の歪調整効果が小さくなる。このため、歪調整層８の層厚を厚くする必要が生じ、歪調整層８の成膜時の成長時間とコストが上昇するため、上記Ｙの値は０．６以上であることが好ましく、０．８以上であることがより好ましい。
　また、歪調整層８としては、発光波長に対して透明であり、ＡｌＸＧａ１－ＸＡｓ１－ＹＰＹ（ここで、Ｘ及びＹは、それぞれ０≦Ｘ≦１、及び０．６≦Ｙ≦１を満たす数値である）の組成を有するＩＩＩ－Ｖ属半導体材料も好適に用いることができる。上記組成を有する歪調整層８では、Ｙの値によって格子定数が変化する。上記Ｙの値が大きい方が、格子定数が小さくなる。また、発光波長に対する透明度は、上記Ｘ及びＹの値の双方に関連するため、透明な材料となるようにＸ及びＹの値を選択すれば良い。
　さらに、歪調整層８として、ＧａＰ、好ましくは、例えばＭｇドープしたｐ型のＧａＰを用いることが好ましい。このＧａＰは、組成の調整が不要であると共に歪調整効果が大きいため、生産性及び安定性の面からも歪調整層８の材料として最も適している。
　歪調整層８は、化合物半導体層２をエピタキシャル成長させる際に用いた基板であるＧａＡｓ基板の格子定数よりも小さい格子定数を有しているため、歪発光層１２が包含する歪量のばらつきを緩和する機能を備えている。このため、歪調整層８を設けることにより、発光波長などの特性の均一化、クラック発生等の結晶欠陥の発生防止の効果がある。ここで、歪調整層８の層厚は、０．５～２０μｍの範囲であることが好ましく、３～１５μｍの範囲であることがより好ましい。層厚が０．５μｍ未満であると、歪発光層１２の歪量のばらつきを緩和するのに十分ではなく、層厚が２０μｍを超えると成長時間が長くなり、製造コストが増加するために好ましくない。
　このように、歪調整層８の組成を制御することにより、化合物半導体層２の反りを低減することができるため、面内波長分布の小さい発光ダイオード１の作製が可能である。さらに、本実施形態のように、機能性基板３と化合物半導体層２との接合を行なう構造を有する場合にも、化合物半導体層２の反りが大きい場合は割れなどの問題が生じるため、化合物半導体層２の反りを小さくすることが望ましい。
　次に、歪調整層８が、化合物半導体層２の歪を緩和するメカニズム（歪調整層８と、化合物半導体層２との格子定数の関係）について、図６を参照しながら説明する。
　図６に示すように、歪調整層８の格子定数は、基準となるＧａＡｓ基板の格子定数より小さい側にある。この状態を－（マイナス）歪とする。これに対して、発光層１０における歪発光層１２の格子定数は、基準となるＧａＡｓ基板の格子定数よりも大きい側にある。これを＋（プラス）歪とする。本発明では、歪調整層８に起因する－歪の存在が、発光波長を長波長化するために歪発光層１２に導入が必要な＋歪のバラツキを小さくする効果があることを見出した。上述したように、歪発光層１２の発光波長は、歪発光層１２の層厚、組成及び歪量によって決定される。このように、歪発光層１２の発光波長に影響を与える要素が多いため、各要素のばらつきの相乗効果によって波長のバラツキが大きくなりやすい傾向がある。
　例えば、歪発光層１２の層厚は３０ｎｍ以下の薄膜が望ましいが、薄い膜であるために層厚を均一に制御することは困難である。そして、層厚と導入される歪量とには相関があるため、歪発光層１２の層厚がばらつくことによって導入される歪量もばらつき、結果として歪発光層１２の発光波長がばらつく。そこで、化合物半導体層２を形成する際に、＋歪を有する歪発光層１２を含む発光部７の上方（図４では、発光部７の下方となる）に歪調整層８を設けることにより、この歪調整層８の有する－歪が、歪発光層１２の層厚のばらつきによって＋側に大きくずれた歪を－側に引き寄せて、歪発光層１２の歪量のばらつきが小さくなることを見出した。この歪調整層８の効果は、歪発光層１２の歪量のばらつきの原因が歪発光層１２の組成のばらつきによる場合であっても同様である。
　ところで、歪調整層８のない従来の発光ダイオードでは、発光波長等の特性のばらつきが大きいため、要求された品質を満足することができなかった。これに対し、本実施形態の発光ダイオード１では、発光部７の下方に歪調整層８を設けた素子構造としている。これにより、長波長化を行うために必要な歪発光層１２の歪量が発光層１０内において均一化されて、発光波長及び出力の特性のばらつきが小さくなる。また、化合物半導体層２の表面状態も改善される。
　機能性基板３は、図４に示すように、化合物半導体層２を構成する歪調整層８側に接合されている。この機能性基板３は、発光部７を機械的に支持するのに充分な強度を有し、且つ、発光部７から出射される発光を透過できる禁止帯幅が広く、発光層１０からの発光波長に対して光学的に透明な材料から構成される。例えば、燐化ガリウム（ＧａＰ）、砒化アルミニウム・ガリウム（ＡｌＧａＡｓ）、窒化ガリウム（ＧａＮ）等のＩＩＩ－Ｖ族化合物半導体結晶体、硫化亜鉛（ＺｎＳ）やセレン化亜鉛（ＺｎＳｅ）等のＩＩ－ＶＩ族化合物半導体結晶体、或いは六方晶或いは立方晶の炭化珪素（ＳｉＣ）等のＩＶ族半導体結晶体、ガラス若しくはサファイアなどの絶縁基板から構成することができ、ＧａＰ等が好ましい。
　一方、接合面に反射率の高い表面を有する機能性基板も選択できる。例えば、表面に銀、金、銅、若しくはアルミニウムなどの金属基板又は合金基板や、半導体に金属ミラー構造を形成した複合基板なども選択できる。接合による歪の影響がない歪調整層と同じ材質から選択することが、最も望ましい。
　機能性基板３は、発光部７を機械的に充分な強度で支持するために、例えば約５０μｍ以上の厚みとすることが好ましい。また、化合物半導体層２へ接合した後に機能性基板３への機械的な加工を施し易くするため、約３００μｍの厚さを超えないものとすることが好ましい。すなわち、機能性基板３は、約５０μｍ以上約３００μｍ以下の厚さを有するｎ型ＧａＰ基板から構成するのが最適である。
　また、図４に示すように、機能性基板３の側面は、化合物半導体層２に近い側において主たる光取り出し面に対して略垂直である垂直面３ａとされており、化合物半導体層２に遠い側において主たる光取り出し面に対して内側に傾斜した傾斜面３ｂとされている。これにより、発光層１０から機能性基板３側に放出された光を効率よく外部に取り出すことができる。また、発光層１０から機能性基板３側に放出された光のうち、一部は垂直面３ａで反射され傾斜面３ｂで取り出すことができる。一方、傾斜面３ｂで反射された光は垂直面３ａで取り出すことができる。このように、垂直面３ａと傾斜面３ｂとの相乗効果により、光の取り出し効率を高めることができる。
　また、本実施形態では、図４に示すように、傾斜面３ｂと発光面に平行な面とのなす角度αを、５５度～８０度の範囲内とすることが好ましい。このような範囲とすることで、機能性基板３の底部で反射された光を効率よく外部に取り出すことができる。
　また、垂直面３ａの幅（厚さ方向）を、３０μｍ～１００μｍの範囲内とすることが好ましい。垂直面３ａの幅を上記範囲内にすることで、機能性基板３の底部で反射された光を垂直面３ａにおいて効率よく発光面に戻すことができ、さらには、主たる光取り出し面から放出させることが可能となる。このため、発光ダイオード１の発光効率を高めることができる。
　また、機能性基板３の傾斜面３ｂは、粗面化されることが好ましい。傾斜面３ｂが粗面化されることにより、この傾斜面３ｂでの光取り出し効率を上げる効果が得られる。すなわち、傾斜面３ｂを粗面化することにより、傾斜面３ｂでの全反射を抑制して、光取り出し効率を上げることができる。
　化合物半導体層２と機能性基板３との接合界面は、高抵抗層となる場合がある。すなわち、化合物半導体層２と機能性基板３との間には、図示略の高抵抗層が設けられている場合がある。この高抵抗層は、機能性基板３よりも高い抵抗値を示し、高抵抗層が設けられている場合には化合物半導体層２の歪調整層８側から機能性基板３側への逆方向の電流を低減する機能を有している。また、機能性基板３側から歪調整層８側へと不用意に印加される逆方向の電圧に対して耐電圧性を発揮する接合構造を構成しているが、その降伏電圧は、ｐｎ接合型の発光部７の逆方向電圧より低値となる様に構成することが好ましい。
　ｎ型オーミック電極４及びｐ型オーミック電極５は、発光ダイオード１の主たる光取り出し面に設けられた低抵抗のオーミック接触電極である。ここで、ｎ型オーミック電極４は、上部クラッド層１１の上方に設けられており、例えば、ＡｕＧｅ、Ｎｉ合金／Ａｕからなる合金を用いることができる。一方、ｐ型オーミック電極５は、図４に示すように、露出させた歪調整層８の表面にＡｕＢｅ／Ａｕからなる合金を用いることができる。
　ここで、本実施形態の発光ダイオード１では、第２の電極としてｐ型オーミック電極５を、歪調整層８上に形成することが好ましい。このような構成とすることにより、作動電圧を下げることができる。また、ｐ型オーミック電極５をｐ型ＧａＰからなる歪調整層８上に形成することにより、良好なオーミックコンタクトが得られるため、作動電圧を下げることができる。
　なお、本実施形態では、第１の電極の極性をｎ型とし、第２の電極の極性をｐ型とするのが好ましい。このような構成とすることにより、発光ダイオード１の高輝度化を達成することができる。一方、第１の電極をｐ型とすると、電流拡散が悪くなり、輝度の低下を招く。これに対して、第１の電極をｎ型とすることにより、電流拡散が良くなり、発光ダイオード１の高輝度化を達成することができる。
　本実施形態の発光ダイオード１では、図３に示すように、ｎ型オーミック電極４とｐ型オーミック電極５とが対角の位置となるように配置することが好ましい。また、ｐ型オーミック電極５の周囲を、化合物半導体層２で囲んだ構成とすることが最も好ましい。このような構成とすることにより、作動電圧を下げることができる。また、ｐ型オーミック電極５の四方をｎ型オーミック電極４で囲むことにより、電流が四方に流れやすくなり、その結果作動電圧が低下する。
　また、本実施形態の発光ダイオード１では、図３に示すように、ｎ型オーミック電極４を、ハニカム、格子形状など網目とすることが好ましい。このような構成とすることにより、信頼性を向上させることができる。また、格子状とすることにより、発光層１０に均一に電流を注入することができ、その結果、信頼性を向上させることができる。なお、本実施形態の発光ダイオード１では、ｎ型オーミック電極４を、パッド形状の電極（パッド電極）と幅１０μｍ以下の線状の電極（線状電極）とで構成することが好ましい。このような構成とすることにより、高輝度化をはかることができる。さらに、線状電極の幅を狭くすることにより、光取り出し面の開口面積を上げることができ、高輝度化を達成することができる。
　第３の電極６は、図４に示すように、機能性基板３の底面に設けられており、高輝度化、導通性、及び実装工程の安定化を向上させる機能を有している。第３の電極６の材質は、特に限定されるものではないが、例えば、反射率が高い銀（Ａｇ）ペーストを用いることができる。また、第３の電極６には、例えば反射層、バリア層、及び接続層からなる積層構造体を用いることができる。上記反射層としては、反射率の高い金属、例えば、銀、金、アルミニウム、白金及びこれらの金属の合金を用いることができる。また、機能性基板３と反射層との間に、例えば、酸化インジウム錫（ＩＴＯ）、及び酸化インジウム亜鉛（ＩＺＯ）等の透明導電膜からなる酸化膜を設けることができる。また、バリア層としては、例えば、タングステン、モリブデン、チタン、白金、クロム、又はタンタル等の高融点金属を用いることができる。また、接続層としては、例えば、ＡｕＳｎ、ＡｕＧｅ、又はＡｕＳｉ等の低融点の共晶金属を用いることができる。
　また、第３の電極６は、オーミック電極であってもショットキー電極であっても良いが、第３の電極６が機能性基板３の底面にオーミック電極を形成すると、発光層１０からの光を吸収してしまうため、ショットキー電極であることが好ましい。第３の電極６の厚さは特に限定されるものではないが、０．２～５μｍの範囲が好ましく、１～３μｍの範囲がより好ましく、１．５～２．５μｍの範囲が特に好ましい。ここで、第３の電極６の厚さが０．２μｍ未満であると高度な膜厚制御技術が必要であるために好ましくない。また、第３の電極６の厚さが５μｍを超えるとパターン形成しにくく、高コストであるために好ましくない。一方、第３の電極６の厚さが上記範囲であると、品質の安定性とコストの両立が可能であるために好ましい。
＜発光ダイオードの製造方法＞
　次に、本実施形態の発光ダイオード１の製造方法について説明する。図７は、本実施形態の発光ダイオード１に用いるエピウェーハの断面図である。また、図８は、本実施形態の発光ダイオード１に用いる接合ウェーハの断面図である。
（化合物半導体層の形成工程）
　先ず、図７に示すように、化合物半導体層２を作製する。化合物半導体層２は、ＧａＡｓ基板１４上に、ＧａＡｓからなる緩衝層１５、選択エッチングに利用するために設けられたエッチングストップ層（図示略）、Ｓｉをドープしたｎ型のＡｌＧａＩｎＰからなるコンタクト層１６、ｎ型の上部クラッド層１１、発光層１０、ｐ型の下部クラッド層９、及びＭｇドープしたｐ型ＧａＰからなる歪調整層８を順次積層して作製する。
　ＧａＡｓ基板１４としては、公知の製法で作製された市販品の単結晶基板を使用できる。ＧａＡｓ基板１４のエピタキシャル成長させる表面は、平滑であることが望ましい。ＧａＡｓ基板１４の表面の面方位は、エピ成長しやすく、量産されている（１００）面及び（１００）から、±２０°以内にオフしていることが、品質の安定性の面からのぞましい。さらに、ＧａＡｓ基板１４の面方位の範囲が、（１００）方向から（０－１－１）方向に１５°オフ±５°であることがより好ましい。
　ＧａＡｓ基板１４の転位密度は、化合物半導体層２の結晶性を良くするために低い方が望ましい。具体的には、例えば、１０，０００個ｃｍ－２以下、望ましくは、１，０００個ｃｍ－２以下であることが好適である。
　ＧａＡｓ基板１４は、ｎ型であってもｐ型であっても良い。ＧａＡｓ基板１４のキャリア濃度は、所望の電気伝導度と素子構造から、適宜選択することができる。例えば、ＧａＡｓ基板１４がシリコンドープのｎ型である場合には、キャリア濃度が１×１０１７～５×１０１８ｃｍ－３の範囲であることが好ましい。これに対して、ＧａＡｓ基板１４が亜鉛をドープしたｐ型の場合には、キャリア濃度２×１０１８～５×１０１９ｃｍ－３の範囲であることが好ましい。
　ＧａＡｓ基板１４の厚さは、基板のサイズに応じて適切な範囲がある。ＧａＡｓ基板１４の厚さが適切な範囲よりも薄いと、化合物半導体層２の製造プロセス中に割れるおそれがある。一方、ＧａＡｓ基板１４の厚さが適切な範囲よりも厚いと材料コストが増加する。このため、ＧａＡｓ基板１４の基板サイズが大きい場合、例えば、直径７５ｍｍの場合には、ハンドリング時の割れを防止するために２５０～５００μｍの厚さが望ましい。同様に、直径５０ｍｍの場合は、２００～４００μｍの厚さが望ましく、直径１００ｍｍの場合は、３５０～６００μｍの厚さが望ましい。
　このように、ＧａＡｓ基板１４の基板サイズに応じて基板の厚さを厚くすることにより、歪発光層７に起因する化合物半導体層２の反りを低減することができる。これにより、エピタキシャル成長中の温度分布が均一となるため、発光層１０の面内の波長分布を小さくすることができる。なお、ＧａＡｓ基板１４の形状は、特に円形に限定されず、矩形等であっても良い。
　緩衝層（ｂｕｆｆｅｒ）１５は、半導体基板１４と発光部７の構成層との格子ミスマッチを緩和するために設けられている。このため、基板の品質やエピタキシャル成長条件を選択すれば、緩衝層１５は、必ずしも必要ではない。また、緩衝層１５の材質は、エピタキシャル成長させる基板と同じ材質とすることが好ましい。したがって、本実施形態では、緩衝層１５には、ＧａＡｓ基板１４と同じくＧａＡｓを用いることが好ましい。また、緩衝層１５には、欠陥の伝搬を低減するためにＧａＡｓ基板１４と異なる材質からなる多層膜を用いることもできる。緩衝層１５の厚さは、０．１μｍ以上とすることが好ましく、０．２μｍ以上とすることがより好ましい。
　コンタクト層１６は、電極との接触抵抗を低下させるために設けられている。コンタクト層１６の材質は、歪発光層１２よりバンドギャップの大きい材質であることが好ましく、ＡｌＸＧａ１－ＸＡｓ、又は（ＡｌＸＧａ１－Ｘ）ＹＩｎ１－ＹＰ（ここで、Ｘ及びＹは、それぞれ０≦Ｘ≦１，及び０＜Ｙ≦１を満たす数値である）の組成を有する材質が好適である。また、コンタクト層１６のキャリア濃度の下限値は、電極との接触抵抗を低下させるために５×１０１７ｃｍ－３以上であることが好ましく、１×１０１８ｃｍ－３以上がより好ましい。キャリア濃度の上限値は、結晶性の低下が起こりやすくなる２×１０１９ｃｍ－３以下が望ましい。コンタクト層１６の厚さは、０．５μｍ以上が好ましく、１μｍ以上が最適である。コンタクト層１６の厚さの上限値は特に限定されてはいないが、エピタキシャル成長に係るコストを適正範囲にするため、５μｍ以下とすることが望ましい。
　本実施形態では、分子線エピタキシャル法（ＭＢＥ）や減圧有機金属化学気相堆積法（ＭＯＣＶＤ法）等の公知の成長方法を適用することができる。なかでも、量産性に優れるＭＯＣＶＤ法を適用することが望ましい。具体的には、化合物半導体層２のエピタキシャル成長に使用するＧａＡｓ基板１４は、成長前に洗浄工程や熱処理等の前処理を実施して、表面の汚染や自然酸化膜を除去することが望ましい。上記化合物半導体層２を構成する各層は、直径５０～１５０ｍｍのＧａＡｓ基板１４をＭＯＣＶＤ装置内に８枚以上セットし、同時にエピタキシャル成長させて積層することができる。また、ＭＯＣＶＤ装置としては、自公転型、又は高速回転型等の市販の大型装置を適用することができる。
　上記化合物半導体層２の各層をエピタキシャル成長する際、ＩＩＩ族構成元素の原料としては、例えば、トリメチルアルミニウム（（ＣＨ３）３Ａｌ）、トリメチルガリウム（（ＣＨ３）３Ｇａ）及びトリメチルインジウム（（ＣＨ３）３Ｉｎ）等を用いることができる。また、Ｍｇのドーピング原料としては、例えば、ビスシクロペンタジエニルマグネシウム（ｂｉｓ－（Ｃ５Ｈ５）２Ｍｇ）等を用いることができる。また、Ｓｉのドーピング原料としては、例えば、ジシラン（Ｓｉ２Ｈ６）等を用いることができる。また、Ｖ族構成元素の原料としては、ホスフィン（ＰＨ３）、又はアルシン（ＡｓＨ３）等を用いることができる。また、各層の成長温度としては、歪調整層８としてｐ型ＧａＰを用いる場合は、７２０～７７０℃を適用することができ、その他の各層では６００～７００℃を適用することができる。さらに、各層のキャリア濃度、層厚、及び温度条件等は、適宜選択することができる。
　このようにして製造した化合物半導体層２は、歪発光層１２を有するにもかかわらず結晶欠陥が少ない良好な表面状態を有する。また、化合物半導体層２は、素子構造に対応して研磨などの表面加工が施されても良い。
（透明基板の接合工程）
　次に、化合物半導体層２と機能性基板３とを接合する。化合物半導体層２と機能性基板３との接合は、先ず、化合物半導体層２を構成する歪調整層８の表面を研磨して、鏡面加工する。次に、この鏡面研磨した歪調整層８の表面に貼付する機能性基板３を用意する。
なお、この機能性基板３の表面は、歪調整層８に接合させる以前に鏡面に研磨する。次に、一般の半導体材料貼付装置に、化合物半導体層２と機能性基板３とを搬入し、真空中で鏡面研磨した双方の表面に電子を衝突させて中性（ニュートラル）化したＡｒビームを照射する。その後、真空を維持した貼付装置内で双方の表面を重ね合わせて荷重をかけることで、室温で接合することができる（図８参照）。
（第１及び第２の電極の形成工程）
　次に、第１の電極であるｎ型オーミック電極４及び第２の電極であるｐ型オーミック電極５を形成する。ｎ型オーミック電極４及びｐ型オーミック電極５の形成は、先ず、機能性基板３と接合した化合物半導体層２から、ＧａＡｓ基板１４及び緩衝層１５をアンモニア系エッチャントによって選択的に除去する。次に、露出したコンタクト層１６の表面にｎ型オーミック電極４を形成する。具体的には、例えば、ＡｕＧｅ、又はＮｉ合金／Ｐｔ／Ａｕを任意の厚さとなるように真空蒸着法により積層した後、一般的なフォトリソグラフィー法を利用してパターニングを行ってｎ型オーミック電極４の形状を形成する。
　次に、コンタクト層１６、上部クラッド層１１、発光層１０、及び下部クラッド層９の一部の領域を選択的に除去して歪調整層８を露出させ、この露出した歪調整層８の表面にｐ型オーミック電極５を形成する。具体的には、例えば、ＡｕＢｅ／Ａｕを任意の厚さとなるように真空蒸着法により積層した後、一般的なフォトリソグラフィー法を利用してパターニングを行ってｐ型オーミック電極５の形状を形成する。その後、例えば４００～５００℃、５～２０分間の条件で熱処理を行って合金化することにより、低抵抗のｎ型オーミック電極４及びｐ型オーミック電極５を形成することができる。
（第３の電極の形成工程）
　次に、機能性基板３の化合物半導体層２との接合面と反対側に第３の電極６を形成する。第３の電極６として銀ペーストを用いる場合は、機能性基板の表面に銀ペーストを塗布する。また、第３の電極として積層構造体を用いる場合は、具体的には、例えば機能性基板３の表面にスパッタ法によって酸化膜として透明導電膜であるＩＴＯ膜を０．１μｍ成膜した後に、銀合金膜を０．１μｍ成膜して反射層を形成する。次に、この反射層の上にバリア層として例えばタングステンを０．１μｍ成膜する。次に、このバリア層の上にＡμを０．５μｍ、ＡｕＳｎ（共晶：融点２８３℃）を１μｍ、及びＡｕを０．１μｍ順次成膜して接続層を形成する。そして、通常のフォトリソグラフィー法により、任意の形状にパターニングして第３の電極６を形成する。なお、機能性基板３と第３の電極６とは、光吸収の少ないショットキー接触である。
（透明基板の加工工程）
　次に、機能性基板３の形状を加工する。機能性基板３の加工は、先ず、第３の電極６を形成していない表面にＶ字状の溝入れを行う。この際、Ｖ字状の溝の第３の電極６側の内側面が発光面に平行な面とのなす角度αを有する傾斜面３ｂとなる。次に、化合物半導体層２側から所定の間隔でダイシングを行ってチップ化する。なお、チップ化の際のダイシングによって機能性基板３の垂直面３ａが形成される。
　傾斜面３ｂの形成方法としては、特に限定されるものではなく、ウェットエッチング、ドライエッチング、スクライブ法、レーザー加工などの従来方法を適宜組み合わせて用いることができるが、形状の制御性及び生産性の高いダイシング法を適用することが最も好ましい。ダイシング法を適用することにより、製造歩留まりを向上することができる。
　また、垂直面３ａの形成方法は、特に限定されるものではないが、スクライブ・ブレーク法又はダイシング法で形成するのが好ましい。スクライブ・ブレーク法を採用することにより、製造コストを低下させることができる。すなわち、チップ分離の際に切りしろを設ける必要なく、数多くの発光ダイオードが製造できるため製造コストを下げることができる。一方、ダイシング法では、垂直面３ａからの光取り出し効率が上がり、高輝度化を達成することができる。
　最後に、ダイシングによる破砕層及び汚れを必要に応じて硫酸－過酸化水素混合液等でエッチング除去する。このようにして発光ダイオード１を製造することができる。
＜発光ダイオードランプの製造方法＞
　次に、上記発光ダイオード１を用いた発光ダイオードランプ４１の製造方法、すなわち、発光ダイオード１の実装方法について説明する。
　図１及び図２に示すように、マウント基板４２の表面に所定の数量の発光ダイオード１を実装する。発光ダイオード１の実装は、先ず、マウント基板４２と発光ダイオード１との位置合せを行い、マウント基板４２の表面の所定の位置に発光ダイオード１を配置する。次に、第３の電極６を構成する接続層とマウント基板４２の表面に設けられたｎ電極端子４３とを共晶金属接合（共晶金属ダイボンド）する。これにより、発光ダイオード１がマウント基板４２の表面に固定される。次に、発光ダイオード１のｎ型オーミック電極４とマウント基板４２のｎ電極端子４３とを金線４５を用いて接続する（ワイヤボンディング）。次に、発光ダイオード１のｐ型オーミック電極５とマウント基板４２のｐ電極端子４４とを金線４６を用いて接続する。最後に、マウント基板４２の発光ダイオード１が実装された表面を、一般的なエポキシ樹脂４７によって封止する。このようにして、発光ダイオード１を用いた発光ダイオードランプ４１を製造する。
　以上のような構成を有する発光ダイオードランプ４１に対して、ｎ電極端子４３及びｐ電極端子４４に電圧を付加した場合について説明する。
　先ず、発光ダイオードランプ４１に順方向の電圧が印加された場合について説明する。
　順方向の電圧が印加された場合に順方向電流は、先ず、陽極に接続されたｐ型電極端子４４から金線４６を経てｐ型オーミック電極５へと流通する。次に、ｐ型オーミック電極５から歪調整層８、下部クラッド層９、発光層１０、上部クラッド層１１、及びｎ型オーミック電極４へと順次流通する。次に、ｎ型オーミック電極４から金線４５を経て陰極に接続されたｎ型電極端子４３に流通する。なお、発光ダイオード１には高抵抗層が設けられているため、順方向電流は、歪調整層８からｎ型ＧａＰ基板からなる機能性基板３へと流通しない。このように、順方向電流が流れる際に、発光層１０から発光する。また、発光層１０から発光した光は、主たる光取り出し面から放出される。一方、発光層１０から機能性基板３側へと放出された光は、機能性基板３の形状及び第３の電極６によって反射されるため、主たる光取り出し面から放出される。したがって、発光ダイオードランプ４１（発光ダイオード１）の高輝度化を達成することができる（図２及び図４を参照）。
　また、発光ダイオードランプ４１の発光スペクトルは、発光層１０の組成が調整されているため、ピーク発光波長が６５５～６７５ｎｍの範囲となる。また、歪調整層８によって歪発光層１２の歪量の発光層１０内でのばらつきが抑制されているため、発光スペクトルの半値幅が、１０～４０ｎｍの範囲となる。また、発光波長７００ｎｍにおける発光強度が、ピーク発光波長における発光強度の１０％未満となる。したがって、発光ダイオード１を用いて作製した発光ダイオードランプ４１は、植物育成の光合成の促進に使用する照明として好適に用いることができる。
　以上説明したように、本実施形態の発光ダイオード１は、組成式が（ＡｌＸＧａ１－Ｘ）ＹＩｎ１－ＹＰ（ここで、Ｘ及びＹは、それぞれ０≦Ｘ≦０．１、及び０．３９≦Ｙ≦０．４５を満たす数値である）である歪発光層１２を有する発光部７を含む化合物半導体層２を備えている。歪発光層１２の材質にＡｌＧａＩｎＰを採用することにより、発光部７からの発光効率及び応答速度を向上することができる。また、歪発光層１２の組成を上記範囲に規定することにより、６５５ｎｍ以上の発光波長を有する発光ダイオード１を製造することができる。
　また、本実施形態の発光ダイオード１には、発光部７上に歪調整層８が設けられている。この歪調整層８は、発光波長に対して透明であるため、発光部７からの発光を吸収することなく高出力、及び／又は高効率の発光ダイオード１を製造することができる。さらに、この歪調整層８は、ＧａＡｓ基板１４の格子定数よりも小さい格子定数を有しているため、この半導体化合物層２の反りの発生を抑制することができる。これにより、歪発光層１２の歪量の発光層１０内でのばらつきが低減されるため、単色性に優れた発光ダイオード１を製造することができる。
　したがって、本実施形態によれば、６５５ｎｍ以上の発光波長を有し、単色性に優れると共に、高出力、及び／又は高効率であって応答速度が速い発光ダイオード１を提供することができる。また、本実施形態によれば、従来のＡｌＧaＡｓ系の発光ダイオードと比較して、約４倍以上の発光効率を有する高出力発光ダイオード１を提供することができる。
　また、本実施形態の発光ダイオードランプ４１は、６５５ｎｍ以上の発光波長を有し、単色性に優れると共に、高出力、及び／又は高効率であって応答速度が速い上記発光ダイオード１を備えている。このため、植物育成用の照明に適した発光ダイオードランプ４１を提供することができる。
　以下、本発明の効果を、実施例を用いて具体的に説明する。なお、本発明はこれらの実施例に限定されるものではない。
　本実施例では、本発明に係る発光ダイオードを作製した例を具体的に説明する。また、本実施例で作製した発光ダイオードは、ＡｌＧａＩｎＰ発光部を有する赤色発光ダイオードである。本実施例では、ＧａＡｓ基板上に成長させた化合物半導体層とＧａＰからなる機能性基板とを接合させて発光ダイオードを作製した。そして、特性評価のために発光ダイオードチップを基板上に実装した発光ダイオードランプを作製した。
（実施例１）
　実施例１の発光ダイオードは、先ず、Ｓｉをドープしたｎ型のＧａＡｓ単結晶からなるＧａＡｓ基板上に、化合物半導体層を順次積層してエピタキシャルウェーハを作製した。
ＧａＡｓ基板は、（１００）面から（０－１－１）方向に１５°傾けた面を成長面とし、キャリア濃度を２×１０１８ｃｍ－３とした。また、ＧａＡｓ基板の層厚は、約０．５μｍとした。化合物半導体層とは、ＳｉをドープしたＧａＡｓからなるｎ型の緩衝層、Ｓｉをドープした（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐからなるｎ型のコンタクト層、Ｓｉをドープした（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐからなるｎ型の上部クラッド層、アンドープのＧａ０．４４Ｉｎ０．５６Ｐ／（Ａｌ０．５３Ｇａ０．４７）０．５Ｉｎ０．５Ｐの対からなる歪発光層／バリア層、Ｍｇをドープした（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐからなるｐ型の下部クラッド層、（Ａｌ０．５Ｇａ０．５）０．５Ｉｎ０．５Ｐからなる薄膜の中間層、及びＭｇドープしたｐ型ＧａＰからなる歪調整層である。
　本実施例では、減圧有機金属化学気相堆積装置法（ＭＯＣＶＤ装置）を用い、直径７６ｍｍ、及び厚さ３５０μｍのＧａＡｓ基板に化合物半導体層をエピタキシャル成長させて、エピタキシャルウェーハを形成した。エピタキシャル成長層を成長させる際、ＩＩＩ族構成元素の原料としては、トリメチルアルミニウム（（ＣＨ３）３Ａｌ）、トリメチルガリウム（（ＣＨ３）３Ｇａ）及びトリメチルインジウム（（ＣＨ３）３Ｉｎ）を使用した。また、Ｍｇのドーピング原料として、ビスシクロペンタジエニルマグネシウム（ｂｉｓ－（Ｃ５Ｈ５）２Ｍｇ）を使用した。また、Ｓｉのドーピング原料として、ジシラン（Ｓｉ２Ｈ６）を使用した。また、Ｖ族構成元素の原料として、ホスフィン（ＰＨ３）、及びアルシン（ＡｓＨ３）を使用した。また、各層の成長温度としては、ｐ型ＧａＰからなる歪調整層は、７５０℃；及びその他の各層については７００℃とした。
　ＧａＡｓからなる緩衝層は、キャリア濃度を約２×１０１８ｃｍ－３、層厚を約０．５μｍとした。コンタクト層は、キャリア濃度を約２×１０１８ｃｍ－３、層厚を約３．５μｍとした。上部クラッド層は、キャリア濃度を約１×１０１８ｃｍ－３、層厚を約０．５μｍとした。歪発光層は、アンドープで層厚が約１７ｎｍのＧａ０．４４Ｉｎ０．５６Ｐとし、バリア層はアンドープで層厚が約１９ｎｍの（Ａｌ０．５３Ｇａ０．４７）０．５Ｉｎ０．５Ｐとした。また、歪発光層とバリア層とを交互に２２対積層した。下部クラッド層は、キャリア濃度を約８×１０１７ｃｍ－３、層厚を約０．５μｍとした。中間層は、キャリア濃度を約８×１０１７ｃｍ－３、層厚を約０．０５μｍとした。ＧａＰからなる歪調整層は、キャリア濃度を約３×１０１８ｃｍ－３、層厚を約９μｍとした。
　次に、歪調整層を表面から約１μｍの深さに至る領域まで研磨して、鏡面加工した。この鏡面加工によって、歪調整層の表面の粗さを０．１８ｎｍとした。一方、上記の歪調整層の鏡面研磨した表面に貼付するｎ型ＧａＰからなる機能性基板を用意した。この貼付用の機能性基板には、キャリア濃度が約２×１０１７ｃｍ－３となる様にＳｉを添加し、面方位を（１１１）とした単結晶を用いた。また、機能性基板の直径は７６ｍｍで、厚さは２５０μｍであった。この機能性基板の表面は、歪調整層に接合させる以前に鏡面に研磨し、平方平均平方根値（ｒｍｓ）にして０．１２ｎｍに仕上げておいた。
　次に、一般の半導体材料貼付装置に、上記の機能性基板、及び歪調整層を有するエピタキシャルウェーハを搬入し、３×１０－５Ｐａとなるまで装置内を真空に排気した。
　次に、機能性基板、及び歪調整層の双方の表面に、電子を衝突させて中性（ニュートラル）化したＡｒビームを３分間に亘り照射した。その後、真空に維持した貼付装置内で、機能性基板及び歪調整層の表面を重ね合わせ、各々の表面での圧力が５０ｇ／ｃｍ２となる様に荷重を掛け、双方を室温で接合した。このようにして接合ウェーハを形成した。
　次に、上記接合ウェーハから、ＧａＡｓ基板及びＧａＡｓ緩衝層をアンモニア系エッチャントにより選択的に除去した。次に、コンタクト層の表面に第１の電極として、ＡｕＧｅ、Ｎｉ合金を厚さが０．５μｍ、Ｐｔを０．２μｍ、Ａｕを１μｍとなるように真空蒸着法によって成膜した。その後、一般的なフォトリソグラフィー法を利用してパターニングを施し、第１の電極としてｎ型オーミック電極を形成した。次に、ＧａＡｓ基板を除去した面である光取り出し面の表面に粗面化処理を施した。
　次に、第２の電極としてｐ型オーミック電極を形成する領域のエピ層を選択的に除去し、歪調整層を露出させた。この露出した歪調整層の表面に、ＡｕＢｅを０．２μｍ、Ａｕを１μｍとなるように真空蒸着法でｐ形オーミック電極を形成した。その後、４５０℃で１０分間熱処理を行って合金化し、低抵抗のｐ型及びｎ型オーミック電極を形成した。
　次に、機能性基板の裏面に厚さ０．２μｍのＡｕ、厚さ０．２μｍのＰｔ、及び厚さ１．２μｍのＡｕＳｎの接続用の第３の電極を形成した。
　次に、ダイシングソーを用いて、機能性基板の裏面から、第３の電極を形成していない領域を傾斜面の角度αが７０°となると共に垂直面の厚さが８０μｍとなるようにＶ字状の溝入れを行った。次に、化合物半導体層側からダイシングソーを用い３５０μｍ間隔で切断し、チップ化した。ダイシングによる破砕層及び汚れを硫酸－過酸化水素混合液でエッチング除去して、実施例１の発光ダイオードを作製した。
　上記の様にして作製した実施例１の発光ダイオードチップを、マウント基板上に実装した発光ダイオードランプを１００個組み立てた。この発光ダイオードランプは、前記発光ダイオードチップをマウント基板上に、共晶ダイボンダーで、加熱接続して支持（マウント）し、前記発光ダイオードのｎ型オーミック電極とマウント基板の表面に設けたｎ電極端子とを金線でワイヤボンディングし、ｐ型オーミック電極とｐ電極端子とを金線でワイヤボンディングした後、一般的なエポキシ樹脂で封止して作製した。
　この発光ダイオード（発光ダイオードランプ）の特性を評価した結果を表１に示す。表１に示すように、ｎ型及びｐ型オーミック電極間に電流を流したところ、ピーク波長６６０ｎｍとする赤色光が出射された。順方向に２０ミリアンペア（ｍＡ）の電流を通流した際の順方向電圧（Ｖｆ）は、化合物半導体層を構成する歪調整層と機能性基板との接合界面での抵抗の低さ及び各オーミック電極の良好なオーミック特性を反映し、約２．０ボルト（Ｖ）であった。順方向電流を２０ｍＡとした際の発光出力は、２０ｍＷであった。組み立てたすべての発光ダイオードチップにおけるピーク波長のバラツキ（最大－最小）は、２．１ｎｍであった。発光の立ち上がりの応答速度（Ｔｒ）は、７０ｎｓであった。
　実施例１の発光ダイオードランプの発光スペクトルは、図９に示すように、半値幅が１８ｎｍであり、波長７００ｎｍにおける発光強度がほぼ０であった。
（実施例２）
　実施例２の発光ダイオードは、実施例１の発光ダイオードにおける歪発光層及びバリア層の構成だけを変更したものである。ここで、実施例２の発光ダイオードは、上記実施例１における歪発光層をアンドープで層厚が約１０ｎｍのＧａ０．４２Ｉｎ０．５８Ｐに変更し、上記実施例１におけるバリア層をアンドープで層厚が約３０ｎｍの（Ａｌ０．５３Ｇａ０．４７）０．５Ｉｎ０．５Ｐに変更し、歪発光層とバリア層とを交互に２２対積層した。
　実施例２の発光ダイオードを実装した発光ダイオードランプの特性を評価した結果を表１に示す。表１に示すように、ｎ型及びｐ型オーミック電極間に電流を流したところ、ピーク波長を６６０．５ｎｍとする赤色光が出射された。また、順方向に２０ミリアンペア（ｍＡ）の電流を通流した際の順方向電圧（Ｖｆ）は、約２．０ボルト（Ｖ）であった。
また、順方向電流を２０ｍＡとした際の発光出力は、１８ｍＷであった。組み立てたすべての発光ダイオードランプにおけるピーク波長のバラツキは、２．３ｎｍであった。発光の立ち上がりの応答速度（Ｔｒ）は、６８ｎｓであった。
（実施例３）
　実施例３の発光ダイオードは、実施例２の発光ダイオードにおける歪発光層の構成だけを変更したものである。ここで、実施例３の発光ダイオードは、上記実施例２における歪発光層をアンドープで層厚が約１５ｎｍのＧａ０．４１Ｉｎ０．５９Ｐに変更した。
　実施例３の発光ダイオードを実装した発光ダイオードランプの特性を評価した結果を表１に示す。表１に示すように、ｎ型及びｐ型オーミック電極間に電流を流したところ、ピーク波長を６６８．０ｎｍとする赤色光が出射された。また、順方向に２０ミリアンペア（ｍＡ）の電流を通流した際の順方向電圧（Ｖｆ）は、約２．０ボルト（Ｖ）であった。
また、順方向電流を２０ｍＡとした際の発光出力は、１９ｍＷであった。組み立てたすべての発光ダイオードランプにおけるピーク波長のバラツキは、２．５ｎｍであった。発光の立ち上がりの応答速度（Ｔｒ）は、７１ｎｓであった。
（実施例４）
　実施例４の発光ダイオードは、実施例２の発光ダイオードにおける歪発光層の構成だけを変更したものである。ここで、実施例４の発光ダイオードは、上記実施例２における井戸層をアンドープで層厚が約２５ｎｍのＧａ０．４５Ｉｎ０．５５Ｐに変更した。
　実施例４の発光ダイオードを実装した発光ダイオードランプの特性を評価した結果を表１に示す。表１に示すように、ｎ型及びｐ型オーミック電極間に電流を流したところ、ピーク波長を６５６．０ｎｍとする赤色光が出射された。また、順方向に２０ミリアンペア（ｍＡ）の電流を通流した際の順方向電圧（Ｖｆ）は、約２．０ボルト（Ｖ）であった。
また、順方向電流を２０ｍＡとした際の発光出力は、２０ｍＷであった。組み立てたすべての発光ダイオードランプにおけるピーク波長のバラツキは、２．１ｎｍであった。発光の立ち上がりの応答速度（Ｔｒ）は、６６ｎｓであった。
（実施例５）
　実施例５の発光ダイオードは、実施例２の発光ダイオードにおける歪発光層の構成だけを変更したものである。ここで、実施例５の発光ダイオードは、上記実施例２における歪発光層をアンドープで層厚が約１０ｎｍのＧａ０．３９Ｉｎ０．６１Ｐに変更した。
　実施例５の発光ダイオードを実装した発光ダイオードランプの特性を評価した結果を表１に示す。表１に示すように、ｎ型及びｐ型オーミック電極間に電流を流したところ、ピーク波長を６７０．０ｎｍとする赤色光が出射された。また、順方向に２０ミリアンペア（ｍＡ）の電流を通流した際の順方向電圧（Ｖｆ）は、約２．０ボルト（Ｖ）であった。
また、順方向電流を２０ｍＡとした際の発光出力は、１８ｍＷであった。組み立てたすべての発光ダイオードランプにおけるピーク波長のバラツキは、２．９ｎｍであった。発光の立ち上がりの応答速度（Ｔｒ）は、６５ｎｓであった。
（比較例１）
　比較例１の発光ダイオードは、実施例２の発光ダイオードにおける表面層を歪のない層に変更したものである。ここで、比較例１の発光ダイオードは、上記実施例２における歪調整層を（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐ層に変更した。
　比較例１の発光ダイオードを実装した発光ダイオードランプの特性を評価した結果を表１に示す。表１に示すように、ｎ型及びｐ型オーミック電極間に電流を流したところ、ピーク波長を６６０ｎｍとする赤色光が出射された。また、順方向に２０ミリアンペア（ｍＡ）の電流を通流した際の順方向電圧（Ｖｆ）は、約２．１ボルト（Ｖ）であった。また、順方向電流を２０ｍＡとした際の発光出力は、１３ｍＷであった。組み立てたすべての発光ダイオードランプにおけるピーク波長のバラツキは、７１ｎｍであった。発光の立ち上がりの応答速度（Ｔｒ）は、６５ｎｓであった。発光波長の分布が大きく、特性を満足することができなかった。
（比較例２）
　比較例２の発光ダイオードは、実施例２の発光ダイオードにおける歪発光層の構成だけを変更したものである。ここで、比較例２の発光ダイオードは、上記実施例２における歪発光層をアンドープで層厚が約５ｎｍのＧａ０．３８Ｉｎ０．６２Ｐに変更した。
　比較例２の発光ダイオードを実装した発光ダイオードランプの特性を評価した結果を表１に示す。表１に示すように、ｎ型及びｐ型オーミック電極間に電流を流したところ、ピーク波長を６５１．５ｎｍとする赤色光が出射された。また、順方向に２０ミリアンペア（ｍＡ）の電流を通流した際の順方向電圧（Ｖｆ）は、約２．０ボルト（Ｖ）であった。
また、順方向電流を２０ｍＡとした際の発光出力は、１６ｍＷであった。組み立てたすべての発光ダイオードランプにおけるピーク波長のバラツキは、５．１ｎｍであった。発光の立ち上がりの応答速度（Ｔｒ）は、４２ｎｓであった。量子効果によって発光波長が６５５ｎｍ未満となり、特性を満足することができなかった。
（比較例３）
　比較例３の発光ダイオードは、実施例２の発光ダイオードにおける歪発光層の構成だけを変更したものである。ここで、比較例３の発光ダイオードは、上記実施例２における歪発光層の組成をＧａ０．３７Ｉｎ０．６３Ｐに変更した。
　比較例３で作製したエピタキシャルウェーハにおいて、ｐ型ＧａＰからなる歪調整層の表面には歪発光層の組成に起因する結晶欠陥（ハッチング）が発生していた。
　比較例３の発光ダイオードを実装した発光ダイオードランプの特性を評価した結果を表１に示す。表１に示すように、ｎ型及びｐ型オーミック電極間に電流を流したところ、ピーク波長を６７７．７ｎｍとする赤色光が出射された。また、順方向に２０ミリアンペア（ｍＡ）の電流を通流した際の順方向電圧（Ｖｆ）は、約２．２ボルト（Ｖ）であった。
また、順方向電流を２０ｍＡとした際の発光出力は、５ｍＷであった。組み立てたすべての発光ダイオードランプにおけるピーク波長のバラツキは、３．８ｎｍであった。発光の立ち上がりの応答速度（Ｔｒ）は、４５ｎｓであった。上述した歪調整層の欠陥の発生により発光出力が低く、特性を満足することができなかった。
（比較例４）
　比較例４の発光ダイオードは、実施例１の発光ダイオードにおける歪発光層の構成だけを変更したものである。ここで、比較例４の発光ダイオードは、上記実施例１における歪発光層の組成をＧａ０．４８Ｉｎ０．５２Ｐに変更した。
　比較例４の発光ダイオードを実装した発光ダイオードランプの特性を評価した結果を表１に示す。表１に示すように、ｎ型及びｐ型オーミック電極間に電流を流したところ、ピーク波長を６４７．７ｎｍとする赤色光が出射された。また、順方向に２０ミリアンペア（ｍＡ）の電流を通流した際の順方向電圧（Ｖｆ）は、約２．０ボルト（Ｖ）であった。
また、順方向電流を２０ｍＡとした際の発光出力は、１６ｍＷであった。組み立てたすべての発光ダイオードランプにおけるピーク波長のバラツキは、２．７ｎｍであった。発光の立ち上がりの応答速度（Ｔｒ）は、６２ｎｓであった。発光波長が６５５ｎｍ未満となり、特性を満足することができなかった。
（比較例５）
　比較例５の発光ダイオードは、実施例２の発光ダイオードにおける歪発光層及びバリア層の構成だけを変更したものである。ここで、比較例５の発光ダイオードは、上記実施例２における歪発光層をアンドープで層厚が約３０ｎｍのＧａ０．４４Ｉｎ０．５６Ｐに変更し、上記実施例１におけるバリア層をアンドープで層厚が約３０ｎｍの（Ａｌ０．５３Ｇａ０．４７）０．５Ｉｎ０．５Ｐに変更し、歪発光層とバリア層とを交互に１２対積層した。
　比較例５で作製したエピタキシャルウェーハにおいて、ｐ型ＧａＰからなる歪調整層の表面には歪発光層の組成に起因する結晶欠陥（ハッチング）が発生していた。
　比較例５の発光ダイオードを実装した発光ダイオードランプの特性を評価した結果を表１に示す。表１に示すように、ｎ型及びｐ型オーミック電極間に電流を流したところ、ピーク波長を６６８．９ｎｍとする赤色光が出射された。また、順方向に２０ミリアンペア（ｍＡ）の電流を通流した際の順方向電圧（Ｖｆ）は、約２．３ボルト（Ｖ）であった。
また、順方向電流を２０ｍＡとした際の発光出力は、３ｍＷであった。組み立てたすべての発光ダイオードランプにおけるピーク波長のバラツキは、４．１ｎｍであった。発光の立ち上がりの応答速度（Ｔｒ）は、４３ｎｓであった。欠陥の発生により発光出力が低く、特性を満足することができなかった。
（比較例６）
　比較例６の発光ダイオードは、従来技術である液相エピタキシャル法で形成した。ＧａＡｓ基板にＡｌ０．３５Ｇａ０．６５Ａｓ発光層とするダブルヘテロ構造の発光部を有する発光ダイオードに変更したものである。
　比較例６の発光ダイオードの作製は、具体的には、ｎ型の（１００）面のＧａＡｓ単結晶基板に、Ａｌ０．７Ｇａ０．３Ａｓからなるｎ型の上部クラッド層を２０μｍ、Ａｌ０．３５Ｇａ０．６５Ａｓからなるアンドープの発光層を２μｍ、Ａｌ０．７Ｇａ０．３Ａｓからなるｐ型の下部クラッド層を２０μｍ、発光波長に対して透明なＡｌ０．６Ｇａ０．４Ａｓからなるｐ型の厚膜層を１２０μｍとなるように液相エピタキシャル方法によって作製した。このエピタキシャル成長後にＧａＡｓ基板を除去した。次に、ｎ型ＡｌＧａＡｓの表面に直径１００μｍのｎ型オーミック電極を形成した。次に、ｐ型ＡｌＧａＡｓの裏面に直径２０μｍのｐ型オーミック電極を８０μｍ間隔に形成した。次に、ダイシングソーにより３５０μｍ間隔で切断した後、破砕層をエッチング除去して比較例６の発光ダイオードチップを作製した。
　比較例６の発光ダイオードを実装した発光ダイオードランプの特性を評価した結果を表１に示す。表１に示すように、ｎ型及びｐ型オーミック電極間に電流を流したところ、ピーク波長を６６１．１ｎｍとする赤色光が出射された。また、順方向に２０ミリアンペア（ｍＡ）の電流を通流した際の順方向電圧（Ｖｆ）は、約１．９ボルト（Ｖ）であった。
また、順方向電流を２０ｍＡとした際の発光出力は、４ｍＷであった。組み立てたすべての発光ダイオードランプにおけるピーク波長のバラツキは、６．７ｎｍであった。出力が低く、また、応答速度（Ｔｒ）は、１５０ｎｓで、特性を満足することができなかった。
（照明装置の製作）
　前記実施例１～５に記載の発光ダイオードランプのうち、前記実施例１に記載の発光ダイオードランプを選択し、当該ランプを特開２００８－１６４１２号公報に記載の内容に準じて照明装置用リフレクタ内に固定し、複数の当該リフレクタを備えた照明装置（電源配線やスルーホール等が形成された基板等を含む）を製作した。ここに特開２００８－１６４１２号公報を引用して、本明細書の一部となす。
Figure JPOXMLDOC01-appb-T000001
　本発明の発光ダイオードは６６０ｎｍの赤色、高効率発光を達成し、植物育成用途の光源など、従来ＡｌＧａＡｓのＬＥＤで得られなかった高出力発光ダイオード製品として利用できる。また、従来のＡｌＧａＡｓ発光層ＬＥＤの高出力品として、代替する可能性がある。
　１・・・発光ダイオード
　２・・・化合物半導体層
　３・・・機能性基板
　３ａ・・・垂直面
　３ｂ・・・傾斜面
　４・・・ｎ型オーミック電極（第１の電極）
　５・・・ｐ型オーミック電極（第２の電極）
　６・・・第３の電極
　７・・・発光部
　８・・・歪調整層
　９・・・下部クラッド層
　１０・・・発光層
　１１・・・上部クラッド層
　１２・・・歪発光層
　１３・・・バリア層
　１４・・・ＧａＡｓ基板
　１５・・・緩衝層
　１６・・・コンタクト層
　４１・・・発光ダイオードランプ
　４２・・・マウント基板
　４３・・・ｎ電極端子
　４４・・・ｐ電極端子
　４５，４６・・・金線
　４７・・・エポキシ樹脂
　α・・・傾斜面と発光面に平行な面とのなす角度
　１００，１０１・・・照明装置

Claims (24)

  1. 　ｐｎ接合型の発光部と、前記発光部に積層された歪調整層とを少なくとも含む化合物半導体層を備え、
    　前記発光部は、組成式が（ＡｌＸＧａ１－Ｘ）ＹＩｎ１－ＹＰ（ここで、Ｘ及びＹは、それぞれ０≦Ｘ≦０．１、及び０．３９≦Ｙ≦０．４５を満たす数値である）である歪発光層とバリア層との積層構造を有しており、
    　前記歪調整層は、発光波長に対して透明であると共に前記歪発光層及び前記バリア層の格子定数よりも小さい格子定数を有することを特徴とする発光ダイオード。
  2. 　前記歪発光層の組成式が、ＧａＹＩｎ１－ＹＰ（ここで、Ｙは０．３９≦Ｙ≦０．４５を満たす数値である）であることを特徴とする請求項１に記載の発光ダイオード。
  3. 　前記歪発光層の厚さが、８～３０ｎｍの範囲であることを特徴とする請求項１又は２に記載の発光ダイオード。
  4. 　前記歪発光層が８～４０層含まれていることを特徴とする請求項１乃至３のいずれか一項に記載の発光ダイオード。
  5. 　前記バリア層の組成式が、（ＡｌＸＧａ1-Ｘ）ＹＩｎ１－ＹＰ（ここで、Ｘ及びＹは、それぞれ０．３≦Ｘ≦０．７、及び０．４８≦Ｙ≦０．５２を満たす数値である）であることを特徴とする請求項１乃至４のいずれか一項に記載の発光ダイオード。
  6. 　前記発光部は、前記歪発光層の上面及び下面の一方又は両方にクラッド層を有し、
    　前記クラッド層の組成式が（ＡｌＸＧａ1-Ｘ）ＹＩｎ１－ＹＰ（ここで、Ｘ及びＹは、それぞれ０．５≦Ｘ≦１、及び０．４８≦Ｙ≦０．５２を満たす数値である）であることを特徴とする請求項１乃至５のいずれか一項に記載の発光ダイオード。
  7. 　前記歪調整層の組成式が、（ＡｌＸＧａ１－Ｘ）ＹＩｎ１－ＹＰ（ここで、Ｘ及びＹは、それぞれ０≦Ｘ≦１、及び０．６≦Ｙ≦１を満たす数値である）であることを特徴とする請求項１乃至６のいずれか一項に記載の発光ダイオード。
  8. 　前記歪調整層の組成式が、ＡｌＸＧａ１－ＸＡｓ１－ＹＰＹ（ここで、Ｘ及びＹは、それぞれ０≦Ｘ≦１、及び０．６≦Ｙ≦１を満たす数値である）であることを特徴とする請求項１乃至６のいずれか一項に記載の発光ダイオード。
  9. 　前記歪調整層の材質が、ＧａＰであることを特徴とする請求項１乃至６のいずれか一項に記載の発光ダイオード。
  10. 　前記歪調整層の厚さが、０．５～２０μｍの範囲であることを特徴とする請求項１乃至９のいずれか一項に記載の発光ダイオード。
  11. 　前記化合物半導体層の光取り出し面と反対側の面に、機能性基板が接合されていることを特徴とする請求項１乃至１０のいずれか一項に記載の発光ダイオード。
  12. 　前記機能性基板が、透明であることを特徴とする請求項１１に記載の発光ダイオード。
  13. 　前記機能性基板の材質がＧａＰであることを特徴とする請求項１１又は１２に記載の発光ダイオード。
  14. 　前記機能性基板の側面が、前記化合物半導体層に近い側において前記光取り出し面に対して略垂直である垂直面と、前記化合物半導体層に遠い側において前記光取り出し面に対して内側に傾斜した傾斜面とを有することを特徴とする請求項１１乃至１３のいずれか一項に記載の発光ダイオード。
  15. 　前記化合物半導体層の前記光取り出し面側に設けられた第１及び第２の電極と、
    　前記機能性基板の裏面に設けられた接続用の第３の電極と、をさらに備えることを特徴とする請求項１１乃至１４のいずれか一項に記載の発光ダイオード。
  16. 　前記第１及び第２の電極がオーミック電極であることを特徴とする請求項１５に記載の発光ダイオード。
  17. 　前記光取り出し面は、粗い面を含むことを特徴とする請求項１１乃至１６のいずれか一項に記載の発光ダイオード。
  18. 　植物育成の光合成の促進に使用するための発光ダイオードであって、
    　前記発光部の発光スペクトルのピーク発光波長が、６５５～６７５ｎｍの範囲であることを特徴とする請求項１乃至１７のいずれかに記載の発光ダイオード。
  19. 　前記発光スペクトルの半値幅が、１０～４０ｎｍの範囲であることを特徴とする請求項１８に記載の発光ダイオード。
  20. 　前記発光スペクトルの発光波長７００ｎｍにおける発光強度が、前記ピーク発光波長における発光強度の１０％未満であることを特徴とする請求項１８又は１９に記載の発光ダイオード。
  21. 　前記発光部の応答速度（Ｔｒ）が、１００ｎｓ以下であることを特徴とする請求項１乃至２０のいずれか一項に記載の発光ダイオード。
  22. 　請求項１乃至２１のいずれか一項に記載の発光ダイオードを備えることを特徴とする発光ダイオードランプ。
  23. 　前記発光ダイオードの前記光取り出し面側に設けられた前記第１又は第２の電極と、前記第３の電極とが、略同電位に接続されていることを特徴とする請求項２２に記載の発光ダイオードランプ。
  24. 　請求項２２又は２３に記載の発光ダイオードランプを備えることを特徴とする照明装置。
PCT/JP2010/001476 2009-03-10 2010-03-03 発光ダイオード、発光ダイオードランプ及び照明装置 WO2010103752A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP10750511.7A EP2408027B1 (en) 2009-03-10 2010-03-03 Light emitting diode, light emitting diode lamp and illuminating device
CN201080019118.9A CN102414847B (zh) 2009-03-10 2010-03-03 发光二极管、发光二极管灯和照明装置
US13/255,209 US8901584B2 (en) 2009-03-10 2010-03-03 Light emitting diode, light emitting diode lamp and illuminating device
KR1020117022869A KR101419105B1 (ko) 2009-03-10 2010-03-03 발광 다이오드, 발광 다이오드 램프 및 조명 장치

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009056780 2009-03-10
JP2009-056780 2009-03-10
JP2009089300A JP2010239098A (ja) 2009-03-10 2009-04-01 発光ダイオード、発光ダイオードランプ及び照明装置
JP2009-089300 2009-04-01

Publications (1)

Publication Number Publication Date
WO2010103752A1 true WO2010103752A1 (ja) 2010-09-16

Family

ID=42728049

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/001476 WO2010103752A1 (ja) 2009-03-10 2010-03-03 発光ダイオード、発光ダイオードランプ及び照明装置

Country Status (7)

Country Link
US (1) US8901584B2 (ja)
EP (1) EP2408027B1 (ja)
JP (1) JP2010239098A (ja)
KR (1) KR101419105B1 (ja)
CN (1) CN102414847B (ja)
TW (1) TWI458120B (ja)
WO (1) WO2010103752A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI451037B (ja) * 2012-06-04 2014-09-01
EP2595203A4 (en) * 2010-07-13 2015-09-23 Showa Denko Kk LIGHT EMITTING DIODE AND LIGHT EMITTING DIODE LAMP

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5393790B2 (ja) * 2009-08-07 2014-01-22 昭和電工株式会社 植物育成用の多色発光ダイオードランプ、照明装置および植物育成方法
JP5655932B2 (ja) * 2011-03-14 2015-01-21 富士電機株式会社 半導体装置
US20130327382A1 (en) * 2012-06-07 2013-12-12 Emcore Solar Power, Inc. Radiation resistant inverted metamorphic multijunction solar cell
US20130327378A1 (en) * 2012-06-07 2013-12-12 Emcore Solar Power, Inc. Radiation resistant inverted metamorphic multijunction solar cell
US10028448B2 (en) 2012-07-10 2018-07-24 Once Innovations, Inc. Light sources adapted to spectral sensitivity of plants
WO2014011623A2 (en) 2012-07-10 2014-01-16 Zdenko Grajcar Light sources adapted to spectral sensitivity of plant
KR20150001881A (ko) * 2013-06-26 2015-01-07 캠프모바일 주식회사 동영상 멀티미디어 링톤을 제공하기 위한 방법 및 시스템
JP2015056648A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体発光素子およびそれを用いた発光装置
US10244595B2 (en) 2014-07-21 2019-03-26 Once Innovations, Inc. Photonic engine system for actuating the photosynthetic electron transport chain
JP6101303B2 (ja) * 2015-04-30 2017-03-22 昭和電工株式会社 発光ダイオード、発光ダイオードランプ及び照明装置
EP3410285B1 (en) * 2017-04-17 2019-09-25 Shenzhen Goodix Technology Co., Ltd. Electronic device and detection method
US20190181289A1 (en) 2017-12-11 2019-06-13 Solaero Technologies Corp. Multijunction solar cells

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05115219A (ja) * 1988-12-12 1993-05-14 Autom Agricult Assoc Inc 光電素子を用いた植物の照射方法および装置
JPH0937648A (ja) 1995-07-28 1997-02-10 Mitsubishi Chem Corp 光半導体を光源とした植物栽培方法
JP2000151024A (ja) 1998-11-12 2000-05-30 Sharp Corp 半導体発光素子
JP3230638B2 (ja) 1993-02-10 2001-11-19 シャープ株式会社 発光ダイオードの製造方法
JP2002027831A (ja) 2000-05-11 2002-01-29 Kansai Tlo Kk 植物育成用ｌｅｄ光源
JP3373561B2 (ja) 1992-09-30 2003-02-04 株式会社東芝 発光ダイオード
JP2004000093A (ja) * 2002-05-31 2004-01-08 Toshiba Lighting & Technology Corp 発光装置および照明装置
JP2004221042A (ja) 2003-01-13 2004-08-05 Ccs Inc パワーｌｅｄを利用したスポット照明装置
JP2007013107A (ja) * 2005-05-31 2007-01-18 Sanyo Electric Co Ltd 半導体発光素子及び半導体発光装置
JP2007096168A (ja) * 2005-09-30 2007-04-12 Hitachi Cable Ltd 半導体発光素子
JP2008016412A (ja) 2006-07-10 2008-01-24 Showa Denko Kk 照明装置用のリフレクタ及び照明装置
WO2008099699A1 (ja) * 2007-02-05 2008-08-21 Showa Denko K.K. 発光ダイオード
JP2009032752A (ja) * 2007-07-24 2009-02-12 Daido Steel Co Ltd Ｌｅｄ発光素子
JP2009056780A (ja) 2007-09-03 2009-03-19 Canon Inc Ｈｄｄ搭載プリンタ及びその制御方法
JP2009089300A (ja) 2007-10-03 2009-04-23 Panasonic Corp アンテナ装置及び無線通信装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2618677B2 (ja) * 1988-03-24 1997-06-11 三菱電線工業株式会社 半導体発光装置
EP0528439B1 (en) * 1991-08-21 1995-01-25 Nec Corporation Semiconductor laser
EP0540799A1 (en) * 1991-11-04 1993-05-12 International Business Machines Corporation Improved AlGaInP diodes emitting visible light
JPH09106946A (ja) 1995-10-11 1997-04-22 Mitsubishi Electric Corp 半導体装置，及び半導体レーザ，並びに高電子移動度トランジスタ装置
JPH11509047A (ja) * 1996-04-24 1999-08-03 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 放射放出半導体ダイオード及びその製造方法
WO1997050133A1 (en) * 1996-06-24 1997-12-31 Philips Electronics N.V. Radiation-emitting semiconductor diode, and method of manufacturing such a diode
JPH1187764A (ja) 1997-09-01 1999-03-30 Sony Corp 半導体発光装置とその製造方法
US5923689A (en) * 1998-01-22 1999-07-13 National Science Council Red semiconductor laser of low beam divergence
US6291839B1 (en) 1998-09-11 2001-09-18 Lulileds Lighting, U.S. Llc Light emitting device having a finely-patterned reflective contact
GB9912583D0 (en) * 1999-05-28 1999-07-28 Arima Optoelectronics Corp A light emitting diode having a two well system with asymmetric tunneling
GB2351841A (en) * 1999-07-06 2001-01-10 Sharp Kk A semiconductor laser device
GB2353899A (en) * 1999-09-01 2001-03-07 Sharp Kk A quantum well semiconductor device with strained barrier layer
JP2002111053A (ja) * 2000-10-02 2002-04-12 Sharp Corp 半導体発光素子
JP2006310534A (ja) 2005-04-28 2006-11-09 Nec Corp 半導体積層構造および半導体光素子
JP4890801B2 (ja) 2005-07-05 2012-03-07 昭和電工株式会社 発光ダイオード
JP4225510B2 (ja) * 2005-07-06 2009-02-18 昭和電工株式会社 化合物半導体発光ダイオードおよびその製造方法
US7368759B2 (en) 2005-09-30 2008-05-06 Hitachi Cable, Ltd. Semiconductor light-emitting device
JP4367393B2 (ja) * 2005-09-30 2009-11-18 日立電線株式会社 透明導電膜を備えた半導体発光素子
JP4320653B2 (ja) * 2005-09-30 2009-08-26 日立電線株式会社 半導体発光素子
JP2007173551A (ja) * 2005-12-22 2007-07-05 Showa Denko Kk 発光ダイオード及びその製造方法
WO2007073001A1 (en) * 2005-12-22 2007-06-28 Showa Denko K.K. Light-emitting diode and method for fabricant thereof
JP4942996B2 (ja) * 2005-12-22 2012-05-30 昭和電工株式会社 発光ダイオード
JP2007173575A (ja) 2005-12-22 2007-07-05 Showa Denko Kk 発光ダイオード及びその製造方法
WO2007091704A1 (en) 2006-02-08 2007-08-16 Showa Denko K.K. Light-emitting diode and fabrication method thereof
US8097892B2 (en) 2006-02-14 2012-01-17 Showa Denko K.K. Light-emitting diode
JP4210690B2 (ja) * 2006-03-31 2009-01-21 Ｄｏｗａエレクトロニクス株式会社 面発光素子
US7692203B2 (en) * 2006-10-20 2010-04-06 Hitachi Cable, Ltd. Semiconductor light emitting device

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05115219A (ja) * 1988-12-12 1993-05-14 Autom Agricult Assoc Inc 光電素子を用いた植物の照射方法および装置
JP3373561B2 (ja) 1992-09-30 2003-02-04 株式会社東芝 発光ダイオード
JP3230638B2 (ja) 1993-02-10 2001-11-19 シャープ株式会社 発光ダイオードの製造方法
JPH0937648A (ja) 1995-07-28 1997-02-10 Mitsubishi Chem Corp 光半導体を光源とした植物栽培方法
JP2000151024A (ja) 1998-11-12 2000-05-30 Sharp Corp 半導体発光素子
JP2002027831A (ja) 2000-05-11 2002-01-29 Kansai Tlo Kk 植物育成用ｌｅｄ光源
JP2004000093A (ja) * 2002-05-31 2004-01-08 Toshiba Lighting & Technology Corp 発光装置および照明装置
JP2004221042A (ja) 2003-01-13 2004-08-05 Ccs Inc パワーｌｅｄを利用したスポット照明装置
JP2007013107A (ja) * 2005-05-31 2007-01-18 Sanyo Electric Co Ltd 半導体発光素子及び半導体発光装置
JP2007096168A (ja) * 2005-09-30 2007-04-12 Hitachi Cable Ltd 半導体発光素子
JP2008016412A (ja) 2006-07-10 2008-01-24 Showa Denko Kk 照明装置用のリフレクタ及び照明装置
WO2008099699A1 (ja) * 2007-02-05 2008-08-21 Showa Denko K.K. 発光ダイオード
JP2009032752A (ja) * 2007-07-24 2009-02-12 Daido Steel Co Ltd Ｌｅｄ発光素子
JP2009056780A (ja) 2007-09-03 2009-03-19 Canon Inc Ｈｄｄ搭載プリンタ及びその制御方法
JP2009089300A (ja) 2007-10-03 2009-04-23 Panasonic Corp アンテナ装置及び無線通信装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2408027A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2595203A4 (en) * 2010-07-13 2015-09-23 Showa Denko Kk LIGHT EMITTING DIODE AND LIGHT EMITTING DIODE LAMP
US9184345B2 (en) 2010-07-13 2015-11-10 Showa Denko K.K Light emitting diode and light emitting diode lamp
TWI451037B (ja) * 2012-06-04 2014-09-01

Also Published As

Publication number Publication date
EP2408027A4 (en) 2015-05-27
US8901584B2 (en) 2014-12-02
TW201041182A (en) 2010-11-16
JP2010239098A (ja) 2010-10-21
KR101419105B1 (ko) 2014-07-11
EP2408027A1 (en) 2012-01-18
CN102414847B (zh) 2014-09-03
CN102414847A (zh) 2012-04-11
KR20110120360A (ko) 2011-11-03
US20120007114A1 (en) 2012-01-12
TWI458120B (zh) 2014-10-21
EP2408027B1 (en) 2019-05-08

Similar Documents

Publication Publication Date Title
WO2010103752A1 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
WO2012073993A1 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
TWI447956B (zh) 發光二極體及其製造方法以及發光二極體燈
US9318673B2 (en) Light-emitting diode and light-emitting diode lamp
JP5427585B2 (ja) フリップチップ型発光ダイオード及びその製造方法
JP5557649B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP5906001B2 (ja) 発光ダイオード用エピタキシャルウェーハ
JP5586371B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP5586372B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
WO2012117795A1 (ja) 発光ダイオード
JP6101303B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP5801542B2 (ja) 発光ダイオード及び発光ダイオードランプ
JP5557648B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080019118.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10750511

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13255209

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2010750511

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20117022869

Country of ref document: KR

Kind code of ref document: A