CN101976667B - 一种高性能cmos器件 - Google Patents

一种高性能cmos器件 Download PDF

Info

Publication number
CN101976667B
CN101976667B CN2010102738318A CN201010273831A CN101976667B CN 101976667 B CN101976667 B CN 101976667B CN 2010102738318 A CN2010102738318 A CN 2010102738318A CN 201010273831 A CN201010273831 A CN 201010273831A CN 101976667 B CN101976667 B CN 101976667B
Authority
CN
China
Prior art keywords
layer
iii
compound semiconductor
transition zone
strain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010102738318A
Other languages
English (en)
Other versions
CN101976667A (zh
Inventor
王敬
许军
郭磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN2010102738318A priority Critical patent/CN101976667B/zh
Publication of CN101976667A publication Critical patent/CN101976667A/zh
Application granted granted Critical
Publication of CN101976667B publication Critical patent/CN101976667B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提出一种高性能CMOS器件，包括：衬底；形成在所述衬底之上的驰豫SiGe过渡层，所述驰豫SiGe过渡层包括NMOS区和PMOS区，位于所述NMOS区中的NMOS器件结构包括第一III-V族化合物半导体过渡层、第二III-V族化合物半导体层、第一栅堆叠结构和第一源漏极。位于PMOS区中的PMOS器件结构包括第一应变Si层、高Ge组分层、Si帽层、第二栅堆叠结构和第二源漏极。本发明实施例的PMOS器件结构采用Si-Ge-Si结构(中间层为高Ge组分层)，而NMOS器件结构采用III-V族半导体材料作为沟道层，从而可以极大地改善器件的性能，提高CMOS器件的运算速度。

Description

一种高性能CMOS器件
技术领域
本发明涉及半导体制造及设计技术领域，特别涉及一种高性能CMOS器件。
背景技术
目前，随着场效应晶体管特征尺寸的不断缩小，其器件性能越来越高，工作速度也越来越快。但是由于目前的特征尺寸已接近了Si材料的极限，因此对于更小尺寸的器件，可以采用引入应力或新的材料来克服此问题。例如目前提出了采用III-V族化合物半导体以改善NMOS器件的性能，但是由于III-V族化合物半导体不能满足PMOS器件的要求。因此PMOS器件必须要考虑其他材料或结构。由于Ge材料具有良好的低场迁移率以及比Si材料更小的禁带宽度，并且Ge沟道器件的制作工艺可以和传统的Si晶体管工艺相兼容，因此PMOS器件可以采用Ge材料。但是Ge沟道材料的晶体管也面临着如Ge衬底与栅绝缘层介质间难以得到良好界面、金属锗化物串联电阻大等一系列问题。从以上描述可以看出无论对于NMOS器件还是PMOS器件，其性能还都有待提高，因此如何对NMOS和PMOS的性能进行折中，以提出性能更高的CMOS器件结构是个亟待解决的问题。
发明内容
本发明的目的旨在至少解决上述技术缺陷，特别提出了一种高性能CMOS器件。
为达到上述目的，本发明一方面提出了一种高性能互补金属氧化物半导体CMOS器件，包括：衬底；形成在所述衬底之上的驰豫SiGe过渡层，所述驰豫SiGe过渡层包括NMOS区和PMOS区，其中，所述NMOS区和PMOS区之间具有第一隔离结构；位于所述NMOS区中的NMOS器件结构，所述NMOS器件结构包括：形成于所述驰豫SiGe过渡层之上的第一III-V族化合物半导体过渡层；形成于所述第一III-V族化合物半导体过渡层之上的第二III-V族化合物半导体层；形成于所述第二III-V族化合物半导体层之上的第一栅堆叠结构，以及位于所述第一栅堆叠结构两侧的一层或多层侧墙；和形成于所述第一栅堆叠结构两侧以及所述第二III-V族化合物半导体层之中的第一源漏极；位于所述PMOS区中的PMOS器件结构，所述PMOS器件结构包括：形成于所述驰豫SiGe过渡层之上的第一应变Si层；形成于所述第一应变Si层之上的高Ge组分层；形成于所述高Ge组分层之上的Si帽层；形成于所述Si帽层之上的第二栅堆叠结构，以及位于所述第二栅堆叠结构两侧的一层或多层侧墙；和形成于所述第二栅堆叠结构两侧的第二源漏极。
在本发明的一个实施例中，所述第一III-V族化合物半导体过渡层包括GaAs、Al1-xGaxAs或AlInSb。
在本发明的一个实施例中，所述第二III-V族化合物半导体层包括InGaAs或InSb。
在本发明的一个实施例中，所述第二III-V族化合物半导体层包括：InAlAs势垒层/InGaAs沟道层/InAlAs势垒层多层异质结构；或者，InAlAs势垒层/InGaAs沟道层/InP势垒层多层异质结构；或者，InAlSb势垒层/InSb沟道层/InAlSb势垒层多层异质结构。
在本发明的一个实施例中，所述第一隔离结构为浅沟槽隔离或场氧隔离。
在本发明的一个实施例中，所述第一隔离结构为隔离墙结构。
在本发明的一个实施例中，所述驰豫SiGe过渡层中PMOS区的Ge含量小于NMOS区的Ge含量。
在本发明的一个实施例中，所述高Ge组分层为应变Ge层或高Ge组分应变SiGe层。
在本发明的一个实施例中，所述衬底为体Si衬底或SOI衬底。
在本发明的一个实施例中，第二源漏极为提升结构。
本发明具有如下特点：
1、本发明实施例的PMOS器件结构采用Si-Ge-Si结构(中间层为高Ge组分层)，而NMOS器件结构采用III-V族半导体材料作为沟道层，从而可以极大地改善器件的性能，提高CMOS器件的运算速度。
2、本发明实施例Si-Ge-Si的PMOS器件结构中，通过在应变SiGe或应变Ge层上下设置两个应变Si层，可以在应变SiGe或应变Ge层中产生空穴势阱，从而提高载流子的迁移率，改善器件性能。
3、本发明实施例Si-Ge-Si的PMOS器件结构中，通过在应变SiGe或应变Ge层上设置的应变Si层还可以有效解决栅介质层与沟道层之间的表面态问题。另外，在形成互连时，该层应变Si层还可以提供金属硅化物，从而避免使用金属锗化物。
4、在本发明的实施例中，NMOS区和PMOS区中的驰豫SiGe过渡层通过选择性外延形成，且PMOS区的Ge组分小于NMOS区的Ge组分，从而能够进一步改善CMOS器件的性能。
5、本发明实施例提出的CMOS器件结构具有很高的工艺兼容性。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例一的高性能CMOS器件结构图；
图2为本发明实施例二的高性能CMOS器件结构图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
本发明一方面提出了一种高性能CMOS器件，包括衬底；形成在衬底之上的驰豫SiGe过渡层，驰豫SiGe过渡层包括NMOS区和PMOS区，其中，NMOS区和PMOS区之间具有第一隔离结构；位于NMOS区中的NMOS器件结构，NMOS器件结构包括：形成于驰豫SiGe过渡层之上的第一III-V族化合物半导体过渡层；形成于第一III-V族化合物半导体过渡层之上的第二III-V族化合物半导体层；形成于第二III-V族化合物半导体层之上的第一栅堆叠结构，以及位于第一栅堆叠结构两侧的一层或多层侧墙；和形成于第一栅堆叠结构两侧以及所述第二III-V族化合物半导体层之中的第一源漏极。位于PMOS区中的PMOS器件结构包括：形成于驰豫SiGe过渡层之上的第一应变Si层；形成于第一应变Si层之上的高Ge组分层；形成于高Ge组分层之上的Si帽层；形成于Si帽层之上的第二栅堆叠结构，以及位于第二栅堆叠结构两侧的一层或多层侧墙；和形成于第二栅堆叠结构两侧的第二源漏极。
以下就以具体实施例的方式对上述高性能CMOS器件进行介绍。
实施例一，
如图1所示，为本发明实施例一的高性能CMOS器件结构图。该CMPS器件结构1000包括衬底1100，形成在衬底1100之上的驰豫SiGe过渡层1500，其中，驰豫SiGe过渡层1500包括NMOS区1300和PMOS区1200。NMOS区1300和PMOS区1200之间具有器件级隔离结构1400，例如STI(浅沟槽隔离)或者场氧隔离。其中，衬底1100可为体Si衬底或SOI衬底等。
其中，位于NMOS区1300中的NMOS器件结构包括第一III-V族化合物半导体过渡层1310、第二III-V族化合物半导体层1320、第一栅堆叠结构1330和第一源漏极1340。其中，第一III-V族化合物半导体过渡层1310形成于驰豫SiGe过渡层1500之上。第二III-V族化合物半导体层1320形成于第一III-V族化合物半导体过渡层1310之上。第一栅堆叠结构1330形成于第二III-V族化合物半导体层1320之上，且在第一栅堆叠结构1330两侧形成有一层或多层侧墙。第一源漏极1340形成于第一栅堆叠结构1330的两侧以及第二III-V族化合物半导体层1320之中。在本发明的一个实施例中，第一lll-V族化合物半导体过渡层1310包括GaAs、Al1-xGaxAs或AlInSb等，第二III-V族化合物半导体层1320包括InGaAs或InSb等。在本发明的优选实施例中，为了抑制BTBT漏电，第二III-V族化合物半导体层1320还可包括InAlAs势垒层/InGaAs沟道层/InAlAs势垒层多层异质结构。或者，在本发明的其他实施例中，第二III-V族化合物半导体层1320还可包括InAlAs势垒层/InGaAs沟道层/InP势垒层多层异质结构，或者，InAlSb势垒层/InSb沟道层/InAlSb势垒层多层异质结构。在本发明的实施例中，第二III-V族化合物半导体层1320既可以是驰豫的也可以是应变的。
其中，位于PMOS区1200中的PMOS器件结构包括第一应变Si层1210、高Ge组分层1220、Si帽层1230、第二栅堆叠结构1240和第二源漏极1250。第一应变Si层1210形成于驰豫SiGe过渡层1500之上。高Ge组分层1220形成于第一应变Si层1210之上。在本发明的一个实施例中，高Ge组分层1220可为应变Ge层或高Ge组分应变SiGe层，其中，所述的高Ge组分应变SiGe层为Ge组分大于50％的SiGe层。Si帽层1230形成于高Ge组分层1220之上。第二栅堆叠结构1240形成于Si帽层1230之上，且在第二栅堆叠结构1240两侧形成有一层或多层侧墙。第二源漏极1250形成于第二栅堆叠结构1240的两侧。在本发明的优选实施例中，Si帽层1230也为应变Si层。在本发明的另一个优选实施例中，第二源漏极1250可为提升结构，从而进一步改善PMOS器件结构的性能。
实施例二，
如图2所示，为本发明实施例二的高性能CMOS器件结构图。该CMPS器件结构2000包括衬底2100，形成在衬底2100之上的驰豫SiGe过渡层。在本发明实施例中，驰豫SiGe过渡层被隔离墙结构2400分隔为NMOS区2300和PMOS区2200。在本发明的一个实施例中，PMOS区2300和NMOS区2200可通过选择性外延形成，从而可以使驰豫SiGe过渡层中PMOS2200区的Ge含量小于NMOS区2300的Ge含量，例如，NMOS区2300的Ge含量可为约大于60％，PMOS区2200的Ge含量可为约40％-60％。这样，可以进一步改善CMOS器件的性能。其中，衬底2100可为体Si衬底或SOI衬底等。
其中，位于NMOS区2300中的NMOS器件结构包括第一III-V族化合物半导体过渡层2310、第二III-V族化合物半导体层2320、第一栅堆叠结构2330和第一源漏极2340。其中，第一III-V族化合物半导体过渡层2310形成于NMOS区2300之上。第二III-V族化合物半导体层2320形成于第一III-V族化合物半导体过渡层2310之上。第一栅堆叠结构2330形成于第二III-V族化合物半导体层2320之上，且在第一栅堆叠结构2330两侧形成有一层或多层侧墙。第一源漏极2340形成于第一栅堆叠结构2330的两侧以及第二III-V族化合物半导体层2320之中。在本发明的一个实施例中，第一III-V族化合物半导体过渡层2310包括GaAs、Al1-xGaxAs或AlInSb等，第二III-V族化合物半导体层2320包括InGaAs或InSb等。在本发明的优选实施例中，为了抑制BTBT漏电，第二III-V族化合物半导体层2320还可包括InAlAs势垒层/InGaAs沟道层/InAlAs势垒层多层异质结构。或者，在本发明的其他实施例中，第二III-V族化合物半导体层2320还可包括InAlAs势垒层/InGaAs沟道层/InP势垒层多层异质结构，或者，InAlSb势垒层/InSb沟道层/InAlSb势垒层多层异质结构。
其中，位于PMOS区2200中的PMOS器件结构包括第一应变Si层2210、高Ge组分层2220、Si帽层2230、第二栅堆叠结构2240和第二源漏极2250。第一应变Si层2210形成于PMOS区2200之上。高Ge组分层2220形成于第一应变Si层2210之上。在本发明的一个实施例中，高Ge组分层2220可为应变Ge层或高Ge组分应变SiGe层，其中，所述的高Ge组分应变SiGe层为Ge组分大于50％的SiGe层。Si帽层2230形成于高Ge组分层2220之上。第二栅堆叠结构2240形成于Si帽层2230之上，且在第二栅堆叠结构2240两侧形成有一层或多层侧墙。第二源漏极2250形成于第二栅堆叠结构2240的两侧。优选地，第二源漏极2250为提升结构，从而进一步改善PMOS器件结构的性能。
本发明具有如下特点：
1、本发明实施例的PMOS器件结构采用Si-Ge-Si结构(中间层为高Ge组分层)，而NMOS器件结构采用III-V族半导体材料作为沟道层，从而可以极大地改善器件的性能，提高CMOS器件的运算速度。
2、本发明实施例Si-Ge-Si的PMOS器件结构中，通过在应变SiGe或应变Ge层上下设置两个应变Si层，可以在应变SiGe或应变Ge层中产生空穴势阱，从而提高载流子的迁移率，改善器件性能。
3、本发明实施例Si-Ge-Si的PMOS器件结构中，通过在应变SiGe或应变Ge层上设置的应变Si层还可以有效解决栅介质层与沟道层之间的表面态问题。另外，在形成互连时，该层应变Si层还可以提供金属硅化物，从而避免使用金属锗化物。
4、在本发明的实施例中，NMOS区和PMOS区中的驰豫SiGe过渡层通过选择性外延形成，且PMOS区的Ge组分小于NMOS区的Ge组分，从而能够进一步改善CMOS器件的性能。
5、本发明实施例提出的CMOS器件结构具有很高的工艺兼容性。尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。

Claims (10)

1.一种高性能互补金属氧化物半导体CMOS器件，其特征在于，包括：
衬底；
形成在所述衬底之上的驰豫SiGe过渡层，所述驰豫SiGe过渡层包括NMOS区和PMOS区，其中，所述驰豫SiGe过渡层中PMOS区的Ge含量小于NMOS区的Ge含量，所述NMOS区和PMOS区之间具有第一隔离结构；
位于所述NMOS区中的NMOS器件结构，所述NMOS器件结构包括：
形成于所述驰豫SiGe过渡层之上的第一III-V族化合物半导体过渡层；
形成于所述第一III-V族化合物半导体过渡层之上的第二III-V族化合物半导体层；
形成于所述第二III-V族化合物半导体层之上的第一栅堆叠结构，以及位于所述第一栅堆叠结构两侧的一层或多层侧墙；和
形成于所述第一栅堆叠结构两侧以及所述第二III-V族化合物半导体层之中的第一源漏极；
位于所述PMOS区中的PMOS器件结构，所述PMOS器件结构包括：
形成于所述驰豫SiGe过渡层之上的第一应变Si层；
形成于所述第一应变Si层之上的高Ge组分层；
形成于所述高Ge组分层之上的Si帽层；
形成于所述Si帽层之上的第二栅堆叠结构，以及位于所述第二栅堆叠结构两侧的一层或多层侧墙；和
形成于所述第二栅堆叠结构两侧的第二源漏极。
2.如权利要求1所述的CMOS器件，其特征在于，所述第一III-V族化合物半导体过渡层包括GaAs、Al1-xGaxAs或AlInSb。
3.如权利要求2所述的CMOS器件，其特征在于，所述第二III-V族化合物半导体层包括InGaAs或InSb。
4.如权利要求2所述的CMOS器件，其特征在于，所述第二III-V族化合物半导体层包括：
InAlAs势垒层/InGaAs沟道层/InAlAs势垒层多层异质结构；
或者，InAlAs势垒层/InGaAs沟道层/InP势垒层多层异质结构；
或者，InAlSb势垒层/InSb沟道层/InAlSb势垒层多层异质结构。
5.如权利要求1所述的CMOS器件，其特征在于，所述第一隔离结构为浅沟槽隔离或场氧隔离。
6.如权利要求1所述的CMOS器件，其特征在于，所述第一隔离结构为隔离墙结构。
7.如权利要求1所述的CMOS器件，其特征在于，所述高Ge组分层为应变Ge层或高Ge组分应变SiGe层。
8.如权利要求1所述的CMOS器件，其特征在于，所述衬底为体Si衬底或SOI衬底。
9.如权利要求1所述的CMOS器件，其特征在于，所述Si帽层为应变Si层。
10.如权利要求1所述的CMOS器件，其特征在于，所述第二源漏极为提升结构。
CN2010102738318A 2010-09-06 2010-09-06 一种高性能cmos器件 Active CN101976667B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102738318A CN101976667B (zh) 2010-09-06 2010-09-06 一种高性能cmos器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102738318A CN101976667B (zh) 2010-09-06 2010-09-06 一种高性能cmos器件

Publications (2)

Publication Number Publication Date
CN101976667A CN101976667A (zh) 2011-02-16
CN101976667B true CN101976667B (zh) 2012-07-18

Family

ID=43576537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102738318A Active CN101976667B (zh) 2010-09-06 2010-09-06 一种高性能cmos器件

Country Status (1)

Country Link
CN (1) CN101976667B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929154B2 (en) 2014-11-13 2018-03-27 United Microelectronics Corp. Fin shape structure

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403202B (zh) * 2011-12-09 2013-05-15 电子科技大学 一种具有高Ge组分的应变SiGe层的制备方法
WO2013095377A1 (en) 2011-12-20 2013-06-27 Intel Corporation Self-aligned contact metallization for reduced contact resistance
CN103021815B (zh) * 2012-12-26 2015-06-24 中国科学院上海微系统与信息技术研究所 混合共平面衬底结构及其制备方法
CN104900662B (zh) * 2014-03-04 2018-09-07 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN104992930A (zh) * 2015-07-07 2015-10-21 西安电子科技大学 应变Ge CMOS集成器件的制备方法及其CMOS集成器件
CN105244320A (zh) * 2015-08-28 2016-01-13 西安电子科技大学 基于SOI的应变Ge沟道倒梯形栅CMOS集成器件及制备方法
CN105140125A (zh) * 2015-08-28 2015-12-09 陕西学前师范学院 应变Ge倒梯形栅NMOS器件及制备方法
CN105118809A (zh) * 2015-08-28 2015-12-02 西安电子科技大学 应变Ge槽型栅CMOS集成器件制备方法及其CMOS集成器件
US10593600B2 (en) 2016-02-24 2020-03-17 International Business Machines Corporation Distinct gate stacks for III-V-based CMOS circuits comprising a channel cap
US11444172B2 (en) * 2017-12-01 2022-09-13 Mitsubishi Electric Corporation Method for producing semiconductor device and semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313486B1 (en) * 2000-06-15 2001-11-06 Board Of Regents, The University Of Texas System Floating gate transistor having buried strained silicon germanium channel layer
CN1894774A (zh) * 2003-12-23 2007-01-10 英特尔公司 用于cmos的应变晶体管集成
CN101819996A (zh) * 2010-04-16 2010-09-01 清华大学 半导体结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791107B2 (en) * 2004-06-16 2010-09-07 Massachusetts Institute Of Technology Strained tri-channel layer for semiconductor-based electronic devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313486B1 (en) * 2000-06-15 2001-11-06 Board Of Regents, The University Of Texas System Floating gate transistor having buried strained silicon germanium channel layer
CN1894774A (zh) * 2003-12-23 2007-01-10 英特尔公司 用于cmos的应变晶体管集成
CN101819996A (zh) * 2010-04-16 2010-09-01 清华大学 半导体结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929154B2 (en) 2014-11-13 2018-03-27 United Microelectronics Corp. Fin shape structure
US10312235B2 (en) 2014-11-13 2019-06-04 United Microelectronics Corp. Method of forming fin shape structure having different buffer layers

Also Published As

Publication number Publication date
CN101976667A (zh) 2011-02-16

Similar Documents

Publication Publication Date Title
CN101976667B (zh) 一种高性能cmos器件
CN101989617B (zh) 用于半导体晶体管的垂直鳍状结构及其制造方法
CN101819996B (zh) 半导体结构
CN102117808B (zh) 具有改善的载流子迁移率的场效应晶体管器件及制造方法
JP4521542B2 (ja) 半導体装置および半導体基板
CN101853882B (zh) 具有改进的开关电流比的高迁移率多面栅晶体管
US8604518B2 (en) Split-channel transistor and methods for forming the same
CN101866953B (zh) 低肖特基势垒半导体结构及其形成方法
CN104134695A (zh) 隧穿场效应晶体管及隧穿场效应晶体管的制备方法
JP5431652B2 (ja) 半導体装置
US20120241722A1 (en) Field effect transistor
CN101958322B (zh) 高性能cmos器件
US20140097447A1 (en) Semiconductor device and method of manufacturing the same
US20120292663A1 (en) Structure and Method for Monolithically Fabrication Sb-Based E/D Mode MISFETs
US9472664B1 (en) Semiconductor device and manufacturing method thereof
CN102790090A (zh) 一种基于高k材料的ldmos器件
CN102299178B (zh) 一种半导体结构及其制备方法
CN202772140U (zh) 一种基于高k材料的ldmos器件
CN102790052B (zh) 一种基于SiGe HBT的三应变BiCMOS集成器件及制备方法
CN102723336B (zh) 一种双多晶SOI应变SiGe回型沟道BiCMOS集成器件及制备方法
CN104282748A (zh) 半导体器件及其制造方法
CN102738161A (zh) 一种双多晶双应变混合晶面Si基BiCMOS集成器件及制备方法
CN102315126A (zh) 半导体器件及其制作方法
KR102131902B1 (ko) 터널링 전계효과 트랜지스터 및 이의 제조방법
CN108258032B (zh) 一种采用组合发射区的异质结双极晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant