CN101819996A - 半导体结构 - Google Patents

半导体结构 Download PDF

Info

Publication number
CN101819996A
CN101819996A CN201010151192A CN201010151192A CN101819996A CN 101819996 A CN101819996 A CN 101819996A CN 201010151192 A CN201010151192 A CN 201010151192A CN 201010151192 A CN201010151192 A CN 201010151192A CN 101819996 A CN101819996 A CN 101819996A
Authority
CN
China
Prior art keywords
strain
semiconductor layer
layer
wide bandgap
bandgap semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010151192A
Other languages
English (en)
Other versions
CN101819996B (zh
Inventor
王敬
许军
郭磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN2010101511928A priority Critical patent/CN101819996B/zh
Publication of CN101819996A publication Critical patent/CN101819996A/zh
Priority to US13/120,122 priority patent/US8455858B2/en
Priority to PCT/CN2010/078526 priority patent/WO2011127727A1/zh
Application granted granted Critical
Publication of CN101819996B publication Critical patent/CN101819996B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提出了一种半导体结构，包括衬底，形成在衬底上的过渡层或绝缘层，依次形成在过渡层或绝缘层上的第一应变宽禁带半导体层、应变窄禁带半导体层、第二应变宽禁带半导体层，以及形成在第二应变宽禁带半导体层之上的栅堆叠，和形成在第一应变宽禁带半导体层、应变窄禁带半导体层和第二应变宽禁带半导体层之中的源极和漏极。该半导体结构不仅能抑制两种BTBT漏电的产生，另外还能在中间的应变窄禁带半导体层(例如应变Ge层或应变SiGe层)中产生空穴势阱，提高载流子的迁移率，改善器件性能。

Description

半导体结构
技术领域
本发明涉及半导体制造及设计领域，特别涉及一种半导体结构，更特别地涉及一种能够抑制MOS器件BTBT(Band-To-Band Tunneling，带带隧穿)漏电的半导体结构。
背景技术
随着半导体制造工艺的不断进步，漏电流已经成为了非常关键而且不可忽视的问题。由于高迁移率的窄禁带半导体材料的禁带宽度比较小，例如Ge的禁带宽度约为0.67ev，InSb的禁带宽度约为0.18eV，其禁带宽度比Si材料的禁带宽度小的多。因此，随着Ge等高迁移率窄禁带半导体材料的使用，BTBT漏电的问题也变得越来越严重。
现有技术存在的缺点是，随着半导体尺寸的不断减小，以及窄禁带半导体材料的使用，使得BTBT漏电变得越来越严重。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一，特别是解决BTBT漏电的问题。
为达到上述目的，本发明一方面提出了一种半导体结构，包括衬底，形成在所述衬底之上的过渡层或绝缘层，形成在所述过渡层或绝缘层之上的第一应变宽禁带半导体层，形成在所述第一应变宽禁带半导体层之上的应变窄禁带半导体层，形成在所述应变窄禁带半导体层之上的第二应变宽禁带半导体层，形成在所述第二应变宽禁带半导体层之上的栅堆叠，和形成在所述第一应变宽禁带半导体层、应变窄禁带半导体层和第二应变宽禁带半导体层之中的源极和漏极。该类半导体结构不仅能抑制两种BTBT漏电的产生，另外还能在中间的应变窄禁带半导体层，例如应变Ge层中产生空穴势阱，提高载流子的迁移率，改善器件性能。
本发明另一方面还提出了一种半导体结构，包括衬底，形成在所述衬底之上的过渡层或绝缘层，形成在所述过渡层或绝缘层之上的第一应变宽禁带半导体层，形成在所述第一应变宽禁带半导体层之上的应变窄禁带半导体层，形成在所述应变窄禁带半导体层之上的栅堆叠，和形成在所述第一应变宽禁带半导体层和应变窄禁带半导体层之中的源极和漏极。该类半导体结构通过增加的第一应变宽禁带半导体层，例如应变Si层，能够有效抑制在漏端高偏压时源漏结处产生的BTBT漏电，从而减轻BTBT漏电的影响。另外，通过在第一应变宽禁带半导体层之下的绝缘层能够更好的抑制该类BTBT漏电。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，需要说明的是，本发明的附图仅是示意性的，因此没有必要按比例绘制，其中：
图1为本发明实施例一的半导体结构示意图；
图2为本发明实施例二的半导体结构示意图；
图3为本发明实施例三的半导体结构示意图；
图4为本发明实施例的FinFET结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
在本发明中，对BTBT漏电进行了分析，目前BTBT漏电主要包括漏端高偏压时在源漏结处产生的BTBT漏电，和GIDL(栅极感应漏极漏电)漏电两类，其中，GIDL漏电是指在栅漏交叠处，当漏端处于高电位，栅极处于低电位时，产生的BTBT漏电。以下就以具体实施例的方式进行描述，以下实施例可至少抑制上述两类BTBT漏电中的一种，但需要说明的是以下实施例仅是实现本发明的优选方式，并不是说本发明仅能够通过以下实施例实现，本领域技术人员可对以下实施例中的部分特征做出等同的修改或替换，在不脱离本发明思想的范围内，这些等同的修改或替换均应包含在本发明的保护范围之内。
实施例一，
该实施例通过在Ge、InSb等窄禁带半导体材料的下方增加一层宽禁带半导体层，从而可抑制漏端高偏压时在源漏结处产生的BTBT漏电。需要说明的是，在本发明的本实施例及以下实施例中，所谓宽禁带半导体材料仅是相对于Ge、InSb等窄禁带半导体材料来说，例如Si，其自身的禁带宽度并不大，但相对于Ge来说，在本发明的各个实施例中Si可被称为宽禁带半导体材料。
如图1所示，为本发明实施例一的半导体结构示意图。该半导体结构1000可包括衬底100，该衬底可为任何半导体衬底材料，包括但不限于硅、锗、锗化硅、SOI(绝缘体上硅)、碳化硅、砷化镓或者任何III/V族化合物半导体等衬底。
该半导体结构1000还可包括形成在衬底100之上的过渡层或绝缘层200。在本发明的一个实施例中，过渡层200可为驰豫SiGe虚拟衬底层，当然也可采用其他材料作为过渡层。在本发明的另一个实施例中，绝缘层200可包括SiO2等绝缘材料，从而能够更好地抑制源漏结处产生的BTBT漏电。
该半导体结构1000还可包括形成在过渡层或绝缘层200之上的第一应变宽禁带半导体层400，和形成在该第一应变宽禁带半导体层400之上的应变窄禁带半导体层500。其中，在本发明实施例中，宽禁带半导体材料可包括但不限于Si、SiC、GaN、InAlAs、InP或其组合等，窄禁带半导体材料可包括但不限于Ge、InSb、GaAs、InGaAs或其组合等。当然本领域技术人员还可选择其他材料实现本发明，但是在不脱离本发明思想的范围内，任何对上述材料的等同替换也均应包含在本发明的保护范围之内。
其中，优选地，在本发明的一个实施例中，第一应变宽禁带半导体层400可包括应变Si层，应变窄禁带半导体层500可包括应变Ge或应变SiGe层。
其中，在本发明的另一个优选实施例中，第一应变宽禁带半导体层400和应变窄禁带半导体层500可均包括应变SiGe层，但是应变窄禁带半导体层500中Ge的浓度远大于第一应变宽禁带半导体层400中Ge的浓度。在此需要说明的是，本领域技术人员应当可以意识到，在该实施例中第一应变宽禁带半导体层400和应变窄禁带半导体层500也可作为一层应变SiGe层，通过控制掺杂条件使得该应变SiGe层中上部分的Ge浓度大于下部的Ge浓度，从而达到与本发明相同的技术效果。另外，本领域技术人员还可意识到，上述第一应变宽禁带半导体层400和应变窄禁带半导体层500也可包括多层的应变SiGe层，或者第一应变宽禁带半导体层400包括由多层应变Si层和应变SiGe层组成的多层结构，再或者应变窄禁带半导体层500可包括由多层应变Ge层和应变SiGe层组成的多层结构等等，因此这些均可认为是对本发明上述实施例的等同替换，均应包含在本发明的保护范围之内。
该半导体结构1000还可包括形成在应变窄禁带半导体层500之上的栅堆叠300，和形成在第一应变宽禁带半导体层400和应变窄禁带半导体层500之中的源极和漏极600。在本发明的一个实施例中，栅堆叠300可包括栅介质层和栅极，优选地，可包括高k栅介质层和金属栅极，当然其他氮化物或氧化物介质层或多晶硅栅极也可应用在本发明中，因此也应包含在本发明的保护范围之内。在其他实施例中，栅堆叠300还可包含其他材料层以改善栅极的某些其他特性，可以看出本发明对栅堆叠的结构并没有限制，可采用任何类型的栅结构。在另一个实施例中，在栅堆叠300的两侧还可包括一层或多层侧墙。
该半导体结构通过增加的第一应变宽禁带半导体层400，例如应变Si层，从而能够有效抑制在漏端高偏压时源漏结处产生的BTBT漏电，减轻BTBT漏电的影响。另外，通过在第一应变宽禁带半导体层400之下的绝缘层200也能够更好的抑制该类BTBT漏电。
实施例二，
与实施例一不同的是，在该实施例中，是在Ge、InSb等窄禁带半导体材料的上方增加一层宽禁带半导体层，从而可抑制GIDL漏电，同样在该实施例中，所谓宽禁带半导体材料仅是相对于Ge、InSb等窄禁带半导体材料而言的。
如图2所示，为本发明实施例二的半导体结构示意图。该半导体结构2000与实施例一的半导体结构1000类似，也包括衬底100和衬底100之上的过渡层或绝缘层200以及栅堆叠300等，不同的是该半导体结构2000包括在过渡层或绝缘层200之上的应变窄禁带半导体层500，和形成在应变窄禁带半导体层500之上的第二应变宽禁带半导体层700。其中源极和漏极600形成在应变窄禁带半导体层500和第二应变宽禁带半导体层700之中。其中，在本发明的其他实施例中，在过渡层或绝缘层200与应变窄禁带半导体层500之间还可以包括其他的层，以改善两者之间的应力条件或接触条件，或者为了其他目的。在本发明的一个实施例中，宽禁带半导体材料可包括但不限于Si、SiC、GaN、InAlAs、InP或其组合等，窄禁带半导体材料可包括但不限于Ge、InSb、GaAs、InGaAs或其组合等。优选地，在本发明的一个实施例中，变窄禁带半导体层500可包括应变Ge或应变SiGe层，第二应变宽禁带半导体层700可包括应变Si层。在另一个优选实施例中，变窄禁带半导体层500和第二应变宽禁带半导体层700可均包括应变SiGe层，但是应变窄禁带半导体层500中Ge的浓度远大于第二应变宽禁带半导体层700中Ge的浓度。该半导体结构2000能够有效抑制GIDL漏电的产生，从而减轻BTBT漏电的影响。
实施例三，
在该实施例中综合了上述两个实施例的优点，从而可以同时抑制两种BTBT漏电的产生。另外，该实施例还有一个附加的优点，即可形成空穴势阱，从而提高载流子的迁移率，改善器件性能。
如图3所示，为本发明实施例三的半导体结构示意图。该半导体结构3000与上述半导体结构1000和2000类似，不同的是在该实施例中，采用宽禁带半导体层包围窄禁带半导体层的方式来抑制上述两种BTBT漏电。如图3所示，不同于上述实施例的是，该半导体结构3000还包括形成在过渡层或绝缘层200之上的第一应变宽禁带半导体层400、形成在该第一应变宽禁带半导体层400之上的应变窄禁带半导体层500、和形成在应变窄禁带半导体层500之上的第二应变宽禁带半导体层700。在本发明的一个实施例中，宽禁带半导体材料可包括但不限于Si、SiC、GaN、InAlAs、InP或其组合等，窄禁带半导体材料可包括但不限于Ge、InSb、GaAs、InGaAs或其组合等。在本发明实施例中，上述宽禁带半导体材料和窄禁带半导体材料可任意组合，也就是说第一应变宽禁带半导体层400和第二应变宽禁带半导体层700可采用相同的宽禁带半导体材料，如都采用应变Si，也可以采用不同的宽禁带半导体材料，例如第一应变宽禁带半导体层400采用应变Si，而第二应变宽禁带半导体层700采用应变SiGe，等等。
优选地，在本发明的一个实施例中，第一应变宽禁带半导体层400和第二应变宽禁带半导体层700包括应变Si层，应变窄禁带半导体层500包括应变Ge层或应变SiGe层。在其他优选实施例中，第一应变宽禁带半导体层400、第二应变宽禁带半导体层700和应变窄禁带半导体层500均包括应变SiGe层，其中，应变窄禁带半导体层500中Ge的浓度远大于第一应变宽禁带半导体层400和第二应变宽禁带半导体层700中Ge的浓度。在该实施例中，采用了应变窄禁带半导体层500作为沟道层，例如应变Ge层或应变SiGe层，因此由于异质能带结构，大部分的空穴载流子都聚集在高迁移率的应变窄禁带半导体层500中，因此可以有效提高饱和电流，改善器件性能。在本发明中上述第一应变宽禁带半导体层400、应变窄禁带半导体层500和第二应变宽禁带半导体层700的厚度和掺杂根据需要而定，本发明对上述层的厚度做了一个简单的介绍，例如根据驰豫SiGe虚拟衬底层中Ge的含量，上述各层的厚度不能超过临界厚度，以免发生驰豫从而在材料层中引入新的缺陷，例如第一应变宽禁带半导体层400的厚度约为3-5nm，不超过临界厚度情况下越厚越好；应变窄禁带半导体层500的厚度约为3-10nm，不超过临界厚度，但又必须保证满足载流子运输的要求，且低掺杂或者不掺杂以得到更高的载流子迁移率；第二应变宽禁带半导体层700的厚度约为2-5nm，优选为3nm，重掺杂以提供合适的载流子密度。本发明所提出的上述半导体结构不仅可适用于垂直栅结构，还可适用于FinFET结构，当然其他结构或者今后发展的新的半导体结构也可采用本发明的各个实施例来抑制BTBT漏电。如图4所示，为本发明实施例的FinFET结构示意图。如图4，FinFET结构包括栅极4100和栅介质层4300，以及源极/漏极4200，源极/漏极4200包括位于衬底(未示出)之上的第一应变宽禁带半导体层4400，位于第一应变宽禁带半导体层4400之上的应变窄禁带半导体层4500，以及包围应变窄禁带半导体层4500的第二应变宽禁带半导体层4600。其中，在本发明的一个实施例中，第一应变宽禁带半导体层4400和第二应变宽禁带半导体层4600可为应变Si层，应变窄禁带半导体层4500可为应变Ge层或应变SiGe层。在本发明的另一个实施例中，第一应变宽禁带半导体层4400、应变窄禁带半导体层4500和第二应变宽禁带半导体层4600均可为应变SiGe层，但应变窄禁带半导体层4500中Ge浓度远高于第一应变宽禁带半导体层4400和第二应变宽禁带半导体层4600。尽管已经示出和描述了本发明的实施例，但是对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。

Claims (17)

1.一种半导体结构，其特征在于，包括：
衬底；
形成在所述衬底之上的过渡层或绝缘层；
形成在所述过渡层或绝缘层之上的第一应变宽禁带半导体层；
形成在所述第一应变宽禁带半导体层之上的应变窄禁带半导体层；
形成在所述应变窄禁带半导体层之上的第二应变宽禁带半导体层；
形成在所述第二应变宽禁带半导体层之上的栅堆叠；和
形成在所述第一应变宽禁带半导体层、应变窄禁带半导体层和第二应变宽禁带半导体层之中的源极和漏极。
2.如权利要求1所述的半导体结构，其特征在于，所述栅堆叠包括高k栅介质层和金属栅极。
3.如权利要求1所述的半导体结构，其特征在于，所述过渡层包括驰豫SiGe虚拟衬底层。
4.如权利要求1-3任一项所述的半导体结构，其特征在于，所述第一应变宽禁带半导体层和第二应变宽禁带半导体层包括应变Si层，所述应变窄禁带半导体层包括应变Ge或应变SiGe层。
5.如权利要求1-3任一项所述的半导体结构，其特征在于，所述第一应变宽禁带半导体层、第二应变宽禁带半导体层和所述应变窄禁带半导体层均包括应变SiGe层，其中，所述应变窄禁带半导体层中Ge的浓度大于所述第一应变宽禁带半导体层和第二应变宽禁带半导体层中Ge的浓度。
6.如权利要求1所述的半导体结构，其特征在于，宽禁带半导体材料包括Si、SiC、GaN、InAlAs、InP或其组合。
7.如权利要求1所述的半导体结构，其特征在于，窄禁带半导体材料包括Ge、InSb、GaAs、InGaAs或其组合。
8.一种半导体结构，其特征在于，包括：
衬底；
形成在所述衬底之上的过渡层或绝缘层；
形成在所述过渡层或绝缘层之上的第一应变宽禁带半导体层；
形成在所述第一应变宽禁带半导体层之上的应变窄禁带半导体层；
形成在所述应变窄禁带半导体层之上的栅堆叠；和
形成在所述第一应变宽禁带半导体层和应变窄禁带半导体层之中的源极和漏极。
9.如权利要求8所述的半导体结构，其特征在于，在所述应变窄禁带半导体层和所述栅堆叠之间还包括第二应变宽禁带半导体层，所述第二应变宽禁带半导体层中形成有所述源极和漏极。
10.如权利要求8所述的半导体结构，其特征在于，所述栅堆叠包括高k栅介质层和金属栅极。
11.如权利要求8所述的半导体结构，其特征在于，所述过渡层包括驰豫SiGe虚拟衬底层。
12.如权利要求8-11任一项所述的半导体结构，其特征在于，所述第一应变宽禁带半导体层包括应变Si层，所述应变窄禁带半导体层包括应变Ge层或应变SiGe层。
13.如权利要求12所述的半导体结构，其特征在于，所述第二应变宽禁带半导体层包括应变Si层或应变SiGe层。
14.如权利要求8-11任一项所述的半导体结构，其特征在于，所述第一应变宽禁带半导体层和所述应变窄禁带半导体层均包括应变SiGe层，其中，所述应变窄禁带半导体层中Ge的浓度大于所述第一应变宽禁带半导体层中Ge的浓度。
15.如权利要求14所述的半导体结构，其特征在于，所述第二应变宽禁带半导体层包括应变SiGe层或应变Si层，且当所述第二应变宽禁带半导体层包括应变SiGe层时，所述应变窄禁带半导体层中Ge的浓度远大于所述第二应变宽禁带半导体层中Ge的浓度。
16.如权利要求8所述的半导体结构，其特征在于，宽禁带半导体材料包括Si、SiC、GaN、InAlAs、InP或其组合。
17.如权利要求8所述的半导体结构，其特征在于，窄禁带半导体材料包括Ge、InSb、GaAs、InGaAs或其组合。
CN2010101511928A 2010-04-16 2010-04-16 半导体结构 Expired - Fee Related CN101819996B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2010101511928A CN101819996B (zh) 2010-04-16 2010-04-16 半导体结构
US13/120,122 US8455858B2 (en) 2010-04-16 2010-11-08 Semiconductor structure for reducing band-to-band tunneling (BTBT) leakage
PCT/CN2010/078526 WO2011127727A1 (zh) 2010-04-16 2010-11-08 一种防漏电的半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101511928A CN101819996B (zh) 2010-04-16 2010-04-16 半导体结构

Publications (2)

Publication Number Publication Date
CN101819996A true CN101819996A (zh) 2010-09-01
CN101819996B CN101819996B (zh) 2011-10-26

Family

ID=42655011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101511928A Expired - Fee Related CN101819996B (zh) 2010-04-16 2010-04-16 半导体结构

Country Status (3)

Country Link
US (1) US8455858B2 (zh)
CN (1) CN101819996B (zh)
WO (1) WO2011127727A1 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958322A (zh) * 2010-09-06 2011-01-26 清华大学 高性能cmos器件
CN101976667A (zh) * 2010-09-06 2011-02-16 清华大学 一种高性能cmos器件
CN102054871A (zh) * 2010-10-27 2011-05-11 清华大学 一种高速半导体器件结构及其形成方法
CN102148250A (zh) * 2011-01-07 2011-08-10 清华大学 高速低噪声半导体器件结构及其形成方法
WO2011127727A1 (zh) * 2010-04-16 2011-10-20 清华大学 一种防漏电的半导体结构
WO2012040681A2 (en) 2010-09-24 2012-03-29 Intel Corporation Non-planar quantum well device having interfacial layer and method of forming same
CN102751325A (zh) * 2011-04-21 2012-10-24 中国科学院微电子研究所 一种隧穿场效应晶体管及其制造方法
CN103094338A (zh) * 2011-11-01 2013-05-08 中国科学院微电子研究所 半导体器件及其制造方法
CN103500760A (zh) * 2013-09-29 2014-01-08 哈尔滨工程大学 一种体硅mosfet结构
US8816326B2 (en) 2011-11-01 2014-08-26 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device and manufacturing method thereof
CN104011869A (zh) * 2011-12-23 2014-08-27 英特尔公司 具有带有下面的扩散阻挡层的锗有源层的半导体器件
WO2015051563A1 (zh) * 2013-10-13 2015-04-16 中国科学院微电子研究所 一种mosfet结构及其制造方法
WO2015051564A1 (zh) * 2013-10-13 2015-04-16 中国科学院微电子研究所 一种mosfet结构及其制造方法
CN106057891A (zh) * 2015-04-03 2016-10-26 三星电子株式会社 包括场效应晶体管的半导体器件

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130193482A1 (en) * 2012-01-27 2013-08-01 International Business Machines Corporation Fin Structures with Damage-Free Sidewalls for Multi-Gate Mosfets
EP2701198A3 (en) * 2012-08-24 2017-06-28 Imec Device with strained layer for quantum well confinement and method for manufacturing thereof
US9583590B2 (en) 2013-09-27 2017-02-28 Samsung Electronics Co., Ltd. Integrated circuit devices including FinFETs and methods of forming the same
US9741811B2 (en) 2014-12-15 2017-08-22 Samsung Electronics Co., Ltd. Integrated circuit devices including source/drain extension regions and methods of forming the same
US9673221B2 (en) 2015-03-03 2017-06-06 International Business Machines Corporation Semiconductor device with low band-to-band tunneling
WO2018182687A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Field effect transistor structures
WO2019005114A1 (en) * 2017-06-30 2019-01-03 Intel Corporation FIELD-PROOF FIELD EFFECT TRANSISTORS PROHIBITED
US20200144374A1 (en) * 2017-06-30 2020-05-07 Intel Corporation Transistor with wide bandgap channel and narrow bandgap source/drain
US20190027576A1 (en) * 2017-07-21 2019-01-24 Qualcomm Incorporated Composite channel metal-oxide-semiconductor field effect transistor (mosfet)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1326229A (zh) * 2000-05-31 2001-12-12 中国科学院半导体研究所 高电子迁移率晶体管及其制作方法
CN1700474A (zh) * 2005-07-08 2005-11-23 北京大学 闪存存储单元的浮栅及其制备方法和一种闪存存储单元
CN101217175A (zh) * 2008-01-03 2008-07-09 南京大学 具有宽谱光发射功能的半导体发光器件的结构及制备方法
CN101295647A (zh) * 2008-01-16 2008-10-29 清华大学 增强mos器件沟道区应变的方法
CN101521238A (zh) * 2009-04-09 2009-09-02 吉林大学 一种基于GaxIn1-xAs1-ySby四元半导体的异质结热光伏电池

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4945393A (en) * 1988-06-21 1990-07-31 At&T Bell Laboratories Floating gate memory circuit and apparatus
JP3135939B2 (ja) * 1991-06-20 2001-02-19 富士通株式会社 Ｈｅｍｔ型半導体装置
US5480829A (en) * 1993-06-25 1996-01-02 Motorola, Inc. Method of making a III-V complementary heterostructure device with compatible non-gold ohmic contacts
US5479033A (en) * 1994-05-27 1995-12-26 Sandia Corporation Complementary junction heterostructure field-effect transistor
US6399970B2 (en) * 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel
JP3403076B2 (ja) * 1998-06-30 2003-05-06 株式会社東芝 半導体装置及びその製造方法
US6350993B1 (en) 1999-03-12 2002-02-26 International Business Machines Corporation High speed composite p-channel Si/SiGe heterostructure for field effect devices
US6326667B1 (en) * 1999-09-09 2001-12-04 Kabushiki Kaisha Toshiba Semiconductor devices and methods for producing semiconductor devices
EP1102327B1 (en) * 1999-11-15 2007-10-03 Matsushita Electric Industrial Co., Ltd. Field effect semiconductor device
US6633066B1 (en) * 2000-01-07 2003-10-14 Samsung Electronics Co., Ltd. CMOS integrated circuit devices and substrates having unstrained silicon active layers
AU2003238963A1 (en) * 2002-06-07 2003-12-22 Amberwave Systems Corporation Semiconductor devices having strained dual channel layers
US6936506B1 (en) * 2003-05-22 2005-08-30 Advanced Micro Devices, Inc. Strained-silicon devices with different silicon thicknesses
US6927414B2 (en) * 2003-06-17 2005-08-09 International Business Machines Corporation High speed lateral heterojunction MISFETs realized by 2-dimensional bandgap engineering and methods thereof
TWI294670B (en) * 2003-06-17 2008-03-11 Ibm Ultra scalable high speed heterojunction vertical n-channel misfets and methods thereof
US7612366B2 (en) * 2003-06-26 2009-11-03 Mears Technologies, Inc. Semiconductor device including a strained superlattice layer above a stress layer
US7659539B2 (en) * 2003-06-26 2010-02-09 Mears Technologies, Inc. Semiconductor device including a floating gate memory cell with a superlattice channel
CA2530065C (en) * 2003-06-26 2011-12-20 Rj Mears, Llc Semiconductor device including mosfet having band-engineered superlattice
US6949761B2 (en) * 2003-10-14 2005-09-27 International Business Machines Corporation Structure for and method of fabricating a high-mobility field-effect transistor
US7244958B2 (en) * 2004-06-24 2007-07-17 International Business Machines Corporation Integration of strained Ge into advanced CMOS technology
US7282402B2 (en) * 2005-03-30 2007-10-16 Freescale Semiconductor, Inc. Method of making a dual strained channel semiconductor device
US7560326B2 (en) * 2006-05-05 2009-07-14 International Business Machines Corporation Silicon/silcion germaninum/silicon body device with embedded carbon dopant
CN101819996B (zh) * 2010-04-16 2011-10-26 清华大学 半导体结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1326229A (zh) * 2000-05-31 2001-12-12 中国科学院半导体研究所 高电子迁移率晶体管及其制作方法
CN1700474A (zh) * 2005-07-08 2005-11-23 北京大学 闪存存储单元的浮栅及其制备方法和一种闪存存储单元
CN101217175A (zh) * 2008-01-03 2008-07-09 南京大学 具有宽谱光发射功能的半导体发光器件的结构及制备方法
CN101295647A (zh) * 2008-01-16 2008-10-29 清华大学 增强mos器件沟道区应变的方法
CN101521238A (zh) * 2009-04-09 2009-09-02 吉林大学 一种基于GaxIn1-xAs1-ySby四元半导体的异质结热光伏电池

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011127727A1 (zh) * 2010-04-16 2011-10-20 清华大学 一种防漏电的半导体结构
US8455858B2 (en) 2010-04-16 2013-06-04 Tsinghua University Semiconductor structure for reducing band-to-band tunneling (BTBT) leakage
CN101958322B (zh) * 2010-09-06 2012-12-19 清华大学 高性能cmos器件
CN101976667B (zh) * 2010-09-06 2012-07-18 清华大学 一种高性能cmos器件
CN101958322A (zh) * 2010-09-06 2011-01-26 清华大学 高性能cmos器件
CN101976667A (zh) * 2010-09-06 2011-02-16 清华大学 一种高性能cmos器件
US9786786B2 (en) 2010-09-24 2017-10-10 Intel Corporation Non-planar quantum well device having interfacial layer and method of forming same
WO2012040681A2 (en) 2010-09-24 2012-03-29 Intel Corporation Non-planar quantum well device having interfacial layer and method of forming same
US9502568B2 (en) 2010-09-24 2016-11-22 Intel Corporation Non-planar quantum well device having interfacial layer and method of forming same
EP2619798A4 (en) * 2010-09-24 2016-03-23 Intel Corp NON-PLANAR QUANTIC WELL DEVICE COMPRISING AN INTERFACIAL LAYER AND METHOD OF FORMING THE SAME
CN102054871A (zh) * 2010-10-27 2011-05-11 清华大学 一种高速半导体器件结构及其形成方法
CN102148250A (zh) * 2011-01-07 2011-08-10 清华大学 高速低噪声半导体器件结构及其形成方法
CN102751325A (zh) * 2011-04-21 2012-10-24 中国科学院微电子研究所 一种隧穿场效应晶体管及其制造方法
CN102751325B (zh) * 2011-04-21 2015-09-16 中国科学院微电子研究所 一种隧穿场效应晶体管及其制造方法
CN103094338B (zh) * 2011-11-01 2015-09-09 中国科学院微电子研究所 半导体器件及其制造方法
CN103094338A (zh) * 2011-11-01 2013-05-08 中国科学院微电子研究所 半导体器件及其制造方法
WO2013063726A1 (zh) * 2011-11-01 2013-05-10 中国科学院微电子研究所 半导体器件及其制造方法
US8816326B2 (en) 2011-11-01 2014-08-26 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device and manufacturing method thereof
CN104011869A (zh) * 2011-12-23 2014-08-27 英特尔公司 具有带有下面的扩散阻挡层的锗有源层的半导体器件
US9608055B2 (en) 2011-12-23 2017-03-28 Intel Corporation Semiconductor device having germanium active layer with underlying diffusion barrier layer
CN104011869B (zh) * 2011-12-23 2018-04-03 英特尔公司 具有带有下面的扩散阻挡层的锗有源层的半导体器件
US10186580B2 (en) 2011-12-23 2019-01-22 Intel Corporation Semiconductor device having germanium active layer with underlying diffusion barrier layer
CN103500760A (zh) * 2013-09-29 2014-01-08 哈尔滨工程大学 一种体硅mosfet结构
CN104576378A (zh) * 2013-10-13 2015-04-29 中国科学院微电子研究所 一种mosfet结构及其制造方法
WO2015051564A1 (zh) * 2013-10-13 2015-04-16 中国科学院微电子研究所 一种mosfet结构及其制造方法
US9496342B2 (en) 2013-10-13 2016-11-15 Institute of Microelectronics, Chinese Academy of Sciences MOSFET structure and manufacturing method thereof
WO2015051563A1 (zh) * 2013-10-13 2015-04-16 中国科学院微电子研究所 一种mosfet结构及其制造方法
US9653550B2 (en) 2013-10-13 2017-05-16 Institute of Microelectronics, Chinese Academy of Sciences MOSFET structure and manufacturing method thereof
CN106057891A (zh) * 2015-04-03 2016-10-26 三星电子株式会社 包括场效应晶体管的半导体器件

Also Published As

Publication number Publication date
WO2011127727A1 (zh) 2011-10-20
US8455858B2 (en) 2013-06-04
US20110260173A1 (en) 2011-10-27
CN101819996B (zh) 2011-10-26

Similar Documents

Publication Publication Date Title
CN101819996B (zh) 半导体结构
Su et al. Prospects for the application of GaN power devices in hybrid electric vehicle drive systems
CN101989617B (zh) 用于半导体晶体管的垂直鳍状结构及其制造方法
CN102347215B (zh) 防止半导体器件退化的方法、半导体器件及其制造方法
CN102148251B (zh) Soi横向mosfet器件和集成电路
CN105280711B (zh) 电荷补偿结构及用于其的制造
CN102214684B (zh) 一种具有悬空源漏的半导体结构及其形成方法
ITMI951820A1 (it) Mosfet del tipo a impoverimento con trincee
CN101976667B (zh) 一种高性能cmos器件
CN103915485B (zh) 电荷补偿半导体器件
CN101916774B (zh) 形成场效应晶体管和半导体器件的方法
CN103296079A (zh) 常关闭型化合物半导体隧道晶体管
KR101431774B1 (ko) 실리콘 집적 가능한 화합물 무접합 전계효과 트랜지스터
CN102184954A (zh) 应变Ge沟道器件及其形成方法
US8058676B2 (en) Spin transistor using double carrier supply layer structure
US20140097447A1 (en) Semiconductor device and method of manufacturing the same
CN105118858B (zh) 纵向隧穿场效应晶体管
CN102214682B (zh) 具有悬空源漏的半导体结构及其形成方法
CN102214685B (zh) 具有悬空源漏的半导体结构及其形成方法
CN112133739B (zh) 高电子迁移率晶体管和调整二维电子气体电子密度的方法
KR101880471B1 (ko) 터널링 전계효과 트랜지스터
US20220157978A1 (en) p-GaN HIGH ELECTRON MOBILITY TRANSISTOR
CN102354708B (zh) 具有悬空源漏的隧穿场效应晶体管结构及其形成方法
KR101084020B1 (ko) 이중 전하 공급층 구조를 이용한 스핀 트랜지스터
US20120083081A1 (en) Method for producing a gate electrode structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111026