CN102148250A - 高速低噪声半导体器件结构及其形成方法 - Google Patents

Abstract

本发明提出一种高速低噪声半导体器件结构及其形成方法。该结构包括：衬底；形成在所述衬底之上的弛豫SiGe过渡层；形成在弛豫SiGe过渡层之上的高Ge组分应变层，其中，所述高Ge组分应变层具有凹槽；形成在所述高Ge组分应变层之上的应变Si-C合金帽层；形成在所述应变Si-C合金帽层的一部分之上，且覆盖所述凹槽的T型栅结构；以及形成在所述T型栅结构两侧的源漏极。本发明实施例的PMOS与NMOS器件结构中，通过在高Ge组分应变SiGe或应变Ge层上下设置的两个低Ge组分应变SiGe层或应变Si-C合金层，可以在高Ge组分应变SiGe或应变Ge层中产生空穴势阱，从而可以提高空穴和电子的迁移率，极大地改善器件的性能。

Description

高速低噪声半导体器件结构及其形成方法

技术领域

本发明涉及半导体制造及设计技术领域，特别涉及一种高速低噪声半导体器件结构及其形成方法。

背景技术

长期以来，金属-氧化物-半导体场效应晶体管(MOSFET)的特征尺寸一直遵循着所谓的摩尔定律(Moore’s law)不断按比例缩小，其工作速度越来越快，但是，对于基于Si材料本身的而言，已经接近于物理与技术的双重极限。因而，人们为了不断提升MOSFET器件的性能提出了各种各样的方法，从而MOSFET器件的发展进入了所谓的后摩尔(More-Than-Moore)时代。基于异质结结构尤其是基于Si-Ge和Si-C等材料系统的高迁移率沟道工程是其中的一种卓有成效的技术。该技术的核心思想在于对半导体沟道材料，例如Si，施加应力，即引入应变，由此而改变其能带结构以提高其载流子的迁移率，从而增强MOSFET的驱动电流，最终提升器件的工作速度。另一方面，体硅的空穴迁移率仅约为电子迁移率的一半，为了获得相同的驱动能力PMOSFET器件的沟道宽度约为NMOSFET的2倍，这不仅浪费了版图的面积，而且输出寄生电容的增大也降低了电路的工作速度，因此，如何显著地提高PMOS器件的空穴迁移率显得尤为突出。

进一步来讲，由于MOSFET器件的最小噪声系数正比于栅电阻和源极区电阻，那么为了获得高速、低噪声的MOSFET器件，首先要求在维持或者减小源、漏极区电阻的同时缩小栅长，而栅长的减小又必然带来栅电阻的增加，从而使得器件的噪声系数增大。因此，为了获得高速、低噪声器件，对于目前的MOSFET器件结构有必要进行改进。

发明内容

为了解决上述技术问题，本发明提出了一种基于NMOS晶体管为应变Si-C合金沟道，以及PMOS晶体管为应变SiGe沟道的T型栅抬升源漏结构的高速低噪声器件结构。

为达到上述目的，本发明一方面提出一种高速低噪声半导体器件结构，包括：衬底；形成在所述衬底之上的弛豫SiGe过渡层；形成在弛豫SiGe过渡层之上的高Ge组分应变层，其中，所述高Ge组分应变层具有凹槽；形成在所述高Ge组分应变层之上的应变Si-C合金(Silicon-Carbon alloy)帽层；形成在所述应变Si-C合金帽层的一部分之上，且覆盖所述凹槽的T型栅结构；以及形成在所述T型栅结构两侧的源漏极。在本发明的一个实施例中，所述高Ge组分应变层为Ge组分渐变结构，其中，所述高Ge组分应变层中心部分的Ge组分最高，所述高Ge组分应变层上下两面的Ge组分最低。

在本发明的一个实施例中，所述应变Si-C合金帽层中C的原子比例为0.1％至2.5％。

在本发明的一个实施例中，所述高Ge组分应变层包括：形成在所述衬底之上的第一高Ge组分应变层；形成在所述第一高Ge组分应变层之上的第二高Ge组分应变层，其中，所述第二高Ge组分应变层中Ge组分大于所述第一高Ge组分应变层中的Ge组分；和形成在所述第二高Ge组分应变层之上的第三高Ge组分应变层，其中，所述第二高Ge组分应变层中Ge组分大于所述第三高Ge组分应变层中的Ge组分。

在本发明的一个实施例中，所述凹槽的深度与所述第三高Ge组分应变层的厚度相同。

在本发明的一个实施例中，还包括：所述高Ge组分应变层中沟道部分的Ge含量大于50％。

本发明另一方面还提出了一种高速低噪声半导体器件结构的形成方法，包括以下步骤：形成衬底；在所述衬底之上形成弛豫SiGe过渡层；在所述弛豫SiGe过渡层之上形成高Ge组分应变层；刻蚀所述高Ge组分应变层以在所述高Ge组分应变层中形成凹槽；在所述高Ge组分应变层之上形成应变Si-C合金帽层；在所述应变Si-C合金帽层的一部分之上形成T型栅结构，其中，所述T型栅结构覆盖所述凹槽的；以及在所述T型栅结构两侧形成源漏极。

在本发明的一个实施例中，所述高Ge组分应变层为Ge组分渐变结构，其中，所述高Ge组分应变层中心部分的Ge组分最高，所述高Ge组分应变层上下两面的Ge组分最低。

在本发明的一个实施例中，所述应变Si-C合金帽层中C的原子比例为0.1％至2.5％。

在本发明的一个实施例中，所述在衬底之上形成高Ge组分应变层进一步包括：在所述衬底之上形成第一高Ge组分应变层；在所述第一高Ge组分应变层之上形成第二高Ge组分应变层，其中，所述第二高Ge组分应变层中Ge组分大于所述第一高Ge组分应变层中的Ge组分；和在所述第二高Ge组分应变层之上形成第三高Ge组分应变层，其中，所述第二高Ge组分应变层中Ge组分大于所述第三高Ge组分应变层中的Ge组分。

在本发明的一个实施例中，所述第二高Ge组分应变层中Ge组分比所述第三高Ge组分应变层中的Ge组分大20％。其中，所述第二高Ge组分应变层为刻蚀所述凹槽时的刻蚀停止层。

在本发明的一个实施例中所述高Ge组分应变层中沟道部分的Ge含量大于50％。在上述实施例中高Ge组分应变层可高Ge组分的SiGe应变层或者Ge层。

本发明实施例还提出了一种互补型场效应晶体管结构，包括：N型场效应晶体管；和P型场效应晶体管，其中，所述N型场效应晶体管和P型场效应晶体管由上述方法制备而成。其中，在N型场效应晶体管中以应变Si-C合金为沟道，P型场效应晶体管中以应变SiGe为沟道。

本发明实施例还提出了一种集成电路芯片，该芯片上至少有一个半导体器件为以上所述的半导体结构，或者为以上所述的互补型场效应晶体管结构。

本发明具有如下特点：

1、本发明实施例的PMOS器件结构中，通过在高Ge组分应变SiGe或应变Ge层上下设置的两个低Ge组分应变SiGe层或应变Si-C合金帽层，可以在高Ge组分应变SiGe或应变Ge层中产生空穴势阱，从而可以提高空穴的迁移率，极大地改善器件的性能。并且，在本发明的实施例中，通过弛豫SiGe过渡层(具有较低的Ge组分)可以显著提高高Ge组分应变层中的Ge组分，从而进一步提高器件的速度。

2、本发明实施例的PMOS器件结构中，通过形成凹槽式的高Ge组分应变SiGe或应变Ge抬升源漏结构，提高了沟道区高Ge组分应变SiGe层的应变度，进一步提升了器件的性能。

3、本发明实施例的PMOS器件结构中，通过形成T型栅结构和抬升源漏结构，分别显著地减小了栅电阻以及源漏极区的电阻，从而可以显著地改善器件的噪声特性。

4、本发明实施例的NMOS器件结构中，通过在高Ge组分应变SiGe或应变Ge层上设置的应变Si-C合金帽层，由于C的原子半径比Si的原子半径小，因此进一步加大了应变Si沟道的应变度，显著地增强电子的迁移率。另外，在形成互连时，该应变Si-C合金帽层还可以采用成熟的金属硅化物工艺，不仅可以避免使用金属锗化物，而且由于C原子的存在，有效的抑制了金属-半导体结的泄露电流。

5、本发明实施例的半导体结构特别适合用于制造CMOS电路，NMOS晶体管可以以应变Si-C合金为沟道，PMOS晶体管可以以应变SiGe为沟道，从而极大地改善CMOS的工作速度。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为本发明实施例一的高速低噪声半导体器件结构图；

图2为本发明实施例二的高速低噪声半导体器件结构图；

图3-6为本发明实施例一的高速低噪声半导体器件结构的形成方法流程图；

图7-10为本发明实施例二的高速低噪声半导体器件结构的形成方法流程图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

本发明先在衬底上形成弛豫SiGe过渡层(具有较低的Ge组分)，接着在弛豫SiGe过渡层之上形成具有Ge组分分布为梯度结构的高Ge组分应变SiGe层，从弛豫SiGe过渡层与应变SiGe层界面的一侧开始Ge组分形成低-高-低的结构，然后淀积硬掩模层，并利用光刻方法定义出窗口，采用干法或者湿法刻蚀将窗口处表层的低Ge组分应变SiGe层刻蚀掉，形成凹槽型的结构。随后，将硬掩模层去除，并在形成的结构上生长一层应变Si-C合金帽层。接着，依次淀积栅介质与栅极金属，利用刻蚀或者剥离工艺形成具有T形结构的栅堆叠。最后，形成源/漏区的金属接触等工艺，最终形成MOS器件。

如图1所示，为本发明实施例一的高速低噪声半导体器件结构图。该高速半导体器件包括衬底1100，例如体Si衬底，绝缘层上Si衬底(SOI)，绝缘层上应变Si衬底(SSOI)等，并且，该Si衬底的晶面取向可以为(100)、(110)或(111)等。该器件还包括形成在衬底1100之上的弛豫SiGe过渡层1000，以及形成在弛豫SiGe过渡层1000之上的高Ge组分应变层1200(Ge组分在50％以上，弛豫SiGe过渡层1000有助于提高高Ge组分应变层1200中的Ge组分)，其中，高Ge组分应变层1200具有凹槽，以及形成在高Ge组分应变层1200之上的应变Si-C合金帽层1300，和形成在应变Si-C合金帽层1300的一部分之上且覆盖凹槽的T型栅结构1400，以及形成在T型栅结构1400两侧的源漏极。在本发明的一个实施例中，高Ge组分应变层1200中沟道部分的Ge含量大于50％。

在本发明的一个实施例中，高Ge组分应变层1200为Ge组分渐变结构，其中，高Ge组分应变层1200的中心部分的Ge组分最高，且高Ge组分应变层1200上下两面的Ge组分最低。例如，在Si衬底上先生长一层Ge组分为渐变梯度的弛豫Si_1-xGe_x层，然后生长一层固定Ge组分弛豫Si_1-xGe_x层；接着，从弛豫Si_1-xGe_x层与应变SiGe层界面一侧开始，Ge组分先从x渐变增加到某一个最大值，然后从该最大值渐变减小到x，最终形成具有低-高-低结构的Ge组分渐变结构。这种Ge组分渐变结构一方面应变SiGe层的临界厚度增大，可以极大的减小了外延生长中引入的缺陷，另一方面使得整个应变SiGe层的应力分布结构比较稳定，有利于器件的制造。还包括形成在源漏极上方及应变Si-C合金帽层1300之上的源漏电极1500，以及形成在T型栅结构1400之上的栅电极1600，这样由于应变Si-C合金帽层1300的存在即可解决栅介质层与沟道层之间的表面态问题，另外，还可以采用成熟的金属硅化物工艺，以避免使用金属锗化物。

在本发明实施例中，应变Si-C合金帽层1300的厚度可以为0.5nm至20nm，优选Si的厚度为0.5nm至5nm。事实上，应变Si-C合金帽层1300不仅充当了栅介质与高Ge组分应变层1200的界面，而且由于在制备源区与漏区金属硅化物时，Ge本身可以充当扩散势垒的特性使得接触电阻增大，应变Si-C合金帽层1300的存在显著地削弱了这一不良的影响。

进一步来讲，一方面由于高Ge组分应变层1200生长在弛豫SiGe过渡层1000上，由于Ge晶格常数比Si大，从而对高Ge组分应变层1200产生了面内的压缩应变，面外产生拉伸应变；另一方面，当应变Si-C合金帽层1300生长在形成凹槽后的Ge组分应变层的上表面以及侧面时，由于高Ge组分应变层1200侧面在面外具有了拉伸应变并且Si和C的原子半径均小于Ge的原子半径，那么当应变Si-C合金帽层1300生长在其上方后，将会产生拉伸应变Si，从而对下方的高Ge组分应变层1200进一步施加了压缩应力。在本发明的一个实施例中，一个具体结构可为：先在Si衬底上生长一层Ge组分为渐变梯度的弛豫Si_1-xGe_x层，其中，x值从0逐渐增加至0.3，Ge组分的浓度梯度约为10％/μm；然后生长一层固定Ge组分弛豫Si_0.7Ge_0.3层；接着，从弛豫Si_0.7Ge_0.3层与应变SiGe层界面一侧开始，先外延一层10nm厚Si_1-yGe_y层，Ge组分y从0.3逐渐增加至0.7；随后，生长一层5nm厚的应变Si_0.3Ge_0.7层；再生长一层10nm的应变Si_1-zGe_z层，Ge组分z从0.7逐渐减少至0.3；最后生长一层5nm厚的应变Si_0.9975C_0.0025合金帽层(此时，C的原子比例为0.25％)；其中，应变Si_0.3Ge_0.7层将充当PMOS器件的沟道层，应变Si_0.9975C_0.0025合金帽层将充当NMOS器件的沟道层。

如图2所示，为本发明实施例二的高速低噪声半导体器件结构图。该高速半导体器件包括衬底2100，形成在衬底2100上的弛豫SiGe过渡层2200，形成在弛豫SiGe过渡层2200之上的第一高Ge组分应变层2300，形成在第一高Ge组分应变层2300之上的第二高Ge组分应变层2400，和形成在第二高Ge组分应变层2400之上的第三高Ge组分应变层2500，其中，第二高Ge组分应变层2400中Ge组分大于第一高Ge组分应变层2300中的Ge组分，第二高Ge组分应变层2400中Ge组分大于第三高Ge组分应变层2500中的Ge组分。还包括形成在第三高Ge组分应变层2500之上的应变Si-C合金帽层2600，和形成在应变Si-C合金帽层2600的一部分之上且覆盖凹槽的T型栅结构2700，以及形成在T型栅结构2700两侧的源漏极。还包括形成在源漏极上方及应变Si-C合金帽层2600之上的源漏电极2800，以及形成在T型栅结构2700之上的栅电极2900，这样由于应变Si-C合金帽层2600的存在即可解决栅介质层与沟道层之间的表面态问题，另外，还可以采用成熟的金属硅化物工艺，以避免使用金属锗化物。

进一步来讲，一方面由于高Ge组分应变层2300、应变层2400以及应变层2500依次生长在弛豫SiGe过渡层2200上，由于Ge晶格常数比Si大，从而对高Ge组分应变层2300、应变层2400以及应变层2500产生了面内的压缩应变，面外产生拉伸应变；另一方面，当应变Si-C合金帽层2600生长在形成凹槽后的Ge组分应变层的上表面以及侧面时，由于高Ge组分应变层2500侧面在面外具有了拉伸应变，那么当应变Si-C合金帽层2600生长在其上方后，将会产生具有拉伸应变的应变Si-C层，从而对下方的高Ge组分应变层2400进一步施加了压缩应力。在本发明的一个实施例中，一个具体结构可为：先在Si衬底上生长一层Ge组分为渐变梯度的弛豫Si_1-xGe_x层，其中，x值从0逐渐增加至0.3，Ge组分的浓度梯度约为10％/μm；然后生长一层固定Ge组分弛豫Si_0.7Ge_0.3层；接着，从弛豫Si_0.7Ge_0.3层与应变SiGe层界面一侧开始，先外延一层10nm厚应变Si_0.4Ge_0.6层；随后，生长一层5nm厚的应变Si_0.15Ge_0.85层；再生长一层10nm的应变Si_0.4Ge_0.6层；最后生长一层5nm厚的应变Si_0.9975C_0.0025合金帽层(此时，C的原子比例为0.25％)；其中，应变Si_0.15Ge_0.85层将充当PMOS器件的沟道层，应变Si_0.9975C_0.0025合金帽层将充当NMOS器件的沟道层。

如图3-6所示，为本发明实施例一的高速低噪声半导体器件结构的形成方法流程图，包括以下步骤：

步骤S101，提供衬底1100，例如体Si衬底，或者SOI等，并且在衬底1100之上形成弛豫SiGe过渡层1000。其中弛豫SiGe过渡层的实现方法可以为多种。在本发明的一个实施例中，可以通过利用Ge组分渐变梯度技术来获得弛豫SiGe过渡层，其中Ge组分的浓度梯度约为5％/μm～10％/μm。在本发明的另一个实施例中，也可以通过离子注入结合退火工艺、超低温外延等方法在衬底内部或衬底与外延SiGe层界面附近引入点缺陷，使得外延在其上的SiGe层发生应变弛豫。

步骤S102，通过低温外延在弛豫SiGe过渡层1000之上形成高Ge组分应变层1200(Ge组分大于50％)，如图3所示。在本发明的实施例中，这种低温外延生长工艺可以采用化学气相沉积(CVD)或者分子束外延(MBE)技术，优先采用超高真空化学气相沉积(UHVCVD)方法。如果高Ge组分应变层1200的Ge组分是梯度分布的，则f为等效的晶格失配，h_c代表总体厚度。令f为SiGe层与Si的晶格失配，令h_c(单位nm)为临界厚度，根据People-Bean模型可以得到：

h_cf²≈(1.844×10^-3)ln(h_c/0.4)

事实上，不考虑后续处理工艺引入的热开销时，Ge组分应变层1200发生应变弛豫时的临界厚度取决于Ge组分、外延生长温度与生长速率，临界厚度随生长温度升高而迅速减小。因此，为了避免外延生长过程中Ge组分应变层1200发生应变弛豫，该低温外延生长工艺的加工温度可以为200℃至650℃。为了进一步控制Ge组分应变层1200的表面粗糙度，同样也可以在外延生长过程中控制Ge组分应变层1200的生长温度。

步骤S103，刻蚀高Ge组分应变层1200以在高Ge组分应变层1200中形成凹槽，如图4所示。

步骤S104，在高Ge组分应变层1200之上形成应变Si-C合金帽层1300，如图5所示。在本发明的实施例中，应变Si-C合金帽层的生长优先采用UHVCVD系统，其中，Si原子的前驱气体(precursor)可以使用硅烷(SiH₄)，C原子的前驱气体可以使用甲硅烷(CH₃SiH₃)，生长温度可以为200℃至750℃，优选525℃。在应变Si-C合金层中，C的原子比例可以为0.1％至2.5％，优选0.25％。

步骤S105，在应变Si-C合金帽层1300的一部分之上形成T型栅结构1400，其中，T型栅结构1400覆盖所述凹槽，如图6所示。

步骤S106，在T型栅结构1400两侧形成源漏极。

具体地，可以实现以下几种结构：

实施示例1：在弛豫Si_0.7Ge_0.3过渡层1000生长一层厚度为15nm的应变Si_0.4Ge_0.6层，生长温度为450℃；然后在其上外延一层厚度为5nm的应变Si-C合金层，C的原子比例为0.25％，生长温度为525℃。

实施示例2：在弛豫Si_0.7Ge_0.3过渡层1000通过控制气源的分压比生长一层厚度为10nm的应变Si_1-xGe_x层，Ge组分x从0.3逐渐增大了0.6；紧接着，保持相同的分压比生长一层厚度为5nm的应变Si_0.4Ge_0.6层；随后，调节气源的分压比，继续生长一层厚度为10nm的应变Si_1-yGe_y层，Ge组分y从0.6逐渐减少至0.3；整个SiGe薄膜外延生长温度一直保持为450℃。

实施示例3：在弛豫Si_0.7Ge_0.3过渡层1000上通过控制气源的分压比生长一层厚度为10nm的应变Si_1-xGe_x层，Ge组分x从0.3逐渐增大了0.6，生长温度为450℃；紧接着，降低生长温度至350℃，并改变分压比，生长一层厚度为2nm的应变Si_0.15Ge_0.85层；随后，升高生长温度至450℃，同时调节分压比，继续生长一层厚度为10nm的应变Si_1-yGe_y层，Ge组分y从0.6逐渐减少至0.3。

实施示例4：在弛豫Si_0.6Ge_0.4过渡层1000上通过控制气源的分压比生长一层厚度为10nm的应变Si_1-xGe_x层，Ge组分x从0.4逐渐增大了0.7，生长温度为450℃；紧接着，降低生长温度至300℃，并改变分压比，生长一层厚度为2nm的应变Ge层；随后，升高生长温度至450℃，同时调节分压比，继续生长一层厚度为10nm的应变Si_1-yGe_y层，Ge组分y从0.7逐渐减少至0.4。

如图7-10所示，为本发明实施例二的高速低噪声半导体器件结构的形成方法流程图，包括以下步骤：

步骤S201，提供衬底2100，并在衬底2100之上形成弛豫SiGe过渡层2200。其中弛豫SiGe过渡层的实现方法可以为多种。在本发明的一个实施例中，可以通过利用Ge组分渐变梯度技术来获得弛豫SiGe过渡层，其中Ge组分的浓度梯度约为5％/μm～10％/μm。在本发明的另一个实施例中，也可以通过离子注入结合退火工艺、超低温外延等方法在衬底内部或衬底与外延SiGe层界面附近引入点缺陷，使得外延在其上的SiGe层发生应变弛豫。

步骤S202，在弛豫SiGe过渡层2200之上形成第一高Ge组分应变层2300。

步骤S203，在第一高Ge组分应变层2300之上形成第二高Ge组分应变层2400，其中，第二高Ge组分应变层2400中Ge组分大于第一高Ge组分应变层2300中的Ge组分。在本发明的一个实施例中，第二高Ge组分应变层2400可为纯Ge层。

步骤S204，在第二高Ge组分应变层2400之上形成第三高Ge组分应变层2500，其中，第二高Ge组分应变层2400中Ge组分大于第三高Ge组分应变层2500中的Ge组分，如图7所示。特别地，上述提到的外延技术可以通过低温外延生长工艺来实现。这种低温外延生长工艺可以采用化学气相沉积(CVD)或者分子束外延(MBE)技术，优先超高真空化学气相沉积(UHVCVD)方法。对于生长在弛豫SiGe过渡层2200上的第一高Ge组分应变层2300、第二高Ge组分应变层2400和第三高Ge组分应变层2500中，令f为SiGe层与Si的晶格失配，令h_c(单位nm)为临界厚度，根据People-Bean模型可以得到：

h_cf²≈(1.844×10^-3)ln(h_c/0.4)

其中，第一高Ge组分应变层2300、第二高Ge组分应变层2400和第三高Ge组分应变层2500既可以是均匀组分，也可以是渐变组分。

具体地，可以实现以下几种结构：

实施示例1：在弛豫Si_0.8Ge_0.2过渡层2200上生长一层厚度为10nm的应变Si_0.5Ge_0.5层，生长温度为450℃；再降低外延温度，生长一层厚度为5nm的应变Si_0.3Ge_0.7层，生长温度为400℃；接着，提高外延温度，生长一层厚度为10nm的应变Si_0.5Ge_0.5层，生长温度为450℃。

实施示例2：在弛豫Si_0.7Ge_0.3过渡层2200上生长一层厚度为5nm的应变Si_0.4Ge_0.6层，生长温度为450℃；再降低外延温度，生长一层厚度为2nm的应变Si_0.15Ge_0.85层，生长温度为350℃；接着，提高外延温度，生长一层厚度为5nm的应变Si_0.4Ge_0.6层，生长温度为450℃。

实施示例3：在弛豫Si_0.7Ge_0.3过渡层2200上生长一层厚度为5nm的应变Si_0.3Ge_0.7层，生长温度为400℃；再降低外延温度，生长一层厚度为2nm的应变Ge层，生长温度为300℃；接着，提高外延温度，生长一层厚度为5nm的应变Si_0.3Ge_0.7层，生长温度为400℃。

实施示例4：在弛豫Si_0.7Ge_0.3过渡层2200上生长一层厚度为5nm的应变Si_0.3Ge_0.7层，生长温度为400℃；再降低外延温度，生长一层厚度为2nm的应变Ge层，生长温度为300℃；接着，提高外延温度至400℃，并调节气源分压比，生长一层厚度为10nm的应变Si_1-yGe_y层，Ge组分y从0.7逐渐减少至0.3。

优选地，第二高Ge组分应变层2400中Ge组分比第三高Ge组分应变层2500中的Ge组分大20％，这样第二高Ge组分应变层2400就可为刻蚀凹槽时的刻蚀停止层。

步骤S205，刻蚀第三高Ge组分应变层2500以形成凹槽，如图8所示。具体地，可以先在第三高Ge组分应变层2500上淀积一层硬掩模层，例如SiO₂层，该SiO₂牺牲层可以用来在光刻技术定义出栅极的图形窗口。然后，利用干法刻蚀或/与湿法刻蚀工艺将窗口处的SiO₂层以及顶部的第三高Ge组分应变层2500去除。其中，干法刻蚀包括目前广泛应用的技术，例如反应离子刻蚀(RIE)和高密度等离子刻蚀(HDP)等，这些技术同时兼有选择性以及各向异性较好的有点。特别地，在刻蚀第三高Ge组分应变层2500时可以采用传统的Si腐蚀溶液，例如KOH、TMAH以及EDP等。因为如果第三高Ge组分应变层2500与沟道区第二高Ge组分应变层2400的Ge组分相差大于20％，此时第二高Ge组分应变层2400是一个很好的刻蚀停止层。通过优化湿法腐蚀液的浓度与温度，刻蚀低Ge组分与高Ge组分SiGe层的选择比(即腐蚀速率比)可以大于100，甚至可以达到1000或更高。

步骤S206，在第三高Ge组分应变层2500之上形成应变Si-C合金帽层2600，如图9所示。将光刻时所采用的光刻胶与硬掩模层完全去除，再采用外延技术生长一层应变Si-C合金帽层2600，应变Si-C合金帽层2600的厚度可以为0.5nm至20nm，优选Si的厚度为0.5nm至5nm。在本发明的实施例中，应变Si-C合金帽层的生长优先采用UHVCVD系统，其中，Si原子的前驱气体(precursor)可以使用硅烷(SiH₄)，C原子的前驱气体可以使用甲硅烷(CH₃SiH₃)，生长温度可以为200℃至750℃，优选525℃。事实上，应变Si-C合金帽层2600不仅充当了栅介质与高Ge组分应变SiGe层的界面，而且由于在制备源区与漏区金属硅化物时，Ge本身可以充当扩散势垒的特性使得接触电阻增大，应变Si-C合金帽层2600的存在显著地削弱了这一不良的影响。与此同时，由于C的原子半径比Si的小，那么Si和C原子形成Si-C合金后，当合金层生长在应变SiGe层上时，将会产生拉升应变的应变Si-C合金，并且应变度比不采用掺入C的应变Si的应变度大，从而导致当采用应变Si-C合金作为NMOS器件沟道时，电子的迁移率进一步获得显著地提高。

步骤S207，在应变Si-C合金帽层2600的一部分之上形成T型栅结构2700，其中，T型栅结构2700覆盖所述凹槽，如图10所示。在应变Si-C合金帽层2600上形成栅介质层；在栅介质上放置栅极导电层，利用光刻结合刻蚀技术形成具有T形结构的栅堆叠；并且在栅堆叠的两侧形成源区和漏区，其中源区与漏区被第二高Ge组分应变层2400沟道层隔开。值得注意的是，在本发明中，由于已经预先在第三高Ge组分应变层2500中形成了凹槽结构，因此，栅极导电层容易制作成T形结构。例如，对于采用金属作为栅极导电层而言，可以采用传统的剥离(lift-off)工艺，即先在衬底上涂覆光刻胶，经过曝光、显影等步骤后，即可以开出了一个栅极导电层的窗口；然后淀积金属，并对金属进行固化；之后，将栅极导电层两侧的光刻胶去除掉，即形成了具有T形结构的栅极导电层。一方面，对于传统的条形结构，T形栅具有更低的栅电阻；与此同时，由于源区和漏区为自动抬升的结构，器件的源区和漏区的电阻变得更低。正是由于同时兼有这两个特点，使得器件的噪声特性获得显著的提升。

步骤S208，形成源漏极。由有应变Si-C合金帽层2600保护着，那么，栅介质层可以为二氧化硅，因为SiO₂与Si界面特性非常好并且性能稳定，或者其它的高介电常数(High-k)栅介质，例如SiON、HfO₂、HfSiON、TiO₂等。栅极导电层包括多晶硅以及金属层。此外，源区和漏区的形成可以通过杂质掺杂方法，或者通过沉积金属，使得金属与源区/漏区半导体形成肖特基(Schottky)接触的方法。杂质掺杂方法可以为SiGe层外延生长过程中的原位掺杂、离子注入或扩散工艺等技术实现。掺杂的杂质离子激活可以采用常规的炉温退火、快速热退火(RTP)、激光退火等方法。

步骤S209，在源漏极上方及应变Si-C合金帽层2600之上形成源漏电极，以及在T型栅结构2700之上形成栅电极。

本发明还提出了一种互补型场效应晶体管结构，包括：N型场效应晶体管；和P型场效应晶体管，其中，所述N型场效应晶体管和P型场效应晶体管由上述的方法制备而成。值得指出的是，对于NMOS与PMOS而言，应变Si-C合金层的厚度并不完全相同。对NMOS来说，应变Si-C合金层作为沟道层，其厚度可以为3nm至20nm，优选为3nm至10nm；对PMOS来说，应变Si-C合金层作为钝化层，高Ge组分应变SiGe或应变Ge层作为沟道层，其厚度可以为0.5nm至10nm，优选为0.5nm至3nm。

本发明还提出了一种集成电路芯片，该芯片上至少有一个半导体器件为以上所述的半导体结构，或者为以上所述的互补型场效应晶体管结构。

本发明具有如下特点：

1、本发明实施例的PMOS器件结构中，通过在高Ge组分应变SiGe或应变Ge层上下设置的两个低Ge组分应变SiGe层或应变Si-C合金层，可以在高Ge组分应变SiGe或应变Ge层中产生空穴势阱，从而可以提高空穴的迁移率，极大地改善器件的性能。并且，在本发明的实施例中，通过利用弛豫SiGe过渡层(具有较低的Ge组分)可以显著提升高Ge组分应变层中的Ge组分，从而进一步提高器件的速度。

2、本发明实施例的PMOS器件结构中，通过形成凹槽式的高Ge组分应变SiGe或应变Ge抬升源漏结构，提高了沟道区高Ge组分应变SiGe层的应变度，进一步提升了器件的性能。

3、本发明实施例的PMOS器件结构中，通过形成T型栅结构和抬升源漏结构，分别显著地减小了栅电阻以及源漏极区的电阻，从而可以大大地改善器件的噪声特性。

4、本发明实施例的NMOS器件结构中，通过在高Ge组分应变SiGe或应变Ge层上设置的应变Si-C合金帽层，由于C的原子半径比Si的原子半径小，因此进一步加大了应变Si-C沟道的应变度，显著地增强电子的迁移率。在形成互连时，该应变Si-C合金帽层还可以采用成熟的金属硅化物工艺，不仅可以避免使用金属锗化物，而且由于C原子的存在，有效地抑制了金属-半导体结的泄露电流。

5、本发明实施例的半导体结构特别适合用于制造CMOS电路，NMOS晶体管可以以应变Si-C合金为沟道，PMOS晶体管可以以应变SiGe为沟道，从而极大地改善CMOS的工作速度。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。

Claims (15)

1.一种高速低噪声半导体器件结构，其特征在于，包括：

衬底；

形成在所述衬底之上的弛豫SiGe过渡层；

形成在弛豫SiGe过渡层之上的高Ge组分应变层，其中，所述高Ge组分应变层具有凹槽；

形成在所述高Ge组分应变层之上的应变Si-C合金帽层；

形成在所述应变Si-C合金帽层的一部分之上，且覆盖所述凹槽的T型栅结构；以及

形成在所述T型栅结构两侧的源漏极。

2.如权利要求1所述的高速低噪声半导体器件结构，其特征在于，所述应变Si-C合金帽层中C的原子比例为0.1％至2.5％。

3.如权利要求1所述的高速低噪声半导体器件结构，其特征在于，所述高Ge组分应变层为Ge组分渐变结构，其中，所述高Ge组分应变层中心部分的Ge组分最高，所述高Ge组分应变层上下两面的Ge组分最低。

4.如权利要求1所述的高速低噪声半导体器件结构，其特征在于，所述高Ge组分应变层中沟道部分的Ge含量大于50％。

5.如权利要求1所述的高速低噪声半导体器件结构，其特征在于，所述高Ge组分应变层包括：

形成在所述衬底之上的第一高Ge组分应变层；

形成在所述第一高Ge组分应变层之上的第二高Ge组分应变层，其中，所述第二高Ge组分应变层中Ge组分大于所述第一高Ge组分应变层中的Ge组分；和

形成在所述第二高Ge组分应变层之上的第三高Ge组分应变层，其中，所述第二高Ge组分应变层中Ge组分大于所述第三高Ge组分应变层中的Ge组分。

6.如权利要求5所述的高速低噪声半导体器件结构，其特征在于，所述凹槽的深度与所述第三高Ge组分应变层的厚度相同。

7.一种高速低噪声半导体器件结构的形成方法，其特征在于，包括以下步骤：

形成衬底；

在所述衬底之上形成弛豫SiGe过渡层；

在所述弛豫SiGe过渡层之上形成高Ge组分应变层；

刻蚀所述高Ge组分应变层以在所述高Ge组分应变层中形成凹槽；

在所述高Ge组分应变层之上形成应变Si-C合金帽层；

在所述应变Si-C合金帽层的一部分之上形成T型栅结构，其中，所述T型栅结构覆盖所述凹槽的；以及

在所述T型栅结构两侧形成源漏极。

8.如权利要求7所述的高速低噪声半导体器件结构的形成方法，其特征在于，所述应变Si-C合金帽层中C的原子比例为0.1％至2.5％。

9.如权利要求7所述的高速低噪声半导体器件结构的形成方法，其特征在于，所述高Ge组分应变层为Ge组分渐变结构，其中，所述高Ge组分应变层中心部分的Ge组分最高，所述高Ge组分应变层上下两面的Ge组分最低。

10.如权利要求7所述的高速低噪声半导体器件结构的形成方法，其特征在于，所述高Ge组分应变层中沟道部分的Ge含量大于50％。

11.如权利要求7所述的高速低噪声半导体器件结构的形成方法，其特征在于，所述在衬底之上形成高Ge组分应变层进一步包括：

在所述衬底之上形成第一高Ge组分应变层；

在所述第一高Ge组分应变层之上形成第二高Ge组分应变层，其中，所述第二高Ge组分应变层中Ge组分大于所述第一高Ge组分应变层中的Ge组分；和

在所述第二高Ge组分应变层之上形成第三高Ge组分应变层，其中，所述第二高Ge组分应变层中Ge组分大于所述第三高Ge组分应变层中的Ge组分。

12.如权利要求11所述的高速低噪声半导体器件结构的形成方法，其特征在于，所述第二高Ge组分应变层中Ge组分比所述第三高Ge组分应变层中的Ge组分大20％。

13.如权利要求12所述的高速低噪声半导体器件结构的形成方法，其特征在于，所述第二高Ge组分应变层为刻蚀所述凹槽时的刻蚀停止层。

14.一种互补型场效应晶体管结构，其特征在于，包括：

N型场效应晶体管；和

P型场效应晶体管，其中，所述N型场效应晶体管和P型场效应晶体管由权利要求7-13任一项所述的方法制备而成，其中，在N型场效应晶体管中以应变Si-C合金为沟道，P型场效应晶体管中以应变SiGe为沟道。

15.一种集成电路芯片，其特征在于，该芯片上至少有一个半导体器件为权利要求1所述的半导体结构，或者为权利要求14所述的互补型场效应晶体管结构。

Images