KR101084020B1 - 이중 전하 공급층 구조를 이용한 스핀 트랜지스터 - Google Patents

이중 전하 공급층 구조를 이용한 스핀 트랜지스터 Download PDF

Info

Publication number
KR101084020B1
KR101084020B1 KR1020100046364A KR20100046364A KR101084020B1 KR 101084020 B1 KR101084020 B1 KR 101084020B1 KR 1020100046364 A KR1020100046364 A KR 1020100046364A KR 20100046364 A KR20100046364 A KR 20100046364A KR 101084020 B1 KR101084020 B1 KR 101084020B1
Authority
KR
South Korea
Prior art keywords
layer
cladding layer
charge supply
channel
lower cladding
Prior art date
Application number
KR1020100046364A
Other languages
English (en)
Inventor
김형준
송진동
구현철
김경호
한석희
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020100046364A priority Critical patent/KR101084020B1/ko
Priority to US12/858,702 priority patent/US8183611B2/en
Application granted granted Critical
Publication of KR101084020B1 publication Critical patent/KR101084020B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/902—FET with metal source region

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명의 실시예에 따른 스핀 트랜지스터는, 상부 클래딩층과 하부 클래딩층 및 상기 상부 클래딩층과 상기 하부 클래딩층 사이에 배치된 채널층을 갖는 반도체 기판; 상기 반도체 기판 상에 형성되어 상기 채널층의 길이방향으로 서로 이격 배치된 강자성체 소스 및 드레인; 및 상기 소스와 드레인 사이에서 상기 반도체 기판 위에 형성되어, 상기 채널층을 통과하는 전자의 스핀을 제어하도록 게이트 전압이 인가되는 게이트 전극을 포함하고, 상기 반도체 기판은, 상기 하부 클래딩층 아래에 배치되어 상기 채널층에 캐리어(carrier)를 공급하는 제1 도전형의 제1 전하 공급층; 및 상기 상부 클래딩층 상에 배치되어 상기 채널층에 캐리어를 공급하고 상기 제1 도전형과 반대인 제2 도전형으로 된 제2 전하 공급층을 포함한다.

Description

이중 전하 공급층 구조를 이용한 스핀 트랜지스터{SPIN TRANSISTOR USING DOUBLE CARRIER SUPPLY LAYER STRUCTURE}
본 발명은 스핀 트랜지스터에 관한 것으로, 특히 강자성체 소스/드레인과 반도체 채널을 구비하는 스핀 트랜지스터에 관한 것이다.
기존 전자 소자의 물리적 한계를 극복하기 위한 신개념 소자의 하나로 스핀 트랜지스터(spin transistor 또는 Spin-FET)의 연구가 활발히 진행되고 있다. 1990년 Datta와 Das에 의해 2차원 전자가스층(Two-Dimensional Electron Gas, 2DEG)을 채널로 사용한 스핀 트랜지스터가 제안된 이후(Applied phisics letter, vol 56, 665, 1990 참조), 강자성체와 반도체가 결합된 하이브리드 구조에서 스핀 분극된 전자의 전달(스핀 주입)에 관한 연구 뿐만 아니라, 스핀 주입된 전자의 스핀을 조절하고자 하는 연구가 진행되어 왔다.
전자 스핀의 세차운동을 이용하는 스핀 트랜지스터의 기본 동작을 위해서는, 강자성체로부터 반도체로의 스핀 주입이 필수적이며, 궁극적으로 게이트 전극을 이용하여 2차원 전자가스 채널 내로 주입된 스핀의 세차 운동(spin precession)을 조절할 수 있어야 한다. 스핀의 세차 운동의 효과적인 조절을 위해서는 2차원 전자가스 채널 내에서의 스핀-궤도 결합(spin-orbit interaction)이 커야 하며, 전기적으로 스핀 주입 신호를 관찰하기 위해서는 강자성체와 반도체 간에 적절한 전기 저항값을 가져야 한다. 스핀-궤도 결합의 크기는 SdH(Shubnikov de Haas) 오실레이션(oscillation) 실험을 통해 얻을 수 있는 스핀-궤도 결합 상수(α)를 이용하여 정량화 할 수 있다. 현재까지는 InAs 2차원 전자가스층을 기반으로 하는 채널 구조가 이런 조건을 가장 잘 충족시키는 물질로 알려져 있다.
실리콘을 중심으로 하는 반도체 기술은 현대 산업에서 가장 중요한 위치를 차지하고 있으며 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)을 기반으로 하여 설계와 제조공정이 이루어지고 있다. 이러한 기존의 반도체를 기반으로 하는 트랜지스터는 전기장을 이용하여 반도체 내의 전하를 제어하는데 반하여, 스핀 트랜지스터는 전하와 스핀을 동시에 제어하는 것으로, 스핀 분극된 전자의 제어를 통해 스위칭 소자, 논리회로 등에 이용하려 하고 있다. 2차원 전자가스층 채널 내에서 이동하는 전자의 웨이브 벡터(k)와 수직인 전기장(E)가 존재하면, 스핀-궤도 결합(spin-orbit interaction)에 의해 자장이 HRashba ∝ k×E 와 같이 발생한다. 이를 라쉬바(Rashba) 효과라 하며, 전류가 x 방향으로 진행하고 게이트 전압에 의해 전기장이 z 방향으로 가해지면 y 방향으로 스핀-궤도 결합 효과로 유도된 자장이 생긴다. 스핀 트랜지스터의 채널 내로 주입된 스핀은 이 자기장에 의해 세차(precession) 운동을 일으키며 세차 각도를 게이트 전압으로 제어할 수 있다.
스핀 트랜지스터의 소스와 드레인을 이어주는 2차원 전자가스층의 채널에 전하를 공급하기 위해, 채널 아래에 전하 공급층이 형성될 수 있으며, 이러한 구조는 인버트(inverted) 구조라 알려져 있다. 그러나, 전하 공급층이 채널 아래에 위치하는 종래의 스핀 트랜지스터 구조에서는 채널의 전위 기울기의 변화폭이 제한되며 높은 스핀-궤도 결합을 얻는데에 한계가 있다.
본 발명의 실시예는, 채널의 전위 기울기가 더 큰 값을 가짐으로써 스핀-궤도 결합이 향상된 스핀 트랜지스터를 제공한다.
본 발명의 실시예에 따른 스핀 트랜지스터는, 상부 클래딩층과 하부 클래딩층 및 상기 상부 클래딩층과 상기 하부 클래딩층 사이에 배치된 채널층을 갖는 반도체 기판; 상기 반도체 기판 상에 형성되어 상기 채널층의 길이방향으로 서로 이격 배치된 강자성체 소스 및 드레인; 및 상기 소스와 드레인 사이에서 상기 반도체 기판 위에 형성되어, 상기 채널층을 통과하는 전자의 스핀을 제어하도록 게이트 전압이 인가되는 게이트 전극을 포함한다. 상기 반도체 기판은, 상기 하부 클래딩층 아래에 배치되어 상기 채널층에 캐리어(carrier)를 공급하는 제1 도전형의 제1 전하 공급층; 및 상기 상부 클래딩층 상에 배치되어 상기 채널층에 캐리어를 공급하고 상기 제1 도전형과 반대인 제2 도전형으로 된 제2 전하 공급층을 포함한다.
상기 반도체 기판의 두께 방향에 따른 상기 채널층의 에너지 밴드 구조와 전자 분포는 비대칭적일 수 있다.
상기 제1 전하 공급층은 n-도프(n-doped) 층이고 상기 제2 전하 공급층은 p-도프(p-doped) 층일 수 있다. 다른 실시예로서, 상기 제1 전하 공급층은 p-도프층이고 제2 전하 공급층은 n-도프층일 수 있다.
상기 하부 클래딩층은 제1 하부 클래딩층과, 상기 제1 하부 클래딩층 아래에 형성되어 상기 제1 하부 클래딩층보다 큰 밴드갭을 갖는 제2 하부 클래딩층을 포함하고,
상기 상부 클래딩층은 제1 상부 클래딩층과, 상기 제1 상부 클래딩층 위에 형성되어 상기 제1 상부 클래딩층보다 큰 밴드갭을 갖는 제2 상부 클래딩층을 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 채널층은 InAs로 형성되고, 상기 제1 하부 클래딩층과 제1 상부 클래딩층은 언도프 InGaAs로 형성되고, 상기 제2 하부 클래딩층과 제2 상부 클래딩층은 언도프 InAlAs로 형성될 수 있다. 또한, 상기 제1 전하 공급층과 제2 전하 공급층 중 적어도 하나는 InAlAs로 형성될 수 있다.
본 발명의 실시예에 따르면, 상기 채널층 내의 에너지 밴드 구조와 전자 분포의 비대칭성이 증가되도록 상기 제1 전하 공급층과 제2 전하 공급층의 도핑 농도가 서로 다르게 조절될 수 있다.
상기 제1 전하 공급층 및 제2 전하 공급층은 벌크(bulk) 도핑 또는 델타(δ) 도핑으로 도핑된 것일 수 있다.
본 발명의 실시예에 따르면, 상기 상부 클래딩층과 하부 클래딩층의 두께가 서로 다르고, 상기 채널층의 에너지 밴드 구조와 전자 분포가 비대칭일 수 있다.
본 발명의 실시예에 따르면, 상기 상부 클래딩층과 하부 클래딩층이 각각 이중 클래딩 구조를 가질 경우, 상기 제1 상부 클래딩층과 제1 하부 클래딩층의 두께가 서로 다를 수 있다.
상기 채널층은 GaAs, InAs, InGaAs, InSb로 이루어진 그룹에서 선택된 반도체 물질로 형성될 수 있다.
본 발명의 실시예에 따르면, 채널을 사이에 두고 서로 다른 도전형의 전하 공급층 2개를 배치한 2중 전하 공급층 구조를 사용함으로써, 채널의 전위 기울기의 크기를 증가시키고 이에 따라 스핀-궤도 결합을 향상시킬 수 있다. 따라서, 채널층에 주입된 스핀의 세차 운동을 효과적으로 조절할 수 있게 된다.
도 1은 본 발명의 실시예에 따른 스핀 트랜지스터의 반도체 기판의 단면 구조를 나타낸 도면이다.
도 2는 본 발명의 실시예에 따른 스핀 트랜지스터의 개략적 구조를 나타낸 사시도이다.
도 3은 p-도프 전하 공급층의 도핑 농도에 따른 스핀 트랜지스터의 반도체 기판(채널층, 클래딩층 및 전하 공급층 포함)의 에너지 밴드 구조를 나타낸 그래프이다.
도 4는 p-도프 전하 공급층의 도핑 농도에 따른 스핀 트랜지스터의 채널층 내의 전위 기울기의 변화를 나타낸 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다. 그러나, 본 발명의 실시예는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니다.
도 1은 본 발명의 실시예에 따른 스핀 트랜지스터의 반도체 기판의 단면 구조를 나타낸 도면이다. 도 1을 참조하면, 반도체 기판(10)은 반절연성 InP 기판(9) 상에 순차 적층된 InAlAs 버퍼층(5), n-도프 InAlAs의 제1 전하 공급층(4), 언도프 InGaAs/InAlAs 하부 클래딩층(2), InAs 채널층(1), 언도프 InAlAs/InGaAs 상부 클래딩층(2'), p-도프 InAlAs의 제2 전하 공급층(4')를 포함한다. p-델타도프의 제2 전하 공급층(4') 상에는 InAlAs층(7)이 추가로 형성되어 있고, 그 위에는 InAs 캡핑층(8)이 형성되어 있다.
하부 클래딩층(2)과 상부 클래딩층(2') 각각은, 언도프 InGaAs층과 InAlAs층으로 이루어진 2중 클래딩 구조로 되어 있다. 즉, 하부 클래딩층(2)은 언도프 InGaAs로 된 제1 하부 클래딩층(2a)과 그 아래에 형성되고 언도프 InAlAs로 된 제2 하부 클래딩층(2b)으로 이루어져 있다. 또한 상부 클래딩층(2')은 언도프 InGaAs로 된 제1 상부 클래딩층(2a')와 그 위에 형성되고 언도프 InAlAs로 된 제2 상부 클래딩층(2b')으로 이루어져 있다. 제2 하부 클래딩층(2b)은 제1 하부 클래딩층(2a)보다 큰 에너지 밴드갭을 갖고, 제2 상부 클래딩층(2b')은 제1 상부 클래딩층(2a')보다 큰 에너지 밴드갭을 갖는다.
InAs 채널층(1)은 하부 클래딩층(2)과 상부 클래딩층(2')의 에너지 장벽에 의해 양자우물을 형성한다. 특히, 상하부 클래딩층(2, 2')에 의해 채널층(1)에 전하가 갇힘으로써, 채널층(1)은 높은 전자 이동도를 갖는 2차원 전자가스(2-DEG)층을 이루게 된다. 본 실시예에서는, 채널층(1)으로서 InAs을 사용하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 2차원 전자가스 구조를 갖는 채널층으로서 GaAs, InGaAs 또는 InSb를 사용할 수도 있다. 또한, 본 실시예에서는 2중 클래딩 구조의 클래딩층을 사용하고 있으나, 본 발명이 이에 한정되는 것은 아니며 단일 클래딩 구조를 사용할 수 있다. 예를 들어, 상부 및 하부 클래딩층으로서 InAlAs층을 사용하고, 채널층으로서 InGaAs층을 사용할 수도 있다. 이 경우, InGaAs 채널층이 2차원 전자가스 구조를 가질 수 있다.
비교적 두꺼운 버퍼층(5)은 반절연성 InP 기판(9)과 그 위에 성장되는 층 구조(제1 전하 공급층(4), 2차원 전자 가스 구조) 간의 격자 불일치를 완화하기 위해 형성되며, InAs 채널층(1)을 제외한 모든 층은 InP 기판(9)과 격자가 일치하도록 할 수 있다. 상부의 InAs 캡핑층(8)은 반도체 기판 제작후 대기중 노출에 의해 발생할 수 있는 반도체의 산화와 변성을 방지하는 역할을 한다.
2차원 전자가스의 채널층(1)에 전하(캐리어)를 공급하는 n-도프 InAlAs의 제1 전하 공급층(4)은 하부 클래딩층(2) 아래에 배치된다. 상부 클래디층(2') 위에는 제1 전하 공급층(4)의 도핑 타입과 반대인 p-델타 도핑된(p-델타 도프) 제2 전하 공급층(4')이 배치되어 있다. 후술하는 바와 같이, 서로 다른 도핑 타입의 전하 공급층(4, 4')이 채널층(1)의 상부 및 하부에 존재하는 '서로 다른 도핑 타입의 이중 전하 공급층 구조'가 사용될 경우, '단일 전하 공급층 구조'가 사용되는 경우에 비하여, 스핀 트랜지스터의 채널에서의 전위 기울기가 더욱 증가하고 그 결과 스핀-궤도 결합이 향상된다. 여기서, '단일 전하 공급층 구조'는 전하 공급층이 채널층의 상부에만 혹은 하부에만 존재하는 구조이다.
채널층(1)의 상부 및 하부에 서로 다른 도핑 타입의 전하 공급층(4, 4')을 배치함으로써 채널층(1)의 에너지 밴드 구조와 전자 분포를 더 비대칭적으로 만들 수 있다. 특히, 제1 전하 공급층(4)과 제2 전하 공급층(4')의 도핑 농도를 조절함으로써 채널층(1) 내의 에너지 밴드 구조와 전자 분포의 비대칭성을 증가시킬 수 있는데(도 4 참조), 이러한 비대칭성의 증가로 채널(1)에서의 전위 기울기를 더욱 더 크게 하고 스핀-궤도 결합을 더 증강시킬 수 있다. 또한, 채널층(1)에서의 에너지 밴드 구조와 전자 분포의 비대칭성을 증가시키기 위해, 상부 클래딩층(2')과 하부 클래딩층(2)의 두께를 서로 다르게 할 수 있다. 또한, 채널층(1)에서의 에너지 밴드 구조와 전자 분포의 비대칭성을 증가시키기 위해, 제1 상부 클래딩층(2a')과 제1 하부 클래딩층(2a)의 두께를 서로 다르게 할 수 있다.
상술한 실시예에서는 제2 전하 공급층(4')이 델타 도핑되고 제1 전하 공급층(4)이 벌크 도핑되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 제1 및 제2 전하 공급층(4, 4')은 벌크 도핑 또는 델타 도핑 중 어느 것으로 도핑되어도 무방하다. 예를 들어, 하부 클래딩층(2) 아래에 배치된 제1 전하 공급층(4)이 n-델타도프층이고, 상부 클래딩층(2') 위에 배치된 제2 전하 공급층(4')이 p-도프 InAlAs층일 수도 있다. 상술한 실시예에서는 하부의 제1 전하 공급층(4)이 n-도프층이고 상부의 제2 전하 공급층(4')이 p-도프층이나, 본 발명이 이에 한정되는 것은 아니다. 하부의 제1 전하 공급층(4)이 p-도프층이고, 상부의 제2 전하 공급층(4')이 n-도프층일 수 있다.
벌크 도핑된 전하 공급층은 예를 들어 InAlAs층 내부에 도펀트(n-도프의 경우, Si 등)를 균일하게 분포시킴으로써 형성될 수 있다. 델타 도핑된 전하 공급층은 도핑의 농도를 매우 높이기 위해서 예를 들어, InAlAs층 없이 단지 아주 얇은 Si (n형 도펀트) 혹은 Be (p형 도펀트)층을 형성함으로써 구현될 수 있다. 즉, 도펀트 물질로 얇은 층을 형성함으로써 델타 도핑된 층을 형성할 수 있다.
도 2는 본 발명의 스핀 트랜지스터가 채용할 수 있는 개략적 구조의 일례를 나타낸 사이도이다. 도 2의 스핀 트랜지스터(100)는 도 1의 단면 구조를 갖는 반도체 기판(10)을 사용할 수 있다. 도 2를 참조하면, 스핀 트랜지스터(100)는 채널(1)을 갖는 반도체 기판(10)과 그 위에 채널(1) 방향으로 서로 이격되어 배치된 강자성체 소스(13)와 드레인(14)을 포함한다. 소스(13)와 드레인(14) 사이에는 반도체 기판(10) 상에 게이트 전극(15)이 배치되어 있다. 게이트 전극(15)은 SiO2등 게이트 절연막(16)에 의해 반도체 기판(10)로부터 절연되어 있다. 강자성체 소스(13)와 드레인(14)의 자화방향(m)은 예를 들어, 도시된 바와 같이 채널의 길이 방향과 평행한 x축 방향일 수 있다.
스핀 트랜지스터(100)의 기본적인 동작은, 예를 들어 아래와 같이 설명될 수 있다. 강자성체 소스(13)의 자화방향(m)과 평행한 스핀 전자가 소스(13)로부터 반도체 채널층(1)에 주입되어 반도체 채널을 통해 이동한다. 이 때, 스핀-궤도 결합에 의해 유도된 자장(11: HRashba)은 y축에 평행하므로 채널층(1)을 통과하는 스핀 전자는 x-z 평면에서 세차 운동을 한다. 채널층(1)에 표시된 화살표는 스핀 분극된 전자(S)의 세차 운동을 순차적으로 나타낸 것이다. 채널(1)에 주입된 전자의 세차 운동의 정도를 게이트 전압(Vg)으로 조절하여, 스핀 전자(S)가 드레인(14)에 도착할 때 +x 방향의 스핀으로 혹은 -x 방향의 스핀으로 도착하게 함으로써 스핀 트랜지스터(100)의 상태를 "ON(온)" 또는 "OFF(오프)"로 제어할 수 있다. 이 경우, 채널(1)을 중심으로 그 상하에 서로 다른 도핑 타입의 전하 공급층(4, 4')을 배치함으로써(도 1 참조), 스핀-궤도 결합을 강화시킬 수 있어서 채널(1)에서의 전자의 세차 운동 제어 및 이를 통한 스핀 트랜지스터(100)의 온/오프 제어가 보다 용이하고 효과적으로 수행될 수 있게 된다.
구체적으로 말해서, 상술한 서로 다른 도핑 타입의 이중 전하 공급층 구조(4, 4')를 통하여 채널(1)에서의 전위 기울기의 크기를 증대시켜 스핀-궤도 결합 상수를 더 크게 변화시킬 수 있다. 이에 따라 소스(13)와 드레인(14) 사이의 최적의 채널 길이를 구할 수 있을 뿐만 아니라 게이트 전압에 의한 스핀 세차 운동을 효과적으로 조절할 수 있게 된다.
도 3은 도 1에 도시된 반도체 기판(10) 구조, 특히 2차원 전자가스(2-DEG)의 채널 구조를 갖는 반도체 기판 구조에서 p-도프의 제2 전하 공급층(4')의 도핑 농도의 변화에 따른 에너지 밴드 구조의 변화를 보여주고 있다. InAs 채널층(1)은 도 3에 나타난 바와 같이 에너지 밴드 구조에서 양자우물(QW)을 이룬다. p-도프 전하 공급층이 없는 경우, 즉 도핑 농도(P)가 0인 경우는 n-도프 전하 공급층(4)이 채널 아래에 위치하는 단일 전하 공급층 구조에 해당한다. 도 3에 도시된 바와 같이, p-도프 전하 공급층(4')의 도핑 농도가 증가함에 따라 2차원 전자가스 구조를 위한 모든 층(채널층, 상부 클래딩층, 하부 클래딩층)에서 전위 기울기가 급격히 변화함을 볼 수 있다. 도 3은 게이트 전압이 0일때의 에너지 밴드 구조를 나타낸 것이다.
도 4는 도 3의 p-도프 전하 공급층(4)의 도핑 농도의 변화에 따른 InAs 채널층에서의 전위 기울기의 변화를 확대하여 나타낸 그래프이다. 도 4에 더 명확히 나타난 바와 같이, p-도프 도핑 농도가 증가함에 따라 InAs 채널층(1)에서의 전위 기울기(음의 값)의 크기가 더 큰 값으로 변한다. 이는, 반대의 도핑 타입을 갖는 전하 공급층(4, 4')이 채널의 상부 및 하부에 존재하는 '서로 다른 도핑 타입의 이중 전하 공급층' 구조의 경우 전하 공급층이 채널의 상부 혹은 하부에만 존재하는 단일 전하 공급층 구조에 비해 채널에서의 전위 기울기의 크기가 더욱 증가함을 보여주고 있다. 그 결과 스핀-궤도 결합이 향상된 스핀 트랜지스터를 얻을 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 한다. 또한, 본 발명은 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
1: InAs 채널층 2: 하부 클래딩층
2': 상부 클래딩층 4: 제1 전하 공급층
4': 제2 전하 공급층 5: InAlAs 버퍼층
7: InAlAs층 8: InAs 캡핑층
9: 반절연성 InP 기판 10: 반도체 기판
11: 유효 자장(HRashba) 13: 소스
14: 드레인 15: 게이트 전극
16; 게이트 절연막 100: 스핀 트랜지스터

Claims (12)

  1. 상부 클래딩층과 하부 클래딩층 및 상기 상부 클래딩층과 상기 하부 클래딩층 사이에 배치된 채널층을 갖는 반도체 기판;
    상기 반도체 기판 상에 형성되어 상기 채널층의 길이방향으로 서로 이격 배치된 강자성체 소스 및 드레인; 및
    상기 소스와 드레인 사이에서 상기 반도체 기판 위에 형성되어, 상기 채널층을 통과하는 전자의 스핀을 제어하도록 게이트 전압이 인가되는 게이트 전극을 포함하고,
    상기 반도체 기판은,
    상기 하부 클래딩층 아래에 배치되어 상기 채널층에 캐리어를 공급하는 제1 도전형의 제1 전하 공급층; 및
    상기 상부 클래딩층 상에 배치되어 상기 채널층에 캐리어를 공급하고 상기 제1 도전형과 반대인 제2 도전형으로 된 제2 전하 공급층을 포함하는 스핀 트랜지스터.
  2. 제1항에 있어서,
    상기 반도체 기판의 두께 방향에 따른 상기 채널층의 에너지 밴드 구조와 전자 분포는 비대칭적인 것을 특징으로 하는 스핀 트랜지스터.
  3. 제1항에 있어서,
    상기 제1 전하 공급층은 n-도프층이고 상기 제2 전하 공급층은 p-도프층인 것을 특징으로 하는 스핀 트랜지스터.
  4. 제1항에 있어서,
    상기 제1 전하 공급층은 p-도프층이고 제2 전하 공급층은 n-도프층인 것을 특징으로 하는 스핀 트랜지스터.
  5. 제1항에 있어서,
    상기 하부 클래딩층은 제1 하부 클래딩층과, 상기 제1 하부 클래딩층 아래에 형성되어 상기 제1 하부 클래딩층보다 큰 밴드갭을 갖는 제2 하부 클래딩층을 포함하고,
    상기 상부 클래딩층은 제1 상부 클래딩층과, 상기 제1 상부 클래딩층 위에 형성되어 상기 제1 상부 클래딩층보다 큰 밴드갭을 갖는 제2 상부 클래딩층을 포함하는 것을 특징으로 하는 스핀 트랜지스터.
  6. 제5항에 있어서,
    상기 채널층은 InAs로 형성되고, 상기 제1 하부 클래딩층과 제1 상부 클래딩층은 언도프 InGaAs로 형성되고, 상기 제2 하부 클래딩층과 제2 상부 클래딩층은 언도프 InAlAs로 형성된 것을 특징으로 하는 스핀 트랜지스터.
  7. 제6항에 있어서,
    상기 제1 전하 공급층 및 제2 전하 공급층 중 적어도 하나는 InAlAs로 형성된 것을 특징으로 하는 스핀 트랜지스터.
  8. 제5항에 있어서,
    상기 제1 상부 클래딩층과 제1 하부 클래딩층의 두께가 서로 다른 것을 특징으로 하는 스핀 트랜지스터.
  9. 제1항에 있어서,
    상기 채널층 내의 에너지 밴드 구조와 전자 분포의 비대칭성이 증가되도록 상기 제1 전하 공급층과 제2 전하 공급층의 도핑 농도가 서로 다르게 조절된 것을 특징으로 하는 스핀 트랜지스터.
  10. 제1항에 있어서,
    상기 제1 전하 공급층 및 제2 전하 공급층은 벌크 도핑 또는 델타 도핑으로 도핑된 것을 특징으로 하는 스핀 트랜지스터.
  11. 제1항에 있어서,
    상기 상부 클래딩층과 하부 클래딩층의 두께가 서로 다르고, 상기 채널층의 에너지 밴드 구조와 전자 분포가 비대칭인 것을 특징으로 하는 스핀 트랜지스터.
  12. 제1항에 있어서,
    상기 채널층은 GaAs, InAs, InGaAs, InSb로 이루어진 그룹에서 선택된 반도체 물질로 형성된 것을 특징으로 하는 스핀 트랜지스터.
KR1020100046364A 2010-05-18 2010-05-18 이중 전하 공급층 구조를 이용한 스핀 트랜지스터 KR101084020B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100046364A KR101084020B1 (ko) 2010-05-18 2010-05-18 이중 전하 공급층 구조를 이용한 스핀 트랜지스터
US12/858,702 US8183611B2 (en) 2010-05-18 2010-08-18 Spin transistor using N-type and P-type double carrier supply layer structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100046364A KR101084020B1 (ko) 2010-05-18 2010-05-18 이중 전하 공급층 구조를 이용한 스핀 트랜지스터

Publications (1)

Publication Number Publication Date
KR101084020B1 true KR101084020B1 (ko) 2011-11-16

Family

ID=44971794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100046364A KR101084020B1 (ko) 2010-05-18 2010-05-18 이중 전하 공급층 구조를 이용한 스핀 트랜지스터

Country Status (2)

Country Link
US (1) US8183611B2 (ko)
KR (1) KR101084020B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831245B1 (en) 2016-09-06 2017-11-28 Korea Institute Of Science And Technology Complementary logic device using spin-orbit interaction difference and method for manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101016437B1 (ko) * 2009-08-21 2011-02-21 한국과학기술연구원 스핀 축적과 확산을 이용한 다기능 논리 소자
KR20140134068A (ko) * 2013-05-13 2014-11-21 에스케이하이닉스 주식회사 스핀 트랜지스터 및 이 스핀 트랜지스터를 포함하는 반도체 장치, 메모리 장치, 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709395B1 (ko) 2006-06-23 2007-04-20 한국과학기술연구원 강자성체를 이용한 스핀 트랜지스터

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5038187A (en) * 1989-12-01 1991-08-06 Hewlett-Packard Company Pseudomorphic MODFET structure having improved linear power performance at microwave frequencies
JP4017095B2 (ja) 2001-05-18 2007-12-05 日本電信電話株式会社 半導体スピンフィルター
KR100619300B1 (ko) 2005-09-14 2006-09-06 한국과학기술연구원 스핀-궤도 결합 유도 자장을 이용한 스핀 트랜지스터
KR100832583B1 (ko) * 2007-01-04 2008-05-27 한국과학기술연구원 누설자장을 이용한 스핀 트랜지스터
KR100855105B1 (ko) 2007-06-14 2008-08-29 한국과학기술연구원 수직자화를 이용한 스핀 트랜지스터

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709395B1 (ko) 2006-06-23 2007-04-20 한국과학기술연구원 강자성체를 이용한 스핀 트랜지스터

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831245B1 (en) 2016-09-06 2017-11-28 Korea Institute Of Science And Technology Complementary logic device using spin-orbit interaction difference and method for manufacturing the same
KR101843917B1 (ko) * 2016-09-06 2018-03-30 한국과학기술연구원 스핀-궤도 결합의 차이를 이용한 상보성 논리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US20110284937A1 (en) 2011-11-24
US8183611B2 (en) 2012-05-22

Similar Documents

Publication Publication Date Title
US8772877B2 (en) Tunnel field-effect transistor
US10872972B2 (en) Vertical tunnel field effect transistor (FET)
Liu et al. Design of GeSn-based heterojunction-enhanced N-channel tunneling FET with improved subthreshold swing and ON-state current
Oltscher et al. Electrical spin injection into high mobility 2D systems
Memisevic et al. Vertical nanowire TFETs with channel diameter down to 10 nm and point S MIN of 35 mV/decade
KR101009727B1 (ko) 이중 전하 공급층 구조를 이용한 스핀 트랜지스터
US8053851B2 (en) Spin transistor using epitaxial ferromagnet-semiconductor junction
TW201735354A (zh) 電晶體裝置
US8878251B2 (en) Silicon-compatible compound junctionless field effect transistor
Herling et al. Spin-orbit interaction in InAs/GaSb heterostructures quantified by weak antilocalization
Yoon et al. Bandgap engineering and strain effects of core–shell tunneling field-effect transistors
EP3010044B1 (en) Layered structure of a p-TFET
KR20180041659A (ko) 수직 나노와이어 mosfet의 제조에서의 수직 게이트-라스트 공정을 위한 방법
KR101084020B1 (ko) 이중 전하 공급층 구조를 이용한 스핀 트랜지스터
JP5260810B1 (ja) 整流装置、トランジスタおよび整流方法
Zhao et al. Source/drain asymmetry in InGaAs vertical nanowire MOSFETs
US9831245B1 (en) Complementary logic device using spin-orbit interaction difference and method for manufacturing the same
Claeys Trends and challenges in micro-and nanoelectronics for the next decade
Yamamoto et al. Electrical properties of a low-temperature fabricated Ge-based top-gate MOSFET structure with epitaxial ferromagnetic Heusler-alloy Schottky-tunnel source and drain
US20150060766A1 (en) Tunneling field effect transistors
Cutaia et al. Fabrication and analysis of vertical p-type InAs-Si nanowire Tunnel FETs
US20120074476A1 (en) Integrated circuit
US20200335606A1 (en) Vertical tunneling field-effect transistor and method of fabricating the same
Modarresi The Spin Field-Effect Transistor: Can It Be Realized?
Tomioka Several Challenges in Steep-Slope Tunnel Field-Effect Transistors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee