TW201735354A - 電晶體裝置 - Google Patents

電晶體裝置 Download PDF

Info

Publication number
TW201735354A
TW201735354A TW105138471A TW105138471A TW201735354A TW 201735354 A TW201735354 A TW 201735354A TW 105138471 A TW105138471 A TW 105138471A TW 105138471 A TW105138471 A TW 105138471A TW 201735354 A TW201735354 A TW 201735354A
Authority
TW
Taiwan
Prior art keywords
barrier layer
tunneling barrier
channel
source
tunneling
Prior art date
Application number
TW105138471A
Other languages
English (en)
Inventor
雅利安阿弗薩藍
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201735354A publication Critical patent/TW201735354A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

電晶體裝置包括：通道，位於通道之第一側上的第一源極/汲極區域，位於通道之與通道第一側相對的第二側上的第二源極/汲極區域，以及設置在通道與第一源極/汲極區域之間的穿隧阻障層，此穿隧阻障層適合於當電晶體裝置處於斷態時抑制能帶間穿隧。

Description

電晶體裝置
本揭示內容係關於電晶體裝置、半導體裝置及形成電晶體裝置的方法，特別係關於具有穿隧阻障層的電晶體裝置及半導體裝置及形成電晶體裝置的方法。
在半導體積體電路(IC)行業中，IC材料和設計的技術進步已經產生了若干代IC，其中每一代比上一代具有更小和更複雜的電路。在IC進化過程中，功能密度(亦即，每晶片面積的互連設備數量)已經普遍增大，而幾何尺寸(亦即，使用製造製程可產生的最小部件(或者接線))已經減小。此按比例縮小過程通常藉由提高生產效率及降低相關成本來提供益處。此類按比例縮小亦已經增大了IC處理及製造的複雜性。
積體電路中的常用設備是電晶體。典型的電晶體基於施加在閘極處的電壓及電晶體類型允許或者禁止電流在源極端與汲極端之間流動。特別地，當電晶體處於通態時，允許電流在源極端與汲極端之間流動。當電晶體處於斷態時，禁止電流在源極端與汲極端之間流動。通常，即使處 於斷態，電流亦可能經由電晶體裝置洩漏。期望儘可能減少此漏電流。
根據一個實例，電晶體裝置包括通道，位於通道之第一側上的第一源極/汲極區域，位於通道之與通道第一側相對的第二側上的第二源極/汲極區域，以及設置在通道與第一源極/汲極區域之間的穿隧阻障層，此穿隧阻障層適合於當電晶體裝置處於斷態時抑制能帶間穿隧。
100‧‧‧電晶體裝置
102‧‧‧基板
104‧‧‧通道
106‧‧‧閘極
108‧‧‧第一源極/汲極區域
110‧‧‧第二源極/汲極區域
112‧‧‧穿隧阻障層
200‧‧‧曲線圖
201‧‧‧縱軸
202‧‧‧導帶
203‧‧‧橫軸
204‧‧‧價帶
206‧‧‧凹陷
210‧‧‧漏電流
220‧‧‧曲線圖
300‧‧‧曲線圖
302‧‧‧導帶
304‧‧‧價帶
308‧‧‧漏電流
310‧‧‧拐點
320‧‧‧曲線圖
400‧‧‧鰭結構電晶體裝置
402‧‧‧鰭結構
404‧‧‧基板
406‧‧‧閘極層
412‧‧‧第一源極/汲極區域
414‧‧‧第二源極/汲極區域
416‧‧‧穿隧阻障層
500‧‧‧垂直電晶體結構
502‧‧‧第一源極/汲極區域
504‧‧‧第二源極/汲極區域
506‧‧‧穿隧阻障層
508‧‧‧閘極
510‧‧‧伸長的半導體結構
512‧‧‧通道區域
600‧‧‧電晶體裝置
602‧‧‧第二穿隧阻障層
620‧‧‧曲線圖
621‧‧‧縱軸
622‧‧‧導帶
623‧‧‧橫軸
624‧‧‧價帶
626‧‧‧拐點
628‧‧‧拐點
630‧‧‧凹陷
632‧‧‧凹陷
634‧‧‧直接的源極至汲極穿隧
636‧‧‧能帶間穿隧
700‧‧‧電晶體裝置
702‧‧‧穿隧阻障層
704‧‧‧第二源極/汲極區域
800‧‧‧方法
802‧‧‧步驟
804‧‧‧步驟
806‧‧‧步驟
900‧‧‧方法
902‧‧‧步驟
904‧‧‧步驟
906‧‧‧步驟
908‧‧‧步驟
1000‧‧‧方法
1002‧‧‧步驟
1004‧‧‧步驟
1006‧‧‧步驟
1008‧‧‧步驟
1100‧‧‧方法
1102‧‧‧步驟
1104‧‧‧步驟
1106‧‧‧步驟
1108‧‧‧步驟
1110‧‧‧步驟
1200‧‧‧曲線圖
1201‧‧‧縱軸
1202‧‧‧導帶
1203‧‧‧橫軸
1204‧‧‧價帶
1206‧‧‧拐點
1208‧‧‧直接的源極至汲極穿隧
1300‧‧‧曲線圖
1301‧‧‧縱軸
1302‧‧‧導帶
1303‧‧‧橫軸
1304‧‧‧價帶
1306‧‧‧拐點
1308‧‧‧凹陷
1310‧‧‧DRBTBT
1312‧‧‧能帶間穿隧
1400‧‧‧曲線圖
1402‧‧‧縱軸
1404‧‧‧橫軸
1406‧‧‧第一條線
1408‧‧‧第二條線
1410‧‧‧第三條線
1412‧‧‧區域
1500‧‧‧曲線圖
1502‧‧‧縱軸
1504‧‧‧橫軸
1506‧‧‧第一條線
1508‧‧‧第二條線
1510‧‧‧區域
1600‧‧‧曲線圖
1602‧‧‧縱軸
1604‧‧‧橫軸
1606‧‧‧第一條線
1608‧‧‧第二條線
1610‧‧‧第三條線
1612‧‧‧區域
當結合附圖閱讀以下詳細描述時，本揭示案的各態樣將最易於理解。應注意的是，根據行業標準操作規程，各種特徵結構可能並非按比例繪製。事實上，為了論述之清晰性，可以任意地增大或減小各種特徵結構之尺寸。
第1圖為根據本文所描述原理的一個實例圖示具有穿隧阻障層的例示性電晶體裝置的圖式。
第2A圖為根據本文所描述原理的一個實例，圖示具有穿隧阻障層的電晶體裝置中的例示性斷態能隙的曲線圖。
第2B圖為根據本文所描述原理的一個實例，圖示具有穿隧阻障層的電晶體裝置中的例示性通態能隙的曲線圖。
第3A圖為根據本文所描述原理的一個實例，圖示具有穿隧阻障層的電晶體裝置中的例示性斷態能隙的曲線圖。
第3B圖為根據本文所描述原理的一個實例，圖示具有穿隧阻障層的電晶體裝置中的例示性通態能隙的曲線圖。
第4A圖及第4B圖為根據本文所描述原理的一個實例，圖示具有穿隧阻障層的例示性鰭結構電晶體裝置的圖式。
第5圖為根據本文所描述原理的一個實例，圖示具有穿隧阻障層的例示性垂直電晶體結構的圖式。
第6A圖為根據本文所描述原理的一個實例，圖示具有兩個穿隧阻障層的例示性電晶體裝置的圖式。
第6B圖為根據本文所描述原理的一個實例，圖示具有兩個穿隧阻障層的電晶體裝置中的例示性斷態能隙的曲線圖。
第7圖為根據本文所描述原理的一個實例，圖示在通道頂部上具有穿隧阻障層的例示性電晶體裝置的圖式。
第8圖為根據本文所描述原理的一個實例，圖示用於形成具有穿隧阻障層的電晶體裝置的例示性方法的流程圖。
第9圖為根據本文所描述原理的一個實例，圖示用於藉由替換通道之部分來形成穿隧阻障層的例示性方法的流程圖。
第10圖為根據本文所描述原理的一個實例，圖示用於形成鄰近於閘極堆疊的穿隧阻障層的例示性方法的流程圖。
第11圖為根據本文所描述原理的一個實例，圖示用於形成具有穿隧阻障層的垂直電晶體結構的例示性方法的流程圖。
第12圖為根據本文所描述原理的一個實例，圖示具有穿隧阻障層的電晶體中的例示性斷態能隙的圖式，此穿隧阻障層適合於用於限制直接的源極至汲極穿隧。
第13圖為根據本文所描述原理的一個實例，圖示具有穿隧阻障層的電晶體中的例示性斷態能隙的圖式，此穿隧阻障層適合於用於限制雙共振能帶間穿隧及能帶間穿隧兩者。
第14圖為根據本文所描述原理的一個實例，圖示比較不具有穿隧阻障層的設備與具有穿隧阻障層的設備的模擬結果的曲線圖。
第15圖為根據本文所描述原理的一個實例，比較不具有穿隧阻障層的設備與具有適合於減少共振穿隧的穿隧阻障層的設備的模擬結果的曲線圖。
第16圖為根據本文所描述原理的一個實例，圖示比較不具有穿隧阻障層的設備與具有一個穿隧阻障層的設備及具有兩個穿隧阻障層的設備的模擬結果的曲線圖。
以下揭示內容提供用於實施所提供標的之不同特徵的許多不同的實施例或實例。部件及配置之特定實例描述如下，以簡化本案揭示內容。此等實例當然僅為實例並且並不意欲作為限制。例如，以下描述中在第二特徵結構上方或上面形成第一特徵結構可包括其中此等第一和第二特徵結構是以直接接觸形成的實施例，並且亦可包括其中可在此等第一和第二特徵結構之間形成額外的特徵結構以使得此 等第一和第二特徵結構可不直接接觸的實施例。此外，本揭示案可在各個實例中重複參考數字及/或字母。此重複是出於簡潔明瞭之目的並且其本身並非指示所論述的各個實施例及/或配置之間的關係。
此外，空間相對術語，諸如「在...下面」、「在……下方」、「在……下部」、「在……上方」、「在……上面」等等，可在本文中出於便於描述的目的用於描述如附圖所示的一個元件或特徵結構與另一元件或特徵結構的關係。此等空間相對術語意欲涵蓋使用或操作中的設備除了在附圖中描述的取向以外的不同取向。裝置可以其他方式取向(旋轉90度或者為其他取向)，並且本文使用的空間相對描述詞可據此類似地解釋。
如上所述，期望減少處於斷態的電晶體裝置的漏電流量。漏電流可由各種因素引起，包括能帶間穿隧、共振穿隧，以及直接的源極至汲極穿隧。根據本文所描述的原理，穿隧阻障層位於通道與源極與汲極區域之間。穿隧阻障層可具有抑制漏電流，同時對通態電流具有最小影響的各種特性。在一個實例中，穿隧阻障層表現出比通道更低的價帶，由此增大了穿隧阻障層內價帶與導帶之間的能隙。穿隧阻障層之能隙可藉由具有不同材料而變得與通道之能隙不同。在一些情況中，穿隧阻障層亦可被摻雜，且不同於通道及源極或汲極。
第1圖為圖示具有穿隧阻障層112的例示性電晶體裝置100的圖式。根據本實例，電晶體裝置100形成於 基板102中。此電晶體裝置100包括閘極106、通道104、第一源極/汲極區域108、第二源極/汲極區域110，以及穿隧阻障層112。
基板102可為半導體基板，諸如矽基板。在一些情況中，基板可基於其上所形成的電晶體的類型而經摻雜。例如，對於N型電晶體，基板102可摻雜有P型摻雜劑。對於P型電晶體，基板102可摻雜有N型摻雜劑。
第一源極/汲極區域108及第二源極/汲極區域110可為高度摻雜的區域。在N型電晶體的情況下，第一源極/汲極區域108及第二源極/汲極區域110可摻雜有N型摻雜劑。在P型電晶體的情況下，第一源極/汲極區域108及第二源極/汲極區域110可摻雜有P型摻雜劑。第一源極/汲極區域108及第二源極/汲極區域110兩者可連接至導電觸點(未圖示)。經由此類觸點，電流可穿過第一源極/汲極區域108與第二源極/汲極區域110之間的電晶體。
閘極106可由導電材料構成，諸如金屬或聚矽。閘極106可包括閘極堆疊，此閘極堆疊包括多層各種材料。例如，閘極堆疊可包括高k介電層及許多金屬層。閘極106亦可連接至觸點。經由閘極106的觸點施加至閘極106的電壓位準可決定電晶體裝置100是處於斷態還是通態。
通道104可包含半導體材料，諸如矽。在一些情況中，通道104可包含高遷移率的半導體材料。高遷移率材料是具有比矽更高的遷移率的材料。高遷移率材料包括矽鍺(SiGe)、砷化銦(InAs)，或者銻化銦(InSb)。因為此類 高遷移率的半導體材料在導帶與價帶之間具有較小的能隙，所以儘管此類材料可提供更好的通態效能，但是此類材料可表現出更多的漏電流。
在本實例中，穿隧阻障層112位於通道與第二源極/汲極區域110之間。穿隧阻障層112可具有抑制斷態漏電流的特性。在一個實例中，穿隧阻障層112的導帶及價帶可具有與通道之導帶及價帶不同的能階。在一些實例中，穿隧阻障層可具有比通道更大的能隙。在一個實例中，如下文將進一步詳細描述的，穿隧阻障層112可具有比通道更低的價帶。在一個實例中，如下文將進一步詳細描述的，穿隧阻障層112可具有比通道更高的導帶。在一些實例中，穿隧阻障層112之較大能隙可能是由於形成穿隧阻障層112的材料之類型。例如，穿隧阻障層可由矽鍺構成，而通道104可由矽構成。在一個實例中，穿隧阻障層112可由砷銻化銦(InAsSb)構成，而通道104可由銻化銦(InSb)構成。在一個實例中，穿隧阻障層112可由砷化銦鎵(InGaAs)構成，而通道104可由砷化銦(InAs)構成。可考慮使穿隧阻障層112具有比通道更大能隙的材料的其他組合。
在本實例中，穿隧阻障層112位於閘極106下方，以使得穿隧阻障層112之邊緣與閘極106之邊緣實質上對準。然而，在一些實例中，穿隧阻障層112可延伸超出閘極106。在一些實例中，閘極106可延伸超出穿隧阻障層112。
可以其他方式調整穿隧阻障層112，以進一步相對於通道104之導帶及價帶影響導帶及價帶。在一些實例中，穿隧阻障層112可具有比通道之有效質量更高的有效質量。此可經由各種機制實現。例如，恰當的應變效應(經由不同半導體材料之磊晶生長)可改變此有效質量。在一些實例中，用於穿隧阻障層的材料可具有比用於通道的材料更高的有效質量。有效質量的改變可與導帶及價帶能階的改變組合使用。在一些實例中，穿隧阻障層112可具有與通道104之形狀不同的形狀。例如，穿隧阻障層112可大於或小於通道104之橫向尺寸。
在一些實例中，可調整穿隧阻障層112之厚度以影響相對於通道104之導帶及價帶的穿隧阻障層112之導帶及價帶。例如，穿隧阻障層112之厚度可被設定為最小化漏電流，同時亦最小化對通態電流的影響的長度。在一個實例中，穿隧阻障層可具有在約2至7nm範圍內的厚度。亦可考慮其他大小的穿隧阻障層112。
在其他實例中，穿隧阻障層112可由與通道相同的半導體材料構成，但是施加有重摻雜以使穿隧阻障層112之能隙偏移。在N型電晶體的情況下，穿隧阻障層112可用N型摻雜劑高度摻雜。例如，穿隧阻障層112可具有大於1019cm3的摻雜濃度，而通道104可具有小於1017cm3的摻雜濃度。穿隧阻障層112之摻雜濃度亦可高於相鄰源極/汲極區域110之摻雜濃度。藉由以更高的摻雜濃度摻雜穿隧 阻障層112，可使穿隧阻障層112之價帶移動至相對於通道104之價帶的能階更低的能階。
在P型電晶體的情況下，穿隧阻障層112可用P型摻雜劑高度摻雜。例如，穿隧阻障層112可具有大於5×1018cm3的摻雜濃度，而通道104可具有小於1017cm3的摻雜濃度。在一些實例中，穿隧阻障層112可以在約5×1018cm3至1021cm3範圍內的摻雜濃度摻雜。穿隧阻障層112之摻雜濃度亦可高於相鄰源極/汲極區域110之摻雜濃度。藉由以更高的摻雜濃度摻雜穿隧阻障層112，可使穿隧阻障層112之導帶移動至相對於通道104之導帶的能階更高的能階。
第2A圖為圖示具有穿隧阻障層的NMOS電晶體中的例示性斷態能隙的曲線圖。根據本實例，曲線圖200圖示電晶體裝置(例如，100，第1圖)之導帶202及價帶204。導帶202在電子空位態之最小範圍內。價帶在電子通常所存在的電子能之最大範圍內。曲線圖200之橫軸203表示在第一源極/汲極區域108、通道104、穿隧阻障層112，以及第二源極/汲極區域110之位置。曲線圖200之縱軸201表示能階。
在本實例中，穿隧阻障層112使得對應於穿隧阻障層112之區域內的價帶204下降。換言之，穿隧阻障層致使相較於沒有穿隧阻障層112的情況下價帶204之能階，價帶204之能階凹陷206。在一些實例中，此凹陷206可使價帶204之能階降低約0.1-0.3電子伏之範圍。例如，此凹 陷206可使價帶204之能階降低約0.2電子伏。代表價帶204的實線指示若不存在穿隧阻障層112時的價帶204之能階。圖示凹陷206的虛線表示作為穿隧阻障層112存在之結果的價帶204之能階。價帶204之凹陷206增大了對應於穿隧阻障層112的區域內價帶204與導帶202之間的能隙。此增大的能隙致使從價帶204傳送至導帶202的任意漏電流210減少。此類洩漏通常被稱為能帶間穿隧。
第2B圖為圖示具有穿隧阻障層112的電晶體裝置中的例示性通態能隙的曲線圖220。施加電壓至閘極(例如，106，第1圖)降低了通道104內之導帶202與價帶204兩者的能階。此允許電子更輕易地經由通道104從第一源極/汲極區域108傳送至第二源極/汲極區域110，由此產生電流穿過電晶體裝置。在本實例中，當穿隧阻障層112存在時，導帶202保持實質上相同。因此，通態電流可在正常導帶中流過通道。然而，對應於穿隧阻障層112的區域中的價帶204仍然凹陷206。因為對於NMOS電晶體，電流在導帶中流動，所以價帶204改變最小地影響通態電流。但是，斷態能帶間穿隧電流實質上被減少。
第3A圖為圖示具有穿隧阻障層的NMOS電晶體裝置中的例示性斷態能隙的曲線圖300。根據本實例，曲線圖300圖示電晶體裝置(例如，100，第1圖)之導帶302及價帶304。曲線圖300之橫軸203表示在第一源極/汲極區域108、通道104、穿隧阻障層112，以及第二源極/汲極區域110之位置。曲線圖300之縱軸201表示能階。
在本實例中，穿隧阻障層112導致對應於穿隧阻障層112的區域之導帶302的拐點310。換言之，由於穿隧阻障層112之特性，導帶302具有升高的能階。在一些實例中，此拐點310可使導帶302之能階上升約0.1-0.3電子伏之範圍。例如，此拐點310可使導帶302之能階上升約0.2電子伏。表示導帶302的實線指示若不存在穿隧阻障層112時的導帶302之能階。圖示拐點310的虛線表示作為穿隧阻障層112存在之結果的導帶302之能階。導帶302之拐點310增大了對應於穿隧阻障層112的區域內價帶304與導帶302之間的帶價。此增大的能隙致使從價帶304傳送至導帶302的任意漏電流308減少。此類洩漏通常被稱為能帶間穿隧。
第3B圖為圖示具有穿隧阻障層的電晶體裝置中的例示性通態能隙的曲線圖320。施加電壓至閘極(例如，106，第1圖)降低了通道104內之導帶302與價帶304兩者的能階。此允許電子更輕易地經由通道104從第一源極/汲極區域108傳送至第二源極/汲極區域110，由此產生電流穿過電晶體裝置。在本實例中，當穿隧阻障層112存在時，儘管導帶202仍然包括拐點310，但是拐點310的大小可對通態電流具有可忽略的影響。換言之，拐點310可實質上降低能帶間穿隧，同時對通態電流具有最小影響。在一些實例中，穿隧阻障層相對於閘極邊緣之位置亦可幫助限制能帶間穿隧及/或最小化對通態電流的影響。特別地，如第1圖所示，閘極106完全覆蓋穿隧阻障層112。
第4A圖及第4B圖圖示具有穿隧阻障層416的例示性鰭結構電晶體裝置400的圖式。第4A圖是垂直於鰭結構402的剖視圖。可使用各種製造製程形成鰭結構。鰭結構402為從基板404伸長出的隆起。兩圖之鰭結構是由半導體材料構成的，並且如下文將進一步詳細解釋的，可經摻雜以形成源極與汲極區域。閘極層406形成於鰭結構402上方。通常，閘極層406垂直於鰭結構402延伸。另外，閘極層406圍繞鰭結構402，以使得閘極層406位於鰭結構402之三個不同的側面中。
第4B圖為平行於鰭結構402的剖視圖。第4B圖圖示第一源極/汲極區域412及第二源極/汲極區域414。源極/汲極區域412、414可以各種方式形成。在一個實例中，源極/汲極區域412、414是藉由摻雜鰭結構的合適區域中的兩處來形成的。在一個實例中，源極/汲極區域412、414是藉由將溝槽蝕刻成鰭結構並磊晶生長此源極/汲極區域412、414形成的。鰭結構電晶體裝置400還包括穿隧阻障層416。穿隧阻障層416表現出會影響穿隧阻障層415內相對於通道之導帶及價帶之能階的導帶及價帶之能階的特性。
第5圖為圖示具有穿隧阻障層的例示性垂直電晶體結構的圖式。根據本實例，垂直電晶體結構500包括伸長的半導體結構510，諸如奈米線。在此伸長的半導體結構510中形成有第一源極/汲極區域502、通道區域512，以及第二源極/汲極區域504。另外，穿隧阻障層506形成於伸長的半導體結構510中。類似於上述穿隧阻障層，穿隧阻障層 506表現出影響電晶體裝置之能帶的特性。特別地，導帶及價帶的能階不同於通道之彼等。在一些實例中，穿隧阻障層506中的能隙大於通道區域512之能隙。此有助於抑制斷態漏電流。
垂直電晶體結構500亦包括閘極508。在一些實例中，閘極可形成於伸長的半導體結構510的單側上。在一些實例中，閘極508可位於伸長的半導體結構510的不只一側上。在一些實例中，閘極508可完全圍繞伸長的半導體結構510。閘極508被定位為使得其覆蓋穿隧阻障層506。然而，在一些實例中，穿隧阻障層506可延伸略超出閘極508。在一些實例中，閘極可延伸略超出穿隧阻障層506。
第6A圖為圖示具有兩個穿隧阻障層602、112的例示性電晶體裝置600的圖式。根據本實例，第二穿隧阻障層602位於通道104與第一源極/汲極區域108之間。在一些實例中，第二穿隧阻障層602可具有與第一穿隧阻障層112之彼等特性類似的特性。例如，第二穿隧阻障層602可影響電晶體裝置600之能隙。特別地，穿隧阻障層602具有與通道104之彼等導帶及價帶能階不同的導帶及價帶能階。穿隧阻障層602位於閘極106下方，以使得穿隧阻障層602之邊緣與閘極106之邊緣實質上對準。然而，在一些實例中，穿隧阻障層602可延伸超出閘極106。在一些實例中，閘極106可延伸超出穿隧阻障層602。
第6B圖為圖示具有兩個穿隧阻障層的NMOS電晶體裝置中的例示性斷態能隙的曲線圖620。根據本實 例，曲線圖620圖示電晶體裝置(例如，600，第6A圖)之導帶622及價帶624。曲線圖620之橫軸623表示第一源極/汲極區域608，通道104，穿隧阻障層602、112，以及第二源極/汲極區域110之位置。曲線圖600之縱軸621表示能階。
第一穿隧阻障層602藉由產生拐點626影響導帶622並且藉由產生凹陷630影響價帶624。類似地，第二穿隧阻障層112藉由產生拐點628影響導帶622並且藉由產生凹陷632影響價帶624。拐點626、628幫助降低直接的源極至汲極穿隧634，同時對在導帶622內流動的通態電流具有最小影響。當NMOS電晶體中的通態電流在導帶中流動時，凹陷630、632幫助降低能帶間穿隧636，同時對通態電流具有最小影響。在一些實例中，穿隧阻障層602、112可使得導帶622中僅存在拐點626、628或者價帶624中僅存在凹陷630、632。
第7圖為圖示在通道104的頂部上具有穿隧阻障層702的例示性電晶體裝置700的圖式。在本實例中，穿隧阻障層702形成於通道104上，以使得穿隧阻障層702之底部實質上與閘極106之底部共平面。在本實例中，穿隧阻障層702具有與閘極106之高度類似的高度。然而，在一些實例中，穿隧阻障層702可具有與閘極106不同的高度。在本實例中，第二源極/汲極區域704形成在穿隧阻障層702的頂部上。因此，代替第二源極/汲極區域704與通道104實質上共平面，第二源極/汲極區域704形成在穿隧阻障層704的 頂部上，如圖所示。亦可設想穿隧阻障層位於通道與源極/汲極區域之間的其他結構。
第8圖為圖示用於形成具有穿隧阻障層的電晶體裝置的例示性方法800的流程圖。根據本實例，此方法800包括用於在基板中形成通道的步驟802。此通道可以各種方式形成。例如，在平面電晶體裝置的情況下，通道可藉由用合適類型的摻雜劑摻雜基板之區域形成。摻雜劑之合適類型取決於晶體管之類型。特別地，對於N型電晶體，通道摻雜有P型摻雜劑。對於P型電晶體，通道摻雜有N型摻雜劑。在finFET(鰭式場效電晶體)的情況下，通道形成為鰭結構。在奈米線電晶體的情況下，通道形成為奈米線結構的部分。
此方法800還包括用於在通道之第一側上形成至少一個源極/汲極區域的步驟804。此源極/汲極區域可以各種方式形成。例如，源極/汲極區域可藉由用合適類型的摻雜劑摻雜基板形成。對於N型電晶體，源極/汲極區域摻雜有N型摻雜劑。對於P型電晶體，源極/汲極區域摻雜有P型摻雜劑。在一些實例中，源極/汲極區域可使用磊晶製程形成。例如，可使用移除製程如蝕刻製程移除將形成源極/汲極區域的區域。源極/汲極區域可隨後在藉由移除製程形成的溝槽中磊晶生長。在一些實例中，源極/汲極區域可原位摻雜。
此方法800還包括形成設置在通道與源極/汲極區域之間的穿隧阻障層的步驟806。穿隧阻障層適用於抑制處於斷態時電晶體裝置的能帶間穿隧。在一個實例中，穿隧 阻障層內的導帶及價帶之能階不同於通道之能階。在一些實例中，穿隧阻障層具有比通道之能隙更大的能隙。較大能隙可為用於形成穿隧阻障層的材料相較於用於形成通道的材料之結果。例如，穿隧阻障層可由InGaAs構成，而通道可由InAs構成。此外，穿隧阻障層可以比相鄰源極/汲極區域之摻雜濃度更高的摻雜濃度摻雜。較大能隙亦可幫助抑制其他形式的漏電流，諸如共振穿隧及直接的源極至汲極穿隧。
第9圖為圖示藉由替換通道之部分形成穿隧阻障層的例示性方法900的流程圖。根據本實例，方法900包括用於在通道相對兩側上形成具有多個源極/汲極區域的通道的步驟902。此通道可以如上所述的各種方式形成。
此方法900亦包括用於蝕刻一部分的通道以形成溝槽的步驟904。形成溝槽鄰近於這些源極/汲極區域之一。溝槽可使用移除製程如蝕刻製程形成。例如，光微影技術可用於圖案化光阻劑並使下層基板曝露於移除製程。
此方法900亦包括用於在溝槽中形成穿隧阻障層的步驟906。穿隧阻障層適合於用於當電晶體裝置處於斷態時抑制能帶間穿隧。在一個實例中，穿隧阻障層內的導帶及價帶能階不同於通道之導帶及價帶能階。在一些實例中，穿隧阻障層具有比通道之能隙更大的能隙。較大能隙可為用於形成穿隧阻障層的材料相較於用於形成通道的材料之結果。例如，穿隧阻障層可由InGaAs構成，而通道可由InAs構成。此外，穿隧阻障層可以比相鄰源極/汲極區域之摻雜 濃度更高的摻雜濃度摻雜。較大能隙亦可幫助抑制其他形式的漏電流，諸如共振穿隧及直接的源極至汲極穿隧。
此方法900亦包括用於在通道上方形成閘極堆疊的步驟908。閘極堆疊可包括包含高k介電材料的許多層及用於形成金屬閘極的許多金屬層。閘極堆疊亦可覆蓋穿隧阻障層。
第10圖為用於形成鄰近於閘極堆疊的穿隧阻障層的例示性方法1000的流程圖。根據本實例，此方法1000包括用於形成通道的步驟1002。此通道可以如上所述的各種方式形成。
此方法1000亦包括用於在通道末端上形成穿隧阻障層的步驟1004。穿隧阻障層可以各種方式形成。在一個實例中，穿隧阻障層是經由磊晶製程形成的。磊晶製程涉及在結晶基板上生長晶體材料。在此情況下，結晶基板可為通道，而晶體材料可為穿隧阻障層材料。在一個實例中，通道可由InAs構成，而穿隧阻障層可由InGaAs構成。亦可設想用於形成穿隧阻障層的其他方法。此外，穿隧阻障層適用於當電晶體裝置處於斷態時抑制能帶間穿隧。特別地，穿隧阻障層具有比通道之能隙更大的能隙。較大能隙可為用於形成穿隧阻障層的材料相較於用於形成通道的材料之結果。例如，穿隧阻障層可由InGaAs構成，而通道可由InAs構成。此外，穿隧阻障層可以比相鄰源極/汲極區域之摻雜濃度更高的摻雜濃度摻雜。較大能隙亦可幫助抑制其他形式的漏電流，諸如共振穿隧及直接的源極至汲極穿隧。
此方法1000亦包括用於在穿隧阻障層上形成源極/汲極區域的步驟1006。在一些實例中，源極/汲極區域亦可使用磊晶生長製程形成。源極/汲極區域可具有與穿隧阻障層不同的材料。源極/汲極區域是根據電晶體裝置之類型摻雜的。
此方法1000亦包括用於在通道上方形成閘極堆疊的步驟1008。閘極堆疊可包括包含高k介電材料的許多層及用於形成金屬閘極的許多金屬層。閘極堆疊可被形成為鄰近於穿隧阻障層，以使得閘極堆疊之底部與穿隧阻障層之底部實質上共平面。
第11圖為圖示用於形成具有穿隧阻障層的垂直電晶體結構的例示性方法1100的流程圖。根據本實例，此方法1100包括用於形成垂直電晶體結構之第一源極/汲極區域的步驟1102。此源極/汲極區域可使用磊晶生長製程形成。
此方法1100亦包括在第一源極/汲極區域上形成通道的步驟1104。在一些實例中，通道可具有比第一源極/汲極區域之高度更大的高度。用於通道的摻雜劑之類型取決於電晶體之類型。例如，N型電晶體具有摻雜有P型摻雜劑的通道，而P型電晶體具有摻雜有N型摻雜劑的通道。
此方法1100亦包括用於在通道上形成穿隧阻障層的步驟1106。穿隧阻障層亦可使用磊晶生長製程形成。穿隧阻障層適用於當電晶體裝置處於斷態時抑制能帶間穿隧。在一個實例中，穿隧阻障層內的導帶及價帶能階不同 於通道之導帶及價帶能階。在一些實例中，穿隧阻障層具有比通道之能隙更大的能隙。較大能隙可為用於形成穿隧阻障層的材料相較於用於形成通道的材料之結果。例如，穿隧阻障層可由InGaAs構成，而通道可由InAs構成。此外，穿隧阻障層可以比相鄰源極/汲極區域之摻雜濃度更高的摻雜濃度摻雜。較大能隙亦可幫助抑制其他形式的漏電流，諸如共振穿隧及直接的源極至汲極穿隧。
此方法1100亦包括用於在穿隧阻障層上形成第二源極/汲極區域的步驟1108。第二源極/汲極區域可具有與第一源極/汲極區域類似的特性。第二源極/汲極區域亦可使用磊晶製程形成。
此方法1100亦包括用於形成鄰近於通道的閘極的步驟1110。此閘極可以各種方式形成。在一些情況中，閘極可完全圍繞垂直電晶體結構。閘極可形成為使得閘極鄰近於通道及穿隧阻障層，如第5圖所示。
第12圖為圖示具有適合於用於限制直接的源極至汲極穿隧的穿隧阻障層的NMOS電晶體中的例示性斷態能隙的曲線圖1200。根據本實例，曲線圖1200圖示電晶體裝置(例如，100，第1圖)之導帶1202及價帶1204。曲線圖1200之橫軸1203表示如第1圖所示的第一源極/汲極區域108、通道104、穿隧阻障層112以及第二源極/汲極區域110的位置。曲線圖1200之縱軸1201表示能階。在本實例中，穿隧阻障層藉由產生拐點1206影響導帶1202。拐點 1206幫助減少直接的源極至汲極穿隧1208，同時對在導帶1202內流動的通態電流具有最小影響。
第13圖為圖示具有適合於限制雙共振能帶間穿隧(Double resonant band-to-band-tunneling,DRBTBT)及能帶間穿隧兩者的穿隧阻障層的電晶體中的例示性斷態能隙的曲線圖1300。如第13圖中的箭頭1310所示，當閘極電壓為使得通道中的價帶與源極中的導帶在能量方面對準時，賦能DRBTBT，從而產生用於使電子從源極穿隧至通道中的價帶並且隨後至汲極中的導帶的洩漏路徑。根據本實例，曲線圖1300圖示電晶體裝置(例如，100，第1圖)之導帶1302及價帶1304。曲線圖1300之橫軸1303表示如第1圖所示的第一源極/汲極區域108、通道104、穿隧阻障層112以及第二源極/汲極區域110的位置。曲線圖1300之縱軸1301表示能階。在本實例中，穿隧阻障層藉由產生拐點1306影響導帶1302。另外，穿隧阻障層藉由產生凹陷1308影響價帶1304。拐點1306幫助減少DRBTBT 1310，同時對在導帶1302內流動的通態電流具有最小影響。凹陷1308幫助減少能帶間穿隧1312，同時對在導帶1302內流動的通態電流具有最小影響。拐點1306及凹陷1308兩者可組合使用來限制斷態漏電流。
上文在第2A圖、第2B圖、第3A圖、第3B圖、第6B圖、第12圖及第13圖中描述的實例係關於NMOS電晶體。類似的原理可適用於PMOS電晶體。在PMOS電晶體中，電流是由於移動穿過價帶的電洞之運動引起的。因此， 導帶中的拐點可對在價帶中流動的電流具有最小影響。另外，價帶中的凹陷可被設計成對通態電流幾乎沒有影響，同時限制斷態漏電流。
第14圖為圖示使用原子強力結合量子輸運模擬(Atomistic tight binding quantum transport simulation)比較不具有穿隧阻障層的設備與具有穿隧阻障層的設備的模擬結果的曲線圖1400。在本實例中，縱軸1402表示電流，而橫軸1404表示電壓。第一條線1406表示不具有穿隧阻障層的設備的IV曲線，通道包含InAs，摻雜濃度Nd為2×1019，Vd為0.75。第二條線1408表示具有穿隧阻障層的設備的IV曲線，此穿隧阻障層包含InGaAs，其中銦之原子百分率為70%。第三條線1410表示具有穿隧阻障層的設備的IV曲線，此穿隧阻障層由InGaAs構成，其中銦之原子百分率為53%，並且此阻障層中使用1020cm-3之高度N型摻雜以產生價帶(VB)阻障層(凹陷)。1408及1410兩者皆具有混合導帶/價帶阻障層(類似於第13圖之能帶結構)的特性。1410更接近於VB阻障層情況(第2A圖及第2B圖)，而1408情況更接近於導帶(CB)阻障層情況(第3A圖及第3B圖)。如圖可看出，由線1408及1410表示的設備在區域1412中具有實質上降低的電流位準。此為經由使用穿隧阻障層抑制能帶間穿隧電流之結果。對於1408情況，直接的源極至汲極穿隧亦顯著地減少。
第15圖為圖示比較不具有穿隧阻障層的設備與具有適合於減少雙共振能帶間穿隧電流的穿隧阻障層的 設備的模擬結果的曲線圖1500。在本實例中，縱軸1502表示電流，而橫軸1504表示電壓。第一條線1506表示不具有穿隧阻障層的設備的IV曲線，通道包含InAs，摻雜濃度Nd為2×1019，Vd為0.5。第二條線1508具有適合於減少共振穿隧(亦即，雙共振能帶間穿隧電流)的穿隧阻障層的設備之IV曲線，此穿隧阻障層包含InGaAs，其中銦之原子百分率為53%，並且此阻障層中使用1020cm-3之高度N型摻雜。如圖可看出，由線1508表示的設備在區域1510中具有實質上降低的電流位準。此為由於使用上述原理導致共振穿隧被抑制的結果。
第16圖為根據本文所描述的原理的一個實例，圖示比較不具有穿隧阻障層的設備與具有穿隧阻障層的設備的模擬結果的曲線圖1600。在本實例中，縱軸1602表示電流，而橫軸1604表示電壓。第一條線1606表示不具有穿隧阻障層的設備的IV曲線，通道包含InAs，摻雜濃度Nd為2×1019，Vd為0.75。第二條線1608表示具有單一穿隧阻障層的設備的IV曲線，此穿隧阻障層包含InGaAs，其中銦之原子百分率為53%，並且此阻障層中使用1020cm-3之高度N型摻雜。第三條線1610表示如第6A圖所示具有兩個穿隧阻障層的設備的IV曲線，此穿隧阻障層包含InGaAs，其中銦之原子百分率為53%，並且在源極和汲極旁的此二阻障層中使用1020cm-3之高度N型摻雜。如圖可看出，線1608及1610表示的設備在區域1612中具有降低的電流位準。此為使用適合於抑制漏電流的穿隧阻障層之結果。
使用本文所描述的原理可提供各種優點。特別地，高遷移率材料可用於電晶體裝置的通道，同時亦具有相對較低的斷態電流。此對於採用各種功率設定的電路為尤其有益的。特別地，行業標準指定了大功率設備、低操作功率設備及低待機功率設備的最小漏電流。但是，有時利用不同功率設定的不同電路可能整合到相同的晶片或者相同的晶圓上。通常，只有具有較高最小漏電流需求的大功率設備可利用高遷移率材料。但是，藉由使用本文所描述的技術抑制漏電流，高遷移率材料可用於具有其他功率設定(諸如低操作功率及低待機功率)的電路。因此，製造製程可針對晶圓上的每一晶體管使用相同類型的材料。此提高了製造此類電路之成本效率。
根據一個實例，電晶體裝置包括通道，位於通道之第一側上的第一源極/汲極區域，位於通道之與通道第一側相對的第二側上的第二源極/汲極區域，以及設置在通道與第一源極/汲極區域之間的穿隧阻障層，此穿隧阻障層適合於當電晶體裝置處於斷態時抑制能帶間穿隧。
根據一個實例，半導體裝置包括具有第一能隙的通道，位置鄰近於通道的閘極，位於通道之第一側上的第一源極/汲極區域，位於通道之與通道第一側相對的第二側上的第二源極/汲極區域，以及設置在通道與第一源極/汲極區域之間的穿隧阻障層，此穿隧阻障層具有大於第一能隙的第二能隙。換句話說，穿隧阻障層具有導帶或價帶之能階，此價帶低於通道之價帶，此導帶高於通道之導帶。
根據一個實例，一種形成電晶體裝置的方法包括：形成用於電晶體裝置的通道；形成位於通道之第一側上的第一源極/汲極區域；形成位於通道之與通道第一側相對的第二側上的第二源極/汲極區域；以及形成在通道與第一源極/汲極區域之間的穿隧阻障層，此穿隧阻障層適合於當電晶體裝置處於斷態時抑制能帶間穿隧。
先前概述了若干實施例的特徵，以便本領域熟習此項技藝者可更好地理解本揭示案的各態樣。本領域熟習此項技藝者應當瞭解到他們可容易地使用本揭示案作為基礎來設計或者修改用於實行相同目的及/或實現本文引入的實施例的相同優勢的其他製程及結構。本領域熟習此項技藝者亦應當瞭解到，此類等效構造不脫離本揭示案的精神及範疇，以及在不脫離本揭示案的精神及範疇的情況下，其可對本文進行各種改變、取代及變更。
100‧‧‧電晶體裝置
102‧‧‧基板
104‧‧‧通道
106‧‧‧閘極
108‧‧‧第一源極/汲極區域
110‧‧‧第二源極/汲極區域
112‧‧‧穿隧阻障層

Claims (1)

  1. 一種電晶體裝置，包括：一通道；一第一源極/汲極區域，該第一源極/汲極區域位於該通道之一第一側上；一第二源極/汲極區域，該第二源極/汲極區域位於該通道之與該通道的該第一側相對的一第二側上；以及一穿隧阻障層，該穿隧阻障層設置在該通道與該第一源極/汲極區域之間，該穿隧阻障層適合於當該電晶體裝置處於一斷態時抑制能帶間穿隧。
TW105138471A 2015-12-29 2016-11-23 電晶體裝置 TW201735354A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/982,501 US11264452B2 (en) 2015-12-29 2015-12-29 Hetero-tunnel field-effect transistor (TFET) having a tunnel barrier formed directly above channel region, directly below first source/drain region and adjacent gate electrode

Publications (1)

Publication Number Publication Date
TW201735354A true TW201735354A (zh) 2017-10-01

Family

ID=59087226

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105138471A TW201735354A (zh) 2015-12-29 2016-11-23 電晶體裝置

Country Status (3)

Country Link
US (1) US11264452B2 (zh)
CN (1) CN106935651A (zh)
TW (1) TW201735354A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807522B (zh) * 2018-06-07 2021-04-27 中国科学院微电子研究所 一种n型隧穿场效应晶体管及其制作方法
CN108807523B (zh) * 2018-06-07 2021-04-27 中国科学院微电子研究所 一种p型隧穿场效应晶体管及其制作方法
US11018226B2 (en) * 2018-08-14 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11245011B2 (en) * 2018-09-25 2022-02-08 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical tunnel field-effect transistor with U-shaped gate and band aligner
US11024729B2 (en) * 2018-09-27 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd Method for manufacturing semiconductor device
US11257908B2 (en) * 2018-10-26 2022-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with stacked semiconductor layers as channels
CN109786466A (zh) * 2019-01-24 2019-05-21 杭州电子科技大学 一种提高FinFET器件高频/高速性能的方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW495988B (en) * 2000-07-12 2002-07-21 Matsushita Electric Ind Co Ltd Nonvolatile semiconductor memory device and method for fabricating the same
JP2008204969A (ja) * 2007-02-16 2008-09-04 Sony Corp 半導体装置の製造方法
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8362575B2 (en) 2009-09-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the shape of source/drain regions in FinFETs
US8610240B2 (en) 2009-10-16 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with multi recessed shallow trench isolation
US8436422B2 (en) * 2010-03-08 2013-05-07 Sematech, Inc. Tunneling field-effect transistor with direct tunneling for enhanced tunneling current
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8796759B2 (en) 2010-07-15 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8367498B2 (en) 2010-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8890118B2 (en) * 2010-12-17 2014-11-18 Intel Corporation Tunnel field effect transistor
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8723236B2 (en) 2011-10-13 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8471329B2 (en) * 2011-11-16 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel FET and methods for forming the same
US8847293B2 (en) 2012-03-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8680576B2 (en) 2012-05-16 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device and method of forming the same
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
FR2993394B1 (fr) * 2012-07-11 2014-08-22 Commissariat Energie Atomique Transistor tunnel a fort courant par amplification bipolaire
US8809139B2 (en) 2012-11-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-last FinFET and methods of forming same
US8853025B2 (en) 2013-02-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/tri-gate channel doping for multiple threshold voltage tuning
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
KR102157825B1 (ko) * 2014-01-16 2020-09-18 삼성전자주식회사 터널링 전계 효과 트랜지스터
US9818744B2 (en) * 2014-09-04 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Leakage current suppression methods and related structures
EP3010044B1 (en) * 2014-10-13 2019-02-13 IMEC vzw Layered structure of a p-TFET

Also Published As

Publication number Publication date
US20170186839A1 (en) 2017-06-29
US11264452B2 (en) 2022-03-01
CN106935651A (zh) 2017-07-07

Similar Documents

Publication Publication Date Title
TW201735354A (zh) 電晶體裝置
US9461114B2 (en) Semiconductor devices with structures for suppression of parasitic bipolar effect in stacked nanosheet FETs and methods of fabricating the same
US10164099B2 (en) Device with diffusion blocking layer in source/drain region
Hu et al. Prospect of tunneling green transistor for 0.1 V CMOS
US8653504B2 (en) Complementary tunneling field effect transistor and method for forming the same
US9905421B2 (en) Improving channel strain and controlling lateral epitaxial growth of the source and drain in FinFET devices
TWI613830B (zh) 穿隧式場效電晶體及製造此種電晶體之方法
US9768311B2 (en) Semiconductor tunneling device
KR102138063B1 (ko) 도핑되지 않은 드레인 언더랩 랩-어라운드 영역들을 갖는 터널링 전계 효과 트랜지스터들(ｔｆｅｔ들)
US9620591B2 (en) Semiconductor structures and methods for multi-level work function and multi-valued channel doping of nanowire transistors to improve drive current
CN103515422A (zh) 具有高迁移率和应变沟道的FinFET
KR101772278B1 (ko) 누설 전류 억제 방법 및 그 관련 구조물들
Convertino et al. InGaAs-on-insulator FinFETs with reduced off-current and record performance
US9236463B2 (en) Compressive strained III-V complementary metal oxide semiconductor (CMOS) device
JP2018504775A (ja) トンネル電界効果トランジスタ及びその製造方法
CN107068734B (zh) 一种无结型场效应晶体管
EP3010044B1 (en) Layered structure of a p-TFET
US10283639B2 (en) Semiconductor structure and method for forming the same
Chattopadhyay et al. Device optimization and scaling properties of a gate-on-germanium source tunnel field-effect transistor
KR102183131B1 (ko) 에피텍셜 구조를 갖는 소스/드레인 영역이 축소된 전계효과 트랜지스터 및 이의 제조방법
Liu et al. Vertical heterojunction Ge0. 92Sn0. 08/Ge gate-all-around nanowire pMOSFETs with NiGeSn contact
Zhao et al. Source/drain asymmetry in InGaAs vertical nanowire MOSFETs
US9748379B2 (en) Double exponential mechanism controlled transistor
Morita et al. Performance limit of parallel electric field tunnel FET and improvement by modified gate and channel configurations
Yamamoto et al. Electrical properties of a low-temperature fabricated Ge-based top-gate MOSFET structure with epitaxial ferromagnetic Heusler-alloy Schottky-tunnel source and drain