CN101958322A

CN101958322A - 高性能cmos器件

Info

Publication number: CN101958322A
Application number: CN 201010273834
Authority: CN
Inventors: 王敬; 许军; 郭磊
Original assignee: Tsinghua University
Current assignee: Tsinghua University
Priority date: 2010-09-06
Filing date: 2010-09-06
Publication date: 2011-01-26
Anticipated expiration: 2030-09-06
Also published as: CN101958322B

Abstract

本发明提出一种高性能CMOS器件，包括：体Si衬底，所述体Si衬底包括NMOS区和PMOS区，所述NMOS器件结构包括形成于所述体Si衬底之上的第一栅堆叠结构，形成于所述第一栅堆叠结构两侧的第一源漏极，覆盖所述第一栅堆叠结构和所述第一源漏极的具有张应力的氮化物覆盖层。PMOS器件结构包括形成于衬底凹槽中的第一应变SiGe层，形成于第一应变SiGe层之上的Si帽层，形成于Si帽层之上的第二栅堆叠结构，和形成于第二栅堆叠结构两侧的第二源漏极。本发明实施例的PMOS器件结构采用Si-SiGe-Si结构，而NMOS器件结构采用应变Si结构，从而可以极大地改善器件的性能，提高CMOS器件的运算速度。

Description

高性能CMOS器件

技术领域

本发明涉及半导体制造及设计技术领域，特别涉及一种高性能CMOS器件。

背景技术

目前，随着场效应晶体管特征尺寸的不断缩小，其器件性能越来越高，工作速度也越来越快。但是由于目前的特征尺寸已接近了Si材料的极限，因此对于更小尺寸的器件，可以采用引入应力来克服此问题。例如目前提出了采用应变Si作为沟道层以改善NMOS器件的性能，但是由于应变Si作为沟道层不能满足PMOS器件的要求，会降低载流子迁移率。因此PMOS器件必须要考虑其他材料或结构。由于Ge材料具有良好的低场迁移率以及比Si材料更小的禁带宽度，并且Ge沟道器件的制作工艺可以和传统的Si晶体管工艺相兼容，因此PMOS器件可以采用Ge材料。但是Ge沟道材料的晶体管也面临着如Ge衬底与栅绝缘层介质间难以得到良好界面、金属锗化物串联电阻大等一系列问题。从以上描述可以看出无论对于NMOS器件还是PMOS器件，其性能还都有待提高，因此如何对NMOS和PMOS的性能进行折中，以提出性能更高的CMOS器件结构是个亟待解决的问题。

发明内容

本发明的目的旨在至少解决上述技术缺陷，特别提出了一种高性能CMOS器件。

为达到上述目的，本发明一方面提出了一种高性能互补金属氧化物半导体CMOS器件，包括：Si衬底，所述Si衬底包括NMOS区和PMOS区，其中，所述NMOS区和PMOS区之间具有第一隔离结构；位于所述NMOS区中的NMOS器件结构，所述NMOS器件结构包括：形成于所述Si衬底之上的第一栅堆叠结构，以及位于所述第一栅堆叠结构两侧的一层或多层侧墙；形成于所述第一栅堆叠结构两侧的第一源漏极；和覆盖所述第一栅堆叠结构和所述第一源漏极的具有张应力的氮化物覆盖层；位于所述PMOS区中的PMOS器件结构，所述PMOS器件结构包括：形成于所述Si衬底之上的第一应变SiGe层；形成于所述第一应变SiGe层之上的Si帽层；形成于所述Si帽层之上的第二栅堆叠结构，以及位于所述第二栅堆叠结构两侧的一层或多层侧墙；和形成于所述第二栅堆叠结构两侧的第二源漏极。

在本发明的一个实施例中，所述第一应变SiGe层为高Ge组分SiGe层。

在本发明的一个实施例中，所述具有张应力的氮化物覆盖层为氮化硅薄膜。

在本发明的一个实施例中，所述第一栅堆叠结构与所述第二栅堆叠结构在同一平面上。

在本发明的一个实施例中，所述第二源漏极中的Ge含量大于所述PMOS器件结构中沟道区中的Ge含量。

在本发明的一个实施例中，所述第一隔离结构为浅沟槽隔离或场氧隔离。

在本发明的一个实施例中，所述第二源漏极为提升结构。

在本发明的一个实施例中，所述第一应变SiGe层和Si帽层形成在所述Si衬底的衬底凹槽之中。

在本发明的一个实施例中，所述Si衬底为体Si衬底或绝缘体上硅SOI衬底。

本发明另一方面还提出了一种高性能CMOS器件，包括：衬底；形成在所述衬底之上的驰豫SiGe过渡层，所述驰豫SiGe过渡层包括NMOS区和PMOS区，其中，所述NMOS区和PMOS区之间具有第二隔离结构；位于所述NMOS区中的NMOS器件结构，所述NMOS器件结构包括：形成于所述驰豫SiGe过渡层之上的Si帽层；形成于所述Si帽层之上的第一栅堆叠结构，以及位于所述第一栅堆叠结构两侧的一层或多层侧墙；形成于所述第一栅堆叠结构两侧以及所述Si帽层之中的第一源漏极；位于所述PMOS区中的PMOS器件结构，所述PMOS器件结构包括：形成于所述驰豫SiGe过渡层之上的第二应变Si层；形成于所述第二应变Si层之上的高Ge组分应变层；形成于所述高Ge组分应变层之上的第三应变Si层；形成于所述第三应变Si层之上的第二栅堆叠结构，以及位于所述第二栅堆叠结构两侧的一层或多层侧墙；和形成于所述第二栅堆叠结构两侧的第二源漏极。

在本发明的一个实施例中，所述第二隔离结构为浅沟槽隔离或场氧隔离。

在本发明的一个实施例中，所述第二隔离结构为隔离墙结构。

在本发明的一个实施例中，所述驰豫SiGe过渡层中PMOS区的Ge含量大于NMOS区的Ge含量。

在本发明的一个实施例中，所述驰豫SiGe过渡层中的PMOS区和NMOS区通过选择性外延形成。

在本发明的一个实施例中，所述高Ge组分应变层为应变Ge层或高Ge组分应变SiGe层。

在本发明的一个实施例中，所述衬底为体Si衬底或SOI衬底。

在本发明的一个实施例中，所述NMOS器件结构还包括：覆盖所述第一栅堆叠结构和所述第一源漏极的具有张应力的氮化物覆盖层。

在本发明的一个实施例中，所述第二源漏极为提升结构。

本发明具有如下特点：

1、本发明实施例的PMOS器件结构采用Si-Ge-Si结构或者Si-SiGe-Si结构，而NMOS器件结构采用应变Si结构，从而可以极大地改善器件的性能，提高CMOS器件的运算速度。

2、本发明实施例Si-Ge-Si的PMOS器件结构中，通过在应变SiGe或应变Ge层上下设置两个应变Si层，可以在应变SiGe或应变Ge层中产生空穴势阱，从而提高载流子的迁移率，改善器件性能。

3、本发明实施例Si-Ge-Si的PMOS器件结构中，通过在应变SiGe或应变Ge层上设置的应变Si层还可以有效解决栅介质层与沟道层之间的表面态问题。另外，在形成互连时，该层应变Si层还可以提供金属硅化物，从而避免使用金属锗化物。

4、在本发明的实施例中，NMOS区和PMOS区中的驰豫SiGe过渡层通过选择性外延形成，且PMOS区的Ge组分大于NMOS区的Ge组分，从而能够进一步改善CMOS器件的性能。

5、本发明实施例提出的CMOS器件结构具有很高的工艺兼容性。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为本发明实施例一的高性能CMOS器件结构图；

图2为本发明实施例二的高性能CMOS器件结构图；

图3为本发明实施例三的一个高性能CMOS器件结构图；

图4为本发明实施例三的另一个高性能CMOS器件结构图；

图5为本发明实施例四的高性能CMOS器件结构图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

实施例一，

如图1所示，为本发明实施例一的高性能CMOS器件结构图。该高性能CMOS器件1000包括体Si衬底1100，该体Si衬底1100包括NMOS区1300和PMOS区1200，其中，NMOS区1300和PMOS区1200之间具有第一隔离结构1400，该第一隔离结构1400可为STI隔离(浅沟槽隔离)或者场氧隔离，或者其他可采用的器件隔离方式。其中，在NMOS区1300中包括NMOS器件结构，在PMOS区1200中包括PMOS器件结构。

其中，NMOS器件结构包括形成于体Si衬底1100中NMOS区沟道层之上的第一栅堆叠结构1310，以及位于第一栅堆叠结构1310两侧的一层或多层侧墙。该NMOS器件结构还包括形成于第一栅堆叠结构1310两侧的第一源漏极1320，以及覆盖在第一栅堆叠结构1310和第一源漏极1320之上的具有张应力的氮化物覆盖层1330。在本发明的一个实施例中，具有张应力的氮化物覆盖层1330为氮化物薄膜，例如Si₃N₄等。

其中，PMOS器件结构包括体Si衬底1100的PMOS区1200中具有衬底凹槽，形成于衬底凹槽中的第一应变SiGe层1210、形成于第一应变SiGe层1210之上的Si帽层1220、形成于Si帽层1220之上的第二栅堆叠结构1230，以及位于第二栅堆叠结构1230两侧的一层或多层侧墙、和形成于第二栅堆叠结构1230两侧的第二源漏极1240。在该实施例中，上述第一应变SiGe层1210为高Ge组分SiGe层，其Ge组分大于约40％。在本发明的实施例中，Si帽层1220也可为应变Si。在优选实施例中，第二源漏极1240可为提升结构，从而进一步改善PMOS器件的性能。

在本发明的优选实施例中，调整衬底凹槽的深度，从而使得形成的PMOS器件的第二栅堆叠结构1230与NMOS器件的第一栅堆叠结构1310在同一平面之上，从而为后续的工艺提供方便。

在本发明的另一个优选实施例中，可以在形成第一应变SiGe层1210和Si帽层1220之后进行刻蚀从而形成第二源漏区，并采用选择性外延的方式在第二源漏区之中外延高Ge组分的SiGe或者Ge，从而使得第二源漏极1240中的Ge含量大于PMOS器件结构中沟道区中的Ge含量，进一步改善器件性能。

实施例二，

如图2所示，为本发明实施例二的高性能CMOS器件结构图。衬底2100可以采用SOI衬底或体Si衬底，而第一应变SiGe层1210和Si帽层1220可无需形成在衬底凹槽中，第一应变SiGe层1210和Si帽层1220可直接形成在衬底2100之上，其他结构与实施例一类似，在此不再赘述。

实施例三，

如图3所示，为本发明实施例三的高性能CMOS器件结构图。该种高性能CMOS器件3000包括衬底3100和形成在衬底3100之上的驰豫SiGe过渡层3500，其中，驰豫SiGe过渡层3500包括NMOS区3300和PMOS区3200，且NMOS区3300和PMOS区3200之间具有第二隔离结构3400。在本发明的一个实施例中，衬底3100可为为体Si衬底或SOI衬底。在本发明的另一个实施例中，第二隔离结构3400可为浅沟槽隔离或场氧隔离。其中，在NMOS区3300中包括NMOS器件结构，在PMOS区3200中包括PMOS器件结构。

其中，NMOS器件结构包括Si帽层3310、第一栅堆叠结构3320和第一源漏极3330。其中，Si帽层3310形成于驰豫SiGe过渡层3500中的NMOS区3300之上，第一栅堆叠结构3320形成于Si帽层3310之上，在第一栅堆叠结构3320的两侧还形成有的一层或多层侧墙，第一源漏极3330形成于第一栅堆叠结构3320的两侧以及Si帽层3310之中。

其中，PMOS器件结构包括第二应变Si层3210、高Ge组分应变层3220、第三应变Si层3230、第二栅堆叠结构3240和第二源漏极3250。其中，第二应变Si层3210形成于驰豫SiGe过渡层3500之上，高Ge组分应变层3220形成于第二应变Si层3210之上，第三应变Si层3230形成于高Ge组分应变层3220之上，第二栅堆叠结构3240形成于第三应变Si层3230之上，且在第二栅堆叠结构3240两侧形成有的一层或多层侧墙，第二源漏极3250形成于第二栅堆叠结构3240的两侧。其中，高Ge组分应变层3220为应变Ge层或高Ge组分应变SiGe层。在本发明的优选实施例中，第二源漏极3250具有提升结构。

在本发明的优选实施例中，NMOS器件结构还包括覆盖第一栅堆叠结构3320和第一源漏极3330的具有张应力的氮化物覆盖层3340，如图4所示，从而进一步增加Si帽层3310的应力。在本发明的一个实施例中，具有张应力的氮化物覆盖层3340为氮化物薄膜，例如Si₃N₄等。

实施例四，

如图5所示，为本发明实施例三的高性能CMOS器件结构图。该实施例不同于实施例二的是，在该实施例中，第二隔离结构3400为隔离墙结构，如图所示，该隔离墙结构可构成侧墙，从而可以采用选择性外延的工艺分别生长PMOS区3200的驰豫SiGe过渡层和NMOS区3200的驰豫SiGe过渡层，因此可以使得PMOS区中驰豫SiGe过渡层的Ge含量大于NMOS区中驰豫SiGe过渡层的Ge含量，从而使得NMOS器件结构和PMOS器件结构能够分别使用自身的驰豫SiGe过渡层，以进一步改善器件性能。在本发明的一个实施例中，NMOS区的Ge含量可为约10％-30％，PMOS区的Ge含量可为约30％-60％。

本发明具有如下特点：

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。

Claims

1.一种高性能互补金属氧化物半导体CMOS器件，其特征在于，包括：

Si衬底，所述Si衬底包括NMOS区和PMOS区，其中，所述NMOS区和PMOS区之间具有第一隔离结构；

位于所述NMOS区中的NMOS器件结构，所述NMOS器件结构包括：

形成于所述Si衬底之上的第一栅堆叠结构，以及位于所述第一栅堆叠结构两侧的一层或多层侧墙；

形成于所述第一栅堆叠结构两侧的第一源漏极；和

覆盖所述第一栅堆叠结构和所述第一源漏极的具有张应力的氮化物覆盖层；位于所述PMOS区中的PMOS器件结构，所述PMOS器件结构包括：

形成于所述Si衬底之上的第一应变SiGe层；

形成于所述第一应变SiGe层之上的Si帽层；

形成于所述Si帽层之上的第二栅堆叠结构，以及位于所述第二栅堆叠结构两侧的一层或多层侧墙；和

形成于所述第二栅堆叠结构两侧的第二源漏极。

2.如权利要求1所述的CMOS器件，其特征在于，所述第一应变SiGe层为高Ge组分SiGe层。

3.如权利要求2所述的CMOS器件，其特征在于，所述具有张应力的氮化物覆盖层为氮化硅薄膜。

4.如权利要求1所述的CMOS器件，其特征在于，所述第一栅堆叠结构与所述第二栅堆叠结构在同一平面上。

5.如权利要求1所述的CMOS器件，其特征在于，所述第二源漏极中的Ge含量大于所述PMOS器件结构中沟道区中的Ge含量。

6.如权利要求1所述的CMOS器件，其特征在于，所述第一隔离结构为浅沟槽隔离或场氧隔离。

7.如权利要求1所述的CMOS器件，其特征在于，所述第二源漏极为提升结构。

8.如权利要求1所述的CMOS器件，其特征在于，所述第一应变SiGe层和Si帽层形成在所述Si衬底的衬底凹槽之中。

9.如权利要求1所述的CMOS器件，其特征在于，所述Si衬底为体Si衬底或绝缘体上硅SOI衬底。

10.一种高性能CMOS器件，其特征在于，包括：

衬底；

形成在所述衬底之上的驰豫SiGe过渡层，所述驰豫SiGe过渡层包括NMOS区和PMOS区，其中，所述NMOS区和PMOS区之间具有第二隔离结构；

位于所述NMOS区中的NMOS器件结构，所述NMOS器件结构包括：

形成于所述驰豫SiGe过渡层之上的Si帽层；

形成于所述Si帽层之上的第一栅堆叠结构，以及位于所述第一栅堆叠结构两侧的一层或多层侧墙；

形成于所述第一栅堆叠结构两侧以及所述Si帽层之中的第一源漏极；

位于所述PMOS区中的PMOS器件结构，所述PMOS器件结构包括：

形成于所述驰豫SiGe过渡层之上的第二应变Si层；

形成于所述第二应变Si层之上的高Ge组分应变层；

形成于所述高Ge组分应变层之上的第三应变Si层；

形成于所述第三应变Si层之上的第二栅堆叠结构，以及位于所述第二栅堆叠结构两侧的一层或多层侧墙；和

形成于所述第二栅堆叠结构两侧的第二源漏极。

11.如权利要求8所述的CMOS器件，其特征在于，所述第二隔离结构为浅沟槽隔离或场氧隔离。

12.如权利要求8所述的CMOS器件，其特征在于，所述第二隔离结构为隔离墙结构。

13.如权利要求10所述的CMOS器件，其特征在于，所述驰豫SiGe过渡层中PMOS区的Ge含量大于NMOS区的Ge含量。

14.如权利要求11所述的CMOS器件，其特征在于，所述驰豫SiGe过渡层中的PMOS区和NMOS区通过选择性外延形成。

15.如权利要求8所述的CMOS器件，其特征在于，所述高Ge组分应变层为应变Ge层或高Ge组分应变SiGe层。

16.如权利要求8所述的CMOS器件，其特征在于，所述衬底为体Si衬底或SOI衬底。

17.如权利要求8所述的CMOS器件，其特征在于，所述NMOS器件结构还包括：

覆盖所述第一栅堆叠结构和所述第一源漏极的具有张应力的氮化物覆盖层。

18.如权利要求15所述的CMOS器件，其特征在于，所述具有张应力的氮化物覆盖层为氮化硅薄膜。

19.如权利要求8所述的CMOS器件，其特征在于，所述第二源漏极为提升结构。