CN102403202B - 一种具有高Ge组分的应变SiGe层的制备方法 - Google Patents

一种具有高Ge组分的应变SiGe层的制备方法 Download PDF

Info

Publication number
CN102403202B
CN102403202B CN 201110408312 CN201110408312A CN102403202B CN 102403202 B CN102403202 B CN 102403202B CN 201110408312 CN201110408312 CN 201110408312 CN 201110408312 A CN201110408312 A CN 201110408312A CN 102403202 B CN102403202 B CN 102403202B
Authority
CN
China
Prior art keywords
layer
strained
silicon
strain
cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201110408312
Other languages
English (en)
Other versions
CN102403202A (zh
Inventor
王向展
王微
秦桂霞
曾庆平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN 201110408312 priority Critical patent/CN102403202B/zh
Publication of CN102403202A publication Critical patent/CN102403202A/zh
Application granted granted Critical
Publication of CN102403202B publication Critical patent/CN102403202B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

一种具有高锗(Ge)组分的应变锗硅(SiGe)层的制备方法，属于半导体技术领域，特别涉及应变锗硅(SiGe)层的制备。所述方法包括以下步骤：准备硅(Si)衬底；采用传统生长应变Si层的方法在Si衬底上长一层具有少量应变并且质量较好的应变Si层，采用化学气相淀积(CVD)或分子束外延(MBE)等外延技术在上述生长好的应变Si层上外延一层含有高Ge组分的应变SiGe层。本发明通过在应变Si层上外延SiGe层，利用应变Si中的应变缓解上层SiGe层中的应变，使得SiGe层中缺陷更少，这样Ge组分可以更高，所涉及的设备，工艺等，都是最常见最普通的半导体工艺，因此，本发明不但具有高锗的应变锗硅层，而且具有制作简单，成本低的优点。

Description

一种具有高Ge组分的应变SiGe层的制备方法
所属技术领域
本发明属于半导体技术领域，特别涉及一种制备高锗(Ge)组分的应变SiGe层的方法。
背景技术
在现代半导体技术中，提高半导体器件的性能是一个很重要的课题。提高载流子迁移率是提高半导体器件的驱动电流的有效措施之一，而载流子迁移率的提高可以通过在沟道中引入应变来实现。如对于P型绝缘栅型场效应管(PMOSFET)，采用具有压应变的应变SiGe作为沟道可以大大提高空穴的迁移率，从而提高器件的性能；从另一方面来说，和硅相比，锗材料具有更高的载流子迁移率。所以，SiGe层中Ge组分越大，层中的应变越大，载流子迁移率提高越大，对器件性能的提高越有利。
通常制备应变SiGe都是直接在硅Si衬底上外延，由于Si衬底与SiGe层之间不同的晶格常数，Si衬底上外延出来的SiGe层都有压应变。但是当Ge组分过高时，层中会产生大量的位错缺陷，导致层中的应变部分被弛豫，不利于器件性能的提高，因此传统制得的SiGe层中的Ge组分通常为30％～40％。
综上所述，探索新方法生长含有高Ge组分，质量好的的应变SiGe层来进一步提高空穴迁移率很有意义。
发明内容
本发明的目的是为了克服已有技术制备应变SiGe层对Ge组分比例限制的缺点，特提供一种新的制备应变SiGe层的方法。
该方法是：1、准备硅衬底；2、利用低温硅(LT-Si)的方法和离子注入的方法制备应变Si层(具体步骤结合实施例阐述)。因为本发明所需用的应变Si层只是作为外延应变SiGe层的基地，不需用有太大的应变，层中应变小于0.3％即可，并且应变Si层的表面粗糙度可以控制在106m-2一下，所以上述两种方法均满足本实验需求，且工艺简单；3、利用化学气相淀积(CVD)在应变Si层上外延一层含Ge组分为60％～90％的高Ge组分SiGe层，得到本发明结果。
本方法的优点就在于：1、在应变Si层上淀积SiGe层，由于Si的晶格常数＜张应变Si的晶格常数＜SiGe的晶格常数，SiGe和应变Si的晶格常数差不如和Si的大，这样在外延SiGe层时，就不会因晶格常数差异过大而产生过多的缺陷、位错等，所以即使外延较高Ge组分的SiGe层，也不会出现因缺陷、位错过多而使应变弛豫的现象，并且由于缺陷、位错较少，SiGe层的质量容易控制。这样外延的SiGe层中Ge组分可以达到60％～90％；2、因为本方法所需要的应变Si只是作为淀积高Ge组分的SiGe层的基底，而不是作为器件材料，所以层中的应变不需要很大，层中应变小于0.3％即可，因此用常规很简单的办法就可以制得满足本发明要求的、质量较好的应变Si层；3、本方法所涉及的设备，工艺等，都是最常见最普通的半导体工艺，成本低，步骤简单，最重要的是得到的应变SiGe中的Ge组分比常规方法提高40％左右，用于制作高迁移率的半导体器件效果明显。
附图说明
图1是本发明涉及的本发明流程概图。
图2是本发明实施例一涉及的用LT-Si法所得到的层结构概图。
图3是本发明实施例二涉及的在Si衬底上外延Si0.8Ge0.2层的示意图。
图4是本发明实施例二涉及的在Si衬底和Si0.8Ge0.2层间进行离子注入的示意图。
图5是本发明实施例二涉及的用离子注入法最后得到的总的层结构概图。
实施例：
结合附图通过实施例进一步说明本发明：
实施例一：利用低温硅(LT-Si)的方法制备应变Si层
结合附图2通过LT-Si制备应变Si，然后在应变Si上制备高Ge组分应变SiGe层的方法，具体方法包括以下步骤：
步骤一：准备Si衬底1，采用单晶硅作为衬底，并对其进行清洗；
步骤二：在Si衬底1上，采用化学气相淀积(CVD)，在400°C的温度下，外延100nm的LT-Si层102；
步骤三：在LT-Si层102上，采用化学气相淀积(CVD)，以SiH4，GeH4为气源，在550℃下，外延100nmGe含量为20％的弛豫Si0.8Ge0.2层3；
步骤四：在弛豫Si0.8Ge0.2层3上，采用化学气相淀积(CVD)，在550℃下，生长一层50nm的应变Si层4；
步骤五：采用化学气相淀积(CVD)，以SiH4，GeH4为气源，在550℃下，在应变Si层4上外延一层Ge含量为65％的应变Si0.35Ge0.65层5。
通过上述五个步骤可制作含Ge为65％的高Ge组分应变SiGe层。
实施例二：利用离子注入的方法制备应变Si层
结合附图3，附图4，附图5通过实施例二对本发明进行说明，与实施例一的不同之处在于制备应变Si层的方法不同，具体方法包括以下步骤：
步骤一：准备Si衬底1，采用单晶硅作为衬底，并对其进行清洗；
步骤二：用化学气相淀积(CVD)，以SiH4，GeH4为气源，在550℃下，外延100nmGe含量为20％的Si0.8Ge0.2层3；
步骤三：在Si衬底1和Si0.8Ge0.2层3之间，离子注入硼B和氧O，形成具有黏性和流动性的硼硅玻璃层202；
步骤四：进行高温快速热退火，修复Si0.8Ge0.2层3因离子注入造成的晶格损伤，并且使Si0.8Ge0.2层3中应变完全弛豫，采用的温度为900℃～1100℃，退火时间约为10s；
步骤五：在弛豫Si0.8Ge0.2层3上，采用化学气相淀积(CVD)，在550℃下，生长一层50nm的应变Si层4；
步骤六：采用化学气相淀积(CVD)，以SiH4，GeH4为气源，在550℃下，在应变Si层4上外延一层Ge含量为65％的应变Si0.35Ge0.65层5。
以上所述为本发明的优选实施例。对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，改进的方法应视为本发明的保护范围。

Claims (1)

1.一种具有高锗组分的应变锗硅层的制备方法，其特征在于采用低温硅和离子注入的方法制备应变量小于0.3%的应变硅层，然后在该应变硅层上外延高锗组分的应变锗硅层，制备方法如下：
方法一：在硅衬底上用低温硅的方法制备应变硅层，获得具有高锗组分的应变锗硅层的制作过程如下：
①准备硅衬底（1），采用单晶硅作为衬底，并对其进行清洗；
②在硅衬底（1）上，采用化学气相淀积（CVD），在400°C的温度下，外延100nm的低温硅层（102）；
③在低温硅层（102）上，采用化学气相淀积（CVD），以SiH4，GeH4为气源，在550°C下，外延100nm锗含量为20%的弛豫Si0.8Ge0.2层（3）；
④在弛豫Si0.8Ge0.2层（3）上，采用化学气相淀积（CVD），在550°C下，生长一层50nm的应变硅层（4）；
⑤采用化学气相淀积（CVD），以SiH4，GeH4为气源，在550°C下，在应变硅层（4）上外延一层锗含量为65%的应变Si0.35Ge0.65层（5）；
方法二：在硅衬底上用离子注入的方法制备应变硅层，以获得具有高锗组分的应变锗硅层的制作过程如下：
①准备硅衬底（1），采用单晶硅作为衬底，并对其进行清洗；
②用化学气相淀积（CVD），以SiH4，GeH4为气源，在550°C下，外延100nm锗含量为20%的Si0.8Ge0.2层（3）；
③在硅衬底（1）和Si0.8Ge0.2层（3）之间，离子注入硼和氧，形成具有黏性和流动性的硼硅玻璃层（202）；
④进行高温快速热退火，修复Si0.8Ge0.2层（3）因离子注入造成的晶格损伤，并且使Si0.8Ge0.2层（3）中应变完全弛豫，采用的温度为900°C~1100°C，退火时间为10s；
⑤在弛豫Si0.8Ge0.2层（3）上，采用化学气相淀积（CVD），在550°C下，生长一层50nm的应变硅层（4）；
⑥采用化学气相淀积（CVD），以SiH4，GeH4为气源，在550°C下，在应变硅层（4）上外延一层锗含量为65%的应变Si0.35Ge0.65层（5）。
CN 201110408312 2011-12-09 2011-12-09 一种具有高Ge组分的应变SiGe层的制备方法 Expired - Fee Related CN102403202B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110408312 CN102403202B (zh) 2011-12-09 2011-12-09 一种具有高Ge组分的应变SiGe层的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110408312 CN102403202B (zh) 2011-12-09 2011-12-09 一种具有高Ge组分的应变SiGe层的制备方法

Publications (2)

Publication Number Publication Date
CN102403202A CN102403202A (zh) 2012-04-04
CN102403202B true CN102403202B (zh) 2013-05-15

Family

ID=45885287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110408312 Expired - Fee Related CN102403202B (zh) 2011-12-09 2011-12-09 一种具有高Ge组分的应变SiGe层的制备方法

Country Status (1)

Country Link
CN (1) CN102403202B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610530B (zh) * 2012-04-13 2014-08-27 电子科技大学 一种具有高锗组分的锗硅沟道pmos的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976667A (zh) * 2010-09-06 2011-02-16 清华大学 一种高性能cmos器件
CN102254829A (zh) * 2011-08-05 2011-11-23 电子科技大学 一种具有高弛豫度SiGe缓冲层的制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791107B2 (en) * 2004-06-16 2010-09-07 Massachusetts Institute Of Technology Strained tri-channel layer for semiconductor-based electronic devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976667A (zh) * 2010-09-06 2011-02-16 清华大学 一种高性能cmos器件
CN102254829A (zh) * 2011-08-05 2011-11-23 电子科技大学 一种具有高弛豫度SiGe缓冲层的制备方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
《240nm Si0.8Ge0.2虚衬底的应变Si沟道PMOSFET》;李竞春,韩春,周谦,等;《电子科技大学学报》;20070228;第36卷(第1期);全文 *
《Growth of strained-Si material using low-temperature Si combined with ion implantation technology》;杨洪东,于奇,王向展,等;《Journal of Semiconductor》;20100630;第31卷(第6期);全文 *
李竞春,韩春,周谦,等.《240nm Si0.8Ge0.2虚衬底的应变Si沟道PMOSFET》.《电子科技大学学报》.2007,第36卷(第1期),
杨洪东,于奇,王向展,等.《Growth of strained-Si material using low-temperature Si combined with ion implantation technology》.《Journal of Semiconductor》.2010,第31卷(第6期),

Also Published As

Publication number Publication date
CN102403202A (zh) 2012-04-04

Similar Documents

Publication Publication Date Title
WO2018108006A1 (zh) 降低碳化硅外延基平面位错密度的方法
KR102285498B1 (ko) 기저면 전위가 탄화규소 기판의 에피택셜층에 미치는 영향을 줄이는 방법
CN105655238A (zh) 基于石墨烯与磁控溅射氮化铝的硅基氮化镓生长方法
CN102383192B (zh) 锗衬底的生长方法以及锗衬底
EP1437765B1 (en) Production method for semiconductor substrate and production method for field effect transistor
CN103422164A (zh) 一种N型4H-SiC同质外延掺杂控制方法
Dobbie et al. Epitaxial growth of relaxed germanium layers by reduced pressure chemical vapour deposition on (110) and (111) silicon substrates
JP5817127B2 (ja) 半導体基板及びその製造方法
JP2015044727A (ja) ＳｉＣエピタキシャルウエハの製造方法
US20120299155A1 (en) Method for forming fully relaxed silicon germanium on silicon
CN202616233U (zh) 张应变锗薄膜外延结构
CN102254829B (zh) 一种具有高弛豫度SiGe缓冲层的制备方法
CN102403202B (zh) 一种具有高Ge组分的应变SiGe层的制备方法
US10396165B2 (en) Thin low defect relaxed silicon germanium layers on bulk silicon substrates
JP2006253617A (ja) ＳｉＣ半導体およびその製造方法
KR101625135B1 (ko) 실리콘 에피택셜 웨이퍼 및 그 제조방법
JP2004363510A (ja) 半導体基板の製造方法
CN109166788B (zh) 一种在硅衬底上直接外延生长锗虚拟衬底的方法
CN103022093B (zh) 一种绝缘体上纳米级硅锗材料及其制备方法
KR20090017074A (ko) 에피층 성장방법
KR20140070013A (ko) 에피택셜 웨이퍼 및 그 제조 방법
CN106298457A (zh) 一种SiGe/Si外延片生长方法
CN101378018A (zh) 利用UHV/CVD低温生长SiGe材料的方法
JPH09306844A (ja) 半導体装置の製造方法および半導体装置
KR102165615B1 (ko) 에피택셜 웨이퍼

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130515

Termination date: 20141209

EXPY Termination of patent right or utility model