JP2007214257A - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP2007214257A
JP2007214257A JP2006030963A JP2006030963A JP2007214257A JP 2007214257 A JP2007214257 A JP 2007214257A JP 2006030963 A JP2006030963 A JP 2006030963A JP 2006030963 A JP2006030963 A JP 2006030963A JP 2007214257 A JP2007214257 A JP 2007214257A
Authority
JP
Japan
Prior art keywords
layer
semiconductor light
sublimation
light emitting
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006030963A
Other languages
English (en)
Inventor
Ichiyo Tsutsumi
一陽 堤
Norikazu Ito
範和 伊藤
Masayuki Sonobe
雅之 園部
Shinichi Tamai
慎一 玉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006030963A priority Critical patent/JP2007214257A/ja
Priority to US12/223,739 priority patent/US8222655B2/en
Priority to PCT/JP2007/052220 priority patent/WO2007091637A1/ja
Publication of JP2007214257A publication Critical patent/JP2007214257A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

【課題】半導体層間の格子歪を適切に緩和することが可能である半導体発光素子およびその製造方法を提供すること。
【解決手段】基板１と、基板１に支持されたｎ−ＧａＮ層２と、ｎ−ＧａＮ層２よりも基板１に対して離間した位置に形成されたｐ−Ｇａｎ層７と、ｎ−Ｇａｎ層２およびｐ−ＧａＮ層７の間に形成されており、かつＩｎＧａＮを含む活性層４と、活性層４とｐ−ＧａＮ層７との間に形成されており、かつＩｎＧａＮを含む昇華防止層５と、昇華防止層５とｐ−ＧａＮ層７とに挟まれており、かつその厚さ方向においてＩｎの組成比が上記第２窒化物半導体層に近づくほど小となるように傾斜させられているＩｎ組成傾斜層６と、を備えている。
【選択図】 図１

Description

本発明は、ＧａＮを含む半導体層を有する半導体発光素子およびその製造方法に関する。
図５は、従来の半導体発光素子の一例を示している。同図に示された半導体発光素子Ｘは、基板９１上記形成されたｎ型半導体層であるｎ−ＧａＮ層９２と、ｐ型半導体層であるｐ−ＧａＮ層９３と、重量子井戸（Multiple Quantum Well:以下ＭＱＷ）構造とされた活性層９４とを備えている。活性層９４は、互いにＩｎの組成比が異なるＩｎＧａＮを含む半導体層が積層された構造とされている。基板９１の図中下面には、ｎ側電極９５が形成されており、ｐ−ＧａＮ層９３の図中上面には、ｐ側電極９６が形成されている。活性層９４は、下部クラッド層９７ａ，９７ｂおよび上部クラッド層９８ａ，９８ｂによって挟まれている。下部クラッド層９７ａおよび上部クラッド層９８ａは、ＩｎＧａＮを含む半導体層であり、そのＩｎ組成比が活性層９４のバリア層のＩｎ組成比と等しいものとされている。この結果、下部クラッド層９７ａ，９７ｂおよび上部クラッド層９８ａ，９８ｂは、それぞれを挟む層どうしの格子歪を緩和する作用を発揮する。
しかしながら、半導体発光素子Ｘを構成する各層は、その厚さが数十ｎｍとされた薄膜であるため、その製造工程において上述したＩｎの組成比を調節することが困難である。たとえば、上部クラッド層９８ａを形成した後に上部クラッド層９８ｂを形成する際に、互いの層の形成温度または形成ガスの違いから、上部クラッド層９８ａに含まれるＩｎが昇華するなどして消失してしまうことがある。このようなことでは、上部クラッド層９８ａのＩｎ組成比が不当に小さいものとなり、活性層９４とｐ−Ｇａｎ層９３との格子歪を緩和することが阻害されてしまうという問題があった。
特開２００５−１５０６２７号公報
本発明は、上記した事情のもとで考え出されたものであって、半導体層間の格子歪を適切に緩和することが可能である半導体発光素子およびその製造方法を提供することをその課題とする。
本発明の第１の側面によって提供される半導体発光素子は、基板と、上記基板に支持された第１窒化物半導体層と、上記第１窒化物半導体層よりも上記基板に対して離間した位置に形成された第２窒化物半導体層と、上記第１および第２窒化物半導体層の間に形成されており、かつＩｎＧａＮを含む活性層と、上記活性層と上記第２窒化物半導体層との間に形成されており、かつＩｎＧａＮを含む昇華防止層と、上記昇華防止層と上記第２窒化物半導体層とに挟まれており、かつその厚さ方向においてＩｎの組成比が上記第２窒化物半導体層に近づくほど小となるように傾斜させられているＩｎ組成傾斜層と、を備えていることを特徴としている。
このような構成によれば、上記半導体発光素子を製造する際に、上記昇華防止層によって上記活性層に含まれるＩｎが昇華してしまうことを防止可能である。したがって、上記活性層の組成を適切な割合とすることが可能であり、上記半導体発光素子の光量増加を図ることができる。また、上記Ｉｎ組成傾斜層を設けることにより、上記活性層と上記第２窒化物半導体層との格子歪を緩和することができる。
本発明の好ましい実施の形態においては、上記昇華防止層は、そのＩｎ組成比が０〜１％とされている。このような構成によれば、特に上記活性層からＩｎが昇華してしまうことを防止するのに好ましい。
本発明の好ましい実施の形態においては、上記昇華防止層は、その厚さが３〜２０ｎｍとされている。このような構成によれば、上記昇華防止層が薄くなりすぎることによる偏析の発生を防止することができる。また、上記昇華防止層が厚くなりすぎることによる正孔注入不足を回避することが可能である。
本発明の好ましい実施の形態においては、上記Ｉｎ組成傾斜層は、そのＩｎ組成比が、その厚さ方向において上記昇華防止層側から上記第２窒化物半導体層側に向けて５％から０％となるように傾斜させられている。このような構成によれば、上記活性層と上記第２窒化物層との格子歪を緩和するのに好適である。
本発明の第２の側面によって提供される半導体発光素子の製造方法は、本発明の第１の側面によって提供される半導体発光素子の製造方法であって、上記昇華防止層を形成した後、上記第２窒化物半導体層を形成する前に、時間とともに成膜温度を単調上昇させながら上記Ｉｎ組成傾斜層を形成する工程を有することを特徴としている。
このような構成によれば、本発明の第１の側面によって提供される半導体発光素子を適切に製造することができる。特に、成膜温度を単調上昇させれば、上記Ｉｎ組成傾斜層のＩｎ組成をその厚さ方向において容易かつ確実に減少させることが可能である。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図１は、本発明に係る半導体発光素子の一例を示している。本実施形態の半導体発光素子Ａは、基板１、ｎ−Ｇａｎ層２、超格子層３、活性層４、昇華防止層５、Ｉｎ組成傾斜層６、およびｐ−Ｇａｎ層７を備えている。半導体発光素子Ａは、特に青色光または緑色光を発光するのに適した半導体発光素子として構成されている。
基板１は、たとえばサファイア製であり、ｎ−Ｇａｎ層２、超格子層３、活性層４、昇華防止層５、Ｉｎ組成傾斜層６、およびｐ−Ｇａｎ層７を支持するためのものである。本実施形態においては、基板１は、その厚さがたとえば３００〜５００μｍ程度とされている。
ｎ−Ｇａｎ層２は、ＧａＮにＳｉがドープされたことによりいわゆるｎ型半導体層とされており、本発明で言う第１窒化物半導体層の一例である。本発明においては、第１窒化物半導体層は、ｎ−ＧａＮ層２のように基板１上に直接形成されたもののほかに、たとえば格子歪を緩和するためのＡｌＮ、ＧａＮ、ＡｌＧａＮ等からなるバッファ層を介して基板１に間接的に支持されたものを含む概念である。本実施形態においては、ｎ−Ｇａｎ層２は、その厚さが３〜６ｎｍ程度とされている。ｎ−ＧａＮ層２には、ｎ側電極２１が形成されている。
超格子層３は、ＩｎＧａＮ層とＧａＮ層とが一原子層毎に交互に積層された超格子（Superlattice）構造を有する層である。本実施形態においては、超格子層３は、Ｉｎの組成比が５〜１０％程度とされたＩｎＧａＮ層とＧａＮ層とが５〜２０層程度積層されたものとされており、その厚さが３０〜６０ｎｍ程度とされている。
活性層４は、ＩｎＧａＮを含むＭＱＷ構造とされた層であり、電子と正孔とが再結合することにより発せられる光を増幅させるための層である。活性層４は、複数のＩｎＧａＮ層と複数のＧａＮ層とが交互に積層されている。上記ＩｎＧａＮ層は、Ｉｎの組成比が１５％程度とされることにより、ｎ−ＧａＮ層２および超格子層３よりもバンドギャップが小とされており、活性層４の井戸層を構成している。上記ＧａＮ層は、活性層４のバリア層を形成している。本実施形態においては、活性層４は、上記複数のＩｎＧａＮ層と複数のＧａＮ層とが３〜７層ずつ積層されており、その厚さが５０〜１５０ｎｍ程度とされている。
昇華防止層５は、ＩｎＧａＮを含む層であり、半導体発光素子Ａの製造工程において活性層４からＩｎが昇華してしまうことを防止するための層である。本実施形態においては、昇華防止層５は、そのＩｎ組成比が０〜１％とされており、その厚さが３〜２０ｎｍとされている。
Ｉｎ組成傾斜層６は、ＩｎＧａＮを含む層であり、その厚さ方向においてＩｎ組成比が傾斜している。Ｉｎ組成比は、昇華防止層５側からｐ−ＧａＮ層７側に向かうほど小となっている。Ｉｎ組成傾斜層６のＩｎ組成比は、０〜５％程度が好ましい。Ｉｎ組成傾斜層６は、その厚さが３〜１６ｎｍ程度とされている。
ｐ−ＧａＮ層７は、ＧａＮにＭｇがドープされたことによりいわゆるｐ型半導体層とされており、本発明で言う第２窒化物半導体層の一例である。本実施形態においては、ｐ−ＧａＮ層７は、その厚さが１００〜１５００ｎｍ程度とされている。ｐ−ＧａＮ層７には、ｐ側電極７１が形成されている。
〔実施例１〕
図２は、上述した実施形態の実施例１における昇華防止層５およびＩｎ組成傾斜層６のＩｎ組成比を示している。同図に示すように、この実施例においては、昇華防止層５は、そのＩｎ組成比が０．５％とされており、その厚さが３ｎｍとされている。一方、Ｉｎ組成傾斜層６のＩｎ組成比は、昇華防止層５側端部において０．５％とされており、ｐ−ＧａＮ層７側端部において０％とされている。また、Ｉｎ組成傾斜層６のＩｎ組成比は、その厚さ方向において昇華防止層５側からｐ−ＧａＮ層７に向けて線形的に単調減少とされている。Ｉｎ組成傾斜層６の厚さは、９ｎｍとされている。
〔実施例２〕
図３は、上述した実施形態の実施例２における昇華防止層５およびＩｎ組成傾斜層６のＩｎ組成比を示している。同図に示すように、この実施例においては、Ｉｎ組成傾斜層６のＩｎ組成比は、昇華防止層５側端部において５％とされており、ｐ−ＧａＮ層７側端部において０％とされている。すなわち、実施例１とは異なり、昇華防止層５とＩｎ組成傾斜層６とが接する部分においては、Ｉｎ組成比が不連続とされている。
次に、半導体発光素子Ａの製造工程について、上述した実施例１を製造する場合を例として以下に説明する。図４は、実施例１の製造工程における成膜温度の推移を示している。
まず、基板１をＭＯＣＶＤ法用の成膜室内に導入し、成膜室内の温度である成膜温度を１，１００℃とする。次にＨ2ガスとＮ2ガスとを上記成膜室内に流すことにより、基板１を洗浄する。
次に、成膜温度を１，０６０℃とした状態で、ＮＨ3ガス、Ｈ2ガス、Ｎ2ガス、およびトリメチルガリウム（以下、ＴＭＧ）ガスを上記成膜室内に供給する。この際、ｎ型のドーパントであるＳｉのドープを行うためにＳｉＨ4ガスを同時に供給する。これにより、基板１上にｎ−ＧａＮ層２を形成する。
次に、成膜温度を７００〜８００℃、たとえば約７６０℃とした状態で、ＮＨ3ガス、Ｈ2ガス、Ｎ2ガス、トリエチルガリウム（以下、ＴＥＧ）ガスおよびトリメチルインジウム（以下、ＴＭＩｎ）ガスを上記成膜室内に供給する。これにより、Ｉｎの組成比が５〜１０％程度とされたＩｎＧａＮ層を形成する。このＩｎｇａＮ層の形成に引き続いて、上記成膜室内に、ＮＨ3ガス、Ｈ2ガス、Ｎ2ガス、およびＴＭＧガスを供給する。これにより、ＧａＮ層を形成する。このＩｎＧａＮ層とＧａＮ層との形成を５〜２０回程度繰り返すことにより、厚さが３０〜６０程度の超格子層３を形成する。
次に、成膜温度を７００〜８００℃、たとえば約７６０℃とした状態で、ＮＨ3ガス、Ｈ2ガス、Ｎ2ガス、ＴＥＧガスおよびトリメチルインジウム（以下、ＴＭＩｎ）ガスを上記成膜室内に供給する。これにより、Ｉｎの組成比が１５％程度である井戸層としてのＩｎＧａＮ層を形成する。
上記井戸層を形成した後は、成膜温度を７６０℃とした状態で、ＮＨ3ガス、Ｈ2ガス、Ｎ2ガス、およびＴＭＧガスを供給する。これにより、バリア層としてのＧａＮ層を形成する。
この後、上述した井戸層としてのＩｎＧａＮ層およびバリア層としてのＧａＮ層の形成を交互に行う。それぞれの層を３〜７層程度形成することにより、ＭＱＷ構造を有する活性層４が得られる。
次に、成膜温度を７００〜８００℃、たとえば約７６０℃とした状態で、ＮＨ3ガス、Ｎ2ガス、ＴＥＧガスおよびトリメチルインジウム（以下、ＴＭＩｎ）ガスを上記成膜室内に供給する。これにより、活性層４上にＩｎ組成比が０．５％である昇華防止層５を形成する。昇華防止層５の厚さは、３ｎｍとする。
次に、成膜温度を約７６０℃から１０１０℃まで徐々に上げながら、ＮＨ3ガス、Ｎ2ガス、ＴＥＧガスおよびＴＭＩｎガスを上記成膜室内に供給する。これにより、Ｉｎ組成比がその厚さ方向において０．５％から０％へと減少するように傾斜したＩｎ組成傾斜層６を形成する。Ｉｎ組成傾斜層６の厚さは、９ｎｍとする。
次に、成膜温度を１，０１０℃とした状態で、ＮＨ3ガス、Ｈ2ガス、Ｎ2ガス、およびＴＭＧガスを供給する。この際、ｐ型のドーパントであるＭｇのドープを行うために、Ｃｐ2Ｍｇガスを同時に供給する。これにより、ｐ−ＧａＮ層７を形成する。この後は、ｎ側電極２１およびｐ側電極７１を形成することにより、半導体発光素子Ａの製造が完了する。
次に、半導体発光素子Ａの作用について説明する。
本実施形態によれば、活性層４が昇華防止層５によって覆われた状態でＩｎ組成傾斜層６およびｐ−ＧａＮ層７を形成する。このため、活性層４が１，０００℃以上の高温で露出させられることがない。したがって、活性層４からＩｎが昇華してしまうことを適切に防止可能であり、半導体発光素子Ａの光量増加を図ることができる。特に、実施例１として示したように、昇華防止層５のＩｎ組成比を０．５％とすれば、Ｉｎの昇華防止に好適である。なお、昇華防止層５のＩｎ組成比を０〜１％とすれば、活性層４からのＩｎの昇華防止と、格子歪の増大防止とを図ることができる。また、昇華防止層５の厚さを３ｎｍ以上とすれば、昇華防止層５が薄すぎることによる偏析の発生を防止することが可能である。さらに昇華防止層５の厚さを２０ｎｍ以下とすれば、ｐ−ＧａＮ層７から活性層４への正孔注入が不足するといった事態を回避することができる。
また、実施例１によれば、活性層４および昇華防止層５とｐ−ＧａＮ層７とは、Ｉｎ組成傾斜層６によってこれらのＩｎ組成比が連続した状態で接合される。これにより、活性層４とｐ−ＧａＮ層７との間に過大な格子歪が発生することを好適に抑制することが可能である。したがって、上記半導体発光素子Ａの積層構造が破壊されることなどを適切に防止することができる。一方、本発明における昇華防止層５とＩｎ組成傾斜層６とは、互いのＩｎ組成比が連続とされたものに限らず、実施例２に示す構成のように、Ｉｎ組成傾斜層６のＩｎ組成比を適正に傾斜させることにより、上述した過大な格子歪の発生を抑制することができる。
超格子層３は、その厚さ方向の電気抵抗よりも厚さ方向と垂直である方向の電気抵抗の方が小である構成とすることができる。これにより、超格子層３の全面にわたって均一に電流を流すことが可能であり、その一部分に局所的に電流が流れてしまうこと回避することができる。したがって、半導体発光素子Ａの大電流化および光量増加を図るのに適している。
半導体発光素子Ａの製造において、Ｉｎ組成傾斜層６を形成する際には、成膜温度が高いほどＩｎの組成比を低下させることができる。叙述したように、Ｉｎ組成傾斜層６の形成において、成膜温度を時間とともに単調上昇させれば、Ｉｎ組成傾斜層６の厚さ方向においてＩｎ組成比を単調減少させることが可能である。特に、成膜温度とＩｎ組成比とはよく対応するため、Ｉｎ組成傾斜層６のＩｎ組成比を正確にコントロールすることができる。したがって、活性層４とｐ−ＧａＮ層７との格子歪を緩和するのに好適である。
本発明に係る半導体発光素子およびその製造方法は、上述した実施形態に限定されるものではない。本発明に係る半導体発光素子およびその製造方法の各部の具体的な構成は、種々に設計変更自在である。
Ｉｎ組成傾斜層におけるＩｎ組成は、その厚さ方向について線形的に傾斜するものに限定されず、たとえば複次曲線的に傾斜するものなどを含む。活性層は、ＩｎＧａＮ層とＧａＮ層との組み合わせに代えて、互いのＩｎ組成比が異なる２種類のＩｎＧａＮ層を交互に積層させた構成としても良い。また、本発明で言う活性層は、ＭＱＷ構造に限定されない。本発明に係る半導体発光素子は、青色および緑色光のほかに白色光など、様々な波長の光を発する構成とすることができる。
本発明に係る半導体発光素子の一例を示す断面図である。 実施例１の厚さ方向におけるＩｎ組成比を示すグラフである。 実施例２の厚さ方向におけるＩｎ組成比を示すグラフである。 実施例１の製造方法における成膜温度の推移を示すグラフである。 従来の半導体発光素子の一例を示す断面図である。
符号の説明
Ａ 半導体発光素子
１ 基板
２ ｎ−ＧａＮ層（第１窒化物半導体層）
３ 超格子層
４ 活性層
５ 昇華防止層
６ Ｉｎ組成傾斜層
７ ｐ−ＧａＮ層（第２窒化物半導体層）
２１ ｎ側電極
７１ ｐ側電極

Claims (5)

  1. 基板と、
    上記基板に支持された第１窒化物半導体層と、
    上記第１窒化物半導体層よりも上記基板に対して離間した位置に形成された第２窒化物半導体層と、
    上記第１および第２窒化物半導体層の間に形成されており、かつＩｎＧａＮを含む活性層と、
    上記活性層と上記第２窒化物半導体層との間に形成されており、かつＩｎＧａＮを含む昇華防止層と、
    上記昇華防止層と上記第２窒化物半導体層とに挟まれており、かつその厚さ方向においてＩｎの組成比が上記第２窒化物半導体層に近づくほど小となるように傾斜させられているＩｎ組成傾斜層と、
    を備えていることを特徴とする、半導体発光素子。
  2. 上記昇華防止層は、そのＩｎ組成比が０〜１％とされている、請求項１に記載の半導体発光素子。
  3. 上記昇華防止層は、その厚さが３〜２０ｎｍとされている、請求項１または２に記載の半導体発光素子。
  4. 上記Ｉｎ組成傾斜層は、そのＩｎ組成比が、その厚さ方向において上記昇華防止層側から上記第２窒化物半導体層側に向けて５％から０％となるように傾斜させられている、請求項１ないし３のいずれかに記載の半導体発光素子。
  5. 請求項１ないし４のいずれかに記載の半導体発光素子の製造方法であって、
    上記昇華防止層を形成した後、上記第２窒化物半導体層を形成する前に、時間とともに成膜温度を単調上昇させながら上記Ｉｎ組成傾斜層を形成する工程を有することを特徴とする、半導体発光素子の製造方法。
JP2006030963A 2006-02-08 2006-02-08 半導体発光素子およびその製造方法 Pending JP2007214257A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006030963A JP2007214257A (ja) 2006-02-08 2006-02-08 半導体発光素子およびその製造方法
US12/223,739 US8222655B2 (en) 2006-02-08 2007-02-08 Semiconductor light-emitting device and process for producing the same
PCT/JP2007/052220 WO2007091637A1 (ja) 2006-02-08 2007-02-08 半導体発光素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006030963A JP2007214257A (ja) 2006-02-08 2006-02-08 半導体発光素子およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007214257A true JP2007214257A (ja) 2007-08-23

Family

ID=38345231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006030963A Pending JP2007214257A (ja) 2006-02-08 2006-02-08 半導体発光素子およびその製造方法

Country Status (3)

Country Link
US (1) US8222655B2 (ja)
JP (1) JP2007214257A (ja)
WO (1) WO2007091637A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235606A (ja) * 2007-03-20 2008-10-02 Sony Corp 半導体発光素子、半導体発光素子の製造方法、バックライト、表示装置、電子機器および発光装置
JP2011060900A (ja) * 2009-09-08 2011-03-24 Showa Denko Kk 半導体発光素子の製造方法およびランプ、電子機器、機械装置
US8610106B2 (en) 2010-12-02 2013-12-17 Kabushiki Kaisha Toshiba Semiconductor light emitting device
WO2019106843A1 (ja) * 2017-12-01 2019-06-06 三菱電機株式会社 半導体装置の製造方法、半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263189A (ja) * 2009-04-07 2010-11-18 Sharp Corp 窒化物半導体発光ダイオード
GB2487531A (en) * 2011-01-20 2012-08-01 Sharp Kk Substrate system consisting of a metamorphic transition region comprising a laminate of AlxGa1-x N and the same material as the substrate.

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154794A (ja) * 1997-07-29 1999-02-26 Toshiba Corp 化合物半導体素子及びその製造方法
JPH11340580A (ja) * 1997-07-30 1999-12-10 Fujitsu Ltd 半導体レーザ、半導体発光素子、及び、その製造方法
JP2001326426A (ja) * 2000-05-17 2001-11-22 Sharp Corp Ｉｉｉ−ｖ族化合物半導体発光素子及びその製造方法、並びに情報記録再生装置
JP2002261395A (ja) * 2000-12-28 2002-09-13 Sony Corp 半導体発光素子およびその製造方法ならびに半導体装置およびその製造方法
JP2003023220A (ja) * 2001-07-06 2003-01-24 Toshiba Corp 窒化物半導体素子
JP2003081967A (ja) * 2001-09-13 2003-03-19 Chisso Corp 液晶性化合物、液晶組成物および液晶表示素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555403B1 (en) * 1997-07-30 2003-04-29 Fujitsu Limited Semiconductor laser, semiconductor light emitting device, and methods of manufacturing the same
US6906352B2 (en) * 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
JP4720051B2 (ja) 2001-09-10 2011-07-13 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法
JP2005150627A (ja) 2003-11-19 2005-06-09 Sumitomo Electric Ind Ltd 発光ダイオード及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154794A (ja) * 1997-07-29 1999-02-26 Toshiba Corp 化合物半導体素子及びその製造方法
JPH11340580A (ja) * 1997-07-30 1999-12-10 Fujitsu Ltd 半導体レーザ、半導体発光素子、及び、その製造方法
JP2001326426A (ja) * 2000-05-17 2001-11-22 Sharp Corp Ｉｉｉ−ｖ族化合物半導体発光素子及びその製造方法、並びに情報記録再生装置
JP2002261395A (ja) * 2000-12-28 2002-09-13 Sony Corp 半導体発光素子およびその製造方法ならびに半導体装置およびその製造方法
JP2003023220A (ja) * 2001-07-06 2003-01-24 Toshiba Corp 窒化物半導体素子
JP2003081967A (ja) * 2001-09-13 2003-03-19 Chisso Corp 液晶性化合物、液晶組成物および液晶表示素子

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235606A (ja) * 2007-03-20 2008-10-02 Sony Corp 半導体発光素子、半導体発光素子の製造方法、バックライト、表示装置、電子機器および発光装置
JP2011060900A (ja) * 2009-09-08 2011-03-24 Showa Denko Kk 半導体発光素子の製造方法およびランプ、電子機器、機械装置
US8610106B2 (en) 2010-12-02 2013-12-17 Kabushiki Kaisha Toshiba Semiconductor light emitting device
WO2019106843A1 (ja) * 2017-12-01 2019-06-06 三菱電機株式会社 半導体装置の製造方法、半導体装置
JPWO2019106843A1 (ja) * 2017-12-01 2020-10-08 三菱電機株式会社 半導体装置の製造方法、半導体装置

Also Published As

Publication number Publication date
US8222655B2 (en) 2012-07-17
WO2007091637A1 (ja) 2007-08-16
US20090272992A1 (en) 2009-11-05

Similar Documents

Publication Publication Date Title
JP4966865B2 (ja) 窒化物半導体発光素子及びその製造方法
JP5533744B2 (ja) Ｉｉｉ族窒化物半導体発光素子
US20100133506A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
WO2014178248A1 (ja) 窒化物半導体発光素子
WO2011125449A1 (ja) 窒素化合物半導体発光素子およびその製造方法
JP2008526014A (ja) 窒化物半導体発光素子及びその製造方法
JP5598437B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2008109092A (ja) 半導体発光素子
JP2007214257A (ja) 半導体発光素子およびその製造方法
JP2008171997A (ja) ＧａＮ系半導体発光素子
JP4884826B2 (ja) 半導体発光素子
JP5983684B2 (ja) Ｌｅｄ素子
JP2006210692A (ja) ３族窒化物系化合物半導体発光素子
TWI602321B (zh) Nitride semiconductor light emitting device and method of manufacturing the same
JP5229048B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2008311579A (ja) 窒化物半導体発光素子の製造方法
JP5423026B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP5839293B2 (ja) 窒化物発光素子及びその製造方法
JP3763701B2 (ja) 窒化ガリウム系半導体発光素子
JP2008066514A (ja) 半導体発光素子用エピタキシャルウェハ及び半導体発光素子
JP5800251B2 (ja) Ｌｅｄ素子
JP2007142345A (ja) 窒化物半導体発光素子
JP2008227103A (ja) ＧａＮ系半導体発光素子
JP6103268B2 (ja) 窒化物発光素子及びその製造方法
JP2009238778A (ja) 発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120605