JPWO2019106843A1 - 半導体装置の製造方法、半導体装置 - Google Patents

半導体装置の製造方法、半導体装置 Download PDF

Info

Publication number
JPWO2019106843A1
JPWO2019106843A1 JP2019556526A JP2019556526A JPWO2019106843A1 JP WO2019106843 A1 JPWO2019106843 A1 JP WO2019106843A1 JP 2019556526 A JP2019556526 A JP 2019556526A JP 2019556526 A JP2019556526 A JP 2019556526A JP WO2019106843 A1 JPWO2019106843 A1 JP WO2019106843A1
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
concentration
transition
transition layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019556526A
Other languages
English (en)
Other versions
JP6841344B2 (ja
Inventor
淳史 惠良
淳史 惠良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2019106843A1 publication Critical patent/JPWO2019106843A1/ja
Application granted granted Critical
Publication of JP6841344B2 publication Critical patent/JP6841344B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

チャネル層の上にＩｎＡｌＮまたはＩｎＡｌＧａＮでバリア層を形成することと、成長温度を上げながら該バリア層の上にＩｎＧａＮで遷移層を形成することと、該遷移層の上にＧａＮでキャップ層を形成することと、を備えたことを特徴とする。

Description

この発明は、半導体装置の製造方法と、その方法で製造された半導体装置に関する。
ＩＩＩ-Ｖ族窒化物半導体膜、特にＡｌｘＧａｙＩｎｚＮ（ｘ+ｙ+ｚ=１、ｙ＞０）膜は、高い飽和電子速度と高い耐圧特性を有するため、電子デバイスの材料として応用されている。こうした電子デバイスの中でも、ヘテロ構造を用いて界面に高濃度の２次元電子ガスを生じさせる高電子移動度トランジスタ（ＨＥＭＴ：ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）が特に注目を集めている。
ＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１、ｙ＞０）膜を用いたＨＥＭＴのことをＧａＮ系ＨＥＭＴと呼ぶ。ＧａＮ系ＨＥＭＴでは、ＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１、ｙ＞０）からなるチャネル層上に、チャネル層よりもバンドギャップの大きなＡｌｘＧａｙＩｎｚＮ（ｘ＞０、ｘ＋ｙ＋ｚ＝１）からなるバリア層を設けることがある。これにより分極効果によって高濃度の２ＤＥＧを生じさせ、シート抵抗を低くし、高い出力を得ることができる。チャネル層にはＧａＮが用いられ、バリア層にはＡｌＧａＮが用いられることが多い。
ＧａＮ系ＨＥＭＴの高出力化のためには、ＡｌＧａＮの代わりにＩｎＡｌＮ又はＩｎＡｌＧａＮからなるバリア層を用いることが有効である。混晶中にＩｎＮを含ませることにより、ＧａＮ層であるチャネル層との格子定数差が小さくなり、ＡｌＮの混晶比を増大させることが可能となる。これにより二次元電子ガスの濃度を向上させることができる。バリア層にＩｎＡｌＮを用いる場合、ＧａＮチャネル層との格子不整合を小さくするため、たとえばＩｎ０．１７Ａｌ０．８３Ｎといった組成が用いられる。このような材料がエピタキシャルウェハの表面に存在している場合、Ｉｎが存在していること、およびＡｌが多量に存在していることにより、ウエハプロセスでのアニールまたは薬品処理時に表面荒れ等のダメージが発生してしまう。
このため、ＩｎＡｌＮバリア層上にＧａＮキャップ層を設ける必要がある。しかし、ＩｎＡｌＮバリア層の最適な成長温度はたとえば７５０℃程度であり、ＧａＮキャップ層の最適な成長温度はたとえば１０５０℃程度であり、両者は大きく異なる。ＧａＮキャップ層の最適な成長温度に昇温する際にＩｎＡｌＮバリア層にダメージを与えてしまうことがある。逆に、昇温せずにＧａＮキャップ層を成長させる場合には高品質なＧａＮキャップ層を得ることが難しいという問題がある。特許文献１では、ＧａＮキャップ層を低温成長層と高温成長層に分けることで、ＩｎＡｌＮバリア層にダメージを与えずにＧａＮキャップ層の不純物濃度を抑制する方法が示されている。
日本特開平０９−１８６３６３号公報
特許文献１に開示の方法では、低温成長のＧａＮ層が存在するので、特にＣ濃度低減、及び平坦性の向上という点において、ＧａＮキャップ層の品質が不十分である。そのため、電流コラプスおよびゲートリークが大きいという問題があった。
本発明は上述の問題を解決するためになされたものであり、品質の高い半導体装置の製造方法と半導体装置を提供することを目的とする。
本願の発明にかかる半導体装置の製造方法は、チャネル層の上にＩｎＡｌＮまたはＩｎＡｌＧａＮでバリア層を形成することと、成長温度を上げながら該バリア層の上にＩｎＧａＮで遷移層を形成することと、該遷移層の上にＧａＮでキャップ層を形成することと、を備えたことを特徴とする。
本願の発明にかかる半導体装置は、基板と、該基板の上方に形成されたチャネル層と、該チャネル層の上に形成された、ＩｎＡｌＮまたはＩｎＡｌＧａＮのバリア層と、該バリア層の上に形成されたＩｎＧａＮの遷移層と、該遷移層の上にＧａＮで形成されたキャップ層と、を備え、該遷移層の組成は、０より大きく１より小さいｘを用いてＩｎｘＧａ1-ｘＮで表され、該ｘは該キャップ層に近い位置ほど小さい値となることを特徴とする。
本発明のその他の特徴は以下に明らかにする。
この発明によれば、成長温度を上げながらバリア層の上に遷移層を形成し、その後遷移層の上にキャップ層を形成するので、品質の高い半導体装置を製造することができる。
実施の形態１に係る半導体装置の断面図である。 バリア層、遷移層およびキャップ層の成長条件を示したタイミングチャートである。 原子濃度プロファイルを示す図である。 Ｃ濃度のプロファイルの例を示す図である。 Ｃ濃度のプロファイルの別の例を示す図である。 実施の形態２に係る各層の形成のためのシーケンスを示すタイミングチャートである。 半導体装置の断面図である。
本発明の実施の形態に係る半導体装置の製造方法と半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体装置の断面図である。実施の形態１に係る半導体装置はＩＩＩ-Ｖ族窒化物半導体エピタキシャルウェハである。このＩＩＩ-Ｖ族窒化物半導体エピタキシャルウェハは、例えば高電子移動度トランジスタ（ＨＥＭＴ：ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）を製造するためのエピタキシャルウェハである。
この半導体装置の製造方法について説明する。まず、例えばＳｉＣからなる基板１０の上に、有機金属気相エピタキシャル（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によってＡｌＮで核形成層１２をたとえば５０ｎｍ成長させる。
次いで、核形成層１２の上に、Ｆｅのドーパントガスを供給することによりＦｅをたとえば１×１０１８ｃｍ-３ドープさせたＧａＮで高抵抗層１３を成長させる。高抵抗層１３の層厚は例えば３００ｎｍである。高抵抗層１３の成長条件は、たとえば、温度１０５０℃、圧力２００ｍｂａｒ、キャリアガスとして水素を用いたものとすることができる。高抵抗層１３は耐圧向上およびピンチオフ特性改善のために設けられる。
次いで、高抵抗層１３の上に、アンドープのＧａＮでチャネル層１４を成長させる。チャネル層１４の層厚は例えば１μｍである。成長条件は、たとえば、温度１１００℃、圧力２００ｍｂａｒ、Ｖ/ＩＩＩ比５００、キャリアガスとして水素を用いたものとすることができる。こうして、基板１０の上方にチャネル層１４が形成される。
次いで、チャネル層１４上に、ＡｌＮでスペーサ層１５を成長させる。スペーサ層１５の層厚はたとえば１ｎｍである。成長条件は、たとえば、温度１０５０℃、圧力７０ｍｂａｒ、Ｖ/ＩＩＩ比２０００、キャリアガスとして水素を用いたものとすることができる。
次いで、スペーサ層１５の上に、ＩｎＡｌＮでバリア層１６を成長させる。バリア層１６の材料はＩｎＡｌＮまたはＩｎＡｌＧａＮとすることができる。バリア層１６は電子供給層として機能する。バリア層１６の層厚は例えば１０ｎｍである。成長条件は、たとえば、温度７５０℃、圧力７０ｍｂａｒ、Ｖ/ＩＩＩ比５０００、キャリアガスとして窒素を用いたものとすることができる。こうして、チャネル層１４の上にスペーサ層１５を介してＩｎＡｌＮまたはＩｎＡｌＧａＮのバリア層１６を形成する。
次いで、バリア層１６の上に、ＩｎＧａＮで遷移層１７を形成する。さらに、遷移層１７の上にＧａＮでキャップ層１８を形成する。遷移層１７の層厚は例えば２ｎｍであり、キャップ層１８の層厚は例えば２ｎｍである。キャップ層１８の成長条件は、たとえば、温度１０５０℃、圧力７０ｍｂａｒ、Ｖ/ＩＩＩ比５００、キャリアガスとして水素を用いたものとすることができる。キャップ層１８を形成した後、ウエハの上面側に電極を形成し、ウエハをダイシングすることで、複数の半導体チップを得ることができる。
図２は、バリア層１６、遷移層１７およびキャップ層１８の成長条件を示したタイミングチャートである。図２には、各層を形成する際の、成長温度と、Ａｌ原料、Ｉｎ原料、Ｇａ原料の供給の有無等が示されている。図中の太い実線が材料ガスの供給を表し、破線が供給停止を表す。バリア層１６、遷移層１７およびキャップ層１８の成長中、キャリアガスとＮ原料は常に供給される。
遷移層１７の成長中は、バリア層１６の成長温度からキャップ層１８の成長温度まで徐々に昇温を行う。つまり、成長温度を上げながらバリア層１６の上にＩｎＧａＮで遷移層１７を形成する。このとき、必ずしも温度を線形に上げていく必要はない。たとえば、遷移層１７の成長中にできるだけ早く温度を上げることでキャップ層１８の成長温度まで到達させた状態でＩｎＧａＮをいくらか成長させてもよい。あるいは、遷移層１７の成長中に階段状に温度を上げてもよい。いずれにしても、遷移層１７の成長中に成長温度を上昇させる。遷移層１７の成長中に成長温度を上昇させることで、遷移層１７の上部におけるＩｎの濃度を低下させることができる。
さらに、図２に示したとおり、遷移層１７の成長中は、Ｉｎ原料の供給量を減少させていくことが好ましい。Ｉｎ原料の供給量を減らしながら遷移層１７を形成することで、Ｉｎが多く含まれる部分を薄くすることができる。Ｉｎ原料の供給量を減少させる１つの方法として、バリア層１６成長時のＩｎ原料供給量から供給制御装置能力の下限供給量まで供給量を線形に減らしていくことが挙げられる。Ｉｎ原料の供給量を減少させる方法は特に限定されず、例えば、階段状に減少させてもよいし、昇温に伴ってＩｎ取り込み量が減少することを考慮して、徐々に減少量を緩やかにしてもよい。
遷移層１７の成長中に成長温度を上昇させることで、Ｉｎの取り込み量が減少していく。そのため、遷移層１７の成長中にＩｎ原料の供給量を減少させなくても遷移層１７へのＩｎ取り込み量を減少させることができる。Ｉｎ取り込み量を大きく減少させる１つの方法として、Ｉｎ原料の供給量を減少させることができる。
また、遷移層１７の成長中の昇温プロファイルおよびＩｎ原料の供給量減少プロファイルをコントロールすることで、遷移層１７の深さ方向組成プロファイルを調整することも可能である。ただし、製造における安定性および制御性を考慮すると、昇温プロファイルおよびＩｎ原料の供給量減少プロファイルは線形にすることが望ましい。
遷移層１７の成長圧力はたとえば７０ｍｂａｒとすることができる。遷移層１７の形成中はＩｎ原料の供給量を減少させていくため、遷移層１７のＶ/ＩＩＩ比は一律ではない。しかし、Ｉｎ原料の供給量の減少に合わせてＮ原料の供給量も減少させ、Ｖ/ＩＩＩ比が過剰に高くなることがないようにすることが望ましい。つまり、Ｎ原料の供給量を減らしながら遷移層１７を形成することができる。あるいは、Ｉｎ原料の供給量の減少に合わせてＧａ原料の供給量を増大させＶ／ＩＩＩ比が過剰に高くなることがないようにすることができる。つまり、Ｇａ原料の供給量を増やしながら遷移層１７を形成することができる。これらの手法によって、Ｖ/ＩＩＩ比が過剰に高くなって平坦性向上効果が不十分になることを防止できる。遷移層１７の層厚は、平坦性を確保するために必要な層厚より厚く、かつ、格子不整合の悪影響が出てしまう膜厚より薄くする必要がある。具体的には、遷移層１７の膜厚は０．５ｎｍ以上かつ３ｎｍ以下とすることが望ましい。
上述の工程により、ＩＩＩ-Ｖ族窒化物半導体エピタキシャルウェハが製造される。図３は、実施形態１の半導体装置の製造方法で製造されたＩＩＩ-Ｖ族窒化物半導体エピタキシャルウェハのバリア層１６、遷移層１７およびキャップ層１８におけるＩｎ、Ａｌ、Ｇａの原子濃度プロファイルを示す図である。遷移層１７の組成は、０より大きく１より小さいｘを用いてＩｎｘＧａ1-ｘＮで表される。この式のｘは、キャップ層１８に近い位置ほど小さい値となることが分かる。なお、図３では、便宜上線が重ならないように描いている。
実施の形態１に係る半導体装置の製造方法では、Ｉｎをサーファクタントとして機能させることで膜を平坦化することができる。このため、遷移層１７の成長の初期は低温成長であるが平坦に成長することができる。遷移層１７の形成中は、Ｉｎのサーファクタントの効果を利用しながら温度を上げていくことで、遷移層１７の平坦性を確保できる。平坦性の確保はゲートリークを低減する効果をもたらす。
図４、５は、実施の形態１の半導体装置のバリア層１６、遷移層１７およびキャップ層１８におけるＣ濃度のプロファイル例を示す図である。図４、５では、バリア層１６のＣ濃度よりもキャップ層１８のＣ濃度が低くなっている。また、図５では、バリア層１６のＣ濃度よりも遷移層１７のＣ濃度が低くなっている。図４、５では、遷移層１７のＣ濃度よりもキャップ層１８のＣ濃度が低くなっている。バリア層１６のＣ濃度よりもキャップ層１８のＣ濃度が低いことと、バリア層１６のＣ濃度よりも遷移層１７のＣ濃度が低いことは、どちらもキャップ層１８のＣ濃度を低くして電流コラプスを抑制することに寄与する。バリア層１６のＣ濃度よりもキャップ層１８のＣ濃度が低いことと、バリア層１６のＣ濃度よりも遷移層１７のＣ濃度が低いことのどちらか一方だけを満たしても上記効果を得ることができるが、両方を満たすことが望ましい。
Ｃ濃度のプロファイルは、必ずしも図４、５の通りでなくてもよい。遷移層１７とキャップ層１８のＣ濃度の大小関係に関わらず、上記の効果を得ることができる。しかし、実施の形態１に係る半導体装置の製造方法を用いると、通常は、遷移層１７のＣ濃度よりもキャップ層１８のＣ濃度が低くなる。これは、キャップ層１８の成長温度が遷移層１７の成長温度よりも高いためである。
キャップ層１８を高温で成長させることで、バリア層１６のＣ濃度よりもキャップ層１８のＣ濃度を低くすることができる。また、遷移層１７は温度を上昇させながら成長しているため、バリア層１６のＣ濃度よりも遷移層１７のＣ濃度を低くすることができる。これにより電流コラプスが抑制される。電流コラプス抑制のためには、バリア層１６よりも表面側にあり、かつバンドギャップの小さい材料からなる層のＣ濃度を低減することが重要である。
温度を上昇させながら遷移層１７を成長させたため、基本的には、ＩｎＧａＮで形成された遷移層１７のＣ濃度よりもＧａＮで形成されたキャップ層１８のＣ濃度が低くなる。ただし、Ｖ／ＩＩＩ比の設定によっては、本実施形態および実施形態２の製造方法を用いながら、遷移層よりもキャップ層のＣ濃度を高くすることも可能である。
遷移層のＣ濃度よりもキャップ層のＣ濃度を低くすることは必須の構成ではない。さらに、遷移層１７のＣ濃度は一定である必要はなく、たとえば、表面側に向かって減少してもよい。実施の形態１に係る半導体装置の製造方法では、遷移層１７の成長温度を上げていくため、遷移層１７のＣ濃度は表面側に向かって減少することが多い。
実施の形態１に係る半導体装置の製造方法と半導体装置はその特徴を失わない範囲で様々な変形が可能である。たとえば、基板１０はＳｉＣに限らずＳｉ又はサファイアとしてもよい。ＡｌＮで形成した核形成層１２は上部のＧａＮ層を成長させるためのバッファ層の一例である。核形成層１２として別のＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１）を用いてもよいし、複数の組成のＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１）層を重ねた多層のバッファ層を用いてもよい。たとえばＳｉＮなどの材料を基板上に設けた後にＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１）を成長してもよい。
高抵抗層１３はＦｅドープしたＧａＮとしたが、ＣドープのＧａＮを高抵抗層としてもよいし、高抵抗層自体を設けなくてもよい。バリア層１６の材料はＩｎＡｌＮまたはＩｎＡｌＧａＮとすることができる。ＩｎＡｌＧａＮを用いた場合、図２のバリア層１６を形成する期間においてＧａが供給される。
図１ではバリア層１６、遷移層１７およびキャップ層１８を連続で成長させることとしたが、必ずしも連続で成長させる必要はない。界面の急峻性を向上させるため、各層の成長条件に移行するため、又はキャリアガス切り替え後にガスの流れを安定化させるなどのために、成長中断期間を設けてもよい。
Ａｌ原料、Ｇａ原料、Ｎ原料として、たとえば、トリメチルアルミニウム、トリメチルガリウム、アンモニアをそれぞれ使用することができる。また、ＩｎＡｌＮのバリア層１６を成長させる時にはキャリアガスとして窒素を使用し、バリア層１６以外の層を成長させるときにはキャリアガスとして水素を使用することが望ましいが、これら以外の原料又はキャリアガスを使用してもよい。その他、実施の形態１の半導体装置の製造方法と半導体装置の特徴とは関係のない構造および成長条件については、上記通りである必要はない。
バリア層１６の成長圧力は１００ｍｂａｒ以下とすることが望ましい。これは、成長圧力を１００ｍｂａｒより高くすると、Ａｌ原料が気相中で反応し、正常な成長がなされなくなるからである。一方、成長圧力を低くしすぎるとＣ濃度の取り込み量が多くなりすぎるため、バリア層１６の成長圧力は２５ｍｂａｒ以上とすることが望ましい。
実施の形態２．
実施の形態２に係る半導体装置の製造方法と半導体装置は、実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。図６は、実施の形態２に係るバリア層１６の形成からキャップ層１８の形成までのシーケンスを示すタイミングチャートである。バリア層１６の成長後、炉内圧力を増大させてから遷移層１７を形成する。バリア層１６の成長後の時刻ｔ２からｔ３までの期間は成長中断期間である。この成長中断期間中に炉内圧力を上昇させ、遷移層１７成長時とキャップ層１８成長時の成長圧力を、バリア層１６成長時の成長圧力よりも大きくする。つまり、炉内圧力を増大させる。
遷移層１７とキャップ層１８の成長圧力をバリア層１６の成長圧力よりも高くすることで、遷移層１７とキャップ層１８のＣ濃度を実施の形態１よりもさらに低減することができる。圧力を上昇させることができるのは、遷移層１７にＩｎＧａＮを用いているからである。もし、遷移層１７にＩｎＡｌＧａＮ等のＡｌを含む材料を使用した場合は、Ａｌ原料が気相中で反応してしまい、正常な成長がなされなくなる。このように発明者は、ゲートリークと電流コラプスを抑制する上で障害となる多くの問題を解決する、最適な構造および製造方法を見出した。
遷移層１７の成長時とキャップ層１８の成長時の成長圧力は、１５０ｍｂａｒ以上とすることが望ましい。これにより、電流コラプスが生じないよう十分にＣ濃度を低くすることができる。一方、あまりにも成長圧力を高くし過ぎるとＡｌ原料を使用していなくても気相反応が生じてしまい正常な成長がなされなくなる。そこで、遷移層１７の成長時とキャップ層１８の成長時の成長圧力は、４００ｍｂａｒ以下とすることが望ましい。
電流コラプスを十分に抑制するためには、キャップ層１８のＣ濃度は５×１０１６［ｃｍ-３］以下であることが好ましく、遷移層１７のＣ濃度は１×１０１７［ｃｍ-３］以下であることが好ましい。遷移層１７の成長後にも成長中断期間を設けてもよい。また、実施の形態１と同様に、本発明の効果とは関係のない構造または成長条件については、実施の形態に記載してある通りでなくてもよい。
図７は、実施の形態１又は実施の形態２の方法で形成されたウエハに電極を形成した半導体装置の断面図である。キャップ層１８の上にゲート電極２０と、ソース電極２２と、ドレイン電極２４が設けられている。バリア層１６のバンドギャップはチャネル層１４のバンドギャップより大きく、電極に電圧を印加することでチャネル層１４に２次元電子ガスが生成される。これにより、高電子移動度トランジスタを構成することができる。
１６ バリア層、 １７ 遷移層、 １８ キャップ層

Claims (16)

  1. チャネル層の上にＩｎＡｌＮまたはＩｎＡｌＧａＮでバリア層を形成することと、
    成長温度を上げながら前記バリア層の上にＩｎＧａＮで遷移層を形成することと、
    前記遷移層の上にＧａＮでキャップ層を形成することと、を備えたことを特徴とする半導体装置の製造方法。
  2. Ｉｎ原料の供給量を減らしながら前記遷移層を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記バリア層の成長後、炉内圧力を増大させてから前記遷移層を形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. Ｎ原料の供給量を減らしながら前記遷移層を形成することを特徴とする請求項１から３のいずれか１項に記載の半導体装置の製造方法。
  5. Ｇａ原料の供給量を増やしながら前記遷移層を形成することを特徴とする請求項１から４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記バリア層の成長圧力は２５ｍｂａｒ以上、１００ｍｂａｒ以下であることを特徴とする請求項１から５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記キャップ層の成長圧力は１５０ｍｂａｒ以上、４００ｍｂａｒ以下であることを特徴とする請求項１から６のいずれか１項に記載の半導体装置の製造方法。
  8. 前記遷移層の成長圧力は１５０ｍｂａｒ以上、４００ｍｂａｒ以下であることを特徴とする請求項１から７のいずれか１項に記載の半導体装置の製造方法。
  9. 基板と、
    前記基板の上方に形成されたチャネル層と、
    前記チャネル層の上に形成された、ＩｎＡｌＮまたはＩｎＡｌＧａＮのバリア層と、
    前記バリア層の上に形成されたＩｎＧａＮの遷移層と、
    前記遷移層の上にＧａＮで形成されたキャップ層と、を備え、
    前記遷移層の組成は、０より大きく１より小さいｘを用いてＩｎｘＧａ1-ｘＮで表され、前記ｘは前記キャップ層に近い位置ほど小さい値となることを特徴とする半導体装置。
  10. 前記バリア層のＣ濃度よりも前記キャップ層のＣ濃度が低いことを特徴とする請求項９に記載の半導体装置。
  11. 前記バリア層のＣ濃度よりも前記遷移層のＣ濃度が低いことを特徴とする請求項９または１０に記載の半導体装置。
  12. 前記遷移層のＣ濃度よりも前記キャップ層のＣ濃度が低いことを特徴とする請求項１０または１１に記載の半導体装置。
  13. 前記キャップ層のＣ濃度は５×１０１６［ｃｍ-３］以下であることを特徴とする請求項９から１２のいずれか１項に記載の半導体装置。
  14. 前記遷移層のＣ濃度は１×１０１７［ｃｍ-３］以下であることを特徴とする請求項９から１３のいずれか１項に記載の半導体装置。
  15. 前記遷移層の膜厚は０．５ｎｍ以上かつ３ｎｍ以下であることを特徴とする請求項９から１４のいずれか１項に記載の半導体装置。
  16. 前記キャップ層の上に設けられたゲート電極と、
    前記キャップ層の上に設けられたソース電極と、
    前記キャップ層の上に設けられたドレイン電極と、を備え、
    前記バリア層のバンドギャップは前記チャネル層のバンドギャップより大きく、
    高電子移動度トランジスタを構成することを特徴とする請求項９から１５のいずれか１項に記載の半導体装置。
JP2019556526A 2017-12-01 2017-12-01 半導体装置の製造方法、半導体装置 Active JP6841344B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/043345 WO2019106843A1 (ja) 2017-12-01 2017-12-01 半導体装置の製造方法、半導体装置

Publications (2)

Publication Number Publication Date
JPWO2019106843A1 true JPWO2019106843A1 (ja) 2020-10-08
JP6841344B2 JP6841344B2 (ja) 2021-03-10

Family

ID=66665520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019556526A Active JP6841344B2 (ja) 2017-12-01 2017-12-01 半導体装置の製造方法、半導体装置

Country Status (6)

Country Link
US (1) US11444172B2 (ja)
JP (1) JP6841344B2 (ja)
KR (1) KR102293962B1 (ja)
CN (1) CN111406306B (ja)
DE (1) DE112017008243T5 (ja)
WO (1) WO2019106843A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI671801B (zh) * 2018-08-01 2019-09-11 環球晶圓股份有限公司 磊晶結構
CN110643934A (zh) * 2019-09-20 2020-01-03 深圳市晶相技术有限公司 一种半导体设备
JP7439536B2 (ja) * 2020-01-28 2024-02-28 富士通株式会社 半導体装置
TWI767425B (zh) * 2020-11-27 2022-06-11 合晶科技股份有限公司 氮化物磊晶片及其製造方法
TWI795022B (zh) * 2021-10-12 2023-03-01 世界先進積體電路股份有限公司 高電子遷移率電晶體

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154794A (ja) * 1997-07-29 1999-02-26 Toshiba Corp 化合物半導体素子及びその製造方法
JP2007165431A (ja) * 2005-12-12 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> 電界効果型トランジスタおよびその製造方法
JP2007214257A (ja) * 2006-02-08 2007-08-23 Rohm Co Ltd 半導体発光素子およびその製造方法
JP2011238931A (ja) * 2010-05-11 2011-11-24 Iqe Rf Llc エンハンスメントモード電界効果デバイスおよびそれを製造する方法
JP2014239159A (ja) * 2013-06-07 2014-12-18 住友電気工業株式会社 半導体装置およびその製造方法
JP2017183696A (ja) * 2016-03-28 2017-10-05 エヌエックスピー ユーエスエイ インコーポレイテッドＮＸＰ ＵＳＡ，Ｉｎｃ． 抵抗率増強領域を有する半導体デバイスおよびその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273125A (ja) * 1994-03-29 1995-10-20 Fujitsu Ltd 半導体装置の製造方法
JPH0856044A (ja) * 1994-08-10 1996-02-27 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザ装置
JPH09186363A (ja) 1995-12-27 1997-07-15 Toshiba Corp 半導体発光素子及びその製造方法
US7612390B2 (en) 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
KR101058031B1 (ko) * 2005-02-01 2011-08-19 독립행정법인 산업기술종합연구소 고밀도 기록 매체 형성 방법, 패턴 형성 방법 및 그 기록매체
TWI467759B (zh) * 2007-03-29 2015-01-01 Univ California 具有低緩衝漏電及低寄生阻抗之氮面高電子遷移電晶體
KR100994116B1 (ko) * 2008-08-20 2010-11-15 삼성모바일디스플레이주식회사 유기 발광 소자
JP5136437B2 (ja) * 2009-01-23 2013-02-06 住友電気工業株式会社 窒化物系半導体光素子を作製する方法
US20100270591A1 (en) * 2009-04-27 2010-10-28 University Of Seoul Industry Cooperation Foundation High-electron mobility transistor
WO2012014883A1 (ja) * 2010-07-29 2012-02-02 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、ｐｎ接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法
CN101976667B (zh) * 2010-09-06 2012-07-18 清华大学 一种高性能cmos器件
JP5914999B2 (ja) 2011-06-08 2016-05-11 住友電気工業株式会社 半導体装置の製造方法
US20120315742A1 (en) 2011-06-08 2012-12-13 Sumitomo Electric Industries, Ltd. Method for forming nitride semiconductor device
WO2013109884A1 (en) * 2012-01-18 2013-07-25 Iqe Kc, Llc Iiii -n- based double heterostructure field effect transistor and method of forming the same
US8975666B2 (en) * 2012-08-22 2015-03-10 United Microelectronics Corp. MOS transistor and process thereof
US20140167058A1 (en) * 2012-08-28 2014-06-19 Iqe, Kc, Llc Compositionally graded nitride-based high electron mobility transistor
US9076854B2 (en) * 2013-08-26 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device
JP6283250B2 (ja) * 2014-04-09 2018-02-21 サンケン電気株式会社 半導体基板及び半導体素子
US9337278B1 (en) * 2015-02-25 2016-05-10 Triquint Semiconductor, Inc. Gallium nitride on high thermal conductivity material device and method
US20160293596A1 (en) * 2015-03-30 2016-10-06 Texas Instruments Incorporated Normally off iii-nitride transistor
JP6540461B2 (ja) * 2015-10-30 2019-07-10 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2017139390A (ja) * 2016-02-04 2017-08-10 富士通株式会社 半導体装置、電源装置及び増幅器
US10396274B2 (en) * 2016-03-08 2019-08-27 Tohoku University Spin electronics element and method of manufacturing thereof
CN105895526B (zh) * 2016-04-26 2019-02-01 中国科学院微电子研究所 一种GaN基功率电子器件及其制备方法
CN107785243B (zh) * 2016-08-26 2023-06-20 住友电工光电子器件创新株式会社 形成氮化物半导体层的工艺
JP7019942B2 (ja) * 2016-09-28 2022-02-16 富士通株式会社 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器
US11101379B2 (en) * 2016-11-16 2021-08-24 Theregenis Of The University Of California Structure for increasing mobility in a high electron mobility transistor
US10290713B2 (en) * 2017-07-31 2019-05-14 Qorvo Us, Inc. Field-effect transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154794A (ja) * 1997-07-29 1999-02-26 Toshiba Corp 化合物半導体素子及びその製造方法
JP2007165431A (ja) * 2005-12-12 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> 電界効果型トランジスタおよびその製造方法
JP2007214257A (ja) * 2006-02-08 2007-08-23 Rohm Co Ltd 半導体発光素子およびその製造方法
JP2011238931A (ja) * 2010-05-11 2011-11-24 Iqe Rf Llc エンハンスメントモード電界効果デバイスおよびそれを製造する方法
JP2014239159A (ja) * 2013-06-07 2014-12-18 住友電気工業株式会社 半導体装置およびその製造方法
JP2017183696A (ja) * 2016-03-28 2017-10-05 エヌエックスピー ユーエスエイ インコーポレイテッドＮＸＰ ＵＳＡ，Ｉｎｃ． 抵抗率増強領域を有する半導体デバイスおよびその製造方法

Also Published As

Publication number Publication date
KR102293962B1 (ko) 2021-08-25
CN111406306A (zh) 2020-07-10
US20200243668A1 (en) 2020-07-30
US11444172B2 (en) 2022-09-13
CN111406306B (zh) 2024-03-12
DE112017008243T5 (de) 2020-08-13
JP6841344B2 (ja) 2021-03-10
KR20200066726A (ko) 2020-06-10
WO2019106843A1 (ja) 2019-06-06

Similar Documents

Publication Publication Date Title
JP6841344B2 (ja) 半導体装置の製造方法、半導体装置
JP6318474B2 (ja) 半導体装置の製造方法
EP3311414B1 (en) Doped barrier layers in epitaxial group iii nitrides
JP6392498B2 (ja) 化合物半導体装置及びその製造方法
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
US9431526B2 (en) Heterostructure with carrier concentration enhanced by single crystal REO induced strains
TWI685884B (zh) 半導體異質結構及其製造方法
JP6547581B2 (ja) 半導体装置
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
CN108231556B (zh) Iii-v族氮化物半导体外延片的制造方法
JP2017168627A (ja) 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
KR102111459B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN110047924B (zh) 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法
JP2006032524A (ja) 窒化物半導体ヘテロ構造電界効果トランジスタ構造とその作製法
JP7120334B2 (ja) 半導体装置および半導体装置の製造方法
JP2006196557A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
WO2022180659A1 (ja) Ｉｉｉ族窒化物半導体エピタキシャルウエハの製造方法
JP7201571B2 (ja) 窒化物半導体基板および窒化物半導体装置
KR102067597B1 (ko) 질화물 반도체 소자 및 그 제조 방법
US20230054861A1 (en) Epitaxial wafer, semiconductor device, and method for manufacturing epitaxial wafer
JP2021044596A (ja) 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法
CN113659006A (zh) 一种基于第三代半导体GaN材料的HEMT外延器件及其生长方法
JP2006339453A (ja) 電界効果トランジスタ、半導体素子、及びエピタキシャル基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210201

R150 Certificate of patent or registration of utility model

Ref document number: 6841344

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250