WO2007091637A1 - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
WO2007091637A1
WO2007091637A1 PCT/JP2007/052220 JP2007052220W WO2007091637A1 WO 2007091637 A1 WO2007091637 A1 WO 2007091637A1 JP 2007052220 W JP2007052220 W JP 2007052220W WO 2007091637 A1 WO2007091637 A1 WO 2007091637A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
emitting device
semiconductor light
light emitting
sublimation
Prior art date
Application number
PCT/JP2007/052220
Other languages
English (en)
French (fr)
Inventor
Kazuaki Tsutsumi
Norikazu Ito
Masayuki Sonobe
Shinichi Tamai
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to US12/223,739 priority Critical patent/US8222655B2/en
Publication of WO2007091637A1 publication Critical patent/WO2007091637A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Definitions

  • the present invention relates to a semiconductor light emitting element having a semiconductor layer containing GaN and a method for manufacturing the same.
  • FIG. 5 shows an example of a conventional semiconductor light emitting device.
  • the semiconductor light emitting device X shown in the figure includes an n-GaN layer 92 which is an n-type semiconductor layer formed on a substrate 91, a ⁇ -GaN layer 93 which is a p-type semiconductor layer, and a quantum well (Multiple Quantum Well (hereinafter referred to as MQW) structure.
  • the active layer 94 has a structure in which semiconductor layers containing InGaN having different In composition ratios are stacked.
  • An n-side electrode 95 is formed on the lower surface (the lower surface in FIG. 5) of the substrate 91, and the p-side electrode 96 is formed on the upper surface (the upper surface in FIG.
  • the active layer 94 is sandwiched between the lower cladding layers 97a and 97b and the upper cladding layers 98a and 98b.
  • the lower cladding layer 97a and the upper cladding layer 98a are semiconductor layers containing InGaN, and the In composition ratio is equal to the In composition ratio of the noria layer of the active layer 94.
  • the lower clad layers 97a and 97b and the upper clad layers 98a and 98b exhibit the effect of relaxing the lattice strain between the layers sandwiching each other.
  • each layer constituting the semiconductor light emitting device X is a thin film having a thickness of several tens of nm
  • the In composition ratio described above is used in the manufacturing process. Is difficult to adjust.
  • the In contained in the upper cladding layer 98a disappears due to sublimation due to the difference in the formation temperature or the formation gas of each other. May end up. This causes a problem that the In composition ratio of the upper cladding layer 98a is unduly small, and the relaxation of the lattice strain between the active layer 94 and the p-GaN layer 93 is hindered. It was.
  • Patent Document 1 JP 2005-150627 A
  • the present invention has been conceived under the circumstances described above, and provides a semiconductor light emitting device capable of appropriately mitigating lattice strain between semiconductor layers and a method for manufacturing the same. Let that be the issue.
  • a semiconductor light-emitting device provided by the first aspect of the present invention includes a substrate, a first nitride semiconductor layer supported by the substrate, and the substrate relative to the first nitride semiconductor layer.
  • a second nitride semiconductor layer formed in a spaced position; an active layer formed between the first and second nitride semiconductor layers and containing InGaN; the active layer; and the second nitride.
  • an In composition graded layer that is graded so that its composition ratio becomes smaller as it approaches the second nitride semiconductor layer! /! /
  • the In composition ratio of the sublimation preventing layer is 0 to 1%.
  • the sublimation preventing layer has a thickness of 3 to 20 nm.
  • the In composition gradient layer has an In composition ratio in the thickness direction from the sublimation preventing layer side to the second nitride semiconductor layer side. Tilt to 5% force 0% towards!
  • a method for manufacturing a semiconductor light emitting device provided by the second aspect of the present invention is a method for manufacturing a semiconductor light emitting device provided by the first aspect of the present invention, wherein the sublimation preventing layer is formed. Then, before forming the second nitride semiconductor layer, the method has a step of forming the In composition gradient layer while monotonically increasing the deposition temperature with time.
  • FIG. 1 is a cross-sectional view showing an example of a semiconductor light emitting device according to the present invention.
  • FIG. 2 is a graph showing the In composition ratio in the thickness direction of Example 1.
  • FIG. 3 is a graph showing the In composition ratio in the thickness direction of Example 2.
  • FIG. 4 is a graph showing transition of film forming temperature in the manufacturing method of Example 1.
  • FIG. 5 is a cross-sectional view showing an example of a conventional semiconductor light emitting device.
  • FIG. 1 shows an example of a semiconductor light emitting device according to the present invention.
  • the semiconductor light emitting device A of the present embodiment includes a substrate n—GaN layer 2, a superlattice layer 3, an active layer 4, a sublimation preventing layer 5, an In composition gradient layer 6, and a p—GaN layer 7.
  • the semiconductor light emitting device A is particularly configured as a semiconductor light emitting device suitable for emitting blue light or green light.
  • Substrate 1 is made of, for example, sapphire, and supports n—GaN layer 2, superlattice layer 3, active layer 4, sublimation preventing layer 5, In composition gradient layer 6, and p—GaN layer 7. Is.
  • the substrate 1 has a thickness of about 300 to 500 / ⁇ ⁇ , for example.
  • the ⁇ -GaN layer 2 is a so-called n-type semiconductor layer by doping GaN with Si, and is an example of the first nitride semiconductor layer referred to in the present invention.
  • the first nitride semiconductor layer is made of, for example, A1N, GaN, AlGaN, etc. for relaxing lattice distortion in addition to the one formed directly on the substrate 1 like the n-GaN layer 2. This concept includes those indirectly supported by the substrate 1 through the buffer layer.
  • the n-GaN layer 2 has a thickness of about 3 to 6 ⁇ m.
  • An n-side electrode 21 is formed on the n—GaN layer 2.
  • the superlattice layer 3 is a layer having a superlattice structure in which InGaN layers and GaN layers are alternately stacked for each atomic layer.
  • the superlattice layer 3 is formed by laminating about 5 to 20 layers of InGaN layers and GaN layers whose In composition ratio is about 5 to 10%, and the thickness thereof. Is about 30-60nm.
  • the active layer 4 is a layer having an MQW structure containing InGaN, and is a layer for amplifying light emitted by recombination of electrons and holes.
  • the active layer 4 a plurality of InGaN layers and a plurality of GaN layers are alternately stacked.
  • the InGaN layer has a smaller band gap than the n-GaN layer 2 and superlattice layer 3 because the In composition ratio is about 15%. It constitutes the well layer of the active layer 4.
  • the GaN layer forms a barrier layer of the active layer 4.
  • the active layer 4 is formed by laminating the plurality of InGaN layers and the plurality of GaN layers by 3 to 7 layers, and the thickness thereof is about 50 to 150 nm.
  • the sublimation preventing layer 5 is a layer containing InGaN, and is a layer for preventing In from sublimating from the active layer 4 in the manufacturing process of the semiconductor light emitting device A.
  • the sublimation preventing layer 5 has an In composition ratio of 0 to 1% and a thickness of 3 to 20 nm.
  • the In composition gradient layer 6 is a layer containing InGaN, and the In composition ratio is inclined in the thickness direction.
  • the In composition ratio decreases with increasing force from the sublimation preventing layer 5 side to the p-GaN layer 7 side.
  • the In composition ratio of the In composition gradient layer 6 is preferably about 0 to 5%.
  • the In composition gradient layer 6 has a thickness of about 3 to 16 nm.
  • the p-GaN layer 7 is a so-called p-type semiconductor layer formed by doping GaN with Mg, and is an example of the second nitride semiconductor layer referred to in the present invention.
  • the p-GaN layer 7 has a thickness of about 100 to 1500 nm.
  • a p-side electrode 71 is formed on the p-GaN layer 7.
  • FIG. 2 shows the In composition ratio of the sublimation preventing layer 5 and the In composition gradient layer 6 in Example 1 of the above-described embodiment.
  • the sublimation preventing layer 5 has an In composition ratio of 0.5% and a thickness of 3 nm.
  • the In composition ratio of the In composition gradient layer 6 is 0.5% at the end portion on the sublimation preventing layer 5 side and 0% at the end portion on the p-GaN layer 7 side.
  • the In composition ratio of the In composition gradient layer 6 is linearly monotonously decreased from the sublimation preventing layer 5 side toward the p-GaN layer 7 in the thickness direction.
  • the In composition gradient layer 6 has a thickness of 9 nm.
  • FIG. 3 shows the In composition ratio of the sublimation preventing layer 5 and the In composition gradient layer 6 in Example 2 of the above-described embodiment.
  • the sublimation prevention layer 5 is the same as in Example 1, but the In composition gradient layer 6 has an In composition ratio at the end of the sublimation prevention layer 5 side. In this case, it is 5%, and 0% at the end of the p-GaN layer 7 side. That is, unlike Example 1, the In composition ratio is discontinuous at the portion where the sublimation preventing layer 5 and the In composition gradient layer 6 are in contact with each other.
  • FIG. 4 shows the transition of the film formation temperature in the manufacturing process of Example 1.
  • the substrate 1 is introduced into a deposition chamber for MOCVD, and the deposition temperature, which is the temperature in the deposition chamber, is set to 1,100 ° C. Next, by flowing H gas and N gas into the film formation chamber, the substrate
  • TMG Tilgallium (hereinafter referred to as TMG) gas is supplied into the film formation chamber. At this time, SiH gas is simultaneously supplied to dope Si, which is an n-type dopant. As a result, on the substrate 1
  • the GaN layer 2 is formed.
  • TEG triethylgallium
  • TEG trimethylindium
  • MIn MIn
  • NH gas, H gas, N gas, and TMG gas are supplied into the film formation chamber. From this, the GaN layer is formed.
  • the superlattice layer 3 having a thickness of about 30 to 60 nm is formed.
  • n gas is supplied into the film formation chamber.
  • the ratio of TMIn gas to be supplied is changed depending on the In composition ratio of the InGaN layer to be formed.
  • an InGaN layer is formed as a well layer with an In composition ratio of about 15%.
  • the InGaN layer as the well layer and the GaN layer as the barrier layer are alternately formed.
  • an active layer with MQW structure The sexual layer 4 is obtained.
  • the sublimation preventing layer 5 having an In composition ratio of 0.5% is formed on the active layer 4.
  • the thickness of the sublimation preventing layer 5 is 3 nm.
  • An In composition gradient layer 6 is formed which is inclined so that the composition ratio decreases from 0.5% to 0% in the thickness direction.
  • the thickness of the In composition gradient layer 6 is 9 nm.
  • the In composition gradient layer 6 and the p-GaN layer 7 are formed in a state where the active layer 4 is covered with the sublimation preventing layer 5. For this reason, the active layer 4 is not exposed at a high temperature of 1,000 ° C or higher. Therefore, sublimation of In from the active layer 4 can be appropriately prevented, the composition of the active layer 4 can be set to an appropriate ratio, and the light amount of the semiconductor light emitting element A can be increased. Can do. In particular, as shown in Example 1, if the In composition ratio of the sublimation preventing layer 5 is 0.5%, it is suitable for preventing In sublimation.
  • the In composition ratio of the sublimation preventing layer 5 is 0 to 1%, it is possible to prevent sublimation of In from the active layer 4 and increase in lattice strain. Moreover, if the thickness of the sublimation prevention layer 5 is 3 nm or more, it is possible to prevent the occurrence of partial prayer due to the sublimation prevention layer 5 being too thin. Furthermore, if the thickness of the sublimation prevention layer 5 is 20 nm or less, it is possible to avoid a situation when the hole injection from the p-GaN layer 7 to the active layer 4 is insufficient.
  • the active layer 4, the sublimation preventing layer 5, and the p-GaN layer 7 are joined by the In composition gradient layer 6 in a state where these In composition ratios are continuous.
  • the sublimation prevention layer 5 and the In composition graded layer 6 in the present invention are not limited to those in which the In composition ratio is continuous, but the In composition graded layer 6 has an In composition gradient as shown in Example 2.
  • the superlattice layer 3 can be configured such that the electric resistance in the direction perpendicular to the thickness direction is smaller than the electric resistance in the thickness direction. As a result, it is possible to flow a current uniformly over the entire surface of the superlattice layer 3, and it is possible to prevent a current from flowing locally in a part thereof. Therefore, it is suitable for increasing the current and increasing the amount of light of the semiconductor light emitting device A.
  • the In composition ratio can be lowered as the film formation temperature increases.
  • the In composition ratio can be monotonously decreased in the thickness direction of the In composition gradient layer 6 by increasing the film formation temperature with time.
  • the In composition ratio of the In composition gradient layer 6 can be accurately controlled. Therefore, it is suitable for relaxing the lattice strain between the active layer 4 and the p-GaN layer 7.
  • the semiconductor light emitting device and the method for manufacturing the same according to the present invention are not limited to the above-described embodiments.
  • the specific configuration of each part of the semiconductor light emitting device and the method for manufacturing the same according to the present invention can be variously modified.
  • the In composition in the In composition gradient layer is not limited to a linear gradient in the thickness direction, and includes, for example, a gradient in a multi-curve.
  • the active layer may be configured by alternately stacking two types of InGaN layers having different In composition ratios instead of the combination of the InGaN layer and the GaN layer.
  • the active layer referred to in the present invention is not limited to the MQW structure.
  • the semiconductor light emitting device according to the present invention can be configured to emit light of various wavelengths such as white light in addition to blue and green light.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本発明の半導体発光素子は、基板（１）と、基板（１）に支持されたｎ－ＧａＮ層（２）と、ｎ－ＧａＮ層（２）よりも基板（１）に対して離間した位置に形成されたｐ－ＧａＮ層（７）と、ｎ－ＧａＮ層（２）およびｐ－ＧａＮ層（７）の間に形成されており、かつＩｎＧａＮを含む活性層（４）と、活性層（４）とｐ－ＧａＮ層（７）との間に形成されており、かつＩｎＧａＮを含む昇華防止層（５）と、昇華防止層（５）とｐ－ＧａＮ層（７）とに挟まれており、かつその厚さ方向においてＩｎの組成比がｐ－ＧａＮ層（７）に近づくほど小となるように傾斜させられているＩｎ組成傾斜層（６）とを備えている。

Description

明 細 書
半導体発光素子およびその製造方法
技術分野
[0001] 本発明は、 GaNを含む半導体層を有する半導体発光素子およびその製造方法に 関する。
背景技術
[0002] 図 5は、従来の半導体発光素子の一例を示している。同図に示された半導体発光 素子 Xは、基板 91上に形成された n型半導体層である n— GaN層 92と、 p型半導体 層である ρ— GaN層 93と、重量子井戸（Multiple Quantum Well:以下 MQW)構造と された活性層 94とを備えている。活性層 94は、互いに Inの組成比が異なる InGaN を含む半導体層が積層された構造とされている。基板 91の下面（図 5において、下 側の面）には、 n側電極 95が形成されており、 p— GaN層 93の上面（図 5において、 上側の面）には、 p側電極 96が形成されている。活性層 94は、下部クラッド層 97a, 9 7bおよび上部クラッド層 98a, 98bによって挟まれている。下部クラッド層 97aおよび 上部クラッド層 98aは、 InGaNを含む半導体層であり、その In組成比が活性層 94の ノリア層の In組成比と等しいものとされている。この結果、下部クラッド層 97a, 97bお よび上部クラッド層 98a, 98bは、それぞれを挟む層どうしの格子歪を緩和する作用 を発揮する。
[0003] しカゝしながら、半導体発光素子 Xを構成する各層は、その厚さが数十 nmとされた薄 膜であるため、その製造工程にお!/、て上述した Inの組成比を調節することが困難で ある。たとえば、上部クラッド層 98aを形成した後に上部クラッド層 98bを形成する際 に、互いの層の形成温度または形成ガスの違いから、上部クラッド層 98aに含まれる I nが昇華するなどして消失してしまうことがある。このようなことでは、上部クラッド層 98 aの In組成比が不当に小さ 、ものとなり、活性層 94と p— GaN層 93との格子歪を緩 和することが阻害されてしまうという問題があった。
[0004] 特許文献 1 :特開 2005— 150627号公報
発明の開示 発明が解決しょうとする課題
[0005] 本発明は、上記した事情のもとで考え出されたものであって、半導体層間の格子歪 を適切に緩和することが可能である半導体発光素子およびその製造方法を提供する ことをその課題とする。
課題を解決するための手段
[0006] 本発明の第 1の側面によって提供される半導体発光素子は、基板と、上記基板に 支持された第 1窒化物半導体層と、上記第 1窒化物半導体層よりも上記基板に対し て離間した位置に形成された第 2窒化物半導体層と、上記第 1および第 2窒化物半 導体層の間に形成されており、かつ InGaNを含む活性層と、上記活性層と上記第 2 窒化物半導体層との間に形成されており、かつ InGaNを含む昇華防止層と、上記昇 華防止層と上記第 2窒化物半導体層とに挟まれており、かつその厚さ方向において I nの組成比が上記第 2窒化物半導体層に近づくほど小となるように傾斜させられて ヽ る In組成傾斜層と、を備えて!/、ることを特徴として！/、る。
[0007] 本発明の好ましい実施の形態においては、上記昇華防止層は、その In組成比が 0 〜1%とされている。
[0008] 本発明の好ましい実施の形態においては、上記昇華防止層は、その厚さが 3〜20 nmとされている。
[0009] 本発明の好まし 、実施の形態にぉ ヽては、上記 In組成傾斜層は、その In組成比が 、その厚さ方向において上記昇華防止層側から上記第 2窒化物半導体層側に向け て 5%力 0%となるように傾斜させられて!/、る。
[0010] 本発明の第 2の側面によって提供される半導体発光素子の製造方法は、本発明の 第 1の側面によって提供される半導体発光素子の製造方法であって、上記昇華防止 層を形成した後、上記第 2窒化物半導体層を形成する前に、時間とともに成膜温度 を単調上昇させながら上記 In組成傾斜層を形成する工程を有することを特徴として いる。
図面の簡単な説明
[0011] [図 1]本発明に係る半導体発光素子の一例を示す断面図である。
[図 2]実施例 1の厚さ方向における In組成比を示すグラフである。 [図 3]実施例 2の厚さ方向における In組成比を示すグラフである。
[図 4]実施例 1の製造方法における成膜温度の推移を示すグラフである。
[図 5]従来の半導体発光素子の一例を示す断面図である。
発明を実施するための最良の形態
[0012] 以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
[0013] 図 1は、本発明に係る半導体発光素子の一例を示している。本実施形態の半導体 発光素子 Aは、基板 n— GaN層 2、超格子層 3、活性層 4、昇華防止層 5、 In組成 傾斜層 6、および p— GaN層 7を備えている。半導体発光素子 Aは、特に青色光また は緑色光を発光するのに適した半導体発光素子として構成されて!ヽる。
[0014] 基板 1は、たとえばサファイア製であり、 n— GaN層 2、超格子層 3、活性層 4、昇華 防止層 5、 In組成傾斜層 6、および p— GaN層 7を支持するためのものである。本実 施形態においては、基板 1は、その厚さがたとえば 300〜500 /ζ πι程度とされている
[0015] η— GaN層 2は、 GaNに Siがドープされたことによりいわゆる n型半導体層とされて おり、本発明で言う第 1窒化物半導体層の一例である。本発明においては、第 1窒化 物半導体層は、 n— GaN層 2のように基板 1上に直接形成されたもののほかに、たと えば格子歪を緩和するための A1N、 GaN、 AlGaN等からなるバッファ層を介して基 板 1に間接的に支持されたものを含む概念である。本実施形態においては、 n-Ga N層 2は、その厚さが 3〜6 μ m程度とされている。 n— GaN層 2には、 n側電極 21が 形成されている。
[0016] 超格子層 3は、 InGaN層と GaN層とがー原子層毎に交互に積層された超格子（Su perlattice)構造を有する層である。本実施形態においては、超格子層 3は、 Inの組成 比が 5〜10%程度とされた InGaN層と GaN層とが 5〜20層程度積層されたものとさ れており、その厚さが 30〜60nm程度とされている。
[0017] 活性層 4は、 InGaNを含む MQW構造とされた層であり、電子と正孔とが再結合す ることにより発せられる光を増幅させるための層である。活性層 4は、複数の InGaN 層と複数の GaN層とが交互に積層されている。上記 InGaN層は、 Inの組成比が 15 %程度とされることにより、 n— GaN層 2および超格子層 3よりもバンドギャップが小と されており、活性層 4の井戸層を構成している。上記 GaN層は、活性層 4のバリア層 を形成している。本実施形態においては、活性層 4は、上記複数の InGaN層と複数 の GaN層とが 3〜7層ずつ積層されており、その厚さが 50〜150nm程度とされてい る。
[0018] 昇華防止層 5は、 InGaNを含む層であり、半導体発光素子 Aの製造工程において 活性層 4から Inが昇華してしまうことを防止するための層である。本実施形態におい ては、昇華防止層 5は、その In組成比が 0〜1%とされており、その厚さが 3〜20nm とされている。
[0019] In組成傾斜層 6は、 InGaNを含む層であり、その厚さ方向にぉ 、て In組成比が傾 斜している。 In組成比は、昇華防止層 5側から p— GaN層 7側に向力うほど小となつ ている。 In組成傾斜層 6の In組成比は、 0〜5%程度が好ましい。 In組成傾斜層 6は 、その厚さが 3〜16nm程度とされている。
[0020] p— GaN層 7は、 GaNに Mgがドープされたことによりいわゆる p型半導体層とされて おり、本発明で言う第 2窒化物半導体層の一例である。本実施形態においては、 p— GaN層 7は、その厚さが 100〜1500nm程度とされている。 p— GaN層 7には、 p側 電極 71が形成されている。
[0021] 〔実施例 1〕
図 2は、上述した実施形態の実施例 1における昇華防止層 5および In組成傾斜層 6 の In組成比を示している。同図に示すように、この実施例においては、昇華防止層 5 は、その In組成比が 0. 5%とされており、その厚さが 3nmとされている。一方、 In組 成傾斜層 6の In組成比は、昇華防止層 5側端部において 0. 5%とされており、 p-G aN層 7側端部において 0%とされている。また、 In組成傾斜層 6の In組成比は、その 厚さ方向にお 、て昇華防止層 5側から p— GaN層 7に向けて線形的に単調減少とさ れている。 In組成傾斜層 6の厚さは、 9nmとされている。
[0022] 〔実施例 2〕
図 3は、上述した実施形態の実施例 2における昇華防止層 5および In組成傾斜層 6 の In組成比を示している。同図に示すように、この実施例においては、昇華防止層 5 は実施例 1と同様であるが、 In組成傾斜層 6の In組成比は、昇華防止層 5側端部に おいて 5%とされており、 p— GaN層 7側端部において 0%とされている。すなわち、 実施例 1とは異なり、昇華防止層 5と In組成傾斜層 6とが接する部分においては、 In 組成比が不連続とされて ヽる。
[0023] 次に、半導体発光素子 Aの製造工程について、上述した実施例 1を製造する場合 を例として以下に説明する。図 4は、実施例 1の製造工程における成膜温度の推移を 示している。
[0024] まず、基板 1を MOCVD法用の成膜室内に導入し、成膜室内の温度である成膜温 度を 1, 100°Cとする。次に Hガスと Nガスとを上記成膜室内に流すことにより、基板
2 2
1を洗浄する。
[0025] 次に、成膜温度を 1, 060°Cとした状態で、 NHガス、 Hガス、 Nガス、およびトリメ
3 2 2
チルガリウム（以下、 TMG)ガスを上記成膜室内に供給する。この際、 n型のドーパン トである Siのドープを行うために SiHガスを同時に供給する。これにより、基板 1上に
4
n— GaN層 2を形成する。
[0026] 次に、成膜温度を 700〜800°C、たとえば約 760°Cとした状態で、 NHガス、 Hガ
3 2 ス、 Nガス、トリェチルガリウム（以下、 TEG)ガスおよびトリメチルインジウム（以下、 T
2
MIn)ガスを上記成膜室内に供給する。これにより、 Inの組成比が 5〜10%程度とさ れた InGaN層を形成する。この InGaN層の形成に引き続いて、上記成膜室内に、 N Hガス、 Hガス、 Nガス、および TMGガスを供給する。これ〖こより、 GaN層を形成す
3 2 2
る。この InGaN層と GaN層との形成を 5〜20回程度繰り返すことにより、厚さが 30〜 60nm程度の超格子層 3を形成する。
[0027] 次に、成膜温度を保った状態で、 NHガス、 Hガス、 Nガス、 TEGガスおよび TMI
3 2 2
nガスを上記成膜室内に供給する。なお、形成する InGaN層の Inの組成比により供 給する TMInガスの割合を変化させる。これにより、 Inの組成比が 15%程度である井 戸層としての InGaN層を形成する。
[0028] 上記井戸層を形成した後も、成膜温度を保った状態で、 NHガス、 Hガス、 Nガス
3 2 2
、および TMGガスを供給する。これにより、ノリア層としての GaN層を形成する。
[0029] この後、上述した井戸層としての InGaN層およびバリア層としての GaN層の形成を 交互に行う。それぞれの層を 3〜7層程度形成することにより、 MQW構造を有する活 性層 4が得られる。
[0030] 次に、成膜温度を保った状態で、 NHガス、 Hガス、 Nガス、 TEGガスおよび TMI
3 2 2
nガスを上記成膜室内に供給する。これにより、活性層 4上に Inの組成比が 0. 5%で ある昇華防止層 5を形成する。昇華防止層 5の厚さは、 3nmとする。
[0031] 次に、成膜温度を約 760°Cから 1010°Cまで徐々に上げながら、 NHガス、 Hガス
3 2
、 Nガス、 TEGガスおよび TMInガスを上記成膜室内に供給する。これにより、 In組
2
成比がその厚さ方向にぉ 、て 0. 5%から 0%へと減少するように傾斜した In組成傾 斜層 6を形成する。 In組成傾斜層 6の厚さは、 9nmとする。
[0032] 次に、成膜温度を 1, 010°Cとした状態で、 NHガス、 Hガス、 Nガス、および TM
3 2 2
Gガスを供給する。この際、 p型のドーパントである Mgのドープを行うために、 Cp Mg
2 ガスを同時に供給する。これにより、 p— GaN層 7を形成する。この後は、 n側電極 21 および P側電極 71を形成することにより、半導体発光素子 Aの製造が完了する。
[0033] 次に、半導体発光素子 Aの作用について説明する。
[0034] 本実施形態によれば、活性層 4が昇華防止層 5によって覆われた状態で In組成傾 斜層 6および p— GaN層 7を形成する。このため、活性層 4が 1, 000°C以上の高温で 露出させられることがない。したがって、活性層 4から Inが昇華してしまうことを適切に 防止可能であり、活性層 4の組成を適切な割合とすることが可能となって、半導体発 光素子 Aの光量増加を図ることができる。特に、実施例 1として示したように、昇華防 止層 5の In組成比を 0. 5%とすれば、 Inの昇華防止に好適である。なお、昇華防止 層 5の In組成比を 0〜1%とすれば、活性層 4からの Inの昇華防止と、格子歪の増大 防止とを図ることができる。また、昇華防止層 5の厚さを 3nm以上とすれば、昇華防 止層 5が薄すぎることによる偏祈の発生を防止することが可能である。さらに昇華防 止層 5の厚さを 20nm以下とすれば、 p— GaN層 7から活性層 4への正孔注入が不足 するといつた事態を回避することができる。
[0035] また、実施例 1によれば、活性層 4および昇華防止層 5と p— GaN層 7とは、 In組成 傾斜層 6によってこれらの In組成比が連続した状態で接合される。これにより、活性 層 4と p— GaN層 7との間に過大な格子歪が発生することを好適に抑制することが可 能である。したがって、上記半導体発光素子 Aの積層構造が破壊されることなどを適 切に防止することができる。一方、本発明における昇華防止層 5と In組成傾斜層 6と は、互いの In組成比が連続とされたものに限らず、実施例 2に示す構成のように、 In 組成傾斜層 6の In組成比を適正に傾斜させることにより、上述した過大な格子歪の発 生を抑制することができる。
[0036] 超格子層 3は、その厚さ方向の電気抵抗よりも厚さ方向と垂直である方向の電気抵 抗の方が小である構成とすることができる。これにより、超格子層 3の全面にわたって 均一に電流を流すことが可能であり、その一部分に局所的に電流が流れてしまうこと 回避することができる。したがって、半導体発光素子 Aの大電流化および光量増加を 図るのに適している。
[0037] 半導体発光素子 Aの製造にぉ ヽて、 In組成傾斜層 6を形成する際には、成膜温度 が高いほど Inの組成比を低下させることができる。叙述したように、 In組成傾斜層 6の 形成において、成膜温度を時間とともに単調上昇させれば、 In組成傾斜層 6の厚さ 方向において In組成比を単調減少させることが可能である。特に、成膜温度と In組 成比とはよく対応するため、 In組成傾斜層 6の In組成比を正確にコントロールするこ とができる。したがって、活性層 4と p— GaN層 7との格子歪を緩和するのに好適であ る。
[0038] 本発明に係る半導体発光素子およびその製造方法は、上述した実施形態に限定 されるものではない。本発明に係る半導体発光素子およびその製造方法の各部の具 体的な構成は、種々に設計変更自在である。
[0039] In組成傾斜層における In組成は、その厚さ方向にっ 、て線形的に傾斜するものに 限定されず、たとえば複次曲線的に傾斜するものなどを含む。活性層は、 InGaN層 と GaN層との組み合わせに代えて、互いの In組成比が異なる 2種類の InGaN層を 交互に積層させた構成としても良い。また、本発明で言う活性層は、 MQW構造に限 定されない。本発明に係る半導体発光素子は、青色および緑色光のほかに白色光 など、様々な波長の光を発する構成とすることができる。

Claims

請求の範囲
[1] 基板と、
上記基板に支持された第 1窒化物半導体層と、
上記第 1窒化物半導体層よりも上記基板に対して離間した位置に形成された第 2 窒化物半導体層と、
上記第 1および第 2窒化物半導体層の間に形成されており、かつ InGaNを含む活 性層と、
上記活性層と上記第 2窒化物半導体層との間に形成されており、かつ InGaNを含 む昇華防止層と、
上記昇華防止層と上記第 2窒化物半導体層とに挟まれており、かつその厚さ方向 において Inの組成比が上記第 2窒化物半導体層に近づくほど小となるように傾斜さ せられて!/、る In組成傾斜層と、
を備えていることを特徴とする、半導体発光素子。
[2] 上記昇華防止層は、その In組成比が 0〜1%とされている、請求項 1に記載の半導 体発光素子。
[3] 上記昇華防止層は、その厚さが 3〜20nmとされている、請求項 1または 2に記載の 半導体発光素子。
[4] 上記 In糸且成傾斜層は、その In糸且成比力 その厚さ方向にぉ 、て上記昇華防止層 側から上記第 2窒化物半導体層側に向けて 5%から 0%となるように傾斜させられて V、る、請求項 1な!、し 3の 、ずれかに記載の半導体発光素子。
[5] 請求項 1ないし 4のいずれかに記載の半導体発光素子の製造方法であって、 上記昇華防止層を形成した後、上記第 2窒化物半導体層を形成する前に、時間と ともに成膜温度を単調上昇させながら上記 In組成傾斜層を形成する工程を有するこ とを特徴とする、半導体発光素子の製造方法。
PCT/JP2007/052220 2006-02-08 2007-02-08 半導体発光素子およびその製造方法 WO2007091637A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/223,739 US8222655B2 (en) 2006-02-08 2007-02-08 Semiconductor light-emitting device and process for producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-030963 2006-02-08
JP2006030963A JP2007214257A (ja) 2006-02-08 2006-02-08 半導体発光素子およびその製造方法

Publications (1)

Publication Number Publication Date
WO2007091637A1 true WO2007091637A1 (ja) 2007-08-16

Family

ID=38345231

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/052220 WO2007091637A1 (ja) 2006-02-08 2007-02-08 半導体発光素子およびその製造方法

Country Status (3)

Country Link
US (1) US8222655B2 (ja)
JP (1) JP2007214257A (ja)
WO (1) WO2007091637A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235606A (ja) * 2007-03-20 2008-10-02 Sony Corp 半導体発光素子、半導体発光素子の製造方法、バックライト、表示装置、電子機器および発光装置
JP2010263189A (ja) * 2009-04-07 2010-11-18 Sharp Corp 窒化物半導体発光ダイオード
JP2011060900A (ja) * 2009-09-08 2011-03-24 Showa Denko Kk 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP5417307B2 (ja) 2010-12-02 2014-02-12 株式会社東芝 半導体発光素子
GB2487531A (en) * 2011-01-20 2012-08-01 Sharp Kk Substrate system consisting of a metamorphic transition region comprising a laminate of AlxGa1-x N and the same material as the substrate.
KR102293962B1 (ko) * 2017-12-01 2021-08-25 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154794A (ja) * 1997-07-29 1999-02-26 Toshiba Corp 化合物半導体素子及びその製造方法
JPH11340580A (ja) * 1997-07-30 1999-12-10 Fujitsu Ltd 半導体レーザ、半導体発光素子、及び、その製造方法
JP2001326426A (ja) * 2000-05-17 2001-11-22 Sharp Corp Ｉｉｉ−ｖ族化合物半導体発光素子及びその製造方法、並びに情報記録再生装置
JP2002261395A (ja) * 2000-12-28 2002-09-13 Sony Corp 半導体発光素子およびその製造方法ならびに半導体装置およびその製造方法
JP2003023220A (ja) * 2001-07-06 2003-01-24 Toshiba Corp 窒化物半導体素子
JP2003081697A (ja) * 2001-09-10 2003-03-19 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990014304A (ko) 1997-07-30 1999-02-25 아사구사 나오유끼 반도체 레이저, 반도체 발광 소자 및 그 제조 방법
US6906352B2 (en) * 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
JP4747254B2 (ja) * 2001-09-13 2011-08-17 Ｊｎｃ株式会社 液晶性化合物、液晶組成物および液晶表示素子
JP2005150627A (ja) 2003-11-19 2005-06-09 Sumitomo Electric Ind Ltd 発光ダイオード及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154794A (ja) * 1997-07-29 1999-02-26 Toshiba Corp 化合物半導体素子及びその製造方法
JPH11340580A (ja) * 1997-07-30 1999-12-10 Fujitsu Ltd 半導体レーザ、半導体発光素子、及び、その製造方法
JP2001326426A (ja) * 2000-05-17 2001-11-22 Sharp Corp Ｉｉｉ−ｖ族化合物半導体発光素子及びその製造方法、並びに情報記録再生装置
JP2002261395A (ja) * 2000-12-28 2002-09-13 Sony Corp 半導体発光素子およびその製造方法ならびに半導体装置およびその製造方法
JP2003023220A (ja) * 2001-07-06 2003-01-24 Toshiba Corp 窒化物半導体素子
JP2003081697A (ja) * 2001-09-10 2003-03-19 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法

Also Published As

Publication number Publication date
US20090272992A1 (en) 2009-11-05
US8222655B2 (en) 2012-07-17
JP2007214257A (ja) 2007-08-23

Similar Documents

Publication Publication Date Title
JP5533744B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JP4966865B2 (ja) 窒化物半導体発光素子及びその製造方法
JP4954536B2 (ja) 窒化物半導体発光素子
JP5737111B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JP5549338B2 (ja) 紫外光放射用窒素化合物半導体ｌｅｄおよびその製造方法
WO2014178248A1 (ja) 窒化物半導体発光素子
KR100752007B1 (ko) 3족 질화물계 화합물 반도체 발광 소자 및 그 제조 방법
JPWO2008153130A1 (ja) 窒化物半導体発光素子及び窒化物半導体の製造方法
KR100784065B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
WO2005034301A1 (ja) 窒化物半導体素子およびその製造方法
JP2008526014A (ja) 窒化物半導体発光素子及びその製造方法
WO2007091637A1 (ja) 半導体発光素子およびその製造方法
JP4884826B2 (ja) 半導体発光素子
KR101692181B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
JP5983684B2 (ja) Ｌｅｄ素子
JP5446044B2 (ja) 窒化物半導体発光素子および電子装置
KR101665902B1 (ko) Led 소자
JP5423026B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP5839293B2 (ja) 窒化物発光素子及びその製造方法
JP2008066514A (ja) 半導体発光素子用エピタキシャルウェハ及び半導体発光素子
JP5800251B2 (ja) Ｌｅｄ素子
JP2012104740A (ja) 半導体発光装置及びその製造方法
JP6103268B2 (ja) 窒化物発光素子及びその製造方法
CN116314493A (zh) 发光元件
CN117015860A (zh) 发光元件

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 12223739

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 07713936

Country of ref document: EP

Kind code of ref document: A1