JP2012104740A - 半導体発光装置及びその製造方法 - Google Patents

半導体発光装置及びその製造方法 Download PDF

Info

Publication number
JP2012104740A
JP2012104740A JP2010253745A JP2010253745A JP2012104740A JP 2012104740 A JP2012104740 A JP 2012104740A JP 2010253745 A JP2010253745 A JP 2010253745A JP 2010253745 A JP2010253745 A JP 2010253745A JP 2012104740 A JP2012104740 A JP 2012104740A
Authority
JP
Japan
Prior art keywords
layer
relaxation
cladding layer
multilayer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010253745A
Other languages
English (en)
Inventor
Wataru Tamura
渉 田村
Chiharu Sasaki
千治 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2010253745A priority Critical patent/JP2012104740A/ja
Publication of JP2012104740A publication Critical patent/JP2012104740A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

【目的】
平坦性及び結晶品質に優れた結晶層を有し、高出力、高効率で信頼性に優れた半導体発光素子及びその製造方法を提供する。
【解決手段】
GaAs基板上に形成された、AlGaInP(X+Y+Z=1,X≧0.3)からなり起伏を有する第1導電型クラッド層と、上記第1導電型クラッド層上に形成された、AlGaInP(X+Y+Z=1,0≦X≦0.15)からなる第1緩和層及びAlGaInP(X+Y+Z=1,X≧0.35)からなる第2緩和層が交互に積層された多層緩和層と、上記多層緩和層上に形成された活性層と、上記活性層上に形成された第2導電型クラッド層と、を有する。
【選択図】図1

Description

本発明は、半導体発光装置及びその製造方法に関し、特に、AlGaInP系の発光ダイオード(LED)及びその製造方法に関する。
基板上に半導体層を積層して半導体装置を製造する場合、高品質な半導体層を形成することが重要である。特に、発光ダイオード(LED:Light Emitting Diode)や半導体レーザ(LD:Laser Diode)などの半導体発光素子を製造する場合には、平坦で結晶欠陥の少ない高品質な半導体層を形成することが極めて重要である。
すなわち、高出力、高効率で信頼性に優れた半導体素子を製造するためには、半導体素子を構成する半導体層の平坦性、組成均質性、半導体層間の界面急峻性、結晶の高品質性(低結晶欠陥)が求められる。
従来、例えば、MOCVD(Metal-Organic Chemical Vapor Deposition)法を用いてGaAs基板上に成長したAlGaInP系の活性層(発光層)の平坦化に関し、基板上に超格子構造の多層膜を成長して活性層のヘテロ界面の凹凸を小さくし、発振閾値電流を低減した半導体レーザについて開示されている(例えば、特許文献1)。
特開平06−260720号公報
本発明は、上述した点に鑑みてなされたものであり、その目的は、平坦性及び結晶品質に優れた結晶層を有し、高出力、高効率で信頼性に優れた半導体発光素子及びその製造方法を提供することにある。
本発明の発光素子は、GaAs結晶の基板上にMOCVD法により活性層を含む発光デバイス層を成長した発光素子であって、
上記基板上に形成された、AlGaInP(X+Y+Z=1,X≧0.3)からなり起伏を有する第1導電型クラッド層と、
上記第1導電型クラッド層上に形成された、AlGaInP(X+Y+Z=1,0≦X≦0.15)からなる第1緩和層及びAlGaInP(X+Y+Z=1,X≧0.35)からなる第2緩和層が交互に積層された多層緩和層と、
上記多層緩和層上に形成された活性層と、
上記活性層上に形成された第2導電型クラッド層と、を有することを特徴としている。
実施例1による発光デバイス層を有する発光デバイス層付き基板を製造する方法を示す断面図である。 図1のn−クラッド層及びn型多層緩和層の界面領域Wを拡大して示す部分拡大図である。 比較例の発光デバイス層付き基板の構成を模式的に示す断面図である。 実施例1によるデバイス層付き基板のp−クラッド層表面のAFM像である。 実施例1の多重量子井戸(MQW)活性層の断面TEM像である。 比較例のp−クラッド層表面のAFM像である。 比較例のn−クラッド層及びMQW活性層の界面近傍の断面TEM像である。 比較例のMQW活性層の拡大した断面TEM像である。 実施例1のデバイス層付き基板を用いて作製した支持基板貼合せタイプのLEDの構造を模式的に示す断面図である。 接合層を形成した貼合せ用支持基板の構造を模式的に示す断面図である。 実施例1のLED及び比較例のLED(サンプル#1,#2)の発光スペクトルを示す図である。 実施例1における、第1緩和層の合計層厚に対するLEDの相対発光強度をプロットして示す図である。 実施例2によるLEDデバイス層付き基板の構成を示す断面図である。 (a)は実施例2のMQW活性層の近傍(多層緩和層ないしp−クラッド層)の断面TEM像、(b)は活性層の一部を拡大した断面TEM像である。 実施例2のLEDデバイス層付き基板のPLスペクトル(実線)及び実施例1のLEDデバイス層付き基板のPLスペクトル(破線)を規格化して示している。
以下においては、MOCVD法を用いて、GaAs基板上に第1導電型のクラッド層、多層緩和層、AlGaInP系半導体の活性層、第2導電型のクラッド層を含む半導体積層構造体を形成した半導体発光素子及びその製造方法について図面を参照して詳細に説明する。また、当該半導体発光素子として発光ダイオード(LED)を形成した場合を例に説明する。しかしながら、上記半導体発光素子はLEDに限らず、例えば半導体レーザ(LD)であってもよい。また発光素子に代わって、種々のデバイス(素子)を形成する場合にも適宜、適用することができる。 また、半導体層の導電型(p型、n型)、キャリア濃度、組成、層厚等は例示であり、特に示さない限り、適宜改変して適用することができる。なお、以下に説明する図において、実質的に同一又は等価な部分には同一の参照符を付して説明する。
図1は、実施例1による発光素子層(以下、発光デバイス層ともいう。)を有する化合物半導体層を製造する方法を示す断面図である。当該化合物半導体層はMOCVD法により形成した。なお、上述のように、当該発光素子が発光ダイオード(LED)である場合を例に説明する。
図1に示すように、シリコン(Si)がドープされたGaAs基板11上に、SiドープGaAs緩衝(バッファ)層12を200nm(ナノメートル)の層厚で堆積後、第1導電型(本実施例においては、n型)のクラッド層14を成長した。GaAs基板11は、(100)面が [011]方向に15°傾いた基板、いわゆる15°オフ基板を用いた。また、当該n−クラッド層14は、Siドープの、(Al0.7Ga0.30.5In0.5P層(すなわち、Al0.35Ga0.15In0.5P層)であり、層厚は3μm、キャリア濃度は1×1018cm-3であった。
次に、n−クラッド層14上に、n型多層緩和層15を成長した。図2は、n−クラッド層14及びn型多層緩和層15の界面領域Wを拡大して示す部分拡大図である。図2に模式的に示すように、n型多層緩和層15は、n型の第1緩和層15A及びn型の第2緩和層15Bを交互に30ペア形成した多層構造からなる。第1緩和層15AはSiドープIn0.5Ga0.5Pであり、層厚は3nm、キャリア濃度は1×1018cm-3である。第2緩和層15BはSiドープAl0.5In0.5Pであり、層厚は20nm、キャリア濃度は1×1018cm-3である。なお、図2は、n−クラッド層14の表面が、深さDの凹凸又は起伏(アンデュレーション)を有するように形成され、n−クラッド層14上へのn型多層緩和層15(第1緩和層15A及び第2緩和層15B)の成長によってその起伏が緩和されていく様子を模式的に示している。
次に、n型多層緩和層15上に活性層16を成長した。活性層16は量子井戸構造層及び後述する閉じ込め層を有している。量子井戸構造(MQW:Multiple Quantum Well)層は、アンドープIn0.5Ga0.5Pの量子井戸(ウエル)層16A(層厚:5nm)及びアンドープ(Al0.56Ga0.440.5In0.5Pの障壁(バリア)層16B(層厚:10nm)から構成されている。なお、18層の量子井戸層を有している。また、量子井戸構造層の両側にはアンドープ(Al0.56Ga0.440.5In0.5Pの閉じ込め層が設けられている。
活性層16上には、第2導電型(本実施例においては、p型)のクラッド層17を成長した。当該p−クラッド層17は、Znドープの(Al0.7Ga0.30.5In0.5P層(すなわち、Al0.35Ga0.15In0.5P層)であり、層厚は1μm、キャリア濃度は3×1017cm-3である。そして、p−クラッド層17上には、p−クラッド層17と後述する拡散層との中間のバンドギャップを有するZnドープ(Al0.56Ga0.440.5In0.5P中間層18を成長した。中間層18は、層厚が20nm、キャリア濃度は1×1018cm-3である。中間層18上には、GaPからなるp型透明拡散層19を成長した。p型透明拡散層19は、層厚が1μm、キャリア濃度は3×1018cm-3である。なお、上記した結晶層は730℃の成長温度で形成した。
上記プロセスにより、n−クラッド層14、n型多層緩和層15、量子井戸活性層16、p−クラッド層17、中間層18及びp型透明拡散層19からなる発光デバイス層(すなわち、LEDデバイス層)20AがGaAs基板11上に成長された発光デバイス層付き基板(以下、発光デバイス層形成ウエハともいう。)20が形成された。
なお、MOCVD法による成長においては、V族原料としてAsH(アルシン)、フPH(ホスフィン)を、III族原料としてTMGa(トリメチルガリウム)、TMAl(トリメチルアルミニウム)、TMIn(トリメチルインジウム)の有機金属材料を用いた。n型のドーパントはSi(シリコン)とし、その原料にはSiH(シラン)を用い、p型のドーパントはZn(亜鉛)とし、その原料にはDMZn(ジメチルジンク)を使用した。キャリアガスとしては水素(H)を用い、成長圧力は10kPa(キロパスカル)とした。成長原料にはこれら以外の有機金属材料を用いてもよい。例えば、AsHに代えてTBAs(ターシャルブチルアルシン)を、ジメチルジンクに代えてCpMg(ビスシクロペンタジエニルマグネシウム)を用いてもよい。
[比較例]
上記実施例1と比較のため、比較例として発光デバイス層付き基板200を形成した。当該比較例の層構造は多層緩和層15を形成していない点を除いて実施例1と同じであった。また、成長条件、層厚及びキャリア濃度等も実施例1と同じである。
具体的には、図3に示すように、SiドープGaAs基板111上に、SiドープGaAs緩衝(バッファ)層112を堆積後、Siドープ(Al0.7Ga0.30.5In0.5Pクラッド層(n−クラッド層)114、18層のアンドープIn0.5Ga0.5Pの量子井戸層及びアンドープ(Al0.56Ga0.440.5In0.5P障壁層からなる量子井戸構造層及び量子井戸構造層の両側に設けられたアンドープ(Al0.56Ga0.440.5In0.5Pの閉じ込め層から構成された量子井戸活性層116、Znドープ(Al0.7Ga0.30.5In0.5Pクラッド層(p−クラッド層)117、Znドープ(Al0.56Ga0.440.5In0.5P中間層118及びp−GaP透明拡散層119を順次成長した。
[実施例1及び比較例の結晶成長層の評価]
図4、5は、実施例1のデバイス層付き基板20のAFM(Atomic Force Microscope:原子間力顕微鏡)像、断面TEM(Transmission Electron Microscopy:透過型電子顕微鏡)像を示している。より詳細には、図4は、デバイス層付き基板20のp型透明拡散層19及びp型中間層18をエッチングによって除去した後のp−クラッド層17表面のAFM像(観察エリア:10μm)である。また、図5は、多重量子井戸(MQW)活性層16の断面TEM像を示している。
また、図6−図8は、上記した比較例のデバイス層付き基板200のAFM像、断面TEM像を示している。より詳細には、図6は、デバイス層付き基板200のp型透明拡散層119及びp型中間層118をエッチングによって除去した後のp−クラッド層117表面のAFM像(観察エリア:10μm)である。表面粗さ(算術平均粗さ)Ra=6.8nmと表面の凹凸(又は起伏)が大きいことが確認された。
図7は、比較例のn−クラッド層114及びMQW活性層116の界面近傍の断面TEM像である。層厚が3μmのn−クラッド層114の表面(すなわち、MQW活性層116との界面)には起伏が存在し、その表面形状(起伏)に応じて、図6に示すようなp−クラッド層17表面の凹凸(又は起伏)が生じていることが確認できた。n−クラッド層114の起伏の断面での深さ(D)は、数nm〜10nm程度であり、断面での幅は大きいもので数100nm程度に及ぶものである。さらに、図8は、MQW活性層116の拡大した断面TEM像である。量子井戸(ウエル)層の設計層厚は3nmであるが、この断面TEM像に示されているように、下地であるn−クラッド層114の起伏の影響によって成長面内におけるウエル層やバリア層の層厚が均一ではなく、うねっていることが分かる。
一方、図4のAFM像に示すように、多層緩和層15を有する実施例1のデバイス層付き基板20においては、p−クラッド層17の表面粗さ(算術平均粗さ)Ra=0.93nmと表面の起伏が極めて抑制されていることが確認された。
尚、実施例1のn−クラッド層14表面においても、比較例と同様、断面での深さが数nm〜10nm程度の起伏が生じていた。また、上記実施例1及び比較例においては、(100)から [011]方向に15°傾斜したGaAs基板を用いたが、n−クラッド層表面の起伏は(100)から [011]方向に10〜20°傾斜している場合に確認できた。
また、図5は、MQW活性層16の断面TEM像であるが、比較例の場合と異なり、平坦で層厚が均一なMQW活性層(ウエル層、バリア層)が形成されていることが確認された。
[実施例1及び比較例のデバイス構造]
デバイス層付き基板20及び比較例のデバイス層付き基板200を用いてLEDを作製し、デバイス評価を行った。図9は、実施例1のデバイス層付き基板20を用いて作製したLED30の構造を模式的に示す断面図である。
LED30は、支持基板(例えば、Si基板や金属基板)に接合層を形成して、デバイス層付き基板と貼り合わせ、その後、デバイス層付き基板の成長用基板(本実施例の場合では、GaAs基板)を除去して形成される支持基板貼合せタイプのLEDである。かかるLED30の構造及び製造方法について、図9及び図10を参照して説明する。
まず、デバイス層付き基板20の透明拡散層19上に絶縁層23を堆積し、その後、絶縁層23の一部を除去してパターニングされた絶縁層23を形成する。次に、反射電極層24、バリア金属層25、接合層26を順次堆積する。一方、図10に示すように、導電性の支持基板31の表面及び裏面にオーミック金属層33,32をそれぞれ形成し、オーミック金属層33上に密着金属層34、接合層35を順次堆積した支持基板体36を準備する。次に、デバイス層付き基板20の接合層26と支持基板体36の接合層35を窒素雰囲気下で加熱・加圧により貼り合わせる。その後、成長用基板(GaAs基板)11をエッチングにより除去し、n−クラッド層14上にn型(第1導電型)ショットキー電極38A及びn型(第1導電型)オーミック電極38Bを形成する。このようにして、LED30を形成した。なお、LED30は電極38A及び38Bが形成されたn−クラッド層14側を光取り出し面とするLEDである。
ここで導電性の支持基板31にはSi基板、オーミック金属層33,32にはPt(白金)、密着金属層34にはAuSn(金・スズ)、接合層26及び接合層35にはNi/Au(ニッケル/金)、バリア金属層25にはTaN/TiW/TaN(Ta:タンタル、W:タングステン)、反射電極層24にはAuSn(金・亜鉛)、絶縁層23にはSiO(二酸化シリコン)、ショットキー電極38AにはTa/TiWN/Ta/Au、オーミック金属層32,33にはAuGeNi/TaN/Ta/Auを使用した。
また、比較例のデバイス層付き基板200を用いてLEDを製造したが、その製造方法は実施例1のデバイス層付き基板20を用いた製造方法と同じであった。なお、上記したように、当該比較例のデバイス構造は多層緩和層15を形成していない点を除いて実施例1のデバイス構造と同じであった。
[実施例1及び比較例のデバイス評価]
図11は、実施例1のLED30及び比較例のLEDの発光スペクトルを示している。図に示されるように、実施例1のLEDの発光スペクトル(実線)はそのスペクトル幅も狭く、また発光強度も大きい。実施例1のLEDについて、100個以上のサンプルの発光スペクトルを評価したが、発光スペクトル幅、発光波長、発光強度のばらつきは極めて小さく、良好な特性を有するLEDを均一性良く製造できることが確認された。
一方、図中、比較例#1,#2(破線)は比較例のLEDサンプルの発光スペクトルの典型的な2つの例を示している。すなわち、比較例のLEDのサンプルでは、多くが比較例#1又は#2、あるいはこれらの中間の発光特性を呈した。比較例#1のサンプルでは、実施例1のLEDの発光スペクトルに比較して、発光スペクトル波長が長波長側にシフトしており、また、発光スペクトル幅もブロードであり、発光強度も小さくなっている。上記したように、実施例1及び比較例のLEDはMQW活性層を有している。比較例#1の発光スペクトルから、量子井戸層の層厚が成長面内で不均一となっており、量子準位エネルギーが面内で揺らいでいることを示している。また、量子井戸層と障壁層間の界面の急峻性も実施例1のLEDに比較して劣っていることが示唆される。さらに、比較例#2のサンプルでは、発光スペクトル波長が長波長側にシフトした2つのピークが見られ、量子井戸層の層厚が成長面内で異なる2つの領域からなっていることが分かる。このように、比較例#1及び#2の発光スペクトルに示すように、比較例のLEDでは、発光スペクトルの長波長側へのシフト、発光スペクトル幅の拡大、発光強度の低下が見られた。また、上記した断面TEM像の結果も考えると、n−クラッド層114の起伏によってn−クラッド層114上の結晶層にも起伏が生じ、層厚が面内で不均一となっていることが分かった。このような特性異常は、上記したように、n−クラッド層114の起伏により量子井戸層・障壁層といったnmオーダーの層厚を有する層が成長面内で不均一となるためであるが、量子井戸層の1層の層厚が10nm以下の場合に不均一が顕著になることが分かった。層厚が10nmを超える場合には、下地の起伏をトレースするように成長する。
[AlGaInP系成長層の結晶品質]
発光素子では、クラッド層は活性層よりもバンドギャップが大きいことが求められる。また、キャリア(電子、ホール)のオーバフローの抑制、光閉じ込めなどのため、AlGaInP系の発光素子では、クラッド層にはAl組成の大きなものが要求される。
本発明は、高品質な発光素子の構造及び当該発光素子を製造する方法であって、以下の知見に基づいてなされた。すなわち、AlGaInP系結晶の場合では、Al組成によって平坦に(すなわち、凹凸又は起伏の生じない)成長するための最適な成長温度が異なる。より詳細には、低Al組成では平坦成長のための最適成長温度は低く(例えば、730℃)、高Al組成では平坦成長のための最適成長温度は高い(例えば、760℃以上)。従って、例えば、高Al組成が必要とされるAlGaInPクラッド層が平坦となる最適成長温度で活性層(低Al組成、又はAlを含まない組成)を成長すると活性層に結晶欠陥が導入される。これとは逆に、活性層(低Al組成)の最適平坦成長温度でクラッド層(高Al組成)を成長するとクラッド層の起伏が大きくなる。この点について、より詳細に以下に説明する。
なお、上記においては、GaAsに格子整合するAlGaInP系結晶の組成に関して、(AlGa1−Q0.5In0.5Pのように表記したが、以下においては、一般に、AlGaInP(X+Y+Z=1)のように表記する。すなわち、例えば、GaAsに格子整合する結晶組成としてZ=0.5の場合には、Al組成XはX=0.5−Yである。
クラッド層の起伏の原因となる厚膜(2μm)のクラッド層の成長条件について検討した。成長温度を高く(760℃以上)した場合にはクラッド層の起伏が生じず、成長温度を低く(730℃以下)した場合には起伏が生じることを確認した。また、クラッド層の起伏は、クラッド層を構成するAlGaInP結晶のAl組成(X)によっても異なり、Al組成(X)が0.3未満(すなわち、(AlGa1−Q0.5In0.5Pの場合では、Q<0.6)の低Al組成であれば成長温度が低く(730℃以下)ても起伏が生じないことが分かった。さらに、クラッド層の層厚が2μm以下の場合には、起伏が生じないことが分かった。
以上の検証の結果、比較的低温下(730℃以下)で高Al組成(Xが0.3以上)のクラッド層を厚く(2μm以上)成長すると起伏が発生する。かかる現象の原因は、比較的低温下で高Al組成のAlGaInP(X+Y+Z=1)を成長すると、結晶表面におけるAlのマイグレーション力が低く、その結果、三次元成長が進み、表面の起伏が生じるものと考えられる。一方、成長温度を高くすると、Alはマイグレーションし易くなり平坦成長となるが、上述したように、クラッド層上に成長した層に結晶欠陥が導入される。すなわち、活性層に結晶欠陥が導入され、発光素子の発光特性の低下、素子寿命の劣化の原因となる。
本発明は、かかる知見に基づいてなされ、基板上に成長する高Al組成(Xが0.3以上)の第1導電型クラッド層(本実施例の場合、n−クラッド層)を活性層(低Al組成又はAlを含まない組成)の成長に適した低温(730℃以下)で行い、表面に起伏を生じさせるようにn−クラッド層を成長している。そして、これにより結晶欠陥の抑制を図っている。つまり、傾斜基板(オフ基板)を用いているため、成長基板面には原子層レベルでのステップが存在する。成長中に材料原子は成長表面を移動するが、ステップ端では異なる結晶方位が出現するので、ステップバンチングが生じてマクロステップが形成される。ところで、成長表面が平坦であることは、このようなマクロステップが結晶内に強制的に閉じ込められることを意味し、完全結晶を形成しない。すなわち、結晶欠陥の要因となる。一方、表面が凹凸になる、又は起伏が生じるのはマクロステップを内在しないように原子が積層された状態と考えられ、表面起伏が存在することの方が結晶的に高品質(結晶欠陥を有しない)と言える。なお、上記したように、下地層であるクラッド層表面の起伏の深さDが10nm以下であるようにクラッド層を成長することが好ましいことが分かった。また、量子井戸構造を構成する井戸層又は障壁層は、量子効果を十分に発揮するには数nm〜10nm程度の層厚にする必要がある。特に、歪量子井戸構造は高出力化には重要であるが、この場合、量子井戸層に歪を導入するため、層厚は5nm程度以下にすることになる。これらのことから良質な量子井戸活性層を作製するには起伏は10nm以下であることが好ましい。
そして、起伏を有するが結晶性に優れた(結晶欠陥を有しない)n−クラッド層上に、当該起伏を緩和するための多層緩和層を成長し、平坦な成長表面を得ている。そして、当該平坦成長面上に活性層を成長することで、平坦性に優れるのみならず、結晶欠陥の抑制された高い結晶性を有する活性層を得ている。
[多層緩和層の構造]
(1)多層緩和層の組成
クラッド層の起伏を緩和する多層緩和層15(第1緩和層15A及び第2緩和層15B)の構成及び組成を検証した。第1緩和層15Aが異なる3つの組成の場合について、すなわち、第1緩和層15Aが(Al0.1Ga0.90.5In0.5P、(Al0.3Ga0.70.5In0.5P、(Al0.5Ga0.50.5In0.5PとしてLEDを製造し(すなわち、Al組成X=0.05, 0.15, 0.25)、その発光特性を調べた。なお、この場合、第2緩和層15Bの組成は実施例1と同じAl0.5In0.5P(Al組成X=0.5)であり、また、その他の構成も実施例1と同じである。
Al組成X=0.05, 0.15のLEDでは発光特性は良好であったが、Al組成X=0.25のLEDでは、発光特性の異常(波長シフト、強度低下)が生じた。断面TEM像の評価から、Al組成が高い場合には、下地の形状(起伏)を引き継いで成長すること、Al組成が低い場合には凹部を埋めるように成長することが分かった。第1緩和層15AをGaInP(Al組成X=0)又は低Al組成(Xが0.15以下)とすることで、n−クラッド層14の凹部を埋めるように作用し、このような組成の第1緩和層15A及び第2緩和層15Bを積層することでn−クラッド層14の起伏が緩和されていくと考えられる。なお、第1緩和層15Aの層厚はn−クラッド層14の起伏の深さ(D)よりも薄く、第2緩和層15Bの層厚は当該起伏の深さ(D)よりも厚くすることが好ましい。
一方、第2緩和層15Bが異なる3つの組成の場合について、すなわち、(Al0.9Ga0.10.5In0.5P、(Al0.7Ga0.30.5In0.5P、(Al0.5Ga0.50.5In0.5PとしてLEDを製造し(すなわち、Al組成X=0.45, 0.35, 0.25)、その発光特性を調べた。なお、この場合、第1緩和層15Aの組成は実施例1と同じIn0.5Ga0.5P(Al組成X=0)であり、また、その他の構成も実施例1と同じである。
Al組成X=0.45, 0.35のLEDでは発光特性は良好であったが、Al組成X=0.25のLEDでは、発光スペクトルの波長シフト及び強度低下が生じた。つまり、第1緩和層15AがIn0.5Ga0.5P(Al組成X=0)で構成されていても発光特性の異常が生じた。これらのことから、多層緩和層15の構成は、第1緩和層15Aの組成がIn0.5Ga0.5P(Al組成X=0)又は低Al組成(Xが0.15以下)であり、第2緩和層15Bの組成が高Al組成(Xが0.35以上)とし、Al組成の大きく異なる層を交互に積層することが必要であることが分かった。
すなわち、上記したように、基板上に起伏を生じさせるようにクラッド層の成長を行っている。そして、表面(上面)に起伏を有するクラッド層上に多層緩和層を成長している、すなわち、クラッド層上に起伏を埋める薄膜層(第1緩和層15A)及び起伏を引き継ぐ薄膜層(第2緩和層15B)を交互に積層することによって起伏を緩和しつつ、かつ結晶欠陥を内在しないように成長することができ、かつ平坦な成長表面を得ることができる。すなわち、平坦性に優れるのみならず、結晶欠陥の抑制された高い結晶性を有する成長層を得ることができる。
(2)多層緩和層の層構造
図12は、実施例1における、第1緩和層15Aの合計層厚に対するLED30の相対発光強度をプロットして示す図である。より具体的には、第1緩和層15Aの層厚及び層数(すなわち、第1緩和層15A及び第2緩和層15Bのペア数)を変えて作製したLEDの相対発光強度をプロットした。なお、その他の構成は実施例1と同じである。第1緩和層(In0.5Ga0.5P層)15Aの層厚を1nm,2nm,3nm,5nmとし、層数(すなわち、緩和層15A及び15Bのペア数)を5,10,15,20,30,50としてLEDを作製し、その発光特性を調べた。
第1緩和層15Aの層数(ペア数)が5の場合には、LEDの発光異常(波長シフト)が生じた。一方、第1緩和層15Aの層数は10以上の場合には、LEDの発光波長シフトや強度低下は生じなかった。n−クラッド層14の起伏の深さ(10nm)、及び第1緩和層15Aの最小層厚(1nm)を考慮すれば、第1緩和層15Aの層数を10以上とする、あるいは第1緩和層15Aの合計層厚をn−クラッド層14の起伏の深さ以上とすることによってn−クラッド層14上に形成される活性層に起伏を生じさせないようにすることができる。
一般に、LEDの設計において電流拡散を均一化することによって発光効率を向上させることが重要である。電流拡散の均一化には活性層よりもAl組成の大きなクラッド層を厚くすることが重要であるが、本発明によれば、上記した多層緩和層15を設けることによって、起伏が生じる厚さ(2μm)を有するAlGaInP系結晶層(例えば、クラッド層)であっても当該結晶層上に平坦性に優れるのみならず、結晶欠陥の抑制された活性層を形成することができる。従って、均一な電流拡散を得るために十分な層厚を有する電流拡散層を実現できる。
一方、第1緩和層15Aの合計層厚が100nmを超えると発光強度が低下した。これは、図9に示したように、LED30が支持基板貼り合わせ構造を有し、n−クラッド層14側を光取り出し面とするので、活性層に起伏は生じないものの、活性層で発生した光が多層緩和層15(すなわち、第1緩和層15A)によって吸収されるからである。従って、このように、多層緩和層15を介して光を取り出すLED構造の場合には、第1緩和層15Aの合計層厚が100nm以下であることが好ましい。
上記したように、本実施例によれば、平坦性に優れるのみならず、結晶欠陥の抑制された高い結晶性を有する成長層を得ることができるので、発光特性(高出力、高効率)及び信頼性に優れた半導体発光素子を提供することができる。
図13は、実施例2によるLEDデバイス層付き基板50を示す断面図である。実施例1のLEDデバイス層付き基板20とは、n型多層緩和層及び活性層の間に第2のn型(第1導電型)クラッド層51が設けられている点において異なる。その他の構成は実施例1のLEDデバイス層付き基板20と同じである。すなわち、nクラッド層51以外の層の組成、層厚、キャリア濃度等は実施例1の対応する各層のものと同一であり、成長条件も同一であった。
より詳細には、15°オフのGaAs基板11上に、SiドープGaAs緩衝(バッファ)層42を堆積し、Siドープの(Al0.7Ga0.30.5In0.5Pからなる第1のn−クラッド層44を、表面(上面)に深さD(10nm以下)の起伏を有するように形成した。第1のn−クラッド層44上にはn型多層緩和層45(第1緩和層45A及び第2緩和層45Bを交互に30ペア形成)を形成した。第1緩和層45AはSiドープIn0.5Ga0.5P(層厚は3nm、キャリア濃度は1×1018cm-3)、第2緩和層45BはSiドープAl0.5In0.5P(層厚は20nm、キャリア濃度は1×1018cm-3)であった。n型多層緩和層45上には第2のn−クラッド層51を成長した。第2のn−クラッド層51はAl0.5In0.5P層であり、層厚は300nm(0.3μm)、キャリア濃度は1×1018cm-3であった。
そして、第2のn−クラッド層51上に、アンドープIn0.5Ga0.5Pの量子井戸層46A(層厚:5nm)及びアンドープ(Al0.56Ga0.440.5In0.5Pのバリア層46B(層厚:10nm)から構成される多重量子井戸(MQW)活性層46を形成した。活性層46上にはp−クラッド(第2導電型クラッド)層47(Znドープの(Al0.7Ga0.30.5In0.5P、層厚は1μm、キャリア濃度は3×1017cm-3)、中間層48(Znドープ(Al0.56Ga0.440.5In0.5P、層厚が20nm、キャリア濃度は1×1018cm-3)、GaPからなるp型透明拡散層49(層厚は1μm、キャリア濃度は3×1018cm-3)を順次成長した。
かかるプロセスにより、第1のn−クラッド層44、n型多層緩和層45、第2のn型クラッド層51、MQW活性層46、p−クラッド層47、中間層48及びp型透明拡散層49からなるLED50AがGaAs基板11上に成長されたLEDデバイス層付き基板(LEDデバイス層形成ウエハ)50を形成した。
[第2のクラッド層及びMQW活性層の結晶性]
図14(a),(b)は、それぞれMQW活性層46の近傍(多層緩和層45ないしp−クラッド層47)の断面TEM像、MQW活性層46の一部を拡大した断面TEM像である。当該断面TEM像から原子レベルで平坦なMQW活性層(ウエル層、バリア層)が形成されているのが確認された。また、図15は、本実施例のLEDデバイス層付き基板50のPL(フォトルミネセンス)スペクトル(実線)及び実施例1のLEDデバイス層付き基板20のPLスペクトル(破線)を示している。なお、PL強度を規格化して示している。n型多層緩和層45上に第2のn−クラッド層51を設けた場合(実施例2)のPLスペクトルの半値幅は14.8nm(波長換算)であり、実施例1のPLスペクトルの半値幅は15.6nmであった。第2のn−クラッド層51を設けた場合(実施例2)の方が実施例1のPLスペクトルに比べて半値幅で0.8nm狭くなっている。これらの結果から、第2のn−クラッド層51を設けた場合(実施例2)のMQW活性層46が平坦かつ高品質であることが確認された。すなわち、実施例2の多層緩和層45上に成長した第2のクラッド層51が基板上に成長した第1のクラッド層14よりもさらに高い結晶性を有しているが、これは以下の理由によると考えられる。
GaAs基板上にAlGaInP系結晶をMOCVD法により成長した場合、例えGaAs基板が平坦であっても、砒素系材料及びリン系材料(V族材料)の違いにより結晶性に違いが生じる。すなわち、GaAs基板とAlGaInP系結晶層との界面には、厳密にはAsP系材料の層が形成される。このAsP系材料層の格子定数は基板の格子定数と大きく異なるため、このような界面が下地に存在する場合と存在しない場合では成長層の結晶性に違いが生じると考えられる。つまり、多層緩和層(P系材料層)上に第2のクラッド層(P系材料層)を成長する場合には、それらの界面に材料系(V族材料)の異なる層が形成されないため、第2のクラッド層の結晶品質が第1のクラッド層よりも良好なものとなると考えられる。
以上説明したように、多層緩和層上にAlGaInP系結晶の第2のクラッド層を成長することにより、第1のクラッド層のみの場合よりも平坦で結晶品質の高い(低結晶欠陥の)結晶層を第2のクラッド層上に形成することができる。特に、多層緩和層と量子井戸活性層との間に高Al組成の第2のクラッド層(Al0.5In0.5P層)を形成する場合であっても、さらに平坦で層厚の均一性が高く、かつ結晶品質の高い(低結晶欠陥の)量子井戸活性層を作製することができる。
[第2のクラッド層を採用することの優位性]
上記したように、第2のクラッド層を採用することによって当該クラッド層上の成長層の結晶性において優位性を有するが、さらに、発光素子の特性において種々の優位性を有している。この点について、以下に説明する。
本実施例のような第2のクラッド層を設けない場合には、活性層が緩和層に隣接することを意味する。この場合、緩和層を構成する低Al組成層(InGaP層)のバンドギャップと活性層のバンドギャップ(Eg)とのエネルギー差(ΔEg)は大きくなく、高Al組成の第1のクラッド層との間に緩和層を設けることで実効的なバンドギャップが低下する。しかし、高Al組成の第2のクラッド層を設けることでバンドギャップ差(ΔEg)を大きくすることができ、キャリア(電子、ホール)のオーバフローを抑制することができ、キャリアの活性層への注入効率を向上することができる。また、特に、高注入時においてはキャリアの閉じ込め効果を向上することができる。また、素子の設計自由度を高めることもできる。
本実施例によれば、平坦性及び結晶品質(低結晶欠陥)に優れた成長層を得ることができるので、発光特性(高出力、高効率)及び信頼性に優れた半導体発光素子を提供することができる。特に、キャリアのオーバフローを抑制し、キャリアの活性層への注入効率の高い高性能な発光素子を実現できる。
以上説明したように、上記実施例においては、起伏を有するクラッド層(第1のクラッド層)を基板上に成長し、当該クラッド層の起伏を緩和し、かつ結晶欠陥を内在しない多層薄膜緩和層を設けている。これにより、当該多層緩和層上に平坦性に優れるのみならず、結晶欠陥の抑制された高い結晶性を有する成長層を得ることができる。
また、当該多層緩和層上に第2のクラッド層を設けることにより、さらに平坦で結晶品質の高い(低結晶欠陥の)結晶層を第2のクラッド層上に形成することができる。特に、第2のクラッド層を高Al組成の結晶層とする場合であっても、平坦で結晶品質の高い(低結晶欠陥の)結晶性を有する成長層を得ることができる。
なお、上記実施例の各半導体層の導電型(p型、n型)、キャリア濃度、組成、層厚等は例示に過ぎない。例えば、上記実施例では第1、第2のクラッド層がn型である場合を例に説明したが、p型である場合も同様である。また、活性層が多重量子井戸(MQW)層である場合を例に説明したが、単一量子井戸(SQW:Single Quantum Well)層であってもよい。また、上記した実施例は適宜組み合わせ、又は改変して適用することができる。
11 基板
14,44 第1導電型クラッド層
15,45 多層緩和層
15A,45A 第1緩和層
15B,45B 第2緩和層
16,46 活性層
17,47 第2導電型クラッド層
18,48 中間層
19,49 拡散層
20,50 発光デバイス層付き基板
51 第2の第1導電型クラッド層

Claims (9)

  1. GaAs結晶の基板上にMOCVD法により活性層を含む発光デバイス層を成長した発光素子であって、
    前記基板上に形成された、AlGaInP(X+Y+Z=1,X≧0.3)からなり起伏を有する第1導電型クラッド層と、
    前記第1導電型クラッド層上に形成された、AlGaInP(X+Y+Z=1,0≦X≦0.15)からなる第1緩和層及びAlGaInP(X+Y+Z=1,X≧0.35)からなる第2緩和層が交互に積層された多層緩和層と、
    前記多層緩和層上に形成された活性層と、
    前記活性層上に形成された第2導電型クラッド層と、を有することを特徴とする発光素子。
  2. 前記多層緩和層及び前記活性層間に形成されたAlGaInP(X+Y+Z=1,X≧0.35)からなる前記第1導電型の第2のクラッド層を有することを特徴とする請求項1に記載の発光素子。
  3. 前記第1導電型クラッド層の起伏の深さが10nm以下であることを特徴とする請求項1又は2に記載の発光素子。
  4. 前記第1導電型クラッド層の層厚が2μm以上であることを特徴とする請求項1ないし3のいずれか1に記載の発光素子。
  5. 前記第2のクラッド層の層厚が0.3μm以上であることを特徴とする請求項2ないし4のいずれか1に記載の発光素子。
  6. 前記第1緩和層の層厚は前記第1導電型クラッド層の起伏の深さ(D)よりも薄く、前記第2緩和層の層厚は前記起伏の深さ(D)よりも厚いことを特徴とする請求項2ないし5のいずれか1に記載の発光素子。
  7. GaAs結晶の基板上にMOCVD法により活性層を含む発光デバイス層を形成する方法であって、
    前記基板上にAlGaInP(X+Y+Z=1,X≧0.3)からなり起伏を有する第1導電型クラッド層を形成するステップと、
    前記第1導電型クラッド層上にAlGaInP(X+Y+Z=1,0≦X≦0.15)からなる第1緩和層及びAlGaInP(X+Y+Z=1,X≧0.35)からなる第2緩和層が交互に積層された多層緩和層を形成するステップと、
    前記多層緩和層上に活性層を形成するステップと、
    前記活性層上に第2導電型クラッド層を形成するステップと、
    を有することを特徴とする方法。
  8. 前記多層緩和層及び前記活性層間にAlGaInP(X+Y+Z=1,X≧0.35)からなる前記第1導電型の第2のクラッド層を形成するステップを有することを特徴とする請求項7に記載の方法。
  9. GaAs結晶の基板上にMOCVD法により活性層を含む発光デバイス層を成長したデバイス層付きウエハであって、
    前記基板上に形成された、AlGaInP(X+Y+Z=1,X≧0.3)からなり起伏を有する第1導電型クラッド層と、
    前記第1導電型クラッド層上に形成された、AlGaInP(X+Y+Z=1,0≦X≦0.15)からなる第1緩和層及びAlGaInP(X+Y+Z=1,X≧0.35)からなる第2緩和層が交互に積層された多層緩和層と、
    前記多層緩和層上に形成された活性層と、
    前記活性層上に形成された第2導電型クラッド層と、を有することを特徴とするデバイス層付きウエハ。
JP2010253745A 2010-11-12 2010-11-12 半導体発光装置及びその製造方法 Pending JP2012104740A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010253745A JP2012104740A (ja) 2010-11-12 2010-11-12 半導体発光装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010253745A JP2012104740A (ja) 2010-11-12 2010-11-12 半導体発光装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2012104740A true JP2012104740A (ja) 2012-05-31

Family

ID=46394771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010253745A Pending JP2012104740A (ja) 2010-11-12 2010-11-12 半導体発光装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2012104740A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014026999A (ja) * 2012-07-24 2014-02-06 Sophia School Corp 半導体装置、テンプレート基板、半導体装置の製造方法
JP2023045106A (ja) * 2021-09-21 2023-04-03 日機装株式会社 窒化物半導体発光素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014026999A (ja) * 2012-07-24 2014-02-06 Sophia School Corp 半導体装置、テンプレート基板、半導体装置の製造方法
JP2023045106A (ja) * 2021-09-21 2023-04-03 日機装株式会社 窒化物半導体発光素子
JP7288936B2 (ja) 2021-09-21 2023-06-08 日機装株式会社 窒化物半導体発光素子
JP7489525B2 (ja) 2021-09-21 2024-05-23 日機装株式会社 窒化物半導体発光素子

Similar Documents

Publication Publication Date Title
US20100133506A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
US8569738B2 (en) Semiconductor light emitting device, wafer, method for manufacturing semiconductor light emitting device, and method for manufacturing wafer
JP5653327B2 (ja) 半導体発光素子、ウェーハ、半導体発光素子の製造方法及びウェーハの製造方法
KR101646064B1 (ko) 질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자
US8115222B2 (en) Semiconductor light emitting device and fabrication method for the semiconductor light emitting device
JP4720834B2 (ja) Iii族窒化物半導体レーザ
WO2014061692A1 (ja) 窒化物半導体発光素子
KR20130141709A (ko) Iii족 질화물 반도체 소자 및 iii족 질화물 반도체 소자의 제조 방법
US20100259184A1 (en) Light-emitting device
JP3545197B2 (ja) 半導体素子およびその製造方法
JP2001077412A (ja) 半導体素子およびその製造方法
WO2018180450A1 (ja) 半導体多層膜反射鏡及び垂直共振器型発光素子
JP4424680B2 (ja) 3族窒化物半導体の積層構造、及びその製造方法、並びに、半導体発光素子、及びその製造方法
JP2010272593A (ja) 窒化物半導体発光素子及びその製造方法
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
JP2009224370A (ja) 窒化物半導体デバイス
JP4423969B2 (ja) 窒化物半導体積層基板およびそれを用いた窒化物半導体デバイス、窒化物半導体レーザ素子
JP2005340762A (ja) Iii族窒化物半導体発光素子
JP2012044194A (ja) 半導体発光素子、ウェーハ、半導体発光素子の製造方法及びウェーハの製造方法
JP2012104740A (ja) 半導体発光装置及びその製造方法
JP2011258843A (ja) 窒化物半導体発光素子及びその製造方法
WO2021172171A1 (ja) レーザ素子
JP2009218623A (ja) Iii族窒化物半導体レーザ及びiii族窒化物半導体レーザを作製する方法
JPH11274556A (ja) 半導体発光素子及びその製造方法
JPWO2008153065A1 (ja) 半導体発光素子及びその製造方法