KR101692181B1 - 질화물 반도체 발광소자 및 그 제조 방법 - Google Patents

질화물 반도체 발광소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101692181B1
KR101692181B1 KR1020157034271A KR20157034271A KR101692181B1 KR 101692181 B1 KR101692181 B1 KR 101692181B1 KR 1020157034271 A KR1020157034271 A KR 1020157034271A KR 20157034271 A KR20157034271 A KR 20157034271A KR 101692181 B1 KR101692181 B1 KR 101692181B1
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
barrier layer
type
type impurity
Prior art date
Application number
KR1020157034271A
Other languages
English (en)
Other versions
KR20160003245A (ko
Inventor
마사시 츠키하라
고헤이 미요시
Original Assignee
우시오덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우시오덴키 가부시키가이샤 filed Critical 우시오덴키 가부시키가이샤
Publication of KR20160003245A publication Critical patent/KR20160003245A/ko
Application granted granted Critical
Publication of KR101692181B1 publication Critical patent/KR101692181B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

종래의 소자보다도 발광 효율을 향상시키면서도, 수명 특성도 뛰어난 질화물 반도체 발광소자를 실현한다. n형 질화물 반도체층과 p형 질화물 반도체층 사이에, 질화물 반도체로 이루어지는 우물층과 질화물 반도체로 이루어지는 장벽층을 번갈아 적층하여 이루어지는 발광층을 갖는 질화물 반도체 발광소자로서, 장벽층 중 p형 질화물 반도체층과 접촉하는 위치에 형성되는 최종 장벽층은, n형 불순물을 포함하고, p형 질화물 반도체층과의 계면의 n형 불순물 농도가 4×1017/cm3 이하이다.

Description

질화물 반도체 발광소자 및 그 제조 방법{NITRIDE SEMICONDUCTOR LIGHT-EMITTING ELEMENT AND METHOD FOR MANUFACTURING SAME}
본 발명은, n형 질화물 반도체층과 p형 질화물 반도체층 사이에, 질화물 반도체로 이루어지는 우물층과 질화물 반도체로 이루어지는 장벽층을 번갈아 적층하여 이루어지는 발광층을 갖는 질화물 반도체 발광소자 및 그 제조 방법에 관한 것이다.
오늘날, 질화물 반도체는, LED(발광 다이오드)나 LD(레이저 다이오드) 등 다양한 발광소자의 용도로서 이용, 개발이 이루어지고 있다(예를 들면 특허 문헌 1, 2 참조). 최근에는, 자외광이나 그것보다도 단파장의 광을 발광하는 소자로서의 개발도 진행되고 있는 중이다.
질화물 반도체 발광소자는, 일반적으로, n형 질화물 반도체층과 p형 질화물 반도체층 사이에, 질화물 반도체로 이루어지는 우물층과 질화물 반도체로 이루어지는 장벽층을 번갈아 적층하여 이루어지는 발광층을 갖는 구조가 채용된다. 하기 특허 문헌 1 및 2는, 모두 발광층의 구조에 관한 특징이 기재되어 있다.
특허 문헌 1에는, 발광층의 가장 외측에 있고 p형 질화물 반도체층에 인접한 장벽층, 즉 최종 장벽층(「라스트 배리어층」이라고도 불린다.)에는 n형 불순물을 포함시키지 않고, 그 외의 장벽층에는 n형 불순물을 포함시킨 구성이 개시되어 있다.
동 문헌에는 이하와 같은 기술이 이루어져 있다. 「종래에는 최종 장벽층에 n형 불순물을 도프시킴으로써, 상기 최종 장벽층에 인접하여 형성되는 p형 질화물 반도체층으로부터의 p형 불순물의 확산에 의해, 최종 장벽층에 n형 불순물과 p형 불순물이 함유됨으로써, 캐리어의 라이프 타임을 저하시켰다. 그러나, 특허 문헌 1의 구성으로 함으로써, 최종 장벽층에 n형 불순물과 p형 불순물이 병존하는 상태를 방지할 수 있으므로, 소자 수명이나 역내압 특성을 향상시킬 수 있다.」
특허 문헌 2에는, 우물층을 언도프로 하고, 장벽층에 n형 불순물을 도프시키는 구성이 개시되어 있고, 적어도 마지막 우물층을 언도프로 하여, 최후의 장벽층, 즉, 최종 장벽층에 n형 불순물을 도프시키는 구성이 개시되어 있고, 이러한 구성에 의하면, 역치 전류 밀도가 낮고 장수명인 레이저 소자를 실현할 수 있는 취지의 기술이 있다.
동 문헌에는 이하와 같은 기술이 이루어져 있다. 「장벽층에 n형 불순물이 도프되면 우물층의 캐리어 농도가 커지기 때문에, 역치가 저하하는 한편, 반대로 장벽층에 의도하여 p형 불순물을 도프하면 저하되기 어려운 경향이 있다. 그 때문에, 장벽층에는 n형 불순물만을 도프하는 것이 바람직하다. 또한, 장벽층에 n형 불순물이 도프되면, 우물층의 캐리어 농도가 커지기 때문에, 변형에 의한 피에조 효과의 양자 슈타르크 효과에 의한 전자와 정공의 공간적 분리가 스크리닝되어, 역치가 저하된다. 반대로, 우물층에 불순물을 도프하면 결정성이 나빠져, 캐리어의 산란이 커지고, 역치가 높아지는 경향이 있다. 다중 양자 우물 구조는, p측 질화물 반도체층에 인접한 측을 장벽층으로 끝나게 하는 것이 바람직하다.」
또한, 동 문헌에는 이하와 같은 기술도 있다. 「다중 양자 우물 구조는, 우물층으로 끝나는 것보다도 장벽층으로 끝나는 것이, 역치가 저하되기 쉬운 경향이 있고, 또한 최후의 우물층을 언도프, 장벽층에 n형 불순물을 도프하면, 더욱 역치가 저하된다. 이 이유는 확실하지는 않지만, 질화물 반도체의 경우, 홀의 유효 질량이 크고, 활성층에 주입된 홀은 p층측에 국재(局在)하고 있고, p층측의 우물층에서만 발광한다고 생각된다. 따라서 n층측에 접근한 우물층은 발광에 그다지 기여하고 있지 않고, p층측에 접근한 우물층 쪽이 발광에 기여하는 비율이 높다. 이 때문에 p층측에 가장 접근한 우물층을 언도프로 하여, 장벽층에 n형 불순물을 도프하면 가장 효율이 향상된다고 추측된다.」
일본국 특허 제3498697호 명세서 일본국 특허 공개 평 11-298090호 공보
특허 문헌 1 및 2는, 모두 소자 수명을 향상시키는 것을 목표로 하여, 발광층의 구성에 특징을 갖게 한 내용이 개시되어 있지만, 그 내용은 양 문헌에서 양립할 수 없는 것이다. 즉, 특허 문헌 1에서는 최종 장벽층에는 n형 불순물을 포함시키지 않는 취지의 기재가 이루어져 있는 한편, 특허 문헌 2에서는 최종 우물층을 언도프한 다음에 최종 장벽층에는 n형 불순물을 포함시키는 취지의 기재가 이루어져 있다.
그러나, 본 발명자의 예의 연구에 의해, 최종 장벽층을 소정의 조건으로 형성하면, 특허 문헌 1 및 2에 개시된 질화물 반도체 발광소자보다도 더욱 높은 발광 효율을 실현하면서도, 뛰어난 수명 특성을 나타내는 소자를 실현할 수 있음을 발견했다.
즉, 본 발명은, 종래의 소자보다도 발광 효율을 향상시키면서도, 수명 특성도 뛰어난 질화물 반도체 발광소자를 실현하는 것을 목적으로 하여 이루어진 것이다.
본 발명의 질화물 반도체 발광소자는, n형 질화물 반도체층과 p형 질화물 반도체층 사이에, 질화물 반도체로 이루어지는 우물층과 질화물 반도체로 이루어지는 장벽층을 번갈아 적층하여 이루어지는 발광층을 갖고,
상기 장벽층 중 상기 p형 질화물 반도체층과 접촉하는 위치에 형성되는 최종 장벽층은, n형 불순물을 포함하고, 상기 p형 질화물 반도체층과의 계면의 n형 불순물 농도가 4×1017/cm3 이하인 것을 특징으로 한다.
p형 질화물 반도체층에 인접하는 최종 장벽층을 언도프로 하는 구성의 경우, 상기 층에 n형 불순물이 포함되지 않기 때문에, 피에조 완화가 행해지지 않고 발광 효율의 저하를 초래한 것이라고 생각된다. 한편, 최종 장벽층에 n형 불순물을 너무 넣으면, 최종 장벽층으로부터 확산된 n형 불순물이 p형 질화물 반도체층 내에 다량으로 들어가, 특성의 저하를 초래한 것이라고 생각된다.
「발명을 실시하기 위한 구체적인 내용」의 항에서 실시예를 참조하여 후술되지만, 본 발명자의 예의 연구에 의해, 장벽층 중, 적어도 최종 장벽층에는 n형 불순물을 포함시키는 구성으로 한 다음, 그 n형 불순물 농도에 대해서는, p형 질화물 반도체층과의 계면에 따른 n형 불순물 농도를 4×1017/cm3 이하로 함으로써, 최종 장벽층을 언도프로 하는 구성보다도 발광 효율을 향상시킬 수 있음을 발견했다.
여기서, 최종 장벽층과 p형 질화물 반도체층의 계면의 n형 불순물 농도는, SIMS(Secondary Ion Mass Spectrometry:2차 이온 질량분석법) 등을 이용하여 검증하는 것이 가능하다. SIMS 등을 이용하여 불순물 농도를 측정할 때에는, 질화물 반도체 발광소자의 표면으로부터 깊이 방향으로 소정의 피치로 에칭을 행하면서, 조성 평가를 행한다. 이 경우, 얻어지는 조성비의 값은, 에칭의 피치에 따른 띄엄띄엄한(이산적인) 값이 된다. 따라서, 피치에 따라서는, 직전의 피치로 측정된 측정점의 조성이 p형 질화물 반도체층에 있어서의 가장 최종 장벽층에 가까운 측정점의 것이며, 그 직후의 피치로 측정된 측정점의 조성비가 최종 장벽층에 있어서의 가장 p형 질화물 반도체층에 가까운 측정점의 것이 될 가능성이 있다. 이 경우에는, 엄밀한 의미에서, 최종 장벽층과 p형 질화물 반도체층의 계면의 n형 불순물 농도를 측정할 수 없다.
따라서, 본 명세서에서는, 최종 장벽층과 p형 질화물 반도체층의 계면을, 최종 장벽층과 p형 질화물 반도체층의 조성차가 1/2이 되는 개소를 가지고 정의한다. 이 때, 상기 방법에 의해, 이산적으로 측정된 각 측정점에 있어서의 조성비의 값을 직선으로 보완해, 상기 조성차가 1/2이 되는 개소를 도출함으로써, 상기 계면의 위치를 검출할 수 있다. 동일하게, n형 불순물 농도의 값에 대해서도, 측정점마다 도출된 값을 직선으로 보완함으로써, 상기 방법으로 검출된 계면의 위치에 있어서의 값을 검출할 수 있다. 이와 같이 하여 검출된 계면에 있어서의 n형 불순물 농도가, 4×1017/cm3 이하인 경우에, 발광 특성과 수명 특성이 종래의 발광소자보다도 향상된다. 또한, 최종 장벽층에는 n형 불순물이 함유되어 있기 때문에, 상기 계면에 있어서의 n형 불순물 농도는 일정량 이상 포함되어 있고, 언도프는 아니다.
또한, 상기 방법으로 계면의 n형 불순물 농도를 검출하는 경우에 있어서는, 그 정밀도를 높이는 관점에서 측정 피치를 5nm 이하로 하는 것이 바람직하고, 2nm 이하로 하는 것이 보다 바람직하다.
전자에 비해 정공은 유효 질량이 크고, 이동도가 낮다. 이 때문에, 우물층을 복수 갖고 이루어지는 발광층에 있어서도, p형 질화물 반도체층에 가까운 측의 우물층이 특히 발광에 기여하는 개소가 된다고 생각된다. 한편, 피에조 전계에 기인한 에너지 밴드의 변형이 발생함으로써, 장벽층으로부터 우물층을 향해서 전자가 이동하기 어려워지는 결과, p형 질화물 반도체층에 가장 가까운 위치에 있어서의 우물층 내에 충분한 양의 전자를 축적할 수 없다. 따라서, 발광에 가장 기여한다고 생각되는, p형 질화물 반도체층에 가장 가까운 위치에 있어서의 우물층에 충분한 양의 전자를 축적하기 위해서, 적어도 최종 장벽층에는 n형 질화물을 함유시켜 에너지 밴드의 변형을 적게 해둠으로써, 발광 효율을 향상시키고 있다.
또한, 장벽층으로의 n형 불순물 농도는 5×1017/cm3~1×1019/cm3의 범위가 바람직하다. 이 n형 불순물 농도가 5×1017/cm3보다도 적으면 피에조 전계의 완화가 일어나기 어려워져 전자의 이동을 방해해 발광 효율을 떨어뜨릴 가능성이 생긴다. 한편, 이 n형 불순물 농도가 l×l019/cm3보다도 커지면 발광층 중의 전자가 포화되어 p형 질화물 반도체층측으로 흘러버리는, 소위 오버플로우가 발생해버릴 가능성이 생긴다. 피에조 전계의 완화를 생각하면 최종 장벽층도 상기 범위에서 n형 불순물을 포함하는 것이 바람직하다. 단, 최종 장벽층은, p형 질화물 반도체층과의 계면의 n형 불순물 농도가 4×1017/cm3 이하가 되도록, 계면 부근에서 도핑의 조정을 행할 필요가 있다. n형 불순물 농도가 4×l017/cm3보다 높으면, 그 후의 p층이 n형화되어 pn 접합을 파괴해버려 발광 효율을 떨어뜨릴 가능성이 생긴다.
상기 구성에 있어서, 상기 최종 장벽층을 포함하는 모든 상기 장벽층에 n형 불순물을 포함시키는 것으로 해도 상관없다. 「발명을 실시하기 위한 구체적인 내용」의 항에서 실시예를 참조하여 후술되는데, 최종 장벽층의 상기 p형 질화물 반도체층과의 계면의 n형 불순물 농도를 4×1017/cm3 이하로 공통으로 한 상태로, 일부 장벽층에 n형 불순물을 함유시키지 않는 구성과, 모든 장벽층에 n형 불순물을 포함시킨 구성을 대비한 결과, 후자 쪽이 높은 발광 효율을 나타냈다.
또, 본 발명의 질화물 반도체 발광소자의 제조 방법은,
상기 최종 장벽층의 형성시에, 상기 최종 장벽층의 재료를 형성하기 위한 제1 원료 가스에, n형 불순물을 함유시키기 위한 제2 원료 가스를 함유한 혼합 가스를 공급하는 공정과, 상기 제2 원료 가스의 공급을 정지하여 계속해서 상기 제1 원료 가스를 공급하는 공정을 포함하는 것을 특징으로 한다.
또한, 제1 원료 가스의 일례로는, 질소, 수소, 트리메틸갈륨, 및 트리메틸인듐의 혼합 가스로 할 수 있다. 또, 제2 원료 가스로는, 예를 들면 n형 불순물로서 Si를 도펀트로 하는 경우에는, 테트라에틸실란 외에 실란을 채용할 수 있다.
본 발명의 방법에서는, 최종 장벽층의 형성 초기 단계에서 제1 원료 가스와 제2 원료 가스의 공급을 행한 후, 제2 원료 가스의 공급을 정지하여 계속해서 제1 원료 가스의 공급을 행하여 최종 장벽층을 형성한다. 이에 의해, 초기 단계에서 함유된 n형 불순물이 최종 장벽층의 표면측으로 확산되어, 상기 표면, 즉 그 후에 형성되는 p형 질화물 반도체층과의 계면의 n형 불순물 농도를 4×1017/cm3 이하의 값으로 하면서도, p형 질화물 반도체층 내로의 확산을 최소한으로 억제하는 것이 가능하게 된다. 또한, 이 방법에 의하면, 초기 단계에 있어서의 제2 원료 가스의 공급 시간을 제어함으로써, p형 질화물 반도체층과의 계면의 n형 불순물 농도를 바람직한 값으로 조정할 수 있다.
본 발명에 의하면, 종래보다 발광 효율을 향상시키면서, 수명 특성도 뛰어난 질화물 반도체 발광소자를 실현할 수 있다.
도 1은 질화물 반도체 발광소자의 구조를 모식적으로 나타내는 단면도이다.
도 2는 질화물 반도체 발광소자의 구조의 일부분을 모식적으로 나타내는 단면도이다.
도 3은 질화물 반도체 발광소자에 대해 SIMS를 이용하여 조성 분석을 행한 결과의 일례를 모식적으로 나타내는 그래프이다.
도 4는 실시예 1~5 및 비교예 1~2의 각 소자의 발광광량과 공급 전류의 관계를 나타내는 그래프이다.
도 5는 실시예 1~5, 비교예 1~2의 각 소자에 대해 역바이어스의 전압을 인가하여, 내압의 특성을 평가한 결과를 나타내는 그래프이다.
본 발명의 질화물 반도체 발광소자 및 그 제조 방법에 대해서, 도면을 참조하여 설명한다. 또한, 이하의 각 도면에 있어서, 실제 치수비와 도면상의 치수비는 반드시 일치하지 않는다.
[구조]
도 1은, 질화물 반도체 발광소자의 구조를 모식적으로 나타내는 단면도이다. 질화물 반도체 발광소자(1)는, n형 질화물 반도체층(16)과 p형 질화물 반도체층(22) 사이에 발광층(20)을 갖고 이루어지는 구성이다. 보다 상세하게는, 질화물 반도체 발광소자(1)는, 사파이어 등의 지지 기판(10)의 상층에, 아래서부터 순서대로 제1 버퍼층(12), 제2 버퍼층(14), n형 질화물 반도체층(16), 발광층(20), p형 질화물 반도체층(22), p형 클래드층(24), p형 컨택트층(26)을 구비한다.
이하, 질화물 반도체 발광소자(1)의 더욱 상세한 구성에 대해서 설명한다.
(지지 기판(10))
지지 기판(10)은, 사파이어 기판으로 구성된다. 또한, 사파이어 외에, Si, SiC, GaN, YAG 등으로 구성해도 상관없다.
(제1 버퍼층(12), 제2 버퍼층(14))
제1 버퍼층(12)은, 지지 기판(10)(사파이어 기판)의 c면 상에서 저온 성장시킨 GaN층으로 형성된다. 또, 제2 버퍼층(14)은, 제1 버퍼층(12)의 상층에 고온 성장시킨 하지층으로서의 GaN층이다. 두 층 모두 언도프층을 구성한다.
(n형 질화물 반도체층(16))
n형 질화물 반도체층(16)은, 제2 버퍼층(14)의 상층에 고온 성장시킨 n-AlnGa1-nN(0≤n<1)으로 구성된다. 일례로서, 본 실시형태에서는 n-Al0 . 06Ga0 . 94N에 의해서 n형 질화물 반도체층(16)을 형성하고 있다. 도펀트로서의 n형 불순물로는 Si가 적절하게 이용되는데, Ge, S, Se, Sn, Te 등을 이용할 수도 있다.
또한, 제2 버퍼층(14)에 접촉하는 영역에 n-GaN으로 구성되는 층(보호층)을 포함하는 구성으로 해도 상관없다. 이 경우에는, 적어도 보호층에 상기 n형 불순물이 도프되는 구성으로 한다.
(p형 질화물 반도체층(22), p형 클래드층(24))
p형 질화물 반도체층(22)은, 발광층(20)의 상층에 성장시킨 p-AlmGa1 -mN(0≤m<1)으로 구성된다. 또, p형 클래드층(24)은, p형 질화물 반도체층(22)의 상층에 성장시킨 p-AlaGa1 - aN(0≤a<1)으로 구성된다. 일례로서, 본 실시형태에서는, p-Al0.3Ga0.7N에 의해서 p형 질화물 반도체층(22)을 형성하고, p-Al0 . 13Ga0 .87N에 의해서 p형 클래드층(24)을 형성하고 있다. 도펀트로서의 n형 불순물로는 Mg가 적절하게 이용되는데, Be, Zn, C 등을 이용할 수도 있다.
(p형 컨택트층(26))
p형 컨택트층(26)은, p형 클래드층(24)의 상층에 성장시킨, 예를 들면 p+-GaN 또는 p+-AlGaN으로 구성된다. 예를 들면, Mg가 고농도로 도프된 GaN 또는 AlGaN으로 형성되는데, Be, Zn, C 등을 고농도로 도프하여 형성할 수도 있다.
(발광층(20))
발광층(20)의 구성에 대해서, 도 2를 참조하여 설명한다. 도 2는, 질화물 반도체 발광소자(1) 중, 발광층(20) 및 그 근방의 부분을 확대하여 모식적으로 나타낸 단면도이다.
발광층(20)은, 질화물 반도체로 형성된 장벽층(20a, 20c, 20e, 20g, 20i, 20k)과, 질화물 반도체로 형성된 우물층(20b, 20d, 20f, 20h, 20j)이 번갈아 적층되어 있다. 또한, 본 실시형태에서는, 발광층(20)이 6층의 장벽층과 5층의 우물층을 갖는 구성으로 하고 있는데, 장벽층 및 우물층의 층수는 어디까지나 일례이며, 적절하게 설정 가능하다.
장벽층(20a, 20c, 20e, 20g, 20i, 20k)은, 예를 들면 AlbGa1 - bN(0<b≤1)으로 형성되어 있고, 우물층(20b, 20d, 20f, 20h, 20j)은, 예를 들면 IncGa1 - cN(0<c≤1)으로 형성되어 있다. 일례로서, 본 실시형태에서는, 두께가 20nm인 Al0 . 08Ga0 .92N으로 이루어지는 장벽층(20a, 20c, 20e, 20g, 20i, 20k)과, 두께가 5nm인 In0 . 03Ga0 .97N으로 이루어지는 우물층(20b, 20d, 20f, 20h, 20j)에 의해, 발광층(20)을 구성했다.
그리고, 질화물 반도체 발광소자(1)는, 장벽층 중, p형 질화물 반도체층(22)과 접촉하는 위치에 형성되는 장벽층(20k), 즉 최종 장벽층(20k)에 대해서는, 적어도 n형 불순물을 포함하는 구성으로 하고, 이 p형 질화물 반도체층(22)과의 계면의 n형 불순물 농도를 4×1017/cm3 이하로 하고 있다.
[평가]
도 2에 나타내는 구성에 관해, 발광층(10), 특히 장벽층(20a, 20c, 20e, 20g, 20i, 20k)에 함유시키는 n형 불순물 농도를 변경하여, 소자의 특성의 평가를 행했다.
(실시예 1)
모든 장벽층의 두께를 20nm로 하여, 이들에 대해 n형 불순물을 함유함과 더불어, 최종 장벽층(2Ok)에 관해서는, p형 질화물 반도체층(22)과의 계면의 n형 불순물 농도가 3×1016/cm3가 되도록 형성했다.
여기서, 최종 장벽층(20k)의 형성시에는, AlbGa1 - bN의 원료 가스가 되는, 질소, 수소, 트리메틸갈륨(TMG), 트리메틸알루미늄(TMA)에 추가해, n형 불순물을 구성하는 Si를 도프하기 위한 원료 가스인 테트라에틸실란(TESi)을 혼합하여, 소정의 시간만큼 성장시킨다. 그 후, TESi의 공급만을 정지하여, 다시 성장시킨다. 이에 의해, TESi의 공급에 의해 도프된 Si, 즉 n형 불순물이 최종 장벽층(20k)의 표면측으로 확산된다. TESi의 공급 시간을 제어함으로써, 최종 장벽층(20k)의 표면, 즉, 그 후에 형성되는 p형 질화물 반도체층(22)과 최종 장벽층(20k)의 계면에 있어서의 n형 불순물 농도를 제어할 수 있다.
최종 장벽층(20k)과 p형 질화물 반도체층(22)의 계면에 있어서의 n형 불순물 농도의 측정 방법에 대해서, 도 3을 참조하여 설명한다. 도 3은, 형성된 질화물 반도체 발광소자에 대해 SIMS(Secondary Ion Mass Spectrometry:2차 이온 질량분석법)를 이용하여 조성 분석을 행한 결과의 일례를 모식적으로 나타내는 그래프이며, 횡축이 표면으로부터의 깊이 방향의 거리, 우측 종축이 Al 조성비, 좌측 종축이 Si 농도를 나타내고 있다. 또한, 도 3은, 도 1에 있어서 p형 컨택트층(26)을 형성하고 있지 않은 소자에 대해 분석을 행한 경우를 나타내고 있다.
SIMS 등을 이용하여 n형 불순물 농도를 측정할 때에는, 질화물 반도체 발광소자의 표면으로부터 깊이 방향으로 소정의 피치로 에칭을 행하면서, 조성 평가를 행한다. 이 경우, 얻어지는 조성비의 값은, 에칭의 피치에 따른 이산적인 값이 된다. 도 3에서는, 5nm 피치로 표면으로부터 깊이 방향으로 소자에 대해 에칭을 행하면서, 각 측정점에 있어서의 조성 분석을 SIMS에 의해서 행한 경우의 결과가 모식적으로 나타나 있다.
최표면으로부터 깊이 방향으로 에칭을 행하면서 SIMS 분석을 행하면, 잠시 동안은 p-Al0 . 13Ga0 .87N으로 구성한 p형 클래드층(24)의 조성 유래의 신호가 얻어진다. 이 층은, Al를 포함하는 한편, n형 불순물인 Si는 포함되어 있지 않으므로, 도 3과 같이, 일정 비율의 Al 조성의 값과, 거의 n형 불순물 농도의 검출 한계인 1×1016/cm3의 Si 농도의 값이 나타나 있다.
깊이 방향으로 에칭을 더 진행하면, p형 클래드층(24)의 하층에 형성된 p형 질화물 반도체층(22)(p-Al0 . 3Ga0 .7N) 유래의 신호가 얻어지기 시작한다. 이 층은, p형 클래드층(24)보다도 Al 조성비가 높기 때문에, Al 조성의 값이 상승하고 있다. 한편, n형 불순물인 Si는 포함되어 있지 않기 때문에, p형 클래드층(24)과 동일하게 거의 n형 불순물 농도의 검출 한계인 1×1016/cm3의 Si 농도의 값을 나타낸다.
여기서, 도 3에서는, 5nm 피치로 에칭을 행하여 각 측정점에 있어서의 조성 분석을 행하고 있기 때문에, 그래프 상에 얻어지는 분석 결과는 이산적인 값이 된다. 이 때문에, 각 측정점 사이의 위치에 있어서의 조성비의 값에 대해서는, 엄밀하게는 얻을 수 없다. 그래서, 도 3과 같이, 각 측정점에서 얻어진 이산적인 값을 직선으로 보완함으로써, 각 측정점 사이의 위치에 있어서의 조성비에 대해서도 추정을 행하고 있다. 이와 같은 방법을 채용하는 경우에는, 에칭의 피치가 미세할수록 엄밀한 값이 얻어지므로 바람직하다고 할 수 있다. 본 실시형태에서는 5nm 피치로 하고 있지만, 5nm 이하이면 바람직하고, 2nm 이하로 하는 것이 보다 바람직하다.
깊이 방향으로 에칭을 더 진행하면, p형 질화물 반도체층(22)의 하층에 형성된, 최종 장벽층(2Ok) 유래의 신호가 얻어지기 시작한다. 이 최종 장벽층(2Ok)은, n형 불순물(Si)이 함유된 Al0 . 08Ga0 .92N으로 형성되기 때문에, 이러한 층 내의 측정점으로부터는 Al의 신호와 Si의 신호가 얻어진다. Al 조성비에 대해서는, p형 질화물 반도체층(22)보다도 최종 장벽층(20k) 쪽이 적기 때문에, 그 수치는 하강한다. 한편, Si에 대해서는 p형 질화물 반도체층(22)에서는 포함되어 있지 않고, 최종 장벽층(20k)에서는 포함되어 있기 때문에, 그 수치는 상승한다.
상술한 바와 같이, 소정의 피치로 에칭을 하면서 조성 분석을 행하기 때문에, p형 질화물 반도체층(22)과 최종 장벽층(20k)의 계면이 측정점이 되지 않을 가능성이 있다. 보다 구체적으로 말하면, 직전의 측정점(22a)이, p형 질화물 반도체층(22)에 있어서의 가장 최종 장벽층(20k)에 가까운 개소이며, 그 직후의 측정점(20ka)이, 최종 장벽층(20k)에 있어서의 가장 p형 질화물 반도체층(22)에 가까운 개소가 될 가능성이 있다. 이 경우에는, 엄밀한 의미에 있어서, 최종 장벽층(20k)과 p형 질화물 반도체층(22)의 계면의 n형 불순물 농도를 측정할 수 없다.
그래서, 상기 직선 보완을 이용하여, 최종 장벽층(20k)과 p형 질화물 반도체층(22)의 계면을, 최종 장벽층(20k)과 p형 질화물 반도체층(22)의 Al 조성차가 1/2이 되는 개소를 가지고 정의한다. 도 3에 나타내는 바와 같이, p형 질화물 반도체층(22)으로부터 최종 장벽층(2Ok)을 향함에 따라 Al 조성은 하강하고, Si 농도는 상승한다. 따라서, p형 질화물 반도체층(22)에 있어서의 가장 최종 장벽층(20k)에 가까운 측정점(22a)에 있어서의 Al 조성의 값과, 최종 장벽층(20k)에 있어서의 가장 p형 질화물 반도체층(22)에 가까운 측정점(20ka)에 있어서의 Al 조성의 값을 직선으로 보완하고, 그 값이 중간치가 되는 개소를 가지고 최종 장벽층(20k)과 p형 질화물 반도체층(22)의 계면(21)의 위치를 도출한다.
그리고, 도 3에 나타내는 바와 같이, p형 질화물 반도체층(22)에 있어서의 가장 최종 장벽층(20k)에 가까운 측정점(22a)에 있어서의 Si 농도의 값과, 최종 장벽층(20k)에 있어서의 가장 p형 질화물 반도체층(22)에 가까운 측정점(20ka)에 있어서의 Si 농도의 값을 직선으로 보완함으로써, 계면(21)의 위치에 있어서의 Si 농도의 값이 도출된다.
실시예 1에서는, 최종 장벽층(20k)의 형성시에, 최초의 약 120초에 대해서는, 질소, 수소, TMG, TMA에 추가해 TESi의 공급을 행하여 n형 불순물을 함유시키면서 5nm 성장시킨다. 그 후, TESi의 공급을 정지하여, 질소, 수소, TMG 및 TMA를 약 360초간 공급하여 성장시킴으로써, 최종적으로 약 480초에 걸쳐 층 두께 20nm의 최종 장벽층(20k)을 형성했다. 이에 의해, 최종 장벽층(2Ok)에 있어서의, p형 질화물 반도체층(22)과의 계면의 n형 불순물 농도를 3×1016/cm3로 했다.
이하의 실시예 및 비교예에 대해서도, 상기 방법으로 최종 장벽층(20k)과 p 형 질화물 반도체층(22)의 계면의 n형 불순물 농도를 측정했다.
(실시예 2)
최종 장벽층(20k)을 형성할 때에, TESi의 공급 시간을 약 240초로 함으로써 n형 불순물을 함유시키면서 10nm를 성장시킨 후, TESi의 공급을 정지하여, 질소, 수소, TMG 및 TMA를 약 240초간 공급해 성장시킴으로써, 최종적으로 약 480초에 걸쳐 층 두께 20nm의 최종 장벽층(20k)을 형성한 것 이외에는, 실시예 1과 동일하게 형성했다. 이에 의해, 실시예 2의 소자에 있어서, 최종 장벽층(20k)과 p형 질화물 반도체층(22)의 계면의 n형 불순물 농도는 7×1016/cm3이었다.
(실시예 3)
장벽층(20a, 20c, 20e, 20g, 20i, 20k) 중 일부 장벽층(20g)에 대해서 언도프로 한 것 이외에는, 실시예 2와 같은 조건으로 하여 소자를 형성했다.
(실시예 4)
최종 장벽층(20k)을 형성할 때에, TESi의 공급 시간을 약 288초로 함으로써 n형 불순물을 함유시키면서 12nm를 성장시킨 후, TESi의 공급을 정지하여, 질소, 수소, TMG 및 TMA를 약 192초간 공급하여 성장시킴으로써, 최종적으로 약 480초에 걸쳐 층 두께 20nm의 최종 장벽층(20k)을 형성한 것 이외에는, 실시예 1과 동일하게 형성했다. 이에 의해, 실시예 4의 소자에 있어서, 최종 장벽층(20k)과 p형 질화물 반도체층(22)의 계면의 n형 불순물 농도는 1.5×l017/cm3였다.
(실시예 5)
최종 장벽층(20k)을 형성할 때에, TESi의 공급 시간을 약 360초로 함으로써 n형 불순물을 함유시키면서 15nm를 성장시킨 후, TESi의 공급을 정지하여, 질소, 수소, TMG 및 TMA를 약 120초간 공급하여 성장시킴으로써, 최종적으로 약 480초에 걸쳐 층 두께 20nm의 최종 장벽층(20k)을 형성한 것 이외에는, 실시예 1과 동일하게 형성했다. 이에 의해, 실시예 5의 소자에 있어서, 최종 장벽층(20k)과 p형 질화물 반도체층(22)의 계면의 n형 불순물 농도는 4×1017/cm3이었다.
(비교예 1)
TESi를 공급하지 않고 최종 장벽층(20k)을 형성함으로써, 최종 장벽층(20k)을 언도프로 한 것 이외에는, 실시예 1과 동일하게 형성했다.
(비교예 2)
최종 장벽층(20k)을 형성할 때에, TESi의 공급 시간을 약 456초로 함으로써 n형 불순물을 함유시키면서 19nm를 성장시킨 후, TESi의 공급을 정지하고, 질소, 수소, TMG 및 TMA를 약 24초간 공급하여 성장시킴으로써, 최종적으로 약 480초에 걸쳐 층 두께 20nm의 최종 장벽층(20k)을 형성한 것 이외에는, 실시예 1과 동일하게 형성했다. 이에 의해, 비교예 1의 소자에 있어서, 최종 장벽층(20k)과 p형 질화물 반도체층(22)의 계면의 n형 불순물 농도는 8×1017/cm3였다.
도 4는, 실시예 1~5 및 비교예 1~2의 각 소자의 발광광량과 공급 전류의 관계를 나타내는 그래프이다. 도 4에 의하면, 최종 장벽층(20k)과 p형 질화물 반도체층(22)의 계면의 n형 불순물 농도(이하, 적절하게 「계면 농도」라고 약기한다.)를 7×1016/cm3로 한 실시예 2가, 가장 발광광량이 많게 되어 있고, 계면 농도를 3×10 16/cm3로 한 실시예 1, 계면 농도를 1.5×1017/cm3로 한 실시예 4의 순으로 발광광량이 많은 것을 알 수 있다.
또, 계면 농도를 7×1016/cm3로 하여, 일부 장벽층(20g)을 언도프로 한 실시예 3은, 계면 농도를 동 조건으로 하여 모든 장벽층에 n형 불순물을 도프시킨 실시예 2보다는 발광광량이 낮기는 하지만, 최종 장벽층(20k)을 언도프로 한 비교예 1보다는 발광광량이 많은 것을 알 수 있다.
계면 농도를 4×1017/cm3로 한 실시예 5는, 실시예 1~4보다는 발광광량이 낮기는 하지만, 역시 최종 장벽층(20k)을 언도프로 한 비교예 1보다는 발광광량이 많다. 한편, 계면 농도를 8×1017/cm3로 한 비교예 2는, 최종 장벽층(20k)을 언도프로 한 비교예 1보다도 발광광량이 저하되어 있다.
도 4에 의하면, 최종 장벽층(20k)에 대해 n형 불순물을 도프함과 더불어, 이 최종 장벽층(20k)과 p형 질화물 반도체층(22)의 계면의 n형 불순물 농도를 4×1017/cm3 이하로 함으로써, 최종 장벽층(20k)을 언도프로 한 종래의 소자보다도 발광 효율이 향상되는 것을 알 수 있다. 또, 실시예 2 및 실시예 3을 비교하면, 모든 장벽층에 대해 n형 불순물을 도프한 쪽이 발광 효율은 높아지지만, 최종 장벽층(20k)과 p형 질화물 반도체층(22)의 계면의 n형 불순물 농도를 4×1017/cm3 이하로 함으로써, 일부 장벽층이 언도프여도, 최종 장벽층(20k)을 언도프로 한 종래의 소자보다는 발광 효율이 향상되는 것을 알 수 있다.
또한, 비교예 2와 같이, 계면 농도를 8×1017/cm3로 한 경우에는, 최종 장벽층(20k)으로부터 p형 질화물 반도체층(22)으로 일부 n형 불순물이 확산됨으로써, p-n 접합에 데미지를 주어 주입 효율이 저하되어, 특성의 열화를 초래한 것이라고 생각된다.
도 5는, 실시예 1~5, 비교예 1~2의 각 소자에 대해 역바이어스의 전압을 인가하여, 내압의 특성을 평가한 결과를 나타내는 그래프이다. 횡축은 계면 농도, 종축은 역바이어스 전류를 1μA 흐르게 하기 위해서 필요한 역바이어스 전압의 크기를 나타내고 있다. 또한, 비교예 1에서는, 계면 농도가 1.5×1016으로 되어 있는데, 이것은 노이즈에 수반하는 값이며, 사실상의 측정 한계이며, 실제는 언도프인 것으로 상관없다.
도 5를 참조해도, 비교예 2와 같이, 계면 농도를 8×1017/cm3로 높게 한 경우에는, 내압이 꽤 낮아져 있음을 알 수 있다. 이 결과도, 최종 장벽층(20k)으로부터 p형 질화물 반도체층(22)으로 일부 n형 불순물이 확산되어 p-n 접합에 데미지가 발생해, 내압이 저하된 것을 나타내는 것이다. 한편, 계면 농도를 4×1017/cm3 이하로 한 실시예 1~5에 대해서는, 높은 내압이 나타나 있고, 리크 전류의 발생이 없어 긴 수명의 소자를 실현될 수 있는 것이 시사된다.
[제조 방법]
이하, 질화물 반도체 발광소자(1)의 제조 방법의 일례에 대해서 설명한다. 또한, 하기 제조 방법에서 설명하는 제조 조건이나 막 두께 등의 치수는, 어디까지나 일례이며, 이들 수치로 한정되는 것은 아니다. 즉, 각 반도체층의 성장 공정 에 있어서는, 목적으로 하는 조성에 따른 기판 온도 및 노 내 압력이 되는 조건하에서 기상 성장이 행해지는 것으로 상관없다.
이하에서는, MOCVD(Metal Organic Chemical Vapor Deposition:유기 금속 화학 기상 증착)법을 이용하여 각 반도체층을 성장시킴으로써, 질화물 반도체 발광소자(1)를 제조하는 방법에 대해서 설명한다. 이 방법을 이용하는 경우, Al 원자 공급원이 되는 유기 금속 화합물로는 트리메틸알루미늄(TMA)이, Ga 원자 공급원이 되는 유기 금속 화합물로는 트리메틸갈륨(TMG)이, In 원자 공급원이 되는 유기 금속 화합물로는 트리메틸인듐(TMI)이, Si 원자 공급원이 되는 유기 금속 화합물로는 테테트라에틸실란(TESi)이, Mg 원자 공급원이 되는 유기 금속 화합물로는 비스시클로펜타디에닐마그네슘(Cp2Mg)이, N 원자 공급원이 되는 화합물로는 암모니아가 각각 이용되며, 캐리어 가스로는 질소 가스 및 수소 가스가 이용되는데, 이들로 한정되는 것이 아니다.
<단계 S1>
우선, 지지 기판(10)으로서 c면 사파이어 기판을 준비하고, 이 크리닝을 행한다. 보다 구체적으로는, 예를 들면 MOCVD(Metal Organic Chemical Vapor Deposition:유기 금속 화학 기상 증착) 장치의 처리로 내에 c면 사파이어 기판을 배치하고, 처리로 내에 유량이 10slm인 수소 가스를 흐르게 하면서, 노 내 온도를 예를 들면 1150℃로 승온시킴으로써 행해진다.
<단계 S2>
다음에, 노 내 압력 100kPa, 기판 온도 480℃의 상태에서, 처리로 내에 캐리어 가스로서 질소 가스를 유량 5slm 및 수소 가스를 유량 5slm으로 공급하면서, 암모니아를 유량 250000μmol/min 및 TMG를 유량 50μmol/min로 70초간 공급함으로써, 지지 기판(10)의 표면에 층 두께 20nm의 GaN층을 성장시켜 제1 버퍼층(LT-GaN)(12)을 형성한다.
<단계 S3>
다음에, 기판 온도 1150℃의 상태에서, 처리로 내에 캐리어 가스로서 질소 가스를 유량 20slm 및 수소 가스를 유량 15slm으로 공급하면서, 암모니아를 유량 250000μmol/min 및 TMG를 유량 100μmol/min로 30분간 공급함으로써, 제1 버퍼층(12) 상에 층 두께 1.7μm의 언도프의 GaN층을 성장시켜 제2 버퍼층(u-GaN)(14)을 형성한다.
<단계 S4>
다음에, 제2 버퍼층(14)의 상층에, n-AlnGa1 - nN(0≤n<1)으로 구성되는 n형 질화물 반도체층(16)을 형성한다. 보다 구체적으로는, 단계 S3과 동일하게, 처리로 내에 캐리어 가스로서 질소 가스를 유량 20slm 및 수소 가스를 유량 15slm으로 공급하면서, 기판 온도 1150℃, 노 내 압력 30kPa의 상태로, TMA를 유량 5.2μmol/min, TESi를 유량 0.013μmol/min로 공급함으로써, 제2 버퍼층(14) 상에 층 두께 2.3μm의 n-Al0.06Ga0.94N층으로 이루어지는 n형 질화물 반도체층(16)을 형성한다.
또한, 본 단계에서는, 도펀트로서의 n형 불순물을 Si로 했는데, 그 밖에 Ge, S, Se, Sn 및 Te 등을 이용할 수 있다.
<단계 S5>
다음에, n형 질화물 반도체층(16)의 상층에 IncGa1 - cN(0<c≤1)으로 이루어지는 우물층과 AlbGa1 - bN(0<b≤1)으로 이루어지는 장벽층이 번갈아 반복되어 이루어지는 발광층(20)을 형성한다.
발광층(20)의 보다 구체적인 형성 방법은 예를 들면 이하와 같다. 단계 S4 후에, 성장 공정을 중단하고, 그 후, 처리로 내에 캐리어 가스로서 질소 가스를 유량 15slm 및 수소 가스를 유량 1slm으로 공급하면서, 노 내 압력 100kPa, 기판 온도 820℃의 상태에서, TMG를 유량 10μmol/min, TMI를 유량 7μmol/min로 120초간 공급함으로써, 층 두께 5nm의 In0 . 03Ga0 .97N의 조성을 갖는 우물층을 형성하는 공정과, TMG를 유량 10μmol/min, TMA를 유량 0.9μmol/min, TESi를 유량 0.9μmol/min로 480초간 공급함으로써, 층 두께 2Onm의 n-Al0 . 08Ga0 .92N의 조성을 갖는 장벽층을 형성하는 공정을 행한다. 이하, 이들 2공정을 반복함으로써, 우물층과 장벽층을 5주기 적층한다. 또한, 장벽층으로의 Si 도핑은, 장벽층 전체에 도핑을 행해도 되고, 또, Si의 확산에 의해 우물층인 InGaN층에 과잉으로 Si가 들어감으로써 주입 효율을 떨어뜨릴 우려가 있는 경우에는, 장벽층에 부분적으로 도핑을 행해도 된다.
또한, 최종이 되는 우물층(20j)을 형성 후, TMG를 유량 10μmol/min, TMA를 유량 0.9μmol/min, TESi를 유량 0.9μmol/min로 소정 시간 공급을 행한 후, TESi의 공급을 정지하여 계속해서 TMG를 유량 10μmol/min, TMA를 유량 0.9μmol/min로 공급함으로써, 층 두께 2Onm의 n-Al0 . 08Ga0 .92N의 조성을 갖는 최종 장벽층(20k)을 형성한다. 상술한 바와 같이, 이 공정에 있어서, TESi의 공급 시간을 조정함으로써, 최종 장벽층(20k)의 표면, 즉 다음 단계 S6에서 형성되는 p형 질화물 반도체층(22)의 계면의 n형 불순물의 농도를 4×1017/cm3 이하로 할 수 있다.
<단계 S6>
노 내 압력 100kPa로 처리로 내에 캐리어 가스로서 질소 가스를 유량 15slm 및 수소 가스를 유량 25slm으로 공급하면서, 기판 온도를 1025℃로 하고, 그 상태로 TMG를 유량 100μmol/min, TMA를 유량 24μmol/min, Cp2Mg를 유량 0.1μmol/min로 20초간 공급함으로써, 발광층(20) 상에 층 두께 2Onm의 p-Al0 . 3Ga0 . 7N층을 성장시켜 p형 질화물 반도체층(22)을 형성한다.
<단계 S7>
계속해서, TMA의 유량을 12μmol/min로 변경하여 성장을 100초간 계속함으로써, p형 질화물 반도체층(22) 상에 층 두께 100nm의 p-Al0 . 13Ga0 .87N으로 이루어지는 p형 클래드층(24)을 형성한다.
<단계 S8>
단계 S7 후, Cp2Mg의 유량을 0.2μmol/min로 변경하여 성장을 20초간 계속함으로써, p형 클래드층(24) 상에 층 두께 20nm의 p+형 Al0 . 1Ga0 .9N으로 이루어지는 p형 컨택트층(26)을 형성한다.
<단계 S9>
다음에, 단계 S1~S8을 거쳐 얻어진 웨이퍼에 대해 활성화 처리를 행한다. 보다 구체적으로는, RTA(Rapid Thermal Anneal:급속 가열) 장치를 이용하여, 대기중 700℃에서 15분간의 활성화 처리를 행한다.
<단계 S10>
그 후에는, 포토리소그래피와 유도 결합형 플라스마 처리 장치(ICP)에 의해, n형 질화물 반도체층의 일부를 에칭하여 노출시킴으로써 n패드부를 형성하고, 상기 n패드부 및 p형 컨택트층(26)의 표면에 설정된 p패드부의 각각에, 전극 재료(예를 들면 Ni 5nm 및 금 5nm)를 형성 후, 대기중에 있어서 온도 500℃에서 5분간 어닐을 행하고, n패드부 및 p패드부의 각각에 Al를 증착하여 n전극 및 p전극을 형성한다.
또, 종형의 소자를 실현하는 경우에는, 지지 기판(10)을 박리한 후, 상기 지지 기판(10)이 존재하고 있던 개소에 전극 재료를 적층하여 n전극을 형성한다. 그리고, p형 컨택트층(26)의 표면에 설정된 p패드부에 상기와 동일한 방법으로 p전극을 형성한다.
1: 질화물 반도체 발광소자 10: 지지 기판
12: 제1 버퍼층 14: 제2 버퍼층
16: n형 질화물 반도체층 20: 발광층
20a, 20c, 20e, 20g, 20i, 20k: 장벽층
20b, 20d, 20f, 20h, 20j: 우물층
20ka: 최종 장벽층(20k)에 있어서의 가장 p형 질화물 반도체층(22)에 가까운 측정점
21: 최종 장벽층(20k)과 p형 질화물 반도체층(22)의 계면
22: p형 질화물 반도체층
22a: p형 질화물 반도체층(22)에 있어서의 가장 최종 장벽층(20k)에 가까운 측정점
24: p형 클래드층 26: p형 컨택트층

Claims (3)

  1. n형 질화물 반도체층과 p형 질화물 반도체층 사이에, 질화물 반도체로 이루어지는 우물층과 질화물 반도체로 이루어지는 장벽층을 번갈아 적층하여 이루어지는 발광층을 갖는 질화물 반도체 발광소자로서,
    상기 장벽층 중 상기 p형 질화물 반도체층과 접촉하는 위치에 형성되는 최종 장벽층은, n형 불순물을 포함하고, 상기 p형 질화물 반도체층과의 계면의 n형 불순물 농도가 4×1017/cm3 이하인 것을 특징으로 하는 질화물 반도체 발광소자.
  2. 청구항 1에 있어서,
    상기 최종 장벽층을 포함하는 모든 상기 장벽층이, n형 불순물을 포함하는 구성인 것을 특징으로 하는 질화물 반도체 발광소자.
  3. 청구항 1에 기재된 질화물 반도체 발광소자의 제조 방법으로서,
    상기 최종 장벽층의 형성시에, 상기 최종 장벽층의 재료를 형성하기 위한 제1 원료 가스에, n형 불순물을 함유시키기 위한 제2 원료 가스를 함유한 혼합 가스를 공급하는 공정과, 상기 제2 원료 가스의 공급을 정지하여 계속해서 상기 제1 원료 가스를 공급하는 공정을 포함하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조 방법.
KR1020157034271A 2013-07-23 2014-06-16 질화물 반도체 발광소자 및 그 제조 방법 KR101692181B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013152571A JP5858246B2 (ja) 2013-07-23 2013-07-23 窒化物半導体発光素子及びその製造方法
JPJP-P-2013-152571 2013-07-23
PCT/JP2014/065906 WO2015012017A1 (ja) 2013-07-23 2014-06-16 窒化物半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
KR20160003245A KR20160003245A (ko) 2016-01-08
KR101692181B1 true KR101692181B1 (ko) 2017-01-02

Family

ID=52393070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157034271A KR101692181B1 (ko) 2013-07-23 2014-06-16 질화물 반도체 발광소자 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20160163928A1 (ko)
JP (1) JP5858246B2 (ko)
KR (1) KR101692181B1 (ko)
TW (1) TWI602321B (ko)
WO (1) WO2015012017A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102340717B1 (ko) * 2015-06-23 2021-12-17 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 그 제조방법
CN105374912B (zh) * 2015-10-28 2017-11-21 厦门市三安光电科技有限公司 发光二极管及其制作方法
EP3538216B1 (en) * 2016-11-14 2024-04-10 The Charles Stark Draper Laboratory Inc. Compliant optrodes for monitoring and stimulating biological tissue with patterned light
JP7448626B1 (ja) 2022-12-23 2024-03-12 日機装株式会社 窒化物半導体発光素子の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263196A (ja) 2007-04-09 2008-10-30 Shogen Koden Kofun Yugenkoshi 発光素子
JP2010093186A (ja) * 2008-10-10 2010-04-22 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP2013012683A (ja) 2011-06-30 2013-01-17 Sharp Corp 窒化物半導体発光素子およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298090A (ja) 1998-04-09 1999-10-29 Nichia Chem Ind Ltd 窒化物半導体素子
JP5381439B2 (ja) * 2009-07-15 2014-01-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体光素子
JP2011091251A (ja) * 2009-10-23 2011-05-06 Nichia Corp 窒化物半導体発光素子
CN102760796B (zh) * 2011-04-29 2015-01-21 清华大学 发光二极管的制备方法
JP5948776B2 (ja) * 2011-09-27 2016-07-06 ソニー株式会社 発光素子及びその製造方法
KR20130058406A (ko) * 2011-11-25 2013-06-04 삼성전자주식회사 반도체 발광소자
JP5135465B2 (ja) * 2011-11-29 2013-02-06 株式会社東芝 半導体発光素子及びその製造方法
TWI524551B (zh) * 2012-11-19 2016-03-01 新世紀光電股份有限公司 氮化物半導體結構及半導體發光元件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263196A (ja) 2007-04-09 2008-10-30 Shogen Koden Kofun Yugenkoshi 発光素子
JP2010093186A (ja) * 2008-10-10 2010-04-22 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP2013012683A (ja) 2011-06-30 2013-01-17 Sharp Corp 窒化物半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
US20160163928A1 (en) 2016-06-09
KR20160003245A (ko) 2016-01-08
WO2015012017A1 (ja) 2015-01-29
TWI602321B (zh) 2017-10-11
JP2015023238A (ja) 2015-02-02
TW201523920A (zh) 2015-06-16
JP5858246B2 (ja) 2016-02-10

Similar Documents

Publication Publication Date Title
KR102494071B1 (ko) 발광 소자 및 그것을 제조하는 방법
KR100267839B1 (ko) 질화물 반도체 장치
EP2518783B1 (en) Nitride semiconductor light-emitting element and method for manufacturing same
EP1829118B1 (en) Nitride semiconductor light emitting device and fabrication method thereof
US8507891B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
EP2985792B1 (en) Ultraviolet light-emitting device
US7915636B2 (en) III-nitride semiconductor light emitting device
KR101308130B1 (ko) 발광 소자 및 그 제조 방법
KR20120049371A (ko) 질화물 반도체 소자 및 그 제조 방법
JPWO2008153130A1 (ja) 窒化物半導体発光素子及び窒化物半導体の製造方法
EP3001465B1 (en) Light-emitting element and method for preparing same
US8030680B2 (en) Nitride semiconductor light-emitting device and method for manufacturing the same
KR20130128931A (ko) Ｎ형 알루미늄 갈륨 나이트라이드 박막 및 자외선 발광소자
KR20090021849A (ko) 반도체 발광소자 및 그 제조방법
KR101692181B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
US8222655B2 (en) Semiconductor light-emitting device and process for producing the same
US20140284550A1 (en) Light-emitting device
KR20090030652A (ko) 질화물계 발광소자
KR100643262B1 (ko) 질화갈륨계 발광장치
KR102553985B1 (ko) Ⅲ족 질화물 반도체
KR102359845B1 (ko) 발광 소자 및 그것을 제조하는 방법
KR101510057B1 (ko) 반도체 발광소자
KR101373804B1 (ko) 백색 발광다이오드 및 그 제조방법
US9508895B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
KR20130073685A (ko) 전자 블록층을 갖는 질화물 반도체 소자 및 전자 블록층 성장 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 4