KR100643262B1 - 질화갈륨계 발광장치 - Google Patents

질화갈륨계 발광장치 Download PDF

Info

Publication number
KR100643262B1
KR100643262B1 KR20047021548A KR20047021548A KR100643262B1 KR 100643262 B1 KR100643262 B1 KR 100643262B1 KR 20047021548 A KR20047021548 A KR 20047021548A KR 20047021548 A KR20047021548 A KR 20047021548A KR 100643262 B1 KR100643262 B1 KR 100643262B1
Authority
KR
South Korea
Prior art keywords
layer
type
barrier layer
barrier
band gap
Prior art date
Application number
KR20047021548A
Other languages
English (en)
Other versions
KR20060031582A (ko
Inventor
히사오 사토
나오키 와다
시로 사카이
마사히로 키무라
Original Assignee
나이트라이드 세마이컨덕터스 코포레이션, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나이트라이드 세마이컨덕터스 코포레이션, 리미티드 filed Critical 나이트라이드 세마이컨덕터스 코포레이션, 리미티드
Priority to KR20047021548A priority Critical patent/KR100643262B1/ko
Publication of KR20060031582A publication Critical patent/KR20060031582A/ko
Application granted granted Critical
Publication of KR100643262B1 publication Critical patent/KR100643262B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

GaN계 반도체를 사용한 발광장치. 이 발광장치는, n형 클래드층(124), n형 제 1장벽층(126)과 웰층(128)과 제 2장벽층(130)으로 이루어지는 활성층(129), p형 블록층(132), p형 클래드층(134)을 갖고서 구성된다. p형 블록층(132)의 밴드 갭 에너지 Egb, 제 2장벽층(130)의 밴드 갭 에너지 Eg2, 제 1장벽층(126)의 밴드 갭 에너지 Eg1, n형 및 p형 클래드층(124), (134)의 밴드 갭 에너지 Egc에 있어서, Egb>Eg2>Eg1≥Egc로 함으로써 캐리어를 효율적으로 가두어서 발광강도가 증대한다.
질화갈륨계, 발광장치

Description

질화갈륨계 발광장치{GALLIUM-NITRIDE-BASED LIGHT-EMITTING APPARATUS}
본 발명은 질화갈륨계 발광장치, 특히 380㎚ 이하의 단파장 영역에서 발광을 행하는 발광 다이오드(LED)나 반도체 레이저(LD) 등의 발광장치에 관한 것이다.
종래부터 질화갈륨(GaN)계 화합물 반도체를 사용한 LED나 LD 등의 발광장치가 알려져 있다. 380㎚ 이하의 파장영역에서의 발광이나 발진은, 활성층을 구성하는 In을 포함하는 GaN계 화합물 반도체에 있어서의 In조성비를 변화시킴으로써, 그 발광파장이 변하고, 구체적으로는 In조성비를 작게 함으로써 파장이 짧아진다.
도 9 및 도 10에는, 하기의 특허문헌에 도시한 발광장치(반도체 레이저)의 구성이 도시되어 있다. 도 9에 있어서, (a)는 발광장치의 단면구성이며, (b)는 이 단면구성에 있어서의 Al의 조성비를 나타내는 것이다. 이 발광장치는 기판(21) 및 버퍼층(22) 위에 제 1도전형층(11), 활성층(12), 제 2도전형층(13)이 적층된 구조를 갖고 있다.
제 1도전형층(11)은 콘택층(23), 클래드(clad)층(25), 제 1광가이드층(26)을 갖고서 구성되고, 활성층(12)는 활성층(27)로 구성되고, 제 2도전형층(13)은 캐리어 제한층(carrier confining layer)(28), 제 2광가이드층(29), 클래드층(30) 및 콘택층(31)을 갖고서 구성된다. 제 1 및 제 2광가이드층(26, 29)에 활성층(12)(또 는 활성층(27))를 끼워 넣은 구조로, 제 1 및 제 2광가이드층과 그사이의 활성층으로 도광로를 형성한다.
도 10에는, 활성층(12)(또는 활성층(27))근방에서의 층구조와 그 밴드 갭(band gap)이 도시되어 있다. 활성층(12), (27)은, 다수의 웰층(well layer)(1a), (1b)와 복수의 장벽층(2a), (2b), (2c)이 교대로 적층된 구조를 가지며, 추가로 활성층(27) 내부 또는 활성층 근방에 캐리어 제한층(28)이 형성된다. 캐리어 제한층(28)은, 제 1도전형층으로부터의 캐리어를 활성층 또는 웰층 내에 가두는 것이다. 제 1도전형층을 n형, 제 2도전형층을 p형으로 한 소자에 있어서는, 캐리어 제한층(28)이 전자를 활성층내에 가둔다. p층 측에 캐리어 제한층(28)을 형성하는 것은, 질화물 반도체에 있어서 전자의 확산장이 홀의 확산장에 비해서 길고, 전자 쪽이 활성층을 오버플로하기 쉽기 때문이다.
또, n층 측에 캐리어의 제한층을 형성하는 경우에는, p층의 캐리어 제한층과 같이 활성층과 장벽층의 사이에 큰 옵셋을 설치할 필요가 없으며, 활성층 내에서 가장 n측에 배치된 n측 장벽측(2a)을 갖고서 홀제한층으로 기능시킬 수 있다고 기재되어 있고, n측 장벽층(2a)은 다른 장벽층에 비해 막두께를 두껍게 함으로써, 캐리어 제한층의 기능을 적절하게 끌어낼 수 있다고 기재되어 있다.
특허문헌: 특개2003-115642호 공보
이와 같이, 활성층을 장벽층과 웰층으로 구성한 다중 양자 웰(Multiple Quantum Well, MQW)구조로 하고, p층 측에 전자를 가둔 캐리어 제한층 및 n층 측에 홀을 가둔 캐리어 제한층을 배치함으로써, 캐리어의 재결합을 촉진하는 것이 가능하다. 단, GaN계 화합물 반도체를 사용한 발광장치는 최근 점점 더 그 용도가 확대되고 있으며, 특히 조명용 광원으로서 발광강도의 향상이 한층 기대되고 있다.
본 발명의 목적은, 자외광을 발광하는 GaN계 화합물 반도체를 사용한 발광장치에 있어서, 보다 큰 발광강도를 갖는 발광장치를 제공하는 데 있다.
본 발명은, 기판과, 상기 기판상에 형성된 제 1도전형의 클래드층과, 상기 클래드층 상에 형성된 활성층과, 상기 활성층 상에 형성된 제 2도전형의 클래드층을 가지며, 상기 활성층은 질화갈륨계 화합물 반도체층으로 이루어지는 장벽층 및 웰층을 갖는 질화갈륨계 발광장치로서, 상기 활성층의 상기 장벽층은, 상기 제 1도전형의 클래드층 측에 형성된 제 1장벽층, 및 상기 웰층에 끼워진 제 2장벽층을 가지며, 상기 활성층과 상기 제 2도전형의 클래드층의 사이에 제 2도전형의 캐리어 블록층을 가지며, 상기 캐리어 블록층의 밴드 갭 Egb, 제 2장벽층의 밴드 갭 Eg2, 제 1장벽층의 밴드 갭 Eg1, 클래드층의 밴드 갭 Egc는 Egb>Eg2>Eg1≥Egc를 만족시키는 것을 특징으로 한다.
본 발명에 있어서는, 캐리어 블록층에 의해 제 1도전형층 측으로부터의 캐리어를 블록함과 동시에, 제 1장벽층에 의해 제 2도전형층으로부터의 캐리어를 블록한다. 다층의 밴드 갭 에너지의 대소관계를 상기와 같이 설정함으로써, 보다 효과적으로 캐리어를 가두고, 활성층에서의 재결합을 촉진하여 발광강도를 증대시킨다. 예를 들어, 제 1도전형은 n형, 제 2도전형은 p형으로 설정할 수 있으며, 제 1장벽층은 홀제한층으로서 기능하고, 캐리어 블록층은 전자제한층으로서 기능한다.
본 발명에 의하면, 캐리어를 효과적으로 가두어, 발광강도를 향상할 수 있다.
도 1은 실시예에 따른 발광장치의 구성도이다.
도 2는 실시예의 밴드 갭의 크기의 설명도이다.
도 3은 제 2장벽층에 대한 제 1장벽층의 밴드 갭과 발광강도의 관계를 나타내는 도면이다.
도4는 클래드층에 대한 제 1장벽층의 밴드 갭과 발광강도의 관계를 나타내는 설명도이다.
도 5는 제 2장벽층에 대한 p형 블록층의 밴드 갭과 발광강도의 관계를 나타내는 도면이다.
도 6은 제 1장벽층의 막두께와 발광강도의 관계를 나타내는 도면이다.
도 7은 웰층의 유뮤와 발광강도의 관계를 나타내는 도면이다.
도 8은 웰층의 막두께와 발광강도의 관계를 나타내는 도면이다.
도 9은 종래장치의 구성도로, 도 9(a)는 발광장치의 단면구성도로, 도 9(b)는 Al조성비를 나타내는 도면이다.
도 10은 종래장치의 밴드 갭 에너지의 크기를 나타내는 설명도로, 도 10(a)는 층구조를 나타낸 도면이고, 도 10(b)는 도 10(a)의 층구조에서의 밴드 갭 에너지의 크기를 나타내는 도면이다.
이하, 도면에 의거하여 본 발명의 실시예에 관하여 설명한다.
도 1에는 본 실시예에 따른 GaN계 화합물 반도체장치를 사용한 발광장치의 단면구성도가 도시되어 있다.
발광장치는 사파이어 기판(110)상에 차례대로, 저온(LT)SiN 버퍼층(112), 저온(LT)GaN 버퍼층(114), 언도프 GaN 버퍼층(116), 고온 SiN 버퍼층(118), 언도프 GaN 버퍼층(120)을 형성해서 하부층으로 하고, 이 하부층의 위에 n형 콘택층(122), n형 초격자 클래드층(124), n형 제 1장벽층(126)을 포함하는 활성층(129), p형 블록층(132), p형 초격자 클래드층(134), p형 콘택층(136)을 적층하는 구성이다. 이 구성에서는 특별히 광가이드층은 설정하지 않았지만, 광가이드층을 삽입할 경우는, n형 초격자 클래드층(124)과 n형 제 1장벽층(126)의 사이에 n측 광가이드층을, p형 블록층(132)과 p형 초격자 클래드층(134)의 사이에 p측 광가이드층을 삽입하면 된다.
활성층(129)은 n형 제 1장벽층(126)외에, n형 웰층(128)과 n형 제 2장벽층(130)을 교대로 적층한 다층 양자 웰(MQW)구조를 포함한다. n형 제 1장벽층(126) 및 p형 블록층(132)은, 각각 캐리어 제한층으로서 기능한다. 즉, n형 제 1장벽층(126)은 p형층으로부터의 홀을 가두는 기능을 가지며, p형 블록층(132)은 n형층으로부터의 전자를 가두는 기능을 갖는다.
각 층의 재료 및 두께는 이하와 같다.
n형 콘택층(122): Si 도프 GaN(2㎛)
n형 초격자 클래드층(124): Al0.2Ga0.8N 장벽층(2㎚)/GaN 웰층(2㎚)를 50층
n형 제 1장벽층(126): Al0.13Ga0.87N(26㎚)
활성층(129): In0.05Ga0.95N 웰층(128)(2㎚)/Al0.19Ga0.81N 제 2장벽층(130)(13㎚)을 3층
p형 블록층(132): Mg 도프 Al0.27Ga0.73N(25㎚)
p형 초격자 클래드층(134): Mg 도프 Al0.2Ga0.8N 장벽층(2㎚)/Mg 도프 GaN 웰층(2㎚)을 30층
p형 콘택층(136): Mg 도프 GaN(20㎚)
또한, 도 1에는 나타내지 않았지만, n형 콘택층(122)에 n전극, p형 콘택층(136)에 p전극을 형성함으로써 발광장치로서 기능한다. 저온 SiN 버퍼층(112), 고온 SiN 버퍼층(118)은 필수는 아니며, 형성하지 않아도 된다.
도 1에 나타낸 발광장치는 이하와 같은 프로세스로 제조된다. 즉,
(1)MOCVD장치 내의 서셉터(susceptor)에 사파이어 C면 기판(110)을 올려놓고, 1150℃로 수소분위기 중에서 10분간 기판(110)을 열처리한다.
(2)다음에, 500℃까지 온도를 내려서 암모니아가스와 시레인(silane)가스를 원료가스로서 장치내에 공급하여, 저온 SiN 버퍼층(112)을 성장시킨다.
(3)다음에, 트리 메틸 갈륨(TMG)과 암모니아가스를 원료가스로서 장치내에 공급하여, 저온 GaN 버퍼층(114)을 성장시킨다.
(4)다음에, 1075℃까지 온도를 올려서 트리 메틸 갈륨(TMG) 및 암모니아가스를 원료가스로서 장치내에 공급하여, 언도프 n형 GaN 버퍼층(116)을 성장시킨다.
(5)다음에, 1075℃로 유지하면서, 암모니아가스와 시레인가스를 원료가스로서 공급하여, 고온 SiN 버퍼층(118)을 얇게 성장시킨다.
(6)다음에, 1075℃로 유지하면서, 트리 메틸 갈륨(TMG) 및 암모니아가스를 원료가스로서 공급하여, 언도프 n형 GaN층(120)을 성장시킨다. 이상의 처리로 하부층으로서의 버퍼층이 형성된다.
(7)다음에, 1075℃에서 실리콘 함유가스를 공급해서, Si 도프 n형 GaN 콘택층(122)을 성장시킨다.
(8)다음에, 트리 메틸 알루미늄(TMA), 트리 메틸 갈륨, 암모니아가스, 시레인가스를 원료가스로서 공급하여, n형 AlGaN 장벽층과 n형 GaN 웰층을 교대로 총 50층을 성장시켜서 n형 초격자 클래드층(124)을 성장시킨다.
(9)다음에, 850℃까지 온도를 내려서 TMG, TMA 및 암모니아가스를 원료가스로서 공급하여, n형 AlGaN 제 1장벽층(126)을 성장시킨다.
(10)다음에, 850℃에서 n형 InGaN 웰층(128)과 n형 AlGaN 제 2장벽(130)을 교대로 총 3층을 성장시켜서 활성층(129)을 성장시킨다.
(11)다음에, 1025℃까지 온도를 올려서 Mg 도프 p형 AlGaN 블록층(132)을 성장시킨다.
(12)다음에, 같은 1025℃에서 Mg 도프 p형 AlGaN 장벽층과 Mg 도프 p형 GaN 웰층을 교대로 총 30층을 성장시켜서 p형 초격자 클래드층(134)을 성장시킨다.
(13)마지막으로, 1025℃에서 Mg 도프 p형 GaN 콘택층(136)을 성장시킨다.
이상과 같이 해서 적층구조를 형성한 후, MOCVD장치에서 웨이퍼를 꺼내서, 전극을 형성한다. 구체적으로는 Ni(10㎚), Au(10㎚)를 웨이퍼 표면에 차례대로 진공증착해서, 5%의 산소를 함유하는 산소분위기 중에서 520℃로 열처리해서 p형 투명전극을 형성한다. 다음에, 전면에 포토레지스트를 도포하고, 에칭마스크로서 사용해서 n형 콘택층(122)의 일부가 표면에 노출될 때까지 에칭한다. 그리고, 노출된 n형 콘택층(122) 위에 n전극을 형성한다. 구체적으로는, Ti(5㎚), Al(5㎚)를 차례대로 진공증착해서, 질소가스 중에서 450℃로 30분간 열처리해서 n전극을 형성한다. p형 투명전극 및 n형 전극의 일부에 와이어 본딩용 금패드를 형성하고, 기판표면을 연마해서 스크라이버(scriber)로 LED칩을 잘라내고, 마운트해서 LED가 얻어진다.
상기의 각층의 재료 및 두께는 일례이고, 구체적으로는 이하와 같은 조건에서 LED를 제작할 수 있다.
층명 조성 막두께 캐리어농도(㎝-3) 성장온도
p형 콘택층 Al≤0.1,In≤0.1 ≤35㎚ ~1E18 975-1025℃
p형 콘택층 SL 장벽층 SL 웰층 Al≤0.2,In≤0.1 Al≤0.05,In≤0.1 ≤2㎚ ≤2㎚ ≤60층 ~5E17
p형 블록층 Al≤0.5,In≤0.1 ≤50㎚
활성층<5MQ 언도프 n형 제 2장벽층 언도프 n형 제 2웰층 언도프 n형 제 1장벽층 Al≤0.3,In≤0.05 Al≤0.01,In≤0.1 Al≤0.3,In≤0.05 ≤20㎚ ≤4㎚ ≤5층 ≤50㎚ 800-900℃
n형 클래드층 SL 장벽층 SL 웰층 Al≤0.2,In≤0.1 Al≤0.05,In≤0.1 ≤2㎚ ≤2㎚ ≤60층 <1E17~1E19 <1E18~1E19 1050-1100℃
고온 버퍼 n형 콘택층 언도프 n형 제 2고온버퍼층 고온 SiN 버퍼층(유무상관없음) 언도프 n형 제 1고온버퍼층 Al≤0.1,In≤0.1 Al≤0.1 Al≤0.1 ≤3μm ≤2μm ≤200s ≤2μm ~5E18 <1E17 <1E17 1050-1100℃
저온 버퍼 저온 GaN계 버퍼층 저온 SiN 버퍼층(유무상관없음) Al≤0.1 ≤50㎚ ≤200s 450-750℃
사파이어 기판

n형 제 1장벽층(126)은, AlGaN이 아니라 AlxInyGa1-x-yN으로 구성할 수도 있으며, 조성비x 및 y의 범위는 0≤x≤0.3, 0≤y≤0.05이다. 표에서는 이들의 조건을 Al≤0.3, In≤0.05로 도시되어 있다.
또, 활성층(129)의 n형 웰층(128) 및 n형 제 2장벽층(130)은, 각각 AlxInyGa1-x-yN으로 구성할 수도 있고, 각각 웰층(128)은 0≤x≤0.01, 0≤y≤0.1, n형 제 2장벽층(130)은 0≤x≤0.3, 0≤y≤0.05이다. 표에서는, 이들을 n형 웰층(128)은 Al≤0.01, In≤0.1, n형 제 2장벽층(130)은 Al≤0.3, In≤0.05로서 나타내고 있다. n형 제 1장벽층(126), n형 웰층(128), n형 제 2장벽층(130), p형 블록층(132), 초격자 클래드층(124 및 134)의 재료에 대해서 정리하면 이하와 같이 된다.
n형 제 1장벽층(126) 및 n형 제 2장벽층(130): AlxInyGa1-x-yN(단, 0≤x≤0.3, 0≤y≤0.05)
n형 웰층(128): AlaInbGa1-a-bN(단, 0≤a≤0.01, 0≤b≤0.1)
p형 캐리어 블록층: AlpInqGa1-p-qN(단, 0≤p≤0.5, 0≤q≤0.1)
초격자 클래드층(장벽층): AlαInrGa1-α-rN(단, 0≤α≤0.2, 0≤r≤0.1)
초격자 클래드층(웰층): AlβInηGa1-β-ηN(단, 0≤β≤0.05, 0≤η≤0.1)
도 1에 나타낸 구성이 도 9 및 도 10에 나타낸 종래장치와 다른 점은, n형 초격자 클래드층(124), p형 초격자 클래드층(134), p형 블록층(132), n형 제 2장벽층(130) 및 n형 제 1장벽층(126)의 조성비를 제어함으로써, 이들의 밴드 갭 에너지가 소정의 관계를 만족시키도록 설정한 점에 있다. 구체적으로는, p형 블록층(132)의 밴드 갭 에너지를 Egb, 활성층(129)에서의 n형 제 2장벽층(130)의 밴드 갭 에너지를 Eg2, n형 제 1장벽층(126)의 밴드 갭 에너지를 Eg1, n형 클래드층(124) 및 p형 클래드층(134)의 밴드 갭 에너지를 Egc로 한 경우에, Egb>Eg2>Eg1≥Egc를 만족시키는 점에 있다.
도 2에는 각층의 밴드 갭 에너지의 대소관계가 도시되어 있다. n형 클래드층(124) 및 p형 클래드층(134)은 초격자구조이며, 이들의 실효 밴드 갭 에너지를 Egc로 하면, p형 블록층(132)의 밴드 갭 Egb는 캐리어인 전자를 가두기 위해 Egc, Eg2보다 크게 된다. 즉, Egb>Eg2이다. 또, Eg1과 Eg2의 대소관계에 대해서는, 상술한 특허문헌에 나타난 바와 같이 활성층과 장벽층의 사이에 밴드 옵셋을 설치할 필요는 없으며, Eg2=Eg1로 하는 것도 가능하지만, 후술하는 바와 같이, 본원 출원인은 각종 실험의 결과, Eg1<Eg2로 함으로써 발광강도가 보다 증대하는 것을 발견하였다.
도 3에는 n형 제 2장벽층(130)의 밴드 갭 에너지 Eg2를 1로 하고, n형 제 1장벽층(126)의 밴드 갭 에너지 Eg1을 변화시켰을 때의 발광강도의 변화를 나타내고 있다. 발광강도는, 제작한 LED디바이스를 적분구의 안에 넣고, 전류를 주입해서 디바이스로부터 사출된 전체 광출력을 측정하여 비교하였다. 발광파장은 370㎚부근이다. 도에서, 횡축은 Eg1/Eg2이며, 종축은 일렉트로루미네센스(electroluminescence)강도(상대강도)이다. n형 제 1장벽층(126)의 밴드 갭 에너지 Eg1을 변화시키는 데 있어서는, 트리메틸알루미늄(TMA)의 공급량을 변화시켜서 AlxGa1-xN의 Al조성비x를 변화시킴으로써 실현하였다. TMA의 공급량을 증대시켜서 A1조성비x를 증대시킬수록, 밴드 갭 에너지는 증대한다. Eg1 이외의 밴드 갭 에너지, 예를 들어 Eg2나 Egb는 일정값으로 하였다. 도에서 알 수 있는 바와 같이, Eg1과 Eg2가 같은(Eg1/Eg2=1) 경우의 발광강도가 0.08인 것에 비해, Eg1쪽이 Eg2보다 작은 Eg1/Eg2=0.96인 경우에 발광강도는 0.18근방까지 증대한다. 이 점으로부터, Eg2>Eg1로 함으로써 발광강도가 증대하는 것을 알 수 있다.
또, 도 3에서 Eg1을 보다 작게 하여, Eg1/Eg2=0.92가 된 경우에 발광강도가 0.07로, 반대로 작아져 있는 것은, Eg1이 n형 초격자 클래드층(124)의 실효 밴드 갭 Egc보다 작게 되어 홀 폐쇄효과가 감소하였기 때문이다. 도 4에는 n형 클래드층(126) 및 p형 클래드층(134)의 실효 밴드 갭 Egc를 1로 하고, n형 제 1장벽층(126)의 밴드 갭 Eg1을 변화시켰을 때의 발광강도의 변화가 도시되어 있다. n형 제 1장벽층(126)의 밴드 갭 에너지는, 도 3의 경우와 마찬가지로 제 1장벽층을 구성하는 AlxGa1-xN에서의 Al조성비x를 변화시킴으로써 변화시키고 있다. 도에서 알 수 있는 바와 같이, Eg1과 Egc가 같아서, Eg1/Egc=1인 경우의 발광강도 0.16에 대해서, Eg1/Egc=1.3일 때에 발광강도 0.18까지 증대되고, Eg1/Egc=0.6일 때에 발광강도0.07로, 반대로 저하되어 있어, 발광강도 증대를 위해서는 Eg1≥Egc가 필요한 것을 알 수 있다.
또, 그림에서 Eg1를 보다 크게 해서, Eg1/Egc=1.9인 경우에 발광강도 0.08로 저하되어 있는 것은, Eg1을 너무 크게 설정하면 Eg1>Eg2가 되어버리기 때문이다.
도 5에는, n형 제 2장벽층(130)의 밴드 갭 에너지Eg2를 1로 하고, p형 블록층(132)의 밴드 갭 에너지 Egb를 변화시켰을 때의 발광강도의 변화가 도시되어 있다. p형 블록층(132)의 밴드 갭 에너지 Egb가 증대할수록 발광강도는 단조롭게 증가한다. 이것은, Egb가 증대할수록 전자폐쇄 효과가 커지기 때문이다.
이상의 결과로부터, 도 2에 도시한 바와 같이, Egb>Eg2>Eg1≥Egc로 함으로써, 종래장치보다 발광강도를 증대할 수 있는 것을 알 수 있다.
한편, n형 제 1장벽층(126)의 두께에 대해서는, 상기의 특허문헌에서도 다른 장벽층에 비해 두껍게 형성하는 것이 기재되어 있다. 그러나, n형 제 1장벽층(126) 을 언도프 AlGaN 또는 언도프 AlInGaN으로 구성할 경우, 이 층이 저항층으로서 기능하기 때문에 너무 두껍게 형성하면 반대로 발광강도가 저하된다.
도 6에는 n형 제 2장벽층(130)의 두께를 13㎚로 고정하고, n형 제 1장벽층(126)의 두께를 변화시켰을 때의 발광강도의 변화가 도시되어 있다. n형 제 1장벽층(126)의 두께가 증대할수록 발광강도는 증대하고, 두께가 25㎚근방에서 발광강도 0.18이 얻어진다. 그러나, 그 이상으로 두껍게 형성하면, 발광강도는 반대로 저하되어 간다. 따라서, n형 제 1장벽층(126)의 두께를 d1, n형 제 2장벽층(130)의 두께를 d2로 한 경우에, d1>d2인 것이 필요하며, 단, d1의 상한은 50㎚정도 이하로 억제하는 것이 필요하다.
본 실시예에서는, n형 제 1장벽층(126) 위에 n형 웰층(128) 및 n형 제 2장벽층(130)을 적층시켜 두고, n형 제 1장벽층(126)과 n형 제 2장벽층(130)의 사이에도 n형 웰층(128)이 형성되어 있다. 이 웰층의 존재도 발광강도 향상의 관점에서 적절한 것이다. 도 7에는, n형 제 1장벽층(126)과 n형 제 2장벽층(130)의 사이에 웰층을 형성하는 경우와 형성하지 않는 경우의 발광강도의 변화를 나타내고 있다. 웰층을 형성하지 않는 경우의 발광강도 0.16에 대해, 웰층을 형성한 경우에는 발광강도가 0.2까지 증대하고 있다.
추가로, 본 실시예에서는 활성층(129)를 n형 제 1장벽층(126), n형 웰층(128), n형 제 2장벽층(130)의 MQW로 구성하고 있지만, n형 웰층(128)의 두께도 가능한 한 얇게 형성하여 양자효과를 현저히 현재화시키는 것이 적절하다. 도 8에는, n형 제 2장벽층(130)의 두께를 일정하게 하고, n형 웰층(128)의 두께를 변화시켰을 때의 발광강도의 변화가 도시되어 있다. n형 웰층(128)은 얇을수록 발광강도는 증대한다. 따라서, 웰층(128)은 5㎚ 이하, 보다 적절하게는 4㎚ 이하로 하는 것이 좋다.

Claims (7)

  1. 기판과,
    상기 기판상에 형성된 제 1도전형의 클래드층과,
    상기 클래드층 상에 형성된 활성층과,
    상기 활성층 상에 형성된 제 2도전형의 클래드층을 갖고,
    상기 활성층은, 질화갈륨계 화합물 반도체층으로 이루어지는 장벽층 및 웰층을 갖는 질화갈륨계 발광장치로서,
    상기 활성층의 상기 장벽층은, 상기 제 1도전층의 클래드층 측에 형성된 제 1장벽층 및 상기 웰층에 끼워진 제 2장벽층을 가지며,
    상기 활성층과 상기 제 2도전형의 클래드층의 사이에 제 2도전형의 캐리어 블록층을 가지며,
    상기 캐리어 블록층의 밴드 갭 Egb, 제 2장벽층의 밴드 갭 Eg2, 제 1장벽층의 밴드 갭 Eg1, 클래드층의 밴드 갭 Egc는, Egb>Eg2>Eg1≥Egc를 만족시키는 것을 특징으로 하는 질화갈륨계 발광장치.
  2. 제 1항에 있어서, 상기 제 1장벽층의 두께d1 및 상기 제 2장벽층의 두께d2는, d1>d2를 만족시키는 것을 특징으로 하는 질화갈륨계 발광장치.
  3. 제 2항에 있어서, 상기 제 1장벽층의 두께d1은, 0＜d1≤50㎚를 만족시키는 것을 특징으로 하는 질화갈륨계 발광장치.
  4. 제 1항 또는 제 2항에 있어서,
    상기 웰층의 두께d3는, 0＜d3≤4㎚를 만족시키는 것을 특징으로 하는 질화갈륨계 발광장치.
  5. 제 1항에 있어서,
    상기 제 1장벽층 및 상기 제 2장벽층은, AlxInyGa1-x-yN(0≤x≤0.3, 0≤y≤0.05)로 구성되고, 상기 웰층은 AlaInbGa1-a-bN(0≤a≤0.01, 0≤b≤0.1)로 구성되는 것을 특징으로 하는 질화갈륨계 발광장치.
  6. 제 1항에 있어서, 상기 캐리어 블록층은, AlpInqGa1-p-qN(0≤p≤0.5, 0≤q≤0.1)로 구성되는 것을 특징으로 하는 질화갈륨계 발광장치.
  7. 제 1항에 있어서, 상기 클래드층은 AlαInrGa1-α-rN(0≤α≤0.2, 0≤r≤0.1)과 AlβInηGa1-β-ηN(0≤β≤0.05, 0≤η≤0.1)을 적층한 초격자 구조로 구성되는 것을 특징으로 하는 질화갈륨계 발광장치.
KR20047021548A 2004-12-29 2004-04-16 질화갈륨계 발광장치 KR100643262B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20047021548A KR100643262B1 (ko) 2004-12-29 2004-04-16 질화갈륨계 발광장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20047021548A KR100643262B1 (ko) 2004-12-29 2004-04-16 질화갈륨계 발광장치

Publications (2)

Publication Number Publication Date
KR20060031582A KR20060031582A (ko) 2006-04-12
KR100643262B1 true KR100643262B1 (ko) 2006-11-10

Family

ID=37141315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20047021548A KR100643262B1 (ko) 2004-12-29 2004-04-16 질화갈륨계 발광장치

Country Status (1)

Country Link
KR (1) KR100643262B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100957750B1 (ko) 2008-08-12 2010-05-13 우리엘에스티 주식회사 발광 소자
KR101389348B1 (ko) 2007-12-04 2014-04-30 삼성전자주식회사 질화갈륨계 반도체 발광소자

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7649195B2 (en) 2007-06-12 2010-01-19 Seoul Opto Device Co., Ltd. Light emitting diode having active region of multi quantum well structure
KR100868205B1 (ko) * 2007-07-30 2008-11-12 서울옵토디바이스주식회사 다중양자웰 구조의 활성 영역을 갖는 발광 다이오드
KR102619743B1 (ko) * 2016-12-02 2024-01-02 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
KR102627863B1 (ko) * 2019-01-25 2024-01-22 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101389348B1 (ko) 2007-12-04 2014-04-30 삼성전자주식회사 질화갈륨계 반도체 발광소자
KR100957750B1 (ko) 2008-08-12 2010-05-13 우리엘에스티 주식회사 발광 소자

Also Published As

Publication number Publication date
KR20060031582A (ko) 2006-04-12

Similar Documents

Publication Publication Date Title
JP3863177B2 (ja) 窒化ガリウム系発光装置
KR101002271B1 (ko) 질화갈륨계 화합물 반도체장치
KR101459752B1 (ko) 반도체 발광소자 및 그 제조방법
KR100267839B1 (ko) 질화물 반도체 장치
KR102191213B1 (ko) 자외선 발광 소자
KR101393897B1 (ko) 반도체 발광소자 및 그 제조방법
KR100691283B1 (ko) 질화물 반도체 소자
KR20130111294A (ko) 근자외선 발광 소자
KR20070081862A (ko) 질화물 반도체 발광소자 및 그 제조 방법
KR100946034B1 (ko) 질화물 반도체 발광소자
JP2000031533A (ja) 半導体発光素子
KR101692181B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
JPH11191638A (ja) 窒化物半導体素子
KR100643262B1 (ko) 질화갈륨계 발광장치
KR100737339B1 (ko) 3족 질화물 반도체 발광소자 및 그 제조방법
JPH10290047A (ja) 窒化物半導体素子
JP3216596B2 (ja) 窒化ガリウム系化合物半導体発光素子
JPH11220172A (ja) 窒化ガリウム系化合物半導体発光素子
KR100853935B1 (ko) 반도체 발광 다이오드 및 그의 제조방법
JP2005317823A (ja) 窒化ガリウム系発光装置
KR101144523B1 (ko) 반도체 발광소자 및 그 제조방법
KR102438767B1 (ko) 반도체소자 및 반도체소자 패키지
KR101008286B1 (ko) 3족 질화물 반도체 발광소자
Mukai et al. GaN-based light-emitting diodes suitable for white light
JP2022179037A (ja) 紫外半導体発光素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121025

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 14