DE4014216C2 - Verfahren zum Herstellen eines Hetero-Bipolar-Transistors - Google Patents

Description

Das Folgende betrifft ein Verfahren zum Herstellen eines Hetero-Bipolar-Transistors.

Ein Verfahren zum Herstellen eines Hetero-Bipolar-Transistors ist aus einem Stand der Technik bekannt, wie er im folgenden anhand der Fig. 3(a) bis 3(g) erläutert wird, sowie auch aus JP 63-276 267 A.

In Fig. 3(a) ist mit dem Bezugszeichen 1 ein halbisolierendes GaAs-Substrat bezeichnet. Eine GaAs-Schicht 2 vom n⁺-Typ bildet eine Sub-Kollektorschicht und weist eine Filmdicke von etwa 500 nm sowie eine Verunreinigungskonzentration von 5·10¹⁸ cm^-3 auf. Diese Sub-Kollektorschicht 2 liegt auf dem Substrat 1. Eine GaAs-Schicht 3 vom n-Typ bildet eine Kollektorschicht und besitzt eine Filmdicke von etwa 500 nm und eine Verunreinigungskonzentration von etwa 5×10¹⁶ cm^-3. Diese Kollektorschicht 3 liegt auf der GaAs-Schicht 2 vom n⁺-Typ. Auf der GaAs-Schicht 3 vom n-Typ liegt eine GaAs-Schicht 4 vom p⁺-Typ, die eine Basisschicht bildet und eine Filmdicke von etwa 100 nm und eine Verunreinigungskonzentration von etwa 1×10¹⁹ cm^-3 aufweist. Zwischen der GaAs-Schicht 4 vom p-Typ und einer Emitterschicht 5 liegt eine Abstufungsschicht 5a, die durch eine Al_xGa_1-xAs-Schicht vom n-Typ gebildet ist, wobei x von unten graduell von 0 bis 0,3 variiert, und die eine Filmdicke von etwa 50 nm und eine Verunreinigungskonzentration von etwa 3×10¹⁷ cm^-3 besitzt. Auf der Abstufungsschicht 5a befindet sich, wie bereits erwähnt, die Emitterschicht 5 aus Al_0,3Ga_0,7As vom n-Typ mit einer Filmdicke von etwa 100 nm und einer Verunreinigungskonzentration von etwa 3×10¹⁷ cm^-3. Das Bezugszeichen 5b bezeichnet eine zwischen der Emitterschicht 5 und einer Emitterkappenschicht 6 liegende weitere Abstufungsschicht mit einer Al_xGa_1-xAs-Schicht vom n-Typ, wobei x graduell von unten von 0,3 bis 0 variiert und wobei die Schicht 5b eine Filmdicke von etwa 50 nm und eine Verunreinigungskonzentration von etwa 3×10¹⁷ cm^-3 aufweist. Die Emitterkappenschicht 6 enthält GaAs vom n⁺-Typ und hat eine Filmdicke von etwa 200 nm sowie eine Verunreinigungskonzentration von etwa 5×10¹⁸ cm^-3. Die Emitterkappenschicht 6 liegt auf der Abstufungsschicht 5b.

In Fig. 3(b) kennzeichnet das Bezugszeichen 7 ein Hilfsmuster zur Erzeugung einer Emitterelektrode, das eine erste Art von Isolationsfilm darstellt, welcher SiON oder SiN enthält und eine Filmdicke von etwa 500 nm aufweist. Ein externer Basisbereich 8 wird als p-Typbereich hergestellt, und zwar durch Ionenimplantation von Mg⁺-Ionen, so daß er eine Tiefe von etwa 300 nm und eine Verunreinigungskonzentration von etwa 5× 10¹⁸ cm^-3 besitzt.

In der Fig. 3(c) kennzeichnet das Bezugszeichen 9 eine zweite Art von Isolationsfilm, der SiO enthält und eine Filmdicke von etwa 300 nm besitzt. Das Bezugszeichen 10 kennzeichnet einen isolierenden Bereich, der durch Ionenimplantation von B⁺-Ionen oder von H⁺-Ionen erzeugt worden ist und eine Tiefe von etwa 1100 nm besitzt.

Entsprechend der Fig. 3(d) ist eine Seitenwand 11 vorhanden, die durch entsprechende Behandlung des Isolationsfilms 9 der zweiten Art erhalten worden ist, beispielsweise durch reaktives Ionenätzen.

Ein Resistmuster (Muster aus photoempfindlichem Lack) zur Herstellung einer Basiselektrode trägt in den Fig. 3(e) und 3(f) das Bezugszeichen 12, während die Bezugszeichen 13 und 13a ein Basiselektrodenmetall kennzeichnen, das z. B. aus AuZn hergestellt ist.

Ein Isolationsfilm 14 der ersten oder zweiten Art in Fig. 3(g) ist eingeebnet, und zwar durch Verwendung von Photoresist und einer gleichförmigen Geschwindigkeit beim Ätzen des Photoresists und des Isolationsfilms mit Hilfe des reaktiven Ionenätzens (RIE), wobei das Bezugszeichen 15 eine Emitterelektrode kennzeichnet, die beispielsweise durch eine AuGe-Serienlegierung gebildet ist.

Der Herstellungsprozeß wird nachfolgend beschrieben.

Eine epitaktisch aufgewachsene Struktur nach Fig. 3(a) wird durch ein Molekularstrahl- Epitaxieverfahren (MBE-Verfahren) oder durch ein metallorganisches Chemical-Vapor-Deposition-Verfahren (MOCVD-Verfahren) hergestellt.

Nachfolgend wird auf der gesamten Oberfläche der epitaktisch aufgewachsenen Struktur nach Fig. 3(a) ein Isolationsfilm der ersten Art gebildet, wie die Fig. 3(b) zeigt, wobei dieser Isolationsfilm SiON oder SiN enthält. Dieser Isolationsfilm wird photolithographiert, um auf diesem Wege ein Hilfsmuster 7 für die Emitterelektrode zu erhalten. Sodann wird die GaAs-Schicht 6 vom n⁺-Typ (Emitterkappenschicht) durch Naßätzen geätzt, und zwar unter Verwendung eines Gemisches aus Schwefelsäure, Wasserstoffperoxid und Wasser sowie unter Verwendung des Hilfsmusters 7 als Maske.

Sodann werden unter Benutzung des Hilfsmusters 7 als Maske Mg⁺-Ionen implantiert, um einen externen Basisbereich 8 mit einer Tiefe von etwa 300 nm und einer Verunreinigungskonzentration von etwa 5×10¹⁸ cm^-3 zu erhalten.

Gemäß Fig. 3(c) wird ein Isolationsfilm 9 der zweiten Art mit SiO auf der gesamten Oberfläche des Wafers hergestellt, wobei anschließend B⁺- oder H⁺-Ionen implantiert werden, und zwar unter Verwendung eines Photoresistmusters als Maske. Auf diese Weise wird ein Isolationsbereich 10 mit einer Tiefe von etwa 1100 nm erzeugt.

Wie die Fig. 3(d) zeigt, wird der Isolationsfilm 9 der zweiten Art, der SiO enthält, durch reaktives Ionenätzen (RIE) unter Verwendung eines Mischgases aus C₂F₆ +CHF₃=O₂+He bearbeitet, um eine Seitenwand 11 herzustellen. Enthält der Isolationsfilm der zweiten Art SiN, so wird als Mischgas CHF₃+O₂ verwendet. Der Ätzvorgang erfolgt dabei unter solchen Bedingungen, daß der Isolationsfilm 7 der ersten Art nicht weggeätzt wird (dazu lassen sich beispielsweise die Substrattemperatur und das Mischungsverhältnis des Gases in geeigneter Weise einstellen).

Nach Fig. 3(e) wird ein Photoresistmuster 12 gebildet. Ein Metall 13, das z. B. AuZn enthält, wird im Vakuum auf die gesamte Oberfläche niedergeschlagen, wobei Basiselektroden 13a unter Verwendung des Photoresistmusters 12 und des Hilfsmusters als Maske entstehen, die gegenüber der Emitterkappenschicht 6 getrennt sind, und zwar durch Intervalle, die der Dicke der Seitenwand 11 entsprechen.

In Übereinstimmung mit der Fig. 3(f) werden das Photoresistmuster 12, der Isolatioinsfilm 7 der ersten Art und die Seitenwand 11 durch Ätzen mit z. B. Fluorwasserstoffsäure entfernt, wobei zur selben Zeit auch ungewünschtes Metall 13 entfernt wird.

Ein Isolationsfilm 14 der ersten oder zweiten Art wird gemäß Fig. 3(g) auf der gesamten Oberfläche gebildet, wobei ein Photoresistmaterial auf die gesamte Oberfläche aufgebracht wird, um diese Oberfläche einzuebnen. Sodann erfolgt, bezogen auf den Photoresist und den Isolationsfilm 14 , ein reaktives Ionenätzen (RIE) mit gleichförmiger Ätzgeschwindigkeit zwecks Freilegung des Kopfteils der Emitterkappenschicht 6, wodurch der Isolationsfilm 14 eingeebnet wird.

Auf dem freigelegten Teil der Emitterkappenschicht 6 wird ein Emitterelektrodenmetall 15 gebildet, das z. B. eine AuGe-Serienlegierung enthält.

Bei der herkömmlichen Erzeugung eines Hetero-Bipolar-Transistors (HBT) mit einem derartigen Aufbau erfolgt eine Implantation von Mg⁺-Ionen zum Herausführen des Basisbereichs an die Oberfläche und zur Erzeugung einer Basiselektrode an der Oberfläche der Einrichtung.

Bei diesem Ionenimplantationsverfahren ist jedoch die Verunreinigungskonzentration des externen Basisbereichs 8 klein und höchstens etwa 5×10¹⁸ cm^-3. Es ist daher unmöglich, den Widerstand der externen Basis in großem Umfang zu reduzieren.

Wird eine Emitterelektrode gebildet, so erfolgt die Oberflächeneinebnung unter Verwendung der Tatsache, daß der Photoresist und der Isolationsfilm mit Hilfe eines RIE-Ätzverfahrens mit im wesentlichen gleichmäßiger Geschwindigkeit geätzt werden, wobei jedoch wegen der Stufendifferenz infolge der Emitterkappenschicht 6 die Reproduzierbarkeit und die Gleichförmigkeit schlecht sind.

Die Emitterkappenschicht 6 wird aus einer GaAs-Schicht von n⁺-Typ gebildet und muß eine Stufe (Höhe) von etwa 200 bis 300 nm aufweisen. Dies wird durch einen Naßätzvorgang erreicht. Die Reproduzierbarkeit und die Gleichförmigkeit der Emitterbreite sind dabei ebenfalls schlecht, und zwar infolge von Schwankungen bei den Naßätzvorgängen. Es ist daher schwierig, eine Feineinstellung der Emitterbreite vorzunehmen.

Wird die Basiselektrode 13a in einem Abstand vom Emitter hergestellt, der der Dicke der Seitenwand entspricht, so ist darüber hinaus auch die Trennung vom Basiselektrodenmetall 13, das auf dem Photoresistmuster 12 durch Niederschlag im Vakuum gebildet worden ist, sowie vom Hilfsmuster 7 für die Emitterelektrode schwierig, was zu einer verringerten Ausbeute bei der Herstellung führt.

Der Hetero-Bipolar-Transistor, wie er aus der bereits genannten Schrift JP 63-276 267 A bekannt ist, unterscheidet sich vom vorstehend beschriebenen Transistor im wesentlichen dadurch, daß die Emitterkontaktanordnung eine Schicht aus einem hochschmelzenden Metall auf einer In₀, ₅Ga₀, ₅As-Schicht aufweist und daß die Begrenzung der externen Basis nach außen nicht durch einen eindiffundierten Isolationsbereich, sondern durch andere Maßnahmen erfolgt. Das Eingrenzen der externen Basis durch einen eindiffundierten Isolationsbereich ist jedoch für sich aus US 4,679,305 bekannt.

Bei dem anhand von Fig. 3 erläuterten bekannten Transistor, wie auch bei dem aus JP 63-276 267 A bekannten, wird die aktive Basis durch Ionenimplantation erzeugt. Aus IBM Technical Disclosure Bulletin, Vol. 31, No. 7, Dezember 1988, Seiten 61-68 ist es jedoch bekannt, daß eine solche Schicht auch durch Eindiffusion von Dotieratomen aus einer Deckschicht erfolgen kann.

Zum Herstellen der Basiselektrode 13a sind bei dem anhand von Fig. 3 erläuterten bekannten Verfahren relativ viele Verfahrensschritte erforderlich. Es müssen die Seitenwand 11a neben der Emitterkontaktanordnung und die Photoresistgebiete 12 hergestellt werden, bevor die Elektrode 13a angebracht wird. Dann werden die Seitenwand und die Photoresistgebiete entfernt, und es wird eine Isolierschicht aufgebracht, die dann soweit eingeebnet wird, daß die Emitterkontaktanordnung nach oben hin freiliegt.

Ähnlich läuft das Verfahren ab, wie es in JP 63-276 267 A beschrieben ist. Auf der Emitterkontaktanordnung und auf besonderen Schichten, die den Oberflächenbereich der Basisanordnung außen umgeben, befinden sich Schichten, die von oben gesehen in den Oberflächenbereich der Basisanordnung hineinragen. Durch die noch verbleibende Öffnung wird die Basiselektrode eingedampft. Eine anschließende Abdeckung derselben durch eine Isolierschicht erfolgt nicht.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Hetero-Bipolar-Transistors anzugeben, durch das sich der Basiswiderstand reduzieren und die Emitterelektrode fein strukturieren lassen.

Das erfindungsgemäße Verfahren ist durch die Lehre von Anspruch 1 gegeben.

Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:

Fig. 1 einen Querschnitt (1a) und eine Draufsicht (1b) eines HBT′s nach einem Ausführungsbeispiel der Erfindung,

Fig. 2(a) bis 2(g) Querschnittsansichten von Strukturen in unterschiedlichen Verfahrensschritten bei der Herstellung der Halbleitereinrichtung nach Fig. 1,

Fig. 3(a) bis 3(g) Querschnittsansichten von Strukturen in unterschiedlichen Herstellungsschritten eines Verfahrens zur Erzeugung eines HBT′s nach dem Stand der Technik und

Fig. 4 eine Querschnittsansicht einer epitaktisch aufgewachsenen Struktur zur Bildung eines InP-Serien-HBT′s in Übereinstimmung mit einem anderen Ausführungsbeispiel der Erfindung.

Ein Ausführungsbeispiel der vorliegenden Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung im einzelnen beschrieben. Die Fig. 1(a) und 1(b) zeigen jeweils einen Querschnitt und eine Draufsicht eines HBTs nach der Erfindung (Hetero-Bipolar-Transistor), während die Fig. 2(a) bis 2(f) den Herstellungsprozeß des Transistors beschreiben.

In der Fig. 1 ist mit dem Bezugszeichen 21 ein haltisolierendes GaAs-Substrat versehen. Auf diesem Substrat 21 liegt eine GaAs-Schicht 22 vom n⁺-Typ, die eine Sub-Kollektorschicht mit einer Filmdicke von etwa 500 nm und einer Dotierungskonzentration von etwa 5×10¹⁸ cm^-3 bildet. Eine GaAs- Schicht 23 vom n-Typ zur Bildung einer Kollektorschicht liegt auf der GaAs- Schicht 22 vom n⁺-Typ und weist eine Filmdicke von etwa 500 nm und eine Verunreinigungskonzentration von etwa 5×10¹⁶ cm^-3 auf.

Eine p⁺-Typ Al_xGa_1-xAs-Schicht 24, bei der x graduell von unten von 0 bis 0,1 variiert, bildet eine Basisschicht und weist eine Filmdicke von etwa 100 nm sowie eine Verunreinigungskonzentration von etwa 1×10¹⁹ cm^-3 auf. Diese Schicht 24 liegt auf der n-Typ GaAs-Schicht 23.

Das Bezugszeichen 25 kennzeichnet eine n-Typ Al_0,3Ga_0,7As-Schicht zur Bildung einer Emitterschicht, die eine Filmdicke von etwa 100 nm und eine Verunreinigungskonzentration von etwa 3×10¹⁷ cm^-3 besitzt.

Mit dem Bezugszeichen 25a ist eine n-Typ Al_xGa_1-xAs-Schicht bezeichnet, bei der x graduell von unten von 0,1 bis 0,3 variiert, wobei diese Schicht 25a eine Abstufungsschicht zwischen der Basisschicht 24 und der Emitterschicht 25 bildet und eine Filmdicke von etwa 30 nm sowie eine Verunreinigungskonzentration von etwa 3×10¹⁷ cm^-3 besitzt.

Das Bezugszeichen 25b kennzeichnet eine n-Typ Al_xGa_1-xAs-Schicht, bei der x graduell von unten von 0,3 bis 0 variiert, wobei diese Schicht 25b eine Abstufungsschicht zwischen der Emitterschicht 25 und einer Emitterkappenschicht 26 bildet und eine Filmdicke von etwa 30 nm sowie eine Verunreinigungskonzentration von etwa 30×10¹⁷ cm^-3 aufweist.

Eine n⁺-Typ In_0,5Ga_0,5As-Schicht 26 bildet eine Emitterkappenschicht zur Erzeugung eines Ohm′schen Kontakts durch Nicht-Legieren und weist eine Filmdicke von etwa 50 nm und eine Verunreinigungskonzentration von etwa 2×10¹⁹ cm^-3 auf.

Mit dem Bezugszeichen 26a ist eine n⁺-Typ Al_xGa_1-xAs-Schicht bezeichnet, bei der x graduell von unten von 0 bis 0,5 variiert, wobei diese Schicht 26a eine Abstufungsschicht zwischen der Emitterschicht 25 und der Emitterkappenschicht 26 bildet und eine Filmdicke von etwa 30 nm sowie eine Verunreinigungskonzentration von etwa 2×10¹⁹ cm^-3 besitzt. Ein Emitterkontakt 27 enthält ein hochschmelzendes Metall, beispielsweise W oder WSi, und weist eine Dicke von etwa 300 nm auf. Das Bezugszeichen 30 kennzeichnet einen externen Basisbereich, der durch Diffusion eines p-Typ-Dotierstoffs, wie z. B. Zn, gebildet worden ist und der eine Tiefe von etwa 300 nm sowie eine Verunreinigungskonzentration von etwa 2×10¹⁹ cm^-3 besitzt.

Ein Isolationsbereich 31 wird durch Implantation von Ionen erhalten, beispielsweise durch Implantation von B⁺- oder H⁺-Ionen, und besitzt eine Tiefe von 1000 nm. Das Bezugszeichen 32 kennzeichnet einen Isolationsfilm, der durch eine ECR CVD-Einrichtung (Electron-Cyclotron-Resonance-Chemical-Vapor-Deposition- Einrichtung) zur Oberflächenabflachung und Kopffreilegung des Emitterkontakts 27 gebildet worden ist.

Eine Basiselektrode 33 enthält z. B. AuZn oder Ti/Mo/Au von unten, während ein Metall 34 mit niedrigem Widerstand, wie z. B. Ti/Au, auf der Emitterelektrode 27 liegt.

In der Fig. 2 sind gleiche Elemente wie in Fig. 1 mit denselben Bezugszeichen versehen. Das Bezugszeichen 28 kennzeichnet eine Seitenwand, die einen Isolationsfilm aus z. B. SiO enthält und an den Seitenoberflächen von Emitterkontakt 27 und Emitterkappenschicht 26 liegt, wobei die Emitterkappenschicht 26 unterhalb des Emitterkontakts 27 angeordnet ist und aus n⁺-Typ In_0,5Ga_0,5As besteht.

Mit dem Bezugszeichen 29 ist ein dotierter Oxidfilm bezeichnet, beispielsweise ein solcher aus ZnO SiO₂ mit einer Zn-Konzentration von etwa 70%, der eine Feststoffphasen-Diffusionsquelle darstellt.

Der Herstellungsprozeß wird nachfolgend im einzelnen beschrieben.

Zunächst wird die in Fig. 2(a) gezeigte epitaktisch aufgewachsene Struktur mit Hilfe eines MBe-Verfahrens oder eines MOCVD-Verfahrens hergestellt.

Sodann wird gemäß Fig. 2(b) ein hochschmelzendes Metall, wie z. B. WSi auf die gesamte Oberfläche gesputtert, wobei der gesputterte Film durch reaktives Ionenätzen geätzt wird, und zwar unter Verwendung eines Mischgases aus CF₄+O₂, um auf diese Weise ein Emitterkontakt 27 auf der n⁺-Typ InGaAs-Schicht 26 zu erhalten.

Da die Konzentration der n⁺-Typ InGaAs-Schicht 26 hoch ist und bei etwa 1× 10¹⁹ cm^-3 liegt, ist es selbst bei Verwendung eines hochschmelzenden Metalls, wie z. b. WSi als Emitterkontakt 27 möglich, einen niedrigen Kontaktwiderstand zu realisieren, und zwar ohne Legieren, also ohne Tempern.

Da der Emitterkontakt 27 ferner durch Sputtern und nachfolgende Anwendung der RIE-Technik hergestellt wird, kann er in einfacher Weise sehr fein strukturiert werden.

Gemäß Fig. 2(c) wird nur die obenliegende n⁺-InGaAs-Schicht 26 durch Naßätzen oder durch Trockenätzen unter Verwendung eines Chlors enthaltenden Gases geätzt. Beim Naßätzen kommt z. B. konzentrierte Chlorwasserstoffsäure HCl als Ätzmittel zum Einsatz, welches auf etwa 60°C aufgeheizt wird, so daß sich die n⁺- Typ InGaAs-Schicht 26 selektiv ätzen läßt, ohne daß die darunterliegende n- Typ AlGaAs-Schicht 25 geätzt wird.

Sodann wird an den Seitenflächen des Emitterkontakts 27 und der Emitterkappenschicht 26 eine Seitenwand 28 gebildet. Nach Fig. 2(c) liegt die Seitenwand 28 also an den Seitenflächen der Schichten 26a, 26, und 27, die in dieser Reihenfolge übereinanderliegen. Die Seitenwand 28 läßt sich dadurch bilden, daß zunächst auf die gesamte Oberfläche SiO aufgebracht wird. Sodann wird durch ein anisotropes Ätzverfahren, beispielsweise ein reaktives Ionenätzverfahren unter Verwendung eines Mischgases von C₂F₆+CHF₃+O₂+He die Schicht aus SiO weggeätzt, so daß nur noch SiO an den Seitenflächen der Emitterkappenschicht 26 und der Emitterelektrode 27 verbleibt.

Im vorliegenden Ausführungsbeispiel wird zur Bildung der Seitenwand 28 SiO verwendet, da sich dieses Material besser verarbeiten läßt als SiN. Allerdings gibt es Fälle, bei denen SiO nicht als Diffusionsmaske verwendet werden kann. In diesen Fällen ist es besser, eine Unnterlageschicht aus SiN für das Material SiO zu bilden. Diese SiN-Unterlagschicht wird mit Hilfe des RIE-Verfahrens strukturiert, und zwar unter Verwendung von CHF₃+O₂.

Gemäß Fig. 2(d) wird durch Sputtern oder dergleichen dotiertes Oxid 29, beispielsweise ZnO SiO₂, auf der gesamten Oberfläche erzeugt.

Bei einem anschließenden Tempervorgang diffundieren dann p-Typ Dotierstoffe, z. B. Zn, selektiv in die darunterliegenden Schichten (Feststoffphasen-Diffusion), wobei der Emitterkontakt 27 und die Seitenwand 28 als Masken dienen. Auf diese Weise wird ein externer Basisbereich 30 erhalten. Obwohl in der Figur nicht im einzelnen dargestellt, können beispielsweise Doppelfilme aus SiO und SiN unter diesem SiO in einem Teil eines anderen Bereichs vorhanden sein, in welchem keine Diffusion erforderlich ist. Diese Doppelfilme werden mit Hilfe der RIE-Technik bei der Herstellung der Seitenwand gebildet.

Die Diffusion wird in einem Diffusionsofen bei einer Temperatur von 500°C bis 700°C über 10 oder mehrere Minuten ausgeführt. Da der Emitterkontakt 27 ein hochschmelzendes Metall enthält, beispielsweise WSi, das einen Schmelzpunkt oberhalb von 1000°C besitzt, wird sie während der Diffusion nicht schmelzen. Andererseits weist der externe Basisbereich 30 eine Verunreinigungskonzentration auf, die größer als 1×10¹⁹ cm^-3 ist, so daß es möglich ist, einen externen Basisbereich mit niedrigem Widerstand zu erhalten.

Entsprechend der Fig. 2(e) werden z. B. unter Verwendung eines Photoresists als Maske B⁺- oder H⁺-Ionen implantiert, um die nicht erforderlichen Teile des externen Basisbereichs 30 in einen Isolator umzuwandeln. Durch diese Ionenimplantation wird ein Isolationsbereich 31 erhalten, der eine Tiefe von etwa 1000 nm aufweist. Hierdurch ist es möglich, parasitäre Kapazitäten zu reduzieren.

Entsprechend der Fig. 2(f) wird nach Entfernen des Photoresists ein ECR CVD- Isolationsfilm 32 auf der gesamten Oberfläche des Emitterkontakts 27 erzeugt, um die Oberfläche einzuebnen. Sodann erfolgt ein Sputtervorgang in der ECR CVD-Einrichtung unter Verwendung von Ar-Gas unter Überwachung der Dicke des Isolationsfilms 32, um auf diese Weise die Einebnung und Kopffreilegung des Emitterkontakts 27 durchzuführen.

Wie die Fig. 2(g) zeigt, wird ein gewünschter Teil des eingeebneten Isolationsfilms 32 unter Verwendung eines Photoresists als Maske durch Anwendung der RIE-Technik entfernt, wobei in dem dann erhaltenen Bereich eine Ohm′sche Elektrode 33 (Basiselektrode) vom p- Typ gebildet wird, und zwar mit Hilfe eines Aufdampf- und Abhebeverfahrens.

Diese Basiselektrode 33 wird dadurch gebildet, daß eine Legierung aus z. B. AuZn bei einer Temperatur von 450°C über 2 Minuten gesintert wird.

Da die Oberflächenkonzentration des externen Basisbereichs 30 hoch und bei etwa 2×10¹⁹ cm^-3 liegt, wird ein hinreichend niedriger Kontaktwiderstand erhalten, und zwar auch dann, wenn eine nichtlegierte Ohm′sche Elektrode aus Metall als Basiselektrode verwendet wird, beispielsweise eine Elektrode aus Ti/Mo/Au von unten nach oben.

Als nächstes wird in Übereinstimmung mit Fig. 1 ein Metall 34 mit niedrigem Widerstand, beispielsweise Ti/Au, auf den Emitterkontakt 27 aufgebracht, und zwar mit Hilfe eines Aufdampf- und Abhebeverfahrens. Hierdurch wird es möglich, den Widerstand der Emitterelektrode zu reduzieren.

Beim vorliegenden Ausführungsbeispiel kann die Emitterkontaktanordnung mit dem hochschmelzenden Metall mit hoher Gleichförmigkeit und hoher Reproduzierbarkeit feinstrukturiert werden, mit selektivem Ätzen der n⁺-Typ InGa-As-Schicht. Ein Ohm′scher Kontakt der Emitterelektrode läßt sich ohne Legieren des hochschmelzenden Metalls realisieren. Da p- Typ-Dotierstoffe selektiv unter Verwendung des Emitterkontakts aus hochschmelzendem Metall als Maske eindiffundieren, läßt sich der externe Basisbereich in selbstausrichtender Weise und mit hoher Verunreinigungskonzentration herausbilden, wobei ein reduzierter externer Basiswiderstand erhalten wird. Insgesamt läßt sich somit die Gleichförmigkeit und die Reproduzierbarkeit eines Hochleistungs-HBT weiter verbessern. Da die Oberflächeneinebnung und die Kopffreilegung des Emitterkontakts in einer ECR CVD-Einrichtung erfolgen, kann weiterhin ein Metall mit niedrigem Widerstand hochreproduzierbar auf einen Emitter aus hochschmelzendem Metall auflaminiert werden. Zudem läßt sich eine Verbesserung der Elementefunktion durch Verminderung des Emitterwiderstands erzielen. Infolge der Einebnung des Bauteils läßt sich auch der Verdrahtungsprozeß vereinfachen, was zu einer Vergrößerung der Integrationsdichte führt.

Das obige Ausführungsbeispiel bezieht sich auf eine GaAs-Serien-HBT mit einem halbisolierenden GaAs-Substrat. Hierauf ist die Erfindung jedoch nicht beschränkt. Sie kann sich auch auf einen InP-Serien-HBT beziehen, der ein InP-Substrat aufweist. Die epitaktisch aufgewachsene Struktur eines InP-Serien- HBTs ist in Fig. 4 gezeigt. Gemäß Fig. 4 ist mit dem Bezugszeichen 40 ein halbisolierendes InP-Substrat gekennzeichnet. Auf dem Substrat liegt eine n⁺-Typ InGaAs-Sub-Kollektorschicht 41, die eine Filmdicke von etwa 700 nm und eine Verunreinigungskonzentration von etwa 1× 10¹⁹ cm^-3 aufweist. Auf der Sub-Kollektorschicht 41 befindet sich eine n-Typ InGaAs-Sub-Kollektorschicht 42 mit einer Dicke von etwa 600 nm. Eine p⁺-Typ InGaAs-Basisschicht 43 mit einer Filmdicke von etwa 100 nm und einer Verunreinigungskonzentration von etwa 1× 10¹⁹ cm^-3 liegt auf der Sub-Kollektorschicht 42. Auf der Basisschicht 43 befindet sich eine n-Typ InGaAs-Abstandsschicht 44 mit einer Filmdicke von etwa 20 nm und einer Verunreinigungskonzentration von etwa 5×10¹⁷ cm^-3. Eine n-Typ InAlAs-Emitterschicht 45 mit einer Filmdicke von etwa 150 nm und einer Verunreinigungskonzentration von etwa 5×10¹⁷ cm^-3 liegt auf der Abstandsschicht 44. Ferner befindet sich auf der Emitterschicht 45 eine zweite n⁺-Typ InAlAs-Kappenschicht 46 mit einer Filmdicke von etwa 100 nm und einer Verunreinigungskonzentration von etwa 1×10¹⁹ cm^-3. Auf der zweiten Kappenschicht 46 liegt eine erste n⁺-Typ InGaAs-Kappenschicht 47, die eine Filmdicke von etwa 150 nm und eine Verunreinigungskonzentration von etwa 1×10¹⁹ cm^-3 aufweist.

Gemäß dem oben dargestellten Ausführungsbeispiel kommt eine Feststoffphasen- Diffusion zum Einsatz, bei der ein dotiertes Oxid getempert wird, um einen externen Basisbereich zu bilden. Es können aber auch andere Diffusionsverfahren verwendet werden, beispielswiese ein Verfahren, bei dem eine Lampentemperung erfolgt, nachdem durch Sputtern ein Film gebildet worden ist, ein Offenröhrenverfahren, bei dem eine Diffusion dadurch erfolgt, daß z. B. Zn-Dampf in eine Röhre bzw. in einen Kolben hineingeführt wird, oder dergleichen.

Die epitaktisch gewachsene Struktur des HBTs ist selbstverständlich nicht auf die in Fig. 1(a) gezeigte Struktur beschränkt.

Wie sich der vorhergehenden Beschreibung klar entnehmen läßt, wird in Übereinstimmung mit der Erfindung eine n⁺-Typ InGaAs-Schicht auf einer oberen Fläche einer Einrichtung gebildet, wobei eine Emitterkontaktanordnung mit einem hochschmelzenden Metall und mit einer selektiv geätzten InGaAs-Schicht erzeugt wird. Die Emitterkontaktanordnung läßt sich daher feinstrukturieren, und zwar mit hoher Gleichförmigkeit und hoher Reproduzierbarkeit.

Die Diffusion des p-Typ-Dotierstoffs erfolgt in selbstausrichtender Weise unter Verwendung der Emitterkontaktanordnung als Maske, so daß ein hochkonzentrierter externer Basisbereich erhalten wird. Aufgrund der hohen Dotierstoffkonzentration des externen Basisbereichs wird ein reduzierter, externer Basiswiderstand erhalten. Es läßt sich somit ein Hochleistungs-HBT herstellen, und zwar mit hoher Gleichförmigkeit und hoher Reproduzierbarkeit.

Da die Einebnung und Kopffreilegung der Emitterkontaktanordnung in einer ECR CVD-Einrichtung erfolgen, kann ein Metall mit niedrigem Widerstand auf die Emitterkontaktanordnung mit einem hochschmelzenden Metall mit hoher Reproduzierbarkeit auflaminiert werden. Der Emitterwiderstand läßt sich daher reduzieren, was zu einer Verbesserung der Eigenschaften des Transistors führt.

Da die Einrichtung aufgrund der ECR CVD-Apparatur durchgeführten Einebnung und Kopffreilegung der Emitterkontaktanordnung relativ eben ist, lassen sich spätere Prozesse, beispielsweise das Verdrahten, einfacher durchführen, was letztlich zu einer Vergrößerung der Integrationsdichte führt.

Claims (12)

1. Verfahren zum Herstellen eines Hetero-Bipolar-Transistors mit folgenden Schritten:

• a) Bereitstellen einer Halbleiter-Schichtanordnung mit einer Kollektor-Schichtanordnung (22, 23; 41, 42), einer Basis- Schichtanordnung (24; 43), einer Emitter-Schichtanordnung (25a, 25, 25b; 44, 45) und einer Emitterkappe-Schichtanordnung (26, 26b; 46, 47) in dieser Reihenfolge auf einer Substrat- Schichtanordnung (21; 40);
• b) Ausbilden einer Emitterelektrode (27) aus einem Metall mit hohem Schmelzpunkt auf der Emitterkappe-Schichtanordnung;
• c) Abätzen der Emitterkappe-Schichtanordnung außerhalb des Bereichs der Emitterelektrode;
• d) Ausbilden einer Seitenschicht (28) aus einem Material, das bei einem später folgenden Difusionsvorgang eine Diffusionsmaske bildet, an den Seitenwänden der Emitterelektrode und der unter dieser verbliebenen Emitterkappe-Schichtanordnung;
• e) Aufbringen einer einen Dotierstoff enthaltenden Schicht (29) auf der Oberfläche der gesamten Anordnung, der ein solcher Dotierstoff ist, der zum Leitungstyp des Basisbereichs (30) des Transistors führt;
• f) Tempern der gesamten Anordnung, um den Dotierstoff in die Basis-Schichtanordnung mit Ausnahme derjenigen Bereich einzudiffundieren, die unter der Emitterelektrode und den an diese angrenzenden Seitenschichten liegen;
• g) Einbringen von Fremdstoffen in Bereiche (31) der Basis- Schichtanordnung, die nicht als Basisbereich (30) dienen sollen, um das Halbleitermaterial in diesen Bereichen in einen Isolator umzuwandeln; und
• h) Ausbilden einer Basiselektrode (33) und einer Kollektorelektrode.

2. Verfahren nach Anspruch 1, gekennzeichnet durch

• - Ausbilden eines Isolationsfilms (32) auf der im Schritt g) erhaltenen Anordnung so, daß die Oberfläche der Emitterelektrode (27) freiliegt;
• - Entfernen des Isolationsfilms über dem Basisbereich (30) und
• - Ausbilden der Basiselektrode (33) dort, wo der Isolationsfilm entfernt wurde.

3. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß ein Metall (34) mit niedrigem Widerstand auf die Emitterelektrode (27) auflaminiert wird.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß als Material mit niedrigem Widerstand TiAu verwendet wird.

5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß für die Emitterelektrode (27) W oder WSI verwendet wird.

6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die bereitgestellte Halbleiter- Schichtanordnung durch ein Molekularstrahl-Epitaxie (MBE)-Verfahren oder ein Matallorganisches chemisches Dampfabscheidungs-(MOCVD)- Verfahren hergestellt wurde.

7. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Emitterelektrode (27) durch Sputtern und durch Ätzen mittels einer RIE-Technik unter Verwendung eines Mischgases von DF₄+O₂ hergestellt wird.

8. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Emitterkappe-Schichtanordnung (25a, 25, 25b) unter Verwendung konzentrierter Chlorwasserstoffsäure oder durch ein Trockenätzen unter Verwendung eines Gases der Chlorverbindungsreihe abgeätzt wird.

9. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Seitenschicht (28) aus einer SiO₂-Schicht hergestellt wird, die unter Verwendung eines Mischgases aus C₂F₆+CHF₃+O₂=He anisotrop geätzt wird.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß vor dem Ausbilden der SiO₂-Schicht eine Unterlageschicht gebildet wird, die SiN enthält, und diese SiN-Unterlageschicht mit Hilfe eines reaktiven Ionenätzverfahrens unter Verwendung eines Mischgases aus CHF₃+O₂ geätzt wird.

11. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß als einen Dotierstoff enthaltende Schicht (29) SiO₂ dotierter mit ZnO verwendet wird.

12. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß als in die Bereiche (31) der Basis- Schichtanordnung eingebrachte Fremdstoffe B⁺- oder H⁺-Ionen verwendet werden.