JPS61198776A - ヘテロ接合バイポ−ラトランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 エミッターベース接合界面を半導体のバルク内に形成し
、エミッターベース接合界面の空乏層で発生する再結合
電流を減少させ、エミッタ効率の低下を防止する。

〔産業上の利用分野〕

本発明は化合物半導体、アルミニウムガリウム砒素（Ａ
　ＩＧａＡｓ）−ガリウム砒素（ＧａＡｓ）等のへテロ
接合バイポーラトランジスタ（ＨＢ　Ｔ）のエミッタ効
率を向上させる構造、および製造方法に関する。

最近、高速化を目指してＡ　ｌＧａＡｓ　−ＧａＡｓ等
のＨＢＴの開発が盛んに行われている。

例えば、ＧａＡｓの電界効果トランジスタ（ＦＥＴ）や
、高易移動度トランジスタ（ＨＥＭＴ）を用いた分周器
は４〜５Ｇｔｌｚまで動作するが、ＨＢＴを用いた分周
器では、室温で８　Ｇ）Ｉｚ以上で動作することが報告
されている。

また、遮断周波数ｆＴは珪素（Ｓｉ）を使用したＳｉデ
バイスでは最大でも２０ＧＨｚ程度であるが、＾ＩＧａ
八ｓ　へ　ＧａＡｓのＨＢＴでは４０ＧＨｚ以上が得ら
れている。

このような高性能のＨＢＴＯ問題点の１つとしてエミッ
ターベース接合界面の空乏層で発生する再結合電流によ
るエミッタ効率の低下がある。

〔従来の技術〕

第４図は従来例によるＡｌＧａＡｓ−ＧａＡｓ　ＨＢＴ
の模式的な断面図である。

図において、半絶縁性ＧａＡｓ　（Ｓｒ−ＧａＡｓ）基
板工の上に、 コレクタコンタクト層２としてキャリア濃度６ＸＩＯ”
ｃｍ−’のｎ°型のＧａＡｓ　（ｎ　”−ＧａＡｓ）層
、コレクタ層３としてキャリア濃度Ｉ　ＸＩＯ”ｃｍ−
’のｎ型のＧａＡｓ　（ｎ−ＧａＡｓ）層、ベース層４
としてキャリア濃度Ｉ　ＸＩＯ”ｃｍ−”のｐ′型のＧ
ａＡｓ　（ｐ　”−ＧａＡｓ）層、グレード層５として
キャリア濃度５　Ｘ　１０”ｃｍ−’のｎ−ＡｌＧａＡ
ｓｘＡｓ層（ｘ＝Ｏ〜０．３）、エミッタＮ６としてキ
ャリア濃度５　Ｘ　１０”ｃｍ−’のｎ　　Ａｌｏ、ｚ
Ｇａｏ、Ｊ５層、 エミッタコンタクト層７としてキャリア濃度６Ｘ１０１
８ｃｍ−”のｎ”−ＧａＡｓ層を順次成長する。

つぎにエツチングによりメサを形成し、ベース層４とコ
レクタコンタクト層２を露出して、それぞれベース電極
とコレクタ電極を形成する領域とする。

つぎにエツチングにより露出したベース層４にベリリウ
ムイオン（Ｂｅ”）　、またはマグネシウムイオン（Ｍ
ｇ”）を注入し、アニールをして活性化し、ｐ３型のベ
ースコンタクト層とし、その上にベース、電極９としチ
タン／白金／金（Ｔｉ／Ｐｔ／＾Ｕ）をこの順に蒸着し
て形成する。

メサ頂上にエミッタ電極８として、またエツチングによ
り露出したコレクタコンタクト層２上にコレクタ電極１
０として金ゲルマニウム／金（ＡｕＧｅ／Ａｕ）をこの
順に蒸着して形成する。

以上でＨＢＴの主要部の構成を終わる。

ＨＢＴのエミッターベース接合は、例えば第４図のよう
にエミッタ領域は禁制帯幅（ギャップ）の大き＆ｌＡｌ
ＧａＡｓ、ベース領域Ａｓ側帯幅の小さいＧａＡｓで構
成されるＡｌＧａＡｓ−ＧａＡｓヘテロ接合を用いる。

このように禁制帯幅がベース領域よりエミッタ領域の方
が広いワイドギャップエミッタを特徴とするＨＢＴでは
在来のホモ接合のトランジスタに比し、本来エミッタ効
率を非常に高くすることができる。

しかし、実際にはエミッターベース空乏層で発生する再
結合電流のためにエミッタ効率が減少し、ＨＢＴの電流
増幅率ｈＦＥはこの再結合電流に支配されてしまう。

この再結合電流は、結晶の質や、ＧａＡｓがらこれと格
子整合されたＡ１０．　ｚＧａｏ、　７ＡＳへの組織の
移行を滑らかにするために、両層の中間に介在するグレ
ード層と呼ばれる＾ｌ　ｘＧａ　Ｉ　−ｘＡｓ層のＸ値
や、厚さに等によって変わってくる。

しかし、エミッターベース界面の周囲が露出している第
４図の従来例の構造では、界面周囲の近傍では表面の汚
染や、損傷等の影響を受け、再結合中心の密度が高く、
再結合電流のレベルが高くなる。

第５図は従来例のデバイス構造に対する、エミッターベ
ース接合の周囲製対面積比ＳとＨＢＴのｍ値との関係を
示す図である。

ここで、ｍ値はつぎのように定義された理想因子である
。

ベース電流Ｉ、は次式のように、ベース領域よりエミッ
タ領域に注入されるホール注入電流Ｔｐと表面再結合電
流■、の和であられせる。

ＩＩ　＃ＩＰ　＋７．。

それぞれの電流をエミッタベース電圧ＶＩＩＥであられ
すと、 １Ｂ　＝　Ｉｐｏ　ｅｘｐ　（ｑ　Ｖａｔ／　ｋ　Ｔ）
＋　Ｉ　ｇｏ　ｅｘｐ　（ｑ　ＶＩＥ／　２　ｋ　Ｔ）
　。

Ｉｌｌを仮に、 Ｉｎ　＝　１６　ｅｘｐ　（ｑ　Ｖ、／ｍｋＴ）　。

とおくと、ｍは１と２の間の値をとり、２に近づくほど
、再結合成分が多いことになる。

図より、ｍとＳは大体直線関係にあることがわかる。す
なわち周囲長の面積に対する割合が大きいほど、再結合
電流が増えることを示している。

〔発明が解決しようとする問題点〕

従来例のＨＢＴにおいては、エミッターベース接合界面
の空乏層で発生する再結合電流によりエミッタ効率が低
下する。

〔問題点を解決するための手段〕

上記問題点の解決は、半導体結晶（４と５）内に形成さ
れ、かつ該半導体結晶の表面に露出しないエミッターベ
ース接合界面（４５Ｂ）を有する本発明によるヘテロ接
合バイポーラトランジスタ、および半導体基板（１Ａ）
上に被着された複数の半導体層の内、少なくともベース
層（４）とグレード層（５）の活性領域形成部周辺に、
ベース層（４）と同型の不純物、もしくは前記半導体層
を電気的に不活性化する不純物を導入する工程を含むこ
とを特徴とするヘテロ接合バイポーラトランジスタの製
造方法により達成される。

〔作用〕

本発明によれば、エミッターベース接合界面の結晶表面
に露出する部分は、この部分の結晶の不完全性、表面準
位、汚染等によりキャリアの表面再結合が起こりやすい
ので、この界面を半導体のバルク内に形成して再結合電
流を低減し、エミッタ効率を上げることができる。

〔実施例〕

第１図は本発明による実施例を示すＡＩＧａＡＳ−Ｇａ
ＡｓＨＢＴの模式的な断面図である。

図において、ｎ”−ＧａＡｓ基板ｌＡの上に、コレクタ
コンタクト層２としてキャリア濃度２ＸｉＯ”ｃｍ−３
、厚さ２８０ｎｍのｎ”−ＧａＡｓ層、コレクタＮ３と
してキャリア濃度Ｉ　ＸＩＯ”ｃｍ−’、厚さ３６５ｎ
ｍのｎ　−ＧａＡｓ層、 ベース層４としてキャリア濃度Ｉ　ＸＩＯ”ｃｎ＋−’
、厚さ４６ｎｍのｐ”−ＧａＡｓ層、 グレード層５としてキャリア濃度Ｉ　Ｘ１０１７ｃｍ−
”のｎ　　ＡｌＧａＡｓ周辺ｓ層（ｘ＝Ｏ〜０．３）、
エミ、り層６としてキャリア濃度Ｉ　ＸＩＯ”ｃｍ−’
のｎ　−Ａ１．、　、Ｇａ、、　、Ａｓ層、エミッタコ
ンタクト層７としてキャリア濃度２ｘｌｏＩｌ１ｃｍ−
３、厚さ９２ｎｍのｎ”−ＧａＡｓ層を順次成長する。

つぎにエツチングによりメサを形成し、グレードＮ５を
露出して、それぞれベース電極を形成する領域とする。

つぎにエツチングにより露出したベース電極形成領域に
、グレード層５、ベース層４を貫通してコレクタＮ３の
途中まで、ベリリウムイオン（Ｂｅ”）　、またはマグ
ネシウムイオン（Ｍｇ”）を注入し、７００℃で２０分
のアニールをして活性化し、ｐ　”　−ＡｌＧａＡｓ層
５ＡＳｐ　’−ＧａＡｓ層４Ａ％　ｐ”−ＧａＡｓ層３
＾を形成し、このｐ”−ＧａＡｓ層３Ａを露出してベー
スコンタクト層とし、その上にベース電極９としてＴｉ
／Ｐｔ／Ａｕを、この順に蒸着して形成する。

イオン注入の条件は、エネルギはＢｅ＋で４０にｅＶ、
Ｍｇ”で１２０ＫｅＶ、ドーズ量はいずれもＩ　ＸＩＯ
”ｃｍ−”である。

メサ頂上にエミッタ電極８として、また基板背面にコレ
クタ電極１０として、ＡｕＧｅ／Ａｕを蒸着して形成す
る。

以上で本発明によるＨＢＴの主要部の構成を終わる。

このデバイスでは、エミッターベース接合のうち、キャ
リアの注入が行われるのは鎖’ａ４５Ｂで示される領域
に限られる。

この理由は、点ｂ’Ａ　５５　ｓで示されるエミッター
ベース接合はｎ　−ＡｌＧａＡｓ／　ｐ−ＡｌＧａＡｓ
よりなるワイドギャップ／ワイドギャップ接合となり、
キャリアの注入は起こらないからである。

鎖線４５Ｂで示される領域は、半導体のバルク領域にの
み制限されている。

第２図は本発明のデバイス構造に対する、エミッターベ
ース接合の周囲長対面積比ＳとＨ８７０ｍ値との関係を
示す図である。

図より、ｍ値はほとんどＳに依存しないことが分かる。

第３図は本発明による他の実施例を示すＡｌＧａＡｓ−
ＧａＡｓ　ＨＢ　Ｔの模式的な断面図である。

エミッターベース接合を半導体中へ埋め込むために、酸
素イオン（０□゛）注入により、絶縁体領域１１を形成
して、表面接合部の不活性化をした例を示す。

〔発明の効果〕

以上詳細に説明したように本発明によれば、活性なエミ
ッターベース接合界面を半導体内部に制限することによ
り、ＨＢＴのｈｙｔ（同時にエミッタ効率）を上げるこ
とができる。

【図面の簡単な説明】

第１図は本発明による実施例を示すＡｌＧａＡｓ　−Ｇ
ａＡｓＨＢＴの模式的な断面図、 第２図は本発明のデバイス構造に対する、エミッターベ
ース接合の周囲製対面積比ＳとＨＢＴのｍ値との関係を
示す図、 第３図は本発明による他の実施例を示すＡｌＧａＡｓ−
ＧａＡｓ　ＨＢ　Ｔの模式的な断面図、第４図は従来例
によるＡｌＧａＡｓ−ＧａＡｓ　Ｉ（Ｂ　Ｔの模式的な
断面図、 第５図は従来例のデバイス構造に対する、エミッターベ
ース接合の周囲製対面積比ＳとＨＢ　ＴＯｍ値との関係
を示す図である。 図において、 １は半絶縁性ＧａＡｓ基板、 １Ａはｎ”−ＧａＡｓ基板、 ２はコレクタコンタクト層でｎ”−ＧａＡｓ層、３はコ
レクタ層でｎ　−ＧａＡｓ層、 ４はベース層でｐ”−ＧａＡｓ層、 ５はグレード層５でｎ　　ＡｌＧａＡｓｘＡｓ層（ｘ＝
０〜０．３）、 ３Ａ、４Ａ、５Ａはｐ“型のベースコンタクト層、６は
エミッタコンタクト層、 ７はエミッタコンタクト層でｎ”−ＧａＡｓ層、８はエ
ミッタ電極、 ９はベース電極、 １０はコレクタ電極、 １１は絶縁体領域 を示す。 本発明の尖施伊１ 革１　回 精明のｍ−５匈兎 ＄２　百 従看づｌすｎＨＢＴ 革４　図 ど東１ｆ・Ｊの笥−８町課 第５珂

Claims (2)

【特許請求の範囲】
1. （１）半導体結晶（４と５）内に形成され、かつ該半導
   体結晶の表面に露出しないエミッターベース接合界面（
   ４５Ｂ）を有する ことを特徴とするヘテロ接合バイポーラトランジスタ。
2. （２）半導体基板（１Ａ）上に被着された複数の半導体
   層の内、 少なくともベース層（４）とグレード層（５）の活性領
   域形成部周辺に、ベース層（４）と同型の不純物、もし
   くは前記半導体層を電気的に不活性化する不純物を導入
   する 工程を含むことを特徴とするヘテロ接合バイポーラトラ
   ンジスタの製造方法。