JPS6035570A - ワイドギヤツプエミツタトランジスタ - Google Patents

ワイドギヤツプエミツタトランジスタ

Info

Publication number
JPS6035570A
JPS6035570A JP7277284A JP7277284A JPS6035570A JP S6035570 A JPS6035570 A JP S6035570A JP 7277284 A JP7277284 A JP 7277284A JP 7277284 A JP7277284 A JP 7277284A JP S6035570 A JPS6035570 A JP S6035570A
Authority
JP
Japan
Prior art keywords
layer
base
type
emitter
type gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7277284A
Other languages
English (en)
Inventor
Toshihisa Tsukada
俊久 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7277284A priority Critical patent/JPS6035570A/ja
Publication of JPS6035570A publication Critical patent/JPS6035570A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はGaAs −Ga1−xAl!xAs系ワイド
ギャップエミッタトランジスタの構造に関する。
〔発明の背影〕
ゲルマニウム、シリコンなかんスくシリコンはトランジ
スタを作るのに最も一般的な材料である。
これに対し、特開昭49−98970号に示されるよう
に、乳化ガリウム(GaAs )はシリコン、ゲルマニ
ウムに比較して禁制帯エネルギーが大きいので真・江半
導体になる温度が旨く、シたがってGaAs )ランジ
スタは高温で使用できることおよび高出力が得られると
期待される。またGaAsの電子の移動度が大きいので
、高速性、高周波特性が良好であることが期待できる。
こうした特徴が期待されるにも拘らず、GaAsでつく
ったトランジスタが実用になっていない原因は、シリコ
ンにおいては容易に実現できるベース、エミッタの形成
がうまくいかないためである。
またへテロ接合を用いたワイドギャップエミッタにより
トランジスタの注入効率をあげるという考えは、既にト
ランジスタが発明されてまもなく指摘された事納である
が、現在にいたるもまだ完全に実施されたことがない。
これはへテロ接合の良好なものが得られなかったためで
ある。
〔発明の目的〕
本発明の目的は以上述べた従来素子の難点をもたないト
ランジスタ、すなわちエミッタ注入効率が高く、高速性
に優れ、高出力が得られ、かつ高温まで使用可能なGa
Asヘテロ接合トランジスタを提供することにある。
〔発明の概賛と実施例〕
以下、本発明を実施例により詳しく説明する。
第1図(a)は本発明の一実施例の断面を示したもので
ある。同図(b)は本トランジスタの表面を示したもの
である。この構造のトランジスタをつくるにはまずn形
GaAs基板1上にn形GaAs 2、p形GaAs 
3、n形Gao、8A7o、2As 4を液相エピタキ
シャル法により連続的に成長させる。これらの層の厚さ
は最初のn形GaAsが3μ、ペースとなるp形GaA
s層が0.2μ、最後のエミツタ層が2μである。最初
のn形Ga As層はベース層の厚さの再現性を良くす
るために成長させる。直接ベース層であるp形Ga A
s層を基板上に成長させると厚さの制御が難かしくなる
からである。エミツタ層は一般にn形Ga、−xAl!
工Asを成長させるが、Xはここで0.2を採用した。
この値はもう少し小さくても十分の効果が期待される。
ついで第1図(a)に示したように9層5を亜鉛の選択
拡散fこより形成する。拡散は十分ベースp型Ga A
s層3に達するだけの深さに行なう。図に示すようにベ
ースを少し通り越す程度の拡散を実際には行なった。拡
散終了後エミッタ、ペースへのコンタクト6.7を第1
図に示したようにとり、コレクタへのコンタクト8ハn
形GaAs基板がらとってトランジスタを形成した。こ
のトランジスタにおいてエミッタ接地電流増幅率βを測
定したところβ−500という高い値が得られた。また
高速性にも優れた特徴が得られた。
第2図は本発明の別の実施例を示したものである。本実
施例ではベース電極の取り出しは選択成長領域を介して
行なっている。まず先の実施例において述べたようにn
形Ga As基板1上にn形GaAs 2、p形GaA
s 3、n形Ga c、 a At a z As 4
を液相エピタキシャル法により成長させた。
ついでエミ、り、ベース領域を残してn形GaAs層2
の途中までエツチングする。このときエツチングは基板
に達する深さまで行なってもよい。ついで再度液相成長
によりp形Ga、、AI!、3As 9を成長させると
第2図に示したような断面を持つトランジスタが得られ
る。このときメサエッチングにより残したGa o、 
8At。、2Asの表面には成長は進行しないので酸化
膜等によるマスキングは不要となり、エミッタ領域を表
面から観察できるのでプロセス上好都合である。成長に
おいてはメサエ。
チングの残った表面に達するだけの成長厚さが得られる
ように時間を制御した。前実施例と同様にコンタクトを
成形して電流増幅率βを測定しβ〜600という高い値
が得られることを確認した。
〔発明の効果〕
以上述べたように不発明によるトランジスタは電流増幅
率が高く、高速性に優れ、萬出力、嶋温動作可能といっ
た特徴を兼ねそなえたものでその実用的価値は非常に大
きいものがある。
なお実施例においてはnpnトランジスタを対象とした
が、pnpトランジスタももちろん可能である。また実
施例のGaAsはGa、−、AlxAsにて置き換える
ことが可能であり、さらにGa、−、Al。
As、□(0<y<1)等で置き換えることも可能であ
る。
さらに本発明の方法はGaAsICの製造方法にも適用
でき、また発光ダイオードとの組合せにより新しい愼能
を持たせることもできる点で極めて実用性の高いもので
ある。
【図面の簡単な説明】
第1図は本発明の一実施例を示す図、第2図は本発明の
別の実施例を示す図である。 図において1はn形GaAs基板、2はn形GaAs成
長層、3はp形GaAs、4はn形Ga、8AJ、2A
s、 5はp形Gao、8AI!、2Asである06−
7.8はそれぞれエミ、り、ベース、コレクタ電極であ
る。また9はp形GaoyyA、eo、3A8s 10
はエミッタ電極相バヴドである。 第 1 男 第2図

Claims (1)

  1. 【特許請求の範囲】 1、Ga1−xA/xAs(0<x<1 )系化合物半
    導体ないし該半導体を基不とする化合物半導体をもって
    構成されたトランジスタであって、互いに反対導電型を
    有するベース層およびエミツタ層が積層され、該エミツ
    タ層はベース層を構成する半導体より禁制帯エネルギー
    の大きい半導体で構成され、少なくとも該エミツタ層お
    よび該ベース層の所定領域に該ベース層と同一導電型の
    不純物領域が形成され、該不純物領域を介してベースへ
    のコンタクトを設けたことを特徴とするワイドギヤ。 プエミッタトランジスタ。
JP7277284A 1984-04-13 1984-04-13 ワイドギヤツプエミツタトランジスタ Pending JPS6035570A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7277284A JPS6035570A (ja) 1984-04-13 1984-04-13 ワイドギヤツプエミツタトランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7277284A JPS6035570A (ja) 1984-04-13 1984-04-13 ワイドギヤツプエミツタトランジスタ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP50010494A Division JPS6024592B2 (ja) 1975-01-27 1975-01-27 ワイドギヤツプエミツタトランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPS6035570A true JPS6035570A (ja) 1985-02-23

Family

ID=13498997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7277284A Pending JPS6035570A (ja) 1984-04-13 1984-04-13 ワイドギヤツプエミツタトランジスタ

Country Status (1)

Country Link
JP (1) JPS6035570A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924283A (en) * 1985-02-28 1990-05-08 Fujitsu Limited Heterojunction bipolar transistor and process for fabricating same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924283A (en) * 1985-02-28 1990-05-08 Fujitsu Limited Heterojunction bipolar transistor and process for fabricating same

Similar Documents

Publication Publication Date Title
US4119994A (en) Heterojunction and process for fabricating same
JPH04278545A (ja) 半導体装置および半導体装置の製造方法
JPH0665216B2 (ja) 半導体装置
JPS58142574A (ja) トランジスタ
US3500141A (en) Transistor structure
JPS6152990B2 (ja)
JP2768742B2 (ja) バイポーラトランジスタ
JPS6035570A (ja) ワイドギヤツプエミツタトランジスタ
JPS6024592B2 (ja) ワイドギヤツプエミツタトランジスタの製造方法
US4772932A (en) Bipolar transistor and including gas layers between the emitter and base and the base and collector
JPH09106992A (ja) 高速度、電力用のInP基板上のAlSb/InP単一ヘテロ接合トランジスタ
JPS60219766A (ja) 半導体装置
JPH0314240A (ja) ヘテロ接合バイポーラトランジスタ
JP2001298031A (ja) 接合型バイポーラトランジスタおよびその製造方法、半導体集積回路装置
JPS61294857A (ja) バイポ−ラトランジスタの製造方法
JP2758611B2 (ja) バイポーラトランジスタ素子
JP2969778B2 (ja) 高電子移動度複合トランジスタ
JPH01296664A (ja) ヘテロ接合型デバイス
Kroemer Heterojunction devices
JPS63157467A (ja) ヘテロ接合バイポ−ラトランジスタ
JPH0571172B2 (ja)
JPS61189663A (ja) 半導体集積回路及びその製造方法
JPS62232158A (ja) ヘテロ接合バイポ−ラトランジスタ
JPH01264261A (ja) ヘテロ接合バイポーラトランジスタ
JPS63193546A (ja) 複合半導体装置