JPS61189663A - 半導体集積回路及びその製造方法 - Google Patents
半導体集積回路及びその製造方法Info
- Publication number
- JPS61189663A JPS61189663A JP3095585A JP3095585A JPS61189663A JP S61189663 A JPS61189663 A JP S61189663A JP 3095585 A JP3095585 A JP 3095585A JP 3095585 A JP3095585 A JP 3095585A JP S61189663 A JPS61189663 A JP S61189663A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- semiconductor layer
- region
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000010410 layer Substances 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000010409 thin film Substances 0.000 claims abstract description 11
- 239000000203 mixture Substances 0.000 claims abstract description 8
- 125000005842 heteroatom Chemical group 0.000 claims abstract description 6
- 239000002356 single layer Substances 0.000 claims abstract description 5
- 238000000137 annealing Methods 0.000 claims abstract description 4
- 150000001875 compounds Chemical class 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 4
- 238000003486 chemical etching Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 238000010438 heat treatment Methods 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 6
- 238000005253 cladding Methods 0.000 description 5
- 230000005693 optoelectronics Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 101150110330 CRAT gene Proteins 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体レーザとトランジスタ等をモノリシック
に集積化した半導体集積回路及びその製造方法に関する
ものである。
に集積化した半導体集積回路及びその製造方法に関する
ものである。
従来の技術
最近の光通信や元情報処理分野において、デバイスの／
」・型化、低消費電力化のため電気素子と元デバイスの
集積化素子の要望が強い。通常半導体し〜ザとこれを駆
動するトランジスタの半導体集積回路においては、トラ
ンジスタとして電界効果型トランジスタやバイポーラト
ランジスタが考えられるがモノリシック化を考えた場合
、半導体レーザとの整合からヘテロ接合型バイポーラト
ランジスタが適している。半導体レーザもヘテロ接合構
造が要求さ゛れる０従って光電子集積回路の構成デバイ
スとしては半導体レーザとして埋め込み型レーザ（ＢＨ
レーザ）、トランジスタとしてヘテロバイポーラトラン
ジスタ（ＨＢＴ）の組み合わせがよく用いられる。この
従来例を第３図に示す。
」・型化、低消費電力化のため電気素子と元デバイスの
集積化素子の要望が強い。通常半導体し〜ザとこれを駆
動するトランジスタの半導体集積回路においては、トラ
ンジスタとして電界効果型トランジスタやバイポーラト
ランジスタが考えられるがモノリシック化を考えた場合
、半導体レーザとの整合からヘテロ接合型バイポーラト
ランジスタが適している。半導体レーザもヘテロ接合構
造が要求さ゛れる０従って光電子集積回路の構成デバイ
スとしては半導体レーザとして埋め込み型レーザ（ＢＨ
レーザ）、トランジスタとしてヘテロバイポーラトラン
ジスタ（ＨＢＴ）の組み合わせがよく用いられる。この
従来例を第３図に示す。
（Ａｐｐｌ、ｐｈｙｓ、Ｌｅｔｔ、ｖｏｌ ４５（１９
８４）Ｐｌ ９１〜Ｐ１９３゜） この光電子集積回路の製造方法を簡単に第３図とともに
説明する。基板１上にバッファ層２．活性層３．クラッ
ト層４を順次第１ステツプのエピタキシャル成長する。
８４）Ｐｌ ９１〜Ｐ１９３゜） この光電子集積回路の製造方法を簡単に第３図とともに
説明する。基板１上にバッファ層２．活性層３．クラッ
ト層４を順次第１ステツプのエピタキシャル成長する。
そして一部を残して逆メサエツチングを行ない、エツチ
ングされた領域に今度は埋め込み層６を第２ステンプの
エピタキシャル成長させ、その上にコレクタ６、ベース
７、エミッタ８のそれぞれの領域を順次成長させ、不純
物の拡散によりベース７に対して接触させるクラフトベ
ース９の領域を設ける。最後に半導体レーザとトランジ
スタとの電気的分離のために素子分離領域１ｏを形成す
る。ここで、活性層３．クラッド層４と埋め込み層６で
ＢＨレーザを、コレクタ６、ベース７とエミッタ８でＨ
ＢＴを構成している。これらの構成において、２段階の
エピタキシャル成長（この従来例では液相成長法）を用
いている。
ングされた領域に今度は埋め込み層６を第２ステンプの
エピタキシャル成長させ、その上にコレクタ６、ベース
７、エミッタ８のそれぞれの領域を順次成長させ、不純
物の拡散によりベース７に対して接触させるクラフトベ
ース９の領域を設ける。最後に半導体レーザとトランジ
スタとの電気的分離のために素子分離領域１ｏを形成す
る。ここで、活性層３．クラッド層４と埋め込み層６で
ＢＨレーザを、コレクタ６、ベース７とエミッタ８でＨ
ＢＴを構成している。これらの構成において、２段階の
エピタキシャル成長（この従来例では液相成長法）を用
いている。
発明が解決しようとする問題点
従来例においては、多層エピタキシャル成長において、
−変通メサエッチング工程が入ジ、２段階のエピタキシ
ャル成長になり、工程が複雑になる傾向があった０又元
通信用デバイスとして、レーザー出力がやや小さく（２
０−３０ｍＷ）、しきい電へ値も４０ ｍＡと大きいと
いう欠点があった。
−変通メサエッチング工程が入ジ、２段階のエピタキシ
ャル成長になり、工程が複雑になる傾向があった０又元
通信用デバイスとして、レーザー出力がやや小さく（２
０−３０ｍＷ）、しきい電へ値も４０ ｍＡと大きいと
いう欠点があった。
間１を解決するための手段
本発明は上記問題点を解決するため、化合物半導体基板
上に順次、第１の半導体層、２元あるいは３元系以上の
組成の異なった２種類以上の化合物半導体薄膜を交互に
３層以上積み重ねて構成した薄膜多層の第２の半導体層
及び第３の半導体層をエピタキシャル成長させ、上記の
薄膜多層の第２半導体層の一部を局所アニールし、第２
半導体層の単一組成の単一層とし、この領域をベース領
域とするヘテロバイポーラトランジスタ（ＨＢＴ）を形
成し、半導体レーザは量子井戸型レーザを用いることを
特徴とする。
上に順次、第１の半導体層、２元あるいは３元系以上の
組成の異なった２種類以上の化合物半導体薄膜を交互に
３層以上積み重ねて構成した薄膜多層の第２の半導体層
及び第３の半導体層をエピタキシャル成長させ、上記の
薄膜多層の第２半導体層の一部を局所アニールし、第２
半導体層の単一組成の単一層とし、この領域をベース領
域とするヘテロバイポーラトランジスタ（ＨＢＴ）を形
成し、半導体レーザは量子井戸型レーザを用いることを
特徴とする。
作 用
本発明は上記構成において、半導体レーザは量子井戸型
レーザであり、大出力及び低電流しきい値が得られる。
レーザであり、大出力及び低電流しきい値が得られる。
又１回のエピタキシャル成長で、半導体レーザとへテロ
バイポーラトランジスタが形成され、工程が簡単となる
。
バイポーラトランジスタが形成され、工程が簡単となる
。
実施例
第１図と第２図を用いて、本発明の詳細な説明する。今
、基板としてｎ型１ｎｐ基板１１を用いた場合について
述べる。基板１１上に例えば有機金属気相成長法（ＭＯ
ＣＶＤ）により、０．３μｍ厚のｎ ＩｎＰバフ７ｙ層
１２．１ ｐｍ厚ｎＩｎＰクラッド層１３を形成し、次
にＩ ｎＧａ Ａｓ Ｐ （λ９＝１．３μｍ）とＩｎ
Ｐを１００λずつ交互に１ｏペアー形成してＭＱＷ（量
子井戸）層１４とし、その後１μｍ厚のｎＩｎＰクラッ
ド層１６全１６する。なお、オーミックコンタクトをと
りやすくするためにＩ ｎＧａＡｓ Ｐキヤツプ層を追
加してもよい。
、基板としてｎ型１ｎｐ基板１１を用いた場合について
述べる。基板１１上に例えば有機金属気相成長法（ＭＯ
ＣＶＤ）により、０．３μｍ厚のｎ ＩｎＰバフ７ｙ層
１２．１ ｐｍ厚ｎＩｎＰクラッド層１３を形成し、次
にＩ ｎＧａ Ａｓ Ｐ （λ９＝１．３μｍ）とＩｎ
Ｐを１００λずつ交互に１ｏペアー形成してＭＱＷ（量
子井戸）層１４とし、その後１μｍ厚のｎＩｎＰクラッ
ド層１６全１６する。なお、オーミックコンタクトをと
りやすくするためにＩ ｎＧａＡｓ Ｐキヤツプ層を追
加してもよい。
ここで、ＭＯＷ層１４の一部の領域に届くまで第２図の
ように例えばＹＡＧレーザのレーザビーム１６をスキャ
ニングしなか、ら照射する。レーザ照射により熱処理さ
れた局所アニール領域１７は、特にＭＱＷ層１４は１．
３μ帯Ｉ ｎ １−ｘＧａｘＡｓ ｙＰｌ−ｙ（ｘ＝０
．２７．ｙ＝０．５７）とＩｎＰ （７）薄膜多層領域
カホぼ平均組成の１．１μｍ帯Ｉｎ、−！ＧａｘＡ８ｙ
Ｐ１−７（Ｘ〜０ 、１４． ｙ−０、３）単一層が形
成される。このＭＱＷ層１４が例えばはじめからＰ型で
あるとすると、この領域はベース層１８となりこの層の
下はＩｎＰバッファ層１２の一部であり、かつ共通して
いるｎ型コレクタ層１９であり上部はｎ型ＩｎＰによる
エミツタ層２０であることがわかる。Ｐ型ベース層１８
を上部に引き出すためと、半導体レーザとしてのＰｎ接
合を形成するために、拡散マスクを用いてＺｎ拡散層２
１を形成する。第１図において右側がストライブ型量子
井戸型レーザ２２であり、左側はへテロバイポーラトラ
ンジスタ２３であることがわかる。これら素子間の電気
的な分離は、表面からプロトンを例えば３００ Ｋｅｙ
で照射すると約２μｍまで打ち込むことができ、このプ
ロトン照射領域が素子分離領域１０となるＯこの実施例
において、６μｍストライプ量子量子型レーザは、しき
い値電流値３０ ｍＡ以下、出力５０ ｍＷ〜１００ｍ
Ｗ程度のものが容易に得られた。第１図において、量子
井戸型レーザ２２のストライプ型のＺｎ拡散層２１とプ
ロトン照射の素子分離領域１Ｑは離れているが、電流狭
さくを更に効率よくするために、これらの距離をもっと
縮めてもよい。（ＩＩＩ型ＩｎＰ領域をほとんどなくす
。）ＭＯＷ層１４にはじめはＰ型不純物をドーピングせ
ず、後工程において、ヘテロバイポーラトランジスタの
形成領域にのみ高濃度のＰ型不純物例えばＺｎ （Ｐ〜
１０１８ｃｍ−３）をドーピングし、この高濃度ドーピ
ングによりＭＱＷ層１４層温４多層構造を平均組成の単
一層に変化させてもよい。尚この場合は、エミッタ領域
のみ再度ｎ型不純物を導入する必要があるが、選択拡散
により、クラフトベース層２１が同時に形成される利点
がある。素子分離はプロトン照射に限らず、化学的エツ
チングあるいはドライエツチングによりエピタキシャル
層を除去して行なってもよいし、平均性を補なうため、
そのエツチング領域にポリイミドなどを埋め込んでもよ
い。
ように例えばＹＡＧレーザのレーザビーム１６をスキャ
ニングしなか、ら照射する。レーザ照射により熱処理さ
れた局所アニール領域１７は、特にＭＱＷ層１４は１．
３μ帯Ｉ ｎ １−ｘＧａｘＡｓ ｙＰｌ−ｙ（ｘ＝０
．２７．ｙ＝０．５７）とＩｎＰ （７）薄膜多層領域
カホぼ平均組成の１．１μｍ帯Ｉｎ、−！ＧａｘＡ８ｙ
Ｐ１−７（Ｘ〜０ 、１４． ｙ−０、３）単一層が形
成される。このＭＱＷ層１４が例えばはじめからＰ型で
あるとすると、この領域はベース層１８となりこの層の
下はＩｎＰバッファ層１２の一部であり、かつ共通して
いるｎ型コレクタ層１９であり上部はｎ型ＩｎＰによる
エミツタ層２０であることがわかる。Ｐ型ベース層１８
を上部に引き出すためと、半導体レーザとしてのＰｎ接
合を形成するために、拡散マスクを用いてＺｎ拡散層２
１を形成する。第１図において右側がストライブ型量子
井戸型レーザ２２であり、左側はへテロバイポーラトラ
ンジスタ２３であることがわかる。これら素子間の電気
的な分離は、表面からプロトンを例えば３００ Ｋｅｙ
で照射すると約２μｍまで打ち込むことができ、このプ
ロトン照射領域が素子分離領域１０となるＯこの実施例
において、６μｍストライプ量子量子型レーザは、しき
い値電流値３０ ｍＡ以下、出力５０ ｍＷ〜１００ｍ
Ｗ程度のものが容易に得られた。第１図において、量子
井戸型レーザ２２のストライプ型のＺｎ拡散層２１とプ
ロトン照射の素子分離領域１Ｑは離れているが、電流狭
さくを更に効率よくするために、これらの距離をもっと
縮めてもよい。（ＩＩＩ型ＩｎＰ領域をほとんどなくす
。）ＭＯＷ層１４にはじめはＰ型不純物をドーピングせ
ず、後工程において、ヘテロバイポーラトランジスタの
形成領域にのみ高濃度のＰ型不純物例えばＺｎ （Ｐ〜
１０１８ｃｍ−３）をドーピングし、この高濃度ドーピ
ングによりＭＱＷ層１４層温４多層構造を平均組成の単
一層に変化させてもよい。尚この場合は、エミッタ領域
のみ再度ｎ型不純物を導入する必要があるが、選択拡散
により、クラフトベース層２１が同時に形成される利点
がある。素子分離はプロトン照射に限らず、化学的エツ
チングあるいはドライエツチングによりエピタキシャル
層を除去して行なってもよいし、平均性を補なうため、
そのエツチング領域にポリイミドなどを埋め込んでもよ
い。
発明の効果
本発明は１回の連続エピタキシャル成長で、その多層構
造の一部を半導体レーザ、他の一部をヘテロバイポーラ
トランジスタとする半導体集積回路及びその製造方法で
、従来の２ステツプの連続エピタキシャル成長に比ベエ
ビタキシャル成長工程が簡単となる。又プレーナ構造と
しても極めて平担な構造となることは明らかである０半
導体レーザは量子井戸型レーザであり、低しきい電流値
、大出力レーザの故、元通信用の光電子集積回路にも十
分適用できる。又本発明の構成及び製造方法は化合物半
導体の材料も問わず、構造及び製造工程も簡単であり、
今後の集積回路技術に欠くことができないものである。
造の一部を半導体レーザ、他の一部をヘテロバイポーラ
トランジスタとする半導体集積回路及びその製造方法で
、従来の２ステツプの連続エピタキシャル成長に比ベエ
ビタキシャル成長工程が簡単となる。又プレーナ構造と
しても極めて平担な構造となることは明らかである０半
導体レーザは量子井戸型レーザであり、低しきい電流値
、大出力レーザの故、元通信用の光電子集積回路にも十
分適用できる。又本発明の構成及び製造方法は化合物半
導体の材料も問わず、構造及び製造工程も簡単であり、
今後の集積回路技術に欠くことができないものである。
の実施例を説明する図、第３図は従来の一体化素子の断
面図である。 １０・・・・・・素子分離領域、１１・・・・・・Ｉｎ
Ｐ基板、１３ ・・・・ＩｎＰ クラッド層、１４・
・・・・・ＭＱＷ層、１５・・・・・・ＩｎＰ クラ
ッド層、１８・・・・・・ベース層、１９・・・・・コ
レクタ領域、２０・・・・・エミツタ層、２２・・・・
量子井戸型レーザ、２３・・・・・ヘテロバイポーラト
ランジスタ。
面図である。 １０・・・・・・素子分離領域、１１・・・・・・Ｉｎ
Ｐ基板、１３ ・・・・ＩｎＰ クラッド層、１４・
・・・・・ＭＱＷ層、１５・・・・・・ＩｎＰ クラ
ッド層、１８・・・・・・ベース層、１９・・・・・コ
レクタ領域、２０・・・・・エミツタ層、２２・・・・
量子井戸型レーザ、２３・・・・・ヘテロバイポーラト
ランジスタ。
Claims (6)
- （１）化合物半導体基板上に、第１の半導体層、２元あ
るいは３元系以上の組成の異なる２種類以上の化合物半
導体薄膜を交互に３層以上積層して構成した薄膜多層の
第２半導体層及び第３半導体層を形成し、上記第２の半
導体層の一部をベース領域とするヘテロバイポーラトラ
ンジスタを含む半導体集積回路。 - （２）第２半導体層を活性層とする量子井戸型レーザも
含むことを特徴とする特許請求の範囲第１項に記載の半
導体集積回路。 - （３）薄膜多層からなる第２半導体層の一部のベース領
域となるべき領域が、第２半導体層の平均組成としての
単一層であることを特徴とする特許請求第１項に記載の
半導体集積回路。 - （４）化合物半導体基板上に順次、第１の半導体層、２
元あるいは３元系以上の組成の異なった２種類以上の化
合物半導体薄膜を交互に３層以上積み重ねて構成した薄
膜多層の第２の半導体層及び第３の半導体層を連続エピ
タキシャル成長し、上記の第２半導体層の一部を局所ア
ニールするかあるいは高濃度の不純物を導入することを
特徴とする半導体集積回路の製造方法。 - （５）各半導体素子はプロトン照射あるいは、化学的エ
ッチングにより電気的に分離することを特徴とする特許
請求の範囲第４項に記載の半導体集積回路の製造方法。 - （６）局所アニールがレーザ照射で行なわれることを特
徴とする特許請求の範囲第４項に記載の半導体集積回路
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3095585A JPS61189663A (ja) | 1985-02-19 | 1985-02-19 | 半導体集積回路及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3095585A JPS61189663A (ja) | 1985-02-19 | 1985-02-19 | 半導体集積回路及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61189663A true JPS61189663A (ja) | 1986-08-23 |
Family
ID=12318100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3095585A Pending JPS61189663A (ja) | 1985-02-19 | 1985-02-19 | 半導体集積回路及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61189663A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6384150A (ja) * | 1986-09-29 | 1988-04-14 | Matsushita Electric Ind Co Ltd | 光集積回路 |
| JPH04212232A (ja) * | 1990-03-15 | 1992-08-03 | Mitsubishi Electric Corp | 回路遮断器 |
-
1985
- 1985-02-19 JP JP3095585A patent/JPS61189663A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6384150A (ja) * | 1986-09-29 | 1988-04-14 | Matsushita Electric Ind Co Ltd | 光集積回路 |
| JPH04212232A (ja) * | 1990-03-15 | 1992-08-03 | Mitsubishi Electric Corp | 回路遮断器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04278545A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS61189663A (ja) | 半導体集積回路及びその製造方法 | |
| Kanbe et al. | (In, Ga) As/InP npn heterojunction bipolar transistors grown by liquid phase epitaxy with high DC current gain | |
| EP0173643A2 (de) | Halbleiterbauelement, das eine Schicht aus transparentem, n-leitenden Material aufweist, und Verwendung derartiger Bauelemente | |
| JPH02121382A (ja) | 埋込みストライプ半導体レーザーの製造方法及びその半導体レーザー | |
| JPH0834338B2 (ja) | 半導体レーザ | |
| JP2001332565A (ja) | 負性微分抵抗素子およびその製造方法 | |
| Garcia et al. | Epitaxially stacked GaAs/GaAlAs lasers using a low-resistance tunnel junction | |
| JP2890729B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP3688952B2 (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 | |
| US6081000A (en) | AlAs oxide insulating layer between a conductive III-V substrate and an optoelectronic semiconductor device and method of manufacturing thereof | |
| JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH02256287A (ja) | 半導体発光装置およびその使用方法 | |
| JP2758611B2 (ja) | バイポーラトランジスタ素子 | |
| JP2583793B2 (ja) | 半導体基板 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS62274789A (ja) | 光・電子集積回路及びその製造方法 | |
| KR950013437B1 (ko) | 광전집적회로 장치 및 그 제조방법 | |
| JP3321229B2 (ja) | 半導体装置 | |
| JP2580281B2 (ja) | バイポーラトランジスタ素子 | |
| KR0131545B1 (ko) | 고 전류이득 이종접합 바이폴라 트랜지스터의 제조방법 | |
| JP2002134525A (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JPH0834308B2 (ja) | 光電子集積回路 | |
| JP2000138228A (ja) | ヘテロ接合型バイポーラトランジスタとその製造方法 | |
| KR960002991A (ko) | 화합물 반도체 레이저 다이오드 및 그 제조 방법 |