JPH01264261A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JPH01264261A JPH01264261A JP9158388A JP9158388A JPH01264261A JP H01264261 A JPH01264261 A JP H01264261A JP 9158388 A JP9158388 A JP 9158388A JP 9158388 A JP9158388 A JP 9158388A JP H01264261 A JPH01264261 A JP H01264261A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- layer
- semiconductor layer
- impurity concentration
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 239000012535 impurity Substances 0.000 claims abstract description 21
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 35
- 239000000758 substrate Substances 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 4
- 238000002955 isolation Methods 0.000 abstract description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 241000700560 Molluscum contagiosum virus Species 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、エミ、り領域ｌこベース領域よりバンドギャ
ップの大きい半導体材料を用いたヘテロ接合バイポーラ
トランジスタに関する〇 （従来の技術） ヘテロ接合バイポーラトランジスタは高周波特性、スイ
ッチング特性ｌζ優れており、マイクロ波用トランジス
タや高速論理用トランジスタとして有望視されている。
ップの大きい半導体材料を用いたヘテロ接合バイポーラ
トランジスタに関する〇 （従来の技術） ヘテロ接合バイポーラトランジスタは高周波特性、スイ
ッチング特性ｌζ優れており、マイクロ波用トランジス
タや高速論理用トランジスタとして有望視されている。
一般に１．バイポーラトランジスタのスピード性能はカ
ット・オフ周波数ｆＴで表わされるが、ｆ２はｎｐｎ
）ランジスタの場合、電子の素子内走行時間の逆数で表
わされるため、高いｆ、を得る−こは走行時間を短縮す
る必要がある・ところで、素子内走行時間τは、エミッ
タ充電時間−、ベース走行時間１、コレクタ走行時間及
びコレクタ充電時間τ。の和で与えられるが、τ、は電
流密度によらずほぼ一定であり、又、τ鳶は電流密度と
ともに減少し、ｉｏ Ａ／ｃｄを越える高電流密度動作
時にはｌｐｓを十分下まわるような小さな値となりりる
＠−万、τＣについてみると０、電ａＳ度の上昇に伴な
い接合容量の充電時間は十分小さくできるが、コレクタ
走行時間は定数として残ってしｔう。
ット・オフ周波数ｆＴで表わされるが、ｆ２はｎｐｎ
）ランジスタの場合、電子の素子内走行時間の逆数で表
わされるため、高いｆ、を得る−こは走行時間を短縮す
る必要がある・ところで、素子内走行時間τは、エミッ
タ充電時間−、ベース走行時間１、コレクタ走行時間及
びコレクタ充電時間τ。の和で与えられるが、τ、は電
流密度によらずほぼ一定であり、又、τ鳶は電流密度と
ともに減少し、ｉｏ Ａ／ｃｄを越える高電流密度動作
時にはｌｐｓを十分下まわるような小さな値となりりる
＠−万、τＣについてみると０、電ａＳ度の上昇に伴な
い接合容量の充電時間は十分小さくできるが、コレクタ
走行時間は定数として残ってしｔう。
特に従来の一般的なｐ＋（ベース）−ｎ−（コレクタ）
接合を有する構造では、空乏層幅が広がるとほぼ単純ｌ
こ仝は空乏１幅に比例して増えてしまうため、ｆＴの中
でτ。の寄与が一番大きくなりてしま ５゜ 第４図に、従来の「型コレクタを有する（ＡＪＧａＪＡ
ｓ／ＧａＡｓ ｎｐｎ＾テロ接合バイポーラトランジス
タに用いられる典型的なり工へ断面の拡大図を示す・又
、第６図に第４図の構造に対応するベース・コレクタ領
域のエネルギー・バンド図を示す・ｐ型ベースとｎ−型
コレクタの場合、空乏膚は主にコレクタ側に形成され、
伝導帯はベースからコレクタへ急峻に傾いた形となる。
接合を有する構造では、空乏層幅が広がるとほぼ単純ｌ
こ仝は空乏１幅に比例して増えてしまうため、ｆＴの中
でτ。の寄与が一番大きくなりてしま ５゜ 第４図に、従来の「型コレクタを有する（ＡＪＧａＪＡ
ｓ／ＧａＡｓ ｎｐｎ＾テロ接合バイポーラトランジス
タに用いられる典型的なり工へ断面の拡大図を示す・又
、第６図に第４図の構造に対応するベース・コレクタ領
域のエネルギー・バンド図を示す・ｐ型ベースとｎ−型
コレクタの場合、空乏膚は主にコレクタ側に形成され、
伝導帯はベースからコレクタへ急峻に傾いた形となる。
従って、ベースからコレクタに入射した電子は最初大き
く加速されるがあつという間にＬ点へ谷間散乱をおこし
て速度を失ってしまう◎即ち、谷間散乱を起こすまで電
子は、はぼパリスティックに走るためいわゆる速度オー
バーシュートをおこすが、すぐに飽和速度で走行するよ
うになるため、この様なｎ型コレクタ構造では、コレク
タ走行時間は小さな飽和速度で律速されることになる＠ 第５図に、上記の様な問題点を解決するために考案され
たコレクタ構造な有するヘテロ接合バイポーラトランジ
スタに用いられる典型的なウェハ断面の拡大図を示す＠
ここで、コレクタは高純度ＧａＡｓ層、薄いｆ型ＧａＡ
ｓ層と、ｎ十型ＧａＡｓ層とから形成される。
く加速されるがあつという間にＬ点へ谷間散乱をおこし
て速度を失ってしまう◎即ち、谷間散乱を起こすまで電
子は、はぼパリスティックに走るためいわゆる速度オー
バーシュートをおこすが、すぐに飽和速度で走行するよ
うになるため、この様なｎ型コレクタ構造では、コレク
タ走行時間は小さな飽和速度で律速されることになる＠ 第５図に、上記の様な問題点を解決するために考案され
たコレクタ構造な有するヘテロ接合バイポーラトランジ
スタに用いられる典型的なウェハ断面の拡大図を示す＠
ここで、コレクタは高純度ＧａＡｓ層、薄いｆ型ＧａＡ
ｓ層と、ｎ十型ＧａＡｓ層とから形成される。
第７図に、第５図に示す構造に対応するベース・コレク
タ領域のエネルギー・バンド図を示すＯｐ型ＧａＡｓの
コレクタ領域の厚みと、ドーピング濃度を適当に設定す
ることにより、ｌ−コレクタ中の伝導帯形状を平らにす
ることができ、かつベース・コレクタ間バイアスをこの
ｉ領域だけで支えるようにすることが可能となる◇この
構造では図かられかるようにバイアス条件ｌこよっては
、１−コレクタ領域でベースから注入してきた電子が谷
間散乱を受けないようにすることができ、１−コレクタ
中の電子速度は飽和速度に律速されない大きな値となり
りる〇 しかし、この構造では、ベース領域からｉ−コレクタ領
域に入射する電子の初速度が非常に小さいため、ベース
走行時間がｎ型コレクタ構造の場合より大きくなってし
まい、かつ高電流密度動作時ｌこ格子温度上昇にともな
い７オノン散乱が増加すると、１−コレクタ領域ｌこお
ける顕著な速度オーバーシュートが期待できない等の問
題があり、その構造のメリットを十分に生かしきること
ができなかった◇ （発明が解決しようとする課題） 以上のように、従来のへテロ接合バイポーラトランジス
タは、ｎ型コレクタではコレクタ走行時間が飽和速度ｌ
こ律速され、ｉ −ｐ”−ｎ十型コレクタでは、コレク
タ中の電子速度が飽和速度に律速されないかわりに、初
速度が小さいためにコレクタ走行時間は顕著には改善さ
れず、かつペース走行時間はかえって増大してしまり０
又、高電流密度動作時には更ｌこ７オノン散乱の効果を
受けやすく、走行時間が増大してしｔりという問題があ
る。
タ領域のエネルギー・バンド図を示すＯｐ型ＧａＡｓの
コレクタ領域の厚みと、ドーピング濃度を適当に設定す
ることにより、ｌ−コレクタ中の伝導帯形状を平らにす
ることができ、かつベース・コレクタ間バイアスをこの
ｉ領域だけで支えるようにすることが可能となる◇この
構造では図かられかるようにバイアス条件ｌこよっては
、１−コレクタ領域でベースから注入してきた電子が谷
間散乱を受けないようにすることができ、１−コレクタ
中の電子速度は飽和速度に律速されない大きな値となり
りる〇 しかし、この構造では、ベース領域からｉ−コレクタ領
域に入射する電子の初速度が非常に小さいため、ベース
走行時間がｎ型コレクタ構造の場合より大きくなってし
まい、かつ高電流密度動作時ｌこ格子温度上昇にともな
い７オノン散乱が増加すると、１−コレクタ領域ｌこお
ける顕著な速度オーバーシュートが期待できない等の問
題があり、その構造のメリットを十分に生かしきること
ができなかった◇ （発明が解決しようとする課題） 以上のように、従来のへテロ接合バイポーラトランジス
タは、ｎ型コレクタではコレクタ走行時間が飽和速度ｌ
こ律速され、ｉ −ｐ”−ｎ十型コレクタでは、コレク
タ中の電子速度が飽和速度に律速されないかわりに、初
速度が小さいためにコレクタ走行時間は顕著には改善さ
れず、かつペース走行時間はかえって増大してしまり０
又、高電流密度動作時には更ｌこ７オノン散乱の効果を
受けやすく、走行時間が増大してしｔりという問題があ
る。
本発明は上記の点を鑑み、ペース走行時間を増大させる
ことなく、コレクタ走行時間も更に短くでき、従ってカ
ットオフ周波数ｆアの極めて大きな超高速のへテロ接合
バイポーラトランジスタを提供することを目的とする。
ことなく、コレクタ走行時間も更に短くでき、従ってカ
ットオフ周波数ｆアの極めて大きな超高速のへテロ接合
バイポーラトランジスタを提供することを目的とする。
（課題を解決するための手段）
本発明は、第１４１１！型の第１半導体層と、第２導電
型の第２半導体層と、高純度ないし低不純物＃度の第３
半導体層と、第２導電型の第４半導体層と、第１導電型
の第５半導体層が順次積層され、前記第１半導体層と第
２半導体層の間ｌこ第１半導体層の万がバンドギャップ
の大きいヘテロ接合が形成され、第１半導体層をエミッ
タ領域、第２半導体層をベース領域、第３乃至第５半導
体層をコレクタ領域とするヘテロ接合バイポーラトラン
ジスタにおいて、第２牛導体層の不純物ｌ！１度より不
純濃度が低く、コレクタ領域となる第２導電型の第６半
導体層を具備したことを特徴とするヘテロ接合バイポー
ラトランジスタである。
型の第２半導体層と、高純度ないし低不純物＃度の第３
半導体層と、第２導電型の第４半導体層と、第１導電型
の第５半導体層が順次積層され、前記第１半導体層と第
２半導体層の間ｌこ第１半導体層の万がバンドギャップ
の大きいヘテロ接合が形成され、第１半導体層をエミッ
タ領域、第２半導体層をベース領域、第３乃至第５半導
体層をコレクタ領域とするヘテロ接合バイポーラトラン
ジスタにおいて、第２牛導体層の不純物ｌ！１度より不
純濃度が低く、コレクタ領域となる第２導電型の第６半
導体層を具備したことを特徴とするヘテロ接合バイポー
ラトランジスタである。
（作用）
本発明の様な構造をとること１こより、ベース走行時間
を犠牲にせず、且つコレクタ走行時間を短縮するといっ
た本来の目的も従来以上に達成することができる超高速
のへテロ接合バイポーラトランジスタが得られる。
を犠牲にせず、且つコレクタ走行時間を短縮するといっ
た本来の目的も従来以上に達成することができる超高速
のへテロ接合バイポーラトランジスタが得られる。
以下、その原理を説明する。
バイポーラトランジスタのペース走行時間τ、は、拡散
係数り、ペース幅罵、ベースのコレクタ端の電子速度を
Ｖ８とすると と表わされる。従って、第５図１こ示す様なコレクタ構
造を用いた場合、バンド構造は第７図の様になるから上
式でンは非常ｌこ小さな値となるため、多 第２項が無視できない位大きな値をとる。−万、第４図
に示すようなｎ型コレクタの場合、速度オーバーシュー
ト効果によりＶは非常ｌこ大きな慣とβ なり、第２項は無視できるぐらい小さな値となる。
係数り、ペース幅罵、ベースのコレクタ端の電子速度を
Ｖ８とすると と表わされる。従って、第５図１こ示す様なコレクタ構
造を用いた場合、バンド構造は第７図の様になるから上
式でンは非常ｌこ小さな値となるため、多 第２項が無視できない位大きな値をとる。−万、第４図
に示すようなｎ型コレクタの場合、速度オーバーシュー
ト効果によりＶは非常ｌこ大きな慣とβ なり、第２項は無視できるぐらい小さな値となる。
従って、単純ｌζコレクタ走行時間を短縮する目的で第
５図の様な構造をとるのが得策でないことがわかる。
５図の様な構造をとるのが得策でないことがわかる。
−１、本発明による構造ではｐ＋ベース領域とｐ−コレ
クタ領域間に生じるポテンシャル・ドロップによりベー
スからコレクタに入った電子は速やかＩこ加速されて大
きな速度（〆、）を持つため、１の式（ＩＪ中第２項は
無視できる位小さな値とすることができる。
クタ領域間に生じるポテンシャル・ドロップによりベー
スからコレクタに入った電子は速やかＩこ加速されて大
きな速度（〆、）を持つため、１の式（ＩＪ中第２項は
無視できる位小さな値とすることができる。
次■こ、コレクタ走行時間であるが、第８図にｆコレク
タ領域を設けた場合と設けない場合の１−ｆ−ｎ−構造
コレクタ中の伝導帯形状の模式図を示す◎ここで簡単の
ためバンド・ベンディングを無視し、電子の電荷ｑ、質
量ｍ ｓ ｐ”−ｐ−接合でのポテンシャル・ドロップ
■。、ベース中伝導帯下端と、ｐコレクタ伝導帯下端と
の間とポテンシャル魯ドロップを看とした場合、ｐ−コ
レクタ領域を有する場合と、そうでない場合の電子の走
行時間を比較してみる。
タ領域を設けた場合と設けない場合の１−ｆ−ｎ−構造
コレクタ中の伝導帯形状の模式図を示す◎ここで簡単の
ためバンド・ベンディングを無視し、電子の電荷ｑ、質
量ｍ ｓ ｐ”−ｐ−接合でのポテンシャル・ドロップ
■。、ベース中伝導帯下端と、ｐコレクタ伝導帯下端と
の間とポテンシャル魯ドロップを看とした場合、ｐ−コ
レクタ領域を有する場合と、そうでない場合の電子の走
行時間を比較してみる。
ｐ−コレクタ領域を有しない単純な１−ｐ−ｎ構造の場
合１図中領域Ｗを走行するのに要する時間ｔ、は −１、ターコレクタ領域をＭする場合、走行時間１．は と表される。明らかに １、＜１゜ であるから、り領域を入れたために、コレクタ走行時間
が短縮されるのがわかる。
合１図中領域Ｗを走行するのに要する時間ｔ、は −１、ターコレクタ領域をＭする場合、走行時間１．は と表される。明らかに １、＜１゜ であるから、り領域を入れたために、コレクタ走行時間
が短縮されるのがわかる。
以上示した様に、本発明の構造は、コレクタ中の速度オ
ーバーシュート効果を最も有効に活用でき、極めて短い
コレクタ走行時間が得られるばかりでなく、単純な１−
ｐ−ｎコレクタ構造ｌこ比ベベース走行時間も短縮する
ことができる。
ーバーシュート効果を最も有効に活用でき、極めて短い
コレクタ走行時間が得られるばかりでなく、単純な１−
ｐ−ｎコレクタ構造ｌこ比ベベース走行時間も短縮する
ことができる。
（実施例）
以下、本発明の詳細な説明する〇
第１図は、ＡｌＧａＡｓ／ＧａＡｓ系を用いた本発明の
一実施例のへテロ接合バイポーラトランジスタな示すＷ
ＩＴ面図である。このトランジスタを製造するには、半
絶縁性ＧａＡｓ基板１上１こ先ず、順次半導体層をエピ
タキシャル成長させることが必要である。第２図は、エ
ピタキシャル・ウェハを拡大シて示している。
一実施例のへテロ接合バイポーラトランジスタな示すＷ
ＩＴ面図である。このトランジスタを製造するには、半
絶縁性ＧａＡｓ基板１上１こ先ず、順次半導体層をエピ
タキシャル成長させることが必要である。第２図は、エ
ピタキシャル・ウェハを拡大シて示している。
このエピタキシャル成長法としては分子線エピタキシャ
ル法（ＭＢＥ法）又は、有機金属気相成長法（ＭＯＣＶ
Ｄ法）が用いられる。 具体的な製造条件を工程順ｌこ
説明すると、先ず半絶縁性ＧａＡｓ基板１に、不純物ｆ
ｓｉ ）濃度２ Ｘ １０１８、．７３．厚さ５０００
叉のｒ型ＧａＡｓ層２、不純物（Ｂｅ） ’ｍＷ １ｘ
ｌＯ１８ｏｉＴ３．厚さ２００Ａのｐ型ＧａＡｓ ３、
厚さ１５００Ａのｕｎｄｏｐｅ’ ＧａＡｓ層４、不純
物（Ｄｅ ｌ濃度ｌ×１０１７５３厚さ１００ＯＡのｐ
−型ＧａＡｓ層５、不純物ｆｌｋＷ ＩＸｌ ０１９、
！、−３ 、厚さ１００ＯＸのｐ”ｕｃａＡｓ層６を順
次エピタキシャル成長させる。ここで、ｎ＋型ＧａＡｓ
層２、ｐ＋型ＧａＡｓ層３、ｕｎｄｏｐｅ ＧａＡａ
Ｎ及びｐ＋型ＧａＡｓ層５はコレクタ領域となり、ｐ型
ＧａＡｓ層６はベース領域となる。その上−こ、不純物
（Ｓｌ）濃ｆ３ Ｘ Ｉ Ｑ１７ｃｓａ−” 、厚さ５
００Ａのｎ型ＡＪｘＧａ Ａｓ −ｘ 層７８、不純物濃度３×１０１７ｃ１１−３．厚さ１０
０ＯＡのｎ型ＡＪｏａＧａｏ、７Ａ！ｌ Ｎ１７ｔ、不
純物濃度３×１０１７ｉ３．厚１８、、−３．厚さ１０
０ＯＡのｎ型ＧａＡｓ層８を順次エピタキシャル成長さ
せる。ここで、” ｍ Ａｌ ｘ ｃ ａ１１Ａｓ層７
．は、ヘテロ接合界面部のバンドギャップが滑らかに変
化する様ｔこ設けられており、Ｘは上に行くほど大きく
なるよりに徐々に組成を変えている。ｎ型ＡｌｘＧａ１
．Ａｓ ｍ ７ｍも同様の目的で設けられており、これ
は上に行くほどＸが小さくなるように組成を変えている
ｏ ｎｆ型（ＡＡＩＧａ ）ＡａＮ ７、ｎ”ｍ−Ｇａ
Ａｓ ／ｉｔ ８はエミ、り０キヤツプ増となる。
ル法（ＭＢＥ法）又は、有機金属気相成長法（ＭＯＣＶ
Ｄ法）が用いられる。 具体的な製造条件を工程順ｌこ
説明すると、先ず半絶縁性ＧａＡｓ基板１に、不純物ｆ
ｓｉ ）濃度２ Ｘ １０１８、．７３．厚さ５０００
叉のｒ型ＧａＡｓ層２、不純物（Ｂｅ） ’ｍＷ １ｘ
ｌＯ１８ｏｉＴ３．厚さ２００Ａのｐ型ＧａＡｓ ３、
厚さ１５００Ａのｕｎｄｏｐｅ’ ＧａＡｓ層４、不純
物（Ｄｅ ｌ濃度ｌ×１０１７５３厚さ１００ＯＡのｐ
−型ＧａＡｓ層５、不純物ｆｌｋＷ ＩＸｌ ０１９、
！、−３ 、厚さ１００ＯＸのｐ”ｕｃａＡｓ層６を順
次エピタキシャル成長させる。ここで、ｎ＋型ＧａＡｓ
層２、ｐ＋型ＧａＡｓ層３、ｕｎｄｏｐｅ ＧａＡａ
Ｎ及びｐ＋型ＧａＡｓ層５はコレクタ領域となり、ｐ型
ＧａＡｓ層６はベース領域となる。その上−こ、不純物
（Ｓｌ）濃ｆ３ Ｘ Ｉ Ｑ１７ｃｓａ−” 、厚さ５
００Ａのｎ型ＡＪｘＧａ Ａｓ −ｘ 層７８、不純物濃度３×１０１７ｃ１１−３．厚さ１０
０ＯＡのｎ型ＡＪｏａＧａｏ、７Ａ！ｌ Ｎ１７ｔ、不
純物濃度３×１０１７ｉ３．厚１８、、−３．厚さ１０
０ＯＡのｎ型ＧａＡｓ層８を順次エピタキシャル成長さ
せる。ここで、” ｍ Ａｌ ｘ ｃ ａ１１Ａｓ層７
．は、ヘテロ接合界面部のバンドギャップが滑らかに変
化する様ｔこ設けられており、Ｘは上に行くほど大きく
なるよりに徐々に組成を変えている。ｎ型ＡｌｘＧａ１
．Ａｓ ｍ ７ｍも同様の目的で設けられており、これ
は上に行くほどＸが小さくなるように組成を変えている
ｏ ｎｆ型（ＡＡＩＧａ ）ＡａＮ ７、ｎ”ｍ−Ｇａ
Ａｓ ／ｉｔ ８はエミ、り０キヤツプ増となる。
このように形成されたエピタキシャル・フェノ１を用い
て、まず基板ＩＩこ達する素子分離用Ｐ３Ｒ層１２、を
ｔのイオン注入により行い、又トランジスタ内部のｎ＋
型ＧａＡｓ層２に違する電極間分離用絶縁層１２．をｔ
のイオン注入によりそれぞれ形成する０そして、エミッ
タの頭出しを行うために、ｒ型ＧａＡｓ層６に達する深
さまでエツチングを行った後、全面にｃｖｐｓｔｏｔ膜
１３を形成する。この後、コレクタ領域の電極をとるた
め、ウェハ表面からｎ＋型ＧａＡｓ ／ｉｔ ２に違す
る深さの工、チングを行ない、この部分に薄いＡｕＧｅ
層を形成し、その上にＡ−層を形成してコレクタ電極１
１とする◇更（こ、エミッタ領域、ペース領域のコンタ
クト孔開けを行ない、ＡｕＧｅ層によるエミッタ電極９
、ベース電極１０を形成する。
て、まず基板ＩＩこ達する素子分離用Ｐ３Ｒ層１２、を
ｔのイオン注入により行い、又トランジスタ内部のｎ＋
型ＧａＡｓ層２に違する電極間分離用絶縁層１２．をｔ
のイオン注入によりそれぞれ形成する０そして、エミッ
タの頭出しを行うために、ｒ型ＧａＡｓ層６に達する深
さまでエツチングを行った後、全面にｃｖｐｓｔｏｔ膜
１３を形成する。この後、コレクタ領域の電極をとるた
め、ウェハ表面からｎ＋型ＧａＡｓ ／ｉｔ ２に違す
る深さの工、チングを行ない、この部分に薄いＡｕＧｅ
層を形成し、その上にＡ−層を形成してコレクタ電極１
１とする◇更（こ、エミッタ領域、ペース領域のコンタ
クト孔開けを行ない、ＡｕＧｅ層によるエミッタ電極９
、ベース電極１０を形成する。
この様にして作られたヘテロ接合バイポーラトランジス
タの、ペース、コレクタ領域ｌこおける電子のエネルギ
ー・バンド図を第３図に示す。この図ｆζよれば、ペー
スからｐ−型コレクタｆこ注入した電子は、ｐ”−ｆ接
合におけるポテンシャル・ドロップにより大きく加速さ
れた後、ｌ領域の比較的緩やかな伝導帯の傾斜により加
速される。ペース・コレクタ間のバイアスはこの１層に
かかるため、バイアスの選び方ｆこ１って１層全域で電
子は「−ｖａｌｌｅｙ’のみを走行−１ようにすること
ができる。
タの、ペース、コレクタ領域ｌこおける電子のエネルギ
ー・バンド図を第３図に示す。この図ｆζよれば、ペー
スからｐ−型コレクタｆこ注入した電子は、ｐ”−ｆ接
合におけるポテンシャル・ドロップにより大きく加速さ
れた後、ｌ領域の比較的緩やかな伝導帯の傾斜により加
速される。ペース・コレクタ間のバイアスはこの１層に
かかるため、バイアスの選び方ｆこ１って１層全域で電
子は「−ｖａｌｌｅｙ’のみを走行−１ようにすること
ができる。
従りて、電子は谷間散乱を受けることなく、はぼパリス
ティックにコレクタ層全域を通過できる訳である〇 以上の実施例ではＡＪＧａＡｓ／ＧａＡｓ系を用いたヘ
テロ接合バイポーラトランジスタを説明したが、他の半
導体材料の組合わせを用いた場合にも同様に本発明を適
用することができる０また、実施例ではエミッタ・トッ
プ型を説明したが、本発明はコレクタ・トップ型のトラ
ンジスタにも適用することができる。
ティックにコレクタ層全域を通過できる訳である〇 以上の実施例ではＡＪＧａＡｓ／ＧａＡｓ系を用いたヘ
テロ接合バイポーラトランジスタを説明したが、他の半
導体材料の組合わせを用いた場合にも同様に本発明を適
用することができる０また、実施例ではエミッタ・トッ
プ型を説明したが、本発明はコレクタ・トップ型のトラ
ンジスタにも適用することができる。
その他、本発明はその趣旨を逸脱しない範囲で種々変形
して実施することができる。
して実施することができる。
以上述べた様に本発明ｌこよれば、高純度（ｕｎｄｏ−
ｐｅ）半導体層、ベースと同じ導電型の薄い半導体層及
びベースと導電型の異なる半導体層が屓次積層形成され
たコレクタ領域に、更にペース領域との間にペース領域
と導電型が同じで不純物濃度が低い膚を設けることによ
り、ペース走行時間を増大させることなく、且つコレク
タ走行時間を大幅に改善することが可能な超高速のへテ
ロ接合バイポーラトランジスタを提供することができる
０
ｐｅ）半導体層、ベースと同じ導電型の薄い半導体層及
びベースと導電型の異なる半導体層が屓次積層形成され
たコレクタ領域に、更にペース領域との間にペース領域
と導電型が同じで不純物濃度が低い膚を設けることによ
り、ペース走行時間を増大させることなく、且つコレク
タ走行時間を大幅に改善することが可能な超高速のへテ
ロ接合バイポーラトランジスタを提供することができる
０
第１図は、本発明の一実施例のへテロ接合バイポーラト
ランジスタを示す断面図、第２図は、そのエピタキシャ
ルウェハを拡大して示す断面図、第３図は本発明の実施
例のへテロ接合バイポーラトランジスタのベースφコレ
クタ領域ｆこおけるエネルギー・バンド図、第４図は従
来のｎ型コレクタ簿造を有するヘテロ接合バイポーラト
ランジスタのエピタキシャルウェハを拡大して示す断面
図、第５図はコレクタ走行時間を短縮するために考案さ
れた従来のへテロ接合バイポーラψト２ンジスース・コ
レクタ領域のエネルギー・バンド図、第８図は、本発明
と従来構造のベース・コレクタ領域におけるエネルギー
バンドを比較して模式的に示す図である。 １・・・半絶縁性ＧａＡｓ基板、２・・・ｎ型ＧａＡｓ
層（コレクタ領域）、３・・・ｐ＋型ＧａＡｓ層（コレ
クタ領域）、４ ・＝ ｕｎｄｏｐｅ ＧａＡｓ層（コ
レクタ領域）、５・・・ｐ−型ＧａＡｓ層（コレクタ領
域、第６半導体層）、６ ・−ｐ＋型ＧａＡｓ層（ベー
ス領域］、７４−ｎ型ＡｌｘＧａ１−ＸＡｓ層（エミッ
タ領域）、７ｇ−ｎ型ＡＩ！ｏ３Ｇａｏ、７Ａｓ Ｎｊ
ｓ ７ｓ −ｎ型ＡｌｘＧａ１−、Ａｓ層、８−
ｎ”ＦＪ ＧａＡｓｍ（エミッタ・キャップ層）、９・
・・エミ、り電極、１０・・・ベース電極、１１・・・
コレクタ電極、１２１＊１２！・・・絶縁層、１３・・
・ＣＶＤ ５ｌｏｚ膜。
ランジスタを示す断面図、第２図は、そのエピタキシャ
ルウェハを拡大して示す断面図、第３図は本発明の実施
例のへテロ接合バイポーラトランジスタのベースφコレ
クタ領域ｆこおけるエネルギー・バンド図、第４図は従
来のｎ型コレクタ簿造を有するヘテロ接合バイポーラト
ランジスタのエピタキシャルウェハを拡大して示す断面
図、第５図はコレクタ走行時間を短縮するために考案さ
れた従来のへテロ接合バイポーラψト２ンジスース・コ
レクタ領域のエネルギー・バンド図、第８図は、本発明
と従来構造のベース・コレクタ領域におけるエネルギー
バンドを比較して模式的に示す図である。 １・・・半絶縁性ＧａＡｓ基板、２・・・ｎ型ＧａＡｓ
層（コレクタ領域）、３・・・ｐ＋型ＧａＡｓ層（コレ
クタ領域）、４ ・＝ ｕｎｄｏｐｅ ＧａＡｓ層（コ
レクタ領域）、５・・・ｐ−型ＧａＡｓ層（コレクタ領
域、第６半導体層）、６ ・−ｐ＋型ＧａＡｓ層（ベー
ス領域］、７４−ｎ型ＡｌｘＧａ１−ＸＡｓ層（エミッ
タ領域）、７ｇ−ｎ型ＡＩ！ｏ３Ｇａｏ、７Ａｓ Ｎｊ
ｓ ７ｓ −ｎ型ＡｌｘＧａ１−、Ａｓ層、８−
ｎ”ＦＪ ＧａＡｓｍ（エミッタ・キャップ層）、９・
・・エミ、り電極、１０・・・ベース電極、１１・・・
コレクタ電極、１２１＊１２！・・・絶縁層、１３・・
・ＣＶＤ ５ｌｏｚ膜。
Claims (1)
- 第１導電型の第１半導体層と、第２導電型の第２半導
体層と、高純度ないし低不純物濃度の第３半導体層と、
第２導電型の第４半導体層と、第１導電型の第５半導体
層が順次積層され、前記第１半導体層と第２半導体層の
間に第１半導体層の方がバンドギャップの大きいヘテロ
接合が形成され、第１半導体層をエミッタ領域、第２半
導体層をベース領域、第３乃至第５半導体層をコレクタ
領域とするヘテロ接合バイポーラトランジスタにおいて
、第２半導体層の不純物濃度より不純物濃度が低く、コ
レクタ領域となる第２導電型の第６半導体層を具備した
ことを特徴とするヘテロ接合バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9158388A JPH01264261A (ja) | 1988-04-15 | 1988-04-15 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9158388A JPH01264261A (ja) | 1988-04-15 | 1988-04-15 | ヘテロ接合バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01264261A true JPH01264261A (ja) | 1989-10-20 |
Family
ID=14030569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9158388A Pending JPH01264261A (ja) | 1988-04-15 | 1988-04-15 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01264261A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019135766A (ja) * | 2012-06-14 | 2019-08-15 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | 窒化タンタルで終端されるウェハ貫通ビアを含むパワーアンプモジュールおよび関連するシステム、デバイスおよび方法 |
| US11984423B2 (en) | 2011-09-02 | 2024-05-14 | Skyworks Solutions, Inc. | Radio frequency transmission line with finish plating on conductive layer |
-
1988
- 1988-04-15 JP JP9158388A patent/JPH01264261A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11984423B2 (en) | 2011-09-02 | 2024-05-14 | Skyworks Solutions, Inc. | Radio frequency transmission line with finish plating on conductive layer |
| JP2019135766A (ja) * | 2012-06-14 | 2019-08-15 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | 窒化タンタルで終端されるウェハ貫通ビアを含むパワーアンプモジュールおよび関連するシステム、デバイスおよび方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5177583A (en) | Heterojunction bipolar transistor | |
| JP2801624B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5903018A (en) | Bipolar transistor including a compound semiconductor | |
| US4958208A (en) | Bipolar transistor with abrupt potential discontinuity in collector region | |
| JPS6313355B2 (ja) | ||
| KR890004972B1 (ko) | 이질접합 바이폴라 트랜지스터 및 그의 제조방법 | |
| JPH0525389B2 (ja) | ||
| US5206524A (en) | Heterostructure bipolar transistor | |
| US4926232A (en) | Resonant-tunneling bipolar transistor | |
| EP0240567B1 (en) | Semiconductor device | |
| JPH01264261A (ja) | ヘテロ接合バイポーラトランジスタ | |
| EP0229672B1 (en) | A heterojunction bipolar transistor having a base region of germanium | |
| KR100752538B1 (ko) | 바이폴라 트랜지스터 | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2963704B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3688952B2 (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 | |
| JP2002076012A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS61280665A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPH08288300A (ja) | ヘテロ接合バイポーラトランジスタ | |
| KR910006751B1 (ko) | 반도체 집적회로장치 및 그의 제조방법 | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JP2758611B2 (ja) | バイポーラトランジスタ素子 | |
| JPS6254464A (ja) | バイポ−ラトランジスタ及びその製法 | |
| JP3164150B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JPH0571172B2 (ja) |