JPS63291468A - ヘテロ接合バイポ−ラトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はエミッタに広バンドキャップ半導体材料を用い
たヘテロ接合バイポーラトランジスタに関する。

（従来の技術） バイポーラトランジスタのエミッタ領域をベース電極よ
りも禁制帯幅の広い物質で形成したヘテロ接合バイポー
ラトランジスタは、エミッタ領域とベース領域をホモ接
合にしたホモ接合バイポーラトランジスタに比べ多くの
利点を持っていることが知られている。それらの利点を
要約すると、以下のようになる。

（１）エミッタ領域の不純物濃度対ベース領域の不純物
濃度の比が小さくしてもバンドギャップの違いを利用す
ることにより、゛エミッタ注入効率を高くすることがで
きる。

（２１（１）の結果、ベース不純物濃度を高く設定でき
るため、ベース抵抗を低減できる。

（３）エミッタ領域の不純物濃度を低くできるためエミ
ッタ接合容量を低減できる。

これらの利点のため、ヘテロ接合バイポーラトランジス
タはホモ接合バイポーラトランジスタに比べ高周波特性
、スイッチング特性が優れておりマイクロ波用トランジ
スタ、高速論理回路用トランジスタとして極めて有効で
ある。

第２図Ｉこ従来の代表的なＧａＡｄＡｓ　／ＧａＡｓヘ
テロ接合バイポーラトランジスタを示す。２０１は半絶
縁性ＧａＡｓ基板であり、この上に駄型ＧａＡｓコレク
タコンタクト層２０２、計型ＧａＡｓコレクタ層２０３
、＋ ｎ型ＧａＡｓ　／＜　−ス層２０４、ｎ型ＧａＡｌＡｓ
　エミ７’Ｆ、ｉ　２０５　、ｎ”型ＧａＡｓエミッタ
コンタクト層２０６を順次積層しである。次にエミッタ
領域の外側の計型Ｇ　ａ　Ａ　ｓエミッタヨンタクト層
と討型Ｇ　ａ　ＡＩ　Ａ　Ｓエミツタ層をメサエッチン
グし、露出したベース層２０４にベース電極が設けであ
る。このように真性トランジスタの外部にあるベース領
域を一般に外部ベース領域と呼んでいる。ところで、こ
のような構造のヘテロ接合バイポーラトランジスタでは
エミッタか゛らベースｌこ注入された電子は大部分が真
性ベース中を拡散により流れた後°、コレクタへ吸い込
まれていくが、一部分の電子は真性ベース領域から外部
ベース領域へ横方向拡散する。外部ベース領域へ横方向
′拡散した電子は正孔との再結合等に・よ・リベース電
流の原因になるため、電流増幅率ｈＦＩｉ！の低下を招
き本来の性能が引き出せないでいた。また、この２次元
効果は素子の寸法が小さくなるにつれ顕著になり、ヘテ
ロ接合バイポーラトランジスタの微細化への大きな障害
になっている。

（発明が解決しようとする問題点） 上述した２次元効果をより詳しく検討するために、２次
元シミーレージ請ンを行った結果次の点が明らかになっ
た。第２図に示す構造のトランジスタでは、真性ベース
から外部ベースへ横方向拡散した電子は３つの経路をた
どる。第１はコレクタ領域へ″流れ、コレクタ・電流に
なる経路、第２は外部ベース領域で正孔と再結合し、ベ
ース電流になる゛経路、第３はそのま・まベース電極ま
で゛拡散しベース電流として電極から吸い出されていく
経路である・。ベース電流になるのは第２と第３の電流
成分であり、素子本来の性能が十分に引き出せるかどう
かは、いかにこれら２つの電流成分を小さくできるかに
かかっている。

第２の電流成分を減らすには結晶の質を向上させ、再結
合中心の数を減らせばよい。シミーレージ３ンによれば
、１０ｓｅｃ程度のライフタイムを持つ膜質が得られれ
ば特別に大量の表面再結合中心が存在しないかぎり、再
結合する電子は真性ベースから外部ベースへ拡散する電
子のせいぜい５チ程度であることがわかった。

一方、第３の電流成分は素子の微細化が進み、真性ベー
ス領域とベース電極との間隔が小さくなるほど大きくな
る。シミーレージ１ンｆこよると、たとえばベースの厚
さが１２０ＯＡの素子では、真性ベース′とベース電極
との間隔が１μｍの時は第３の電流成分は無視できる程
度に小さいのに対し、Ｑ、１ｇｎになると真性ベースか
ら外部ベースへ拡散する電子の半分近くがそのままベー
ス電極へ引き出され、ベース電流になることがわか゛っ
た。実際にセルファライン技術を一開発し、真性ベース
中−ス電極の間隔を小さくした素子で著しい電流増幅率
の低下が観測され、性能向上の大きな妨げになっている
。

上述した外・部ベース領域への電子の拡散による性能低
下は、コレクタを上部に形成したコレクタトップ型のヘ
テロバイポーラトランジスタにおいてより深刻な問題で
ある。第３図に従来の代表的なＧａＡｌＡｓ／ＧａＡｓ
コレクタトップ型ヘテロ接合バイポーラトランジスタを
示す。３０１は半絶縁性Ｇａ＋ Ａｓ基板であり、この上にｎ型Ｇ　ａ　Ａ　ｓエミッタ
コンタクト層３０２、ｎ型ＧａＡｌＡｓ　エミツタ層３
０３、＋ ｎ型ＧａＡｓ　ベース層３０４、ｎ型ＧａＡｓ　コＬ／
クタ層３０５、ｎ”型Ｇ　ａ　Ａ　ｓコレクタコンタク
ト層３０６層を順次°積層して・ある。次にコレクタ領
域の外側にＭｇヤＢｅ　すどをｎ型ＧａＡＪＡｓエミッ
タ＃３０３に達するようにイオン・注・大してｐ型に反
転し、外部べ一ス領域となる低抵抗の計領域３０７を形
成しである。

３０８・はベース電極、３０９・はベース・エミッタ間
ヲ分離するための高抵抗層、３１０はコレクタ電極、３
１）はエミッタ電極である。健型領域がＧａＡＪＡｓ層
に達する深さまで形成しであるのは、・このようにする
と外部ベースとエミッタの間接台かワイドギャップ半導
体同志のｐｎ接合になるため、エミッタから外゛部ベー
スへ電子が・流入するのを防ぐことができるからである
。

ところでこのような構造のコレクタトップ型ヘテロ接合
バイポーラトランジスタでも、エミッタから真性ベース
に注入された電子の一部分は外部ベース領域へ拡散する
。エミッタトップ型のヘテロ接合バイポーラトランジス
タは、外部ベースで再結合しなかった電子のうち一部分
はコレクタ領域へ流れコレクタ電流になり、残りがベー
ス電極から吸い出されてベース電流になるのであったが
コレツ・タトップ型のヘテロ接合バイポーラトランジス
タでは、外部ベースで再結合しなかった電子はほとんど
ベース電極から吸い出さ・れベース電流Ｅこなってしま
う。言い換えれば一旦、真性ベースから外゛部ベースへ
拡散した電子は決してコレクタ領域へもどることなく全
てベース電流（こなる。従って真・性ベースから外・部
ベースへ拡散した電子の一部分がコレクタ領域に戻る、
エミッタトップ型ヘテロバイポーラトランジスタに比べ
て、コレツ・タトップ型ヘテロ接合バイポーラトランジ
スタでは、外部ベースの存在による２次元効果のための
性能の低下がより顕著である。

そこで、もし何らかの方法ｔこより真性ベースから外部
ベースへ電子が拡散しないようにできれば上記の２次元
効果をとり除いて、性能の低下をくいとめることができ
る。本発明の目的は、真性ベースと外部ベースとの境界
にポテンシャル障壁を形成して電子が外部ベースへ拡散
するのをくいとめることにより、上述した従来の問題点
を解決しヘテロ接合バイポーラトランジスタ本来の特性
を引き出して電流増幅率の向上を実現することである。

〔発明の・構成〕

（問題点を解決するための手段） 本発明はコレクタとなる第１導電型の第一半導体層°、
ベースとなる第２導電型の第２半導体層及び゛エミッタ
となる第１導電型の第３半導体層の少くとも３層が積層
され、第３半導体層の少くとも一部分の素側帯幅が第２
半導体のそれより大きいヘテロ接合バイポーラトランジ
スタにおいて、真性トランジスタ領域の外側に配置され
た第２導電型の外部ベース領域に接してベース電極が設
けられ、真性ベース領域と外部ベース領域の間に、真性
ベース領域よりもバンドキャップが広い、第２導電型半
導体領域が配置されていることを特徴とするヘテロバイ
ポーラトランジスタである。

（作用） 第４図は第１図に示した本発明によるヘテロ接合バイポ
ーラトランジスタを２次元シミエレーシ１ンで解析し、
第１図の１点鎖線に沿つて電子濃度をプロットしたもの
である。比較のために第２図に示す従来構造について同
様の解析結果を破線で示した。

本発明による構造では、・外部ベース領域の真性ベース
領域に接する部分はバンド゛ギャップの広い半導体材料
で形成されている。従って°真性ベースと外部ベースと
の境界に電子に対するポテンシャル障壁１壁が生じ、真
・性ベースから外部ベースへ電子が横方向拡散するのを
妨げている。かくして、ベース電流・は著しく低下し電
流増幅率が増加する。

（実施例） く第１の実施例〉 −以下に本発明の詳細な説明する。第５図は、ＧａＡＪ
Ａｓ−ＧａＡｓヘテロ接合を用いた一実施例のヘテロ接
合バイポーラトランジスタの製造工程を示したつもりで
ある。

まず、半絶縁性Ｇ　ａ　Ａ　ｓ基板５０１上にコレクタ
コンタクト層となるｒＩＦ″Ｇ　ａ　Ａ　ｓ層５０２、
コレクタ層となるｎ型Ｇ　ａ　Ａ　ｓ層５０３、真性ベ
ース層となる１ＧａＡｓ層５０４をエピタキシャル成長
させる。

次に、ｎ型Ｇａ１−ｘＡｌｘＡＳでＸを０から０．３ま
で連続的ｌこ変化させたい°わゆ゛るグレ゛−ティング
層５０５とｎ型Ｇ　ａｏ、７Ａ　毛：３Ａ　ｓ層のエミ
ツタ層５０６を成長させ、さらに電型Ｇ　ａ　Ａ　ｓエ
ミッタコンタクト層５０７を積層する。各層の厚さと不
純物濃度は、ｎ＋型ＧａＡｓ　４５０２がＱ、５＃１で
Ｓｉを２　Ｘ　１’　０１８ｃｉ　３ドープ１ｎ型Ｇ　
ａ　Ａ　ｓ層５０３が０．３μｍでＳｉヲｓｘｒ　０１
６ｍ３トープ、ｐ”ｍ　ｔＪ　ａ　Ａ　ｓ層５０４がＱ
、１ｇｎでＢｅを５Ｘ１０１８ｃｔｎ３ト−フ、ｎ型Ｇ
ａ１−ｘＡＪｘＡｓ層５０５がＱ、Ｑ３ｇｎで１Ｓ厘を
５　Ｘ　１’　０１７ｃｒｎ　３ドープ、ｎ型Ｇａ□、
７　ｋ１０３　Ａｓ層５０６が０．２μｍでＳｉを５　
Ｘ　１０１７ｃｍ　３ドープ、そしてｎ”ＷＧａＡｓ層
５０７が０．２−で８ｉを２×１０１８０−３ドープし
である。次に真性トランジスタになる部分をエミッタメ
タル５０８でマスクし、他の部分はｒｆｍ　ＧａＡｓベ
ース層５０４が露出するまでエツチングする。

次ζこ、エミッタ領域の周囲のみを残してマスク５０９
で′ｊ６３う。この様子が第５図（ａ）である。

次にｐＧａＡｓ層５０４を除去し、ｎ型ＧａＡｓ　コＬ
／クタ層を露出したのち、ｐ型Ｇ　ａｏ、７Ａノ０３Ａ
Ｓ５１０を再成長した。マスク５０９を除去したの゛ち
ベース電極５１）を設け、図５（ｂ）のようになうた。

たたしエミツタ幅は２μｍ、真性ベース領域とベース電
極との間の間隔は０．５虜である。この素子で得られた
コレクタ電流密度と電流増幅率との関係を第６図に示す
。

実線が今回裏作した素子によるもの、破線は第２図１こ
示す従来構造のものである。本発明による構造の素子で
特性が著しく改善されていることが′わかった〇 く第２の実施例〉 第１の実施例はエミッタトップ型のヘテロ接合バイポー
ラトランジスタであったが、第２の実施例としてコレク
タトップ型のヘテロ接合バイポーラトランジスタを第７
図に示す。この構造では外部ベース領域をイオン注入で
形成したのち、真性ベースと外部ベースの境界にｐ糧Ｇ
ａ□、７　ＡＪ　０３Ａｓを再成長している。他のベー
ス構造たとえばグレーデドベース構造やダブルヘテロ構
造の場合にも本発明は適用できる。

また、上記実施例はすべてｎｐｎ型ヘテロ接合バ―イポ
ーラ・トランジスｐｌこ関するものであるが、ｐｎｐ　
型ヘテロ接合／ナイポーラトランジスタｌこついても全
く同様に適用できる。

さらに、以上はＧ　ａ　Ａ　ＩＡ　ｓ　−Ｇ　ａ　Ａ　
ｓによるヘテロ接合バイポーラトランジスタの場合であ
るが、本発明は他の半導体材料たとえばＩｎＧａＡｓと
Ｉｎｌ＞。

Ｉ　ｎ　Ｇ　ａ　Ａ　ｓとＩｎＡｌＡｓ　、　ＧｅとＧ
ａＡｓ　１ＳｉとＧａＡｓ等を用いた場合にも本発明を
適用する啼こ啄と−ができる。

〔発譬明の効果〕

本発明によれば、電流増幅率の高いヘテロ接合バイポー
ラトランジスタを提供することができる。

【図面の簡単な説明】

第１図は本発明のヘテロ接合バイポーラトランジスタの
概略図、第２図は従来のエミッタトップ型ヘテロ接合バ
イポーラトランジスタ、第３図は従来の代表的コレクタ
トップ型ヘテロ接合バイポーラトランジスタ、第４図は
ベース中点に沿った横方向の電子濃度をプロットしたも
の、第５図は本発明の第１の実施例のヘテロ接合バイポ
ーラトランジスタの構造及び製造工程を示す図、第６図
は第５図の実施例のヘテロ接合バイポーラトランジスタ
の電流増幅率を従来例と比較した図、第７図は本発明の
第２の実施例で、コレクタトップ型ヘテロ接合バイポー
ラトランジスタを示す図である。 １０２・・・電型Ｇ　ａ　Ａ　ｓコレクタコンタクト層
、ｌＯ３・・・ｎ型ＧａＡｓコレクタ層、１０４・・・
−型ＧａＡｓベース層、１０５・・・ｎ型Ｇ　ａ　Ａ　
Ｉ　Ａ　ｓエミツタ層、１０６・・・電型ＧａＡｓエミ
ッタコンタクト層、１０７・・・＾ＧａＡＪＡｓ％１０
８・・・ベース電極、１０９・・・コレクタ電極、１）
０・・・エミッタ電極、５０１．・・・半絶縁性Ｇ　ａ
　Ａ　ｓ基板、５０２・・・♂ｆｉＧａＡｓコレクタコ
ンタクト層、５０３・・・ｎ型ＧａＡｓ　：Ｉ　Ｌ／ク
タ層、５０４−　ｐ＋ＦｉＧａＡａベース層、５０５・
・・ｎ型Ｇａ１−込ＪｘＡｓグレーディング層（エミッ
タメタル、５０９・・・マスク、５１０・・・ｐ＋Ｇ　
ａ　Ｏ，７ｋｌｏ：３Ａｓ　、　５１）　”・ベース電
極。 代理人弁理士　　則　近　憲　佑 同　　松山光之 第　　３　　図 第　　４　　図 （ｂン 第　５　図 第　６　図

Claims (3)

【特許請求の範囲】
1. （１）コレクタとなる第１導電型の第一半導体層、ベー
   スとなる第２導電型の第２半導体層及びエミツタとなる
   第１導電型の第３半導体層の少くとも３層が積層され、
   第３半導体層の少くとも一部分の禁制帯幅が第２半導体
   のそれより大きいヘテロ接合バイポーラトランジスタに
   おいて、真性トランジスタ領域の外側に配置された第２
   導電型の外部ベース領域に接してベース電極が設けられ
   、真性ベース領域と外部ベース領域の間に、真性ベース
   領域よりもハンドキャップが広い第２導電型半導体領域
   が配置されていることを特徴とするヘテロ接合バイポー
   ラトランジスタ。
2. （２）エミッタが上部にあるエミッタトップ型であるこ
   とを特徴とする特許請求範囲第１項記載のヘテロ接合バ
   イポーラトランジスタ。
3. （３）コレクタが上部にあるコレクタトップ型であるこ
   とを特徴とする特許請求範囲第１項記載のヘテロ接合バ
   イポーラトランジスタ。